KR101590759B1 - Liquid Crystal Display Device and method for manufacturing the same - Google Patents

Liquid Crystal Display Device and method for manufacturing the same Download PDF

Info

Publication number
KR101590759B1
KR101590759B1 KR1020090128192A KR20090128192A KR101590759B1 KR 101590759 B1 KR101590759 B1 KR 101590759B1 KR 1020090128192 A KR1020090128192 A KR 1020090128192A KR 20090128192 A KR20090128192 A KR 20090128192A KR 101590759 B1 KR101590759 B1 KR 101590759B1
Authority
KR
South Korea
Prior art keywords
substrate
slit
liquid crystal
region
sealant
Prior art date
Application number
KR1020090128192A
Other languages
Korean (ko)
Other versions
KR20110071579A (en
Inventor
석재민
김진환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090128192A priority Critical patent/KR101590759B1/en
Publication of KR20110071579A publication Critical patent/KR20110071579A/en
Application granted granted Critical
Publication of KR101590759B1 publication Critical patent/KR101590759B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 제1 기판 및 제2 기판; 상기 제1 기판 및 제2 기판 사이에 형성된 액정층; 및 상기 제1 기판 및 제2 기판의 외곽부에 형성된 씨일재를 포함하여 이루어지고, 상기 씨일재의 형성 영역에 대응하는 상기 제1 기판의 소정 영역에는 UV가 투과될 수 있는 적어도 하나의 제1 슬릿을 구비한 금속층이 형성되어 있고, 상기 씨일재의 형성 영역에 대응하는 상기 제2 기판의 소정 영역에는 UV가 투과될 수 있는 적어도 하나의 제2 슬릿을 구비한 차광층이 형성되어 있는 것을 특징으로 하는 액정표시장치, 및 그 제조방법에 관한 것으로서, The present invention provides a liquid crystal display comprising a first substrate and a second substrate; A liquid crystal layer formed between the first substrate and the second substrate; And at least one first slit through which UV can be transmitted is formed in a predetermined region of the first substrate corresponding to a region where the sealant is formed, and a sealant formed on an outer frame of the first substrate and the second substrate, And a light shielding layer having at least one second slit through which UV can be transmitted is formed in a predetermined region of the second substrate corresponding to the formation region of the sealant. The present invention relates to a liquid crystal display device and a method of manufacturing the same,

본 발명에 따르면, 하부 기판의 게이트 라인 및 데이터 라인과 같은 금속층에 제1 슬릿을 형성하고 상부 기판의 차광층에 제2 슬릿을 형성함으로써, 상기 제1 슬릿과 상기 제2 슬릿을 통해 UV가 씨일재로 전달될 수 있어 상기 씨일재의 미경화문제가 해소될 수 있다.According to the present invention, by forming the first slit in the metal layer such as the gate line and the data line of the lower substrate and forming the second slit in the light-shielding layer of the upper substrate, It is possible to solve the problem of non-curing of the sealant.

액정 적하, 씨일재, 미경화, 슬릿 Liquid crystal drop, seedless, uncured, slit

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device and method for manufacturing the same}[0001] The present invention relates to a liquid crystal display device and a manufacturing method thereof,

본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 액정적하방식에 의해 제조되는 액정표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device manufactured by a liquid crystal dropping method.

액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.Liquid crystal display devices have a wide variety of applications ranging from notebook computers, monitors, spacecrafts and aircraft to the advantages of low power consumption and low power consumption and being portable.

액정표시장치는 하부기판, 상부기판, 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 액정층의 배열이 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다. The liquid crystal display device includes a lower substrate, an upper substrate, and a liquid crystal layer formed between the two substrates. The arrangement of the liquid crystal layers is adjusted according to whether an electric field is applied or not, .

이와 같은 액정표시장치를 제조하는 방식에 있어서, 하부기판과 상부기판 사이에 액정층을 형성하는 방식으로서 액정주입방식 및 액정적하방식이 있다. In the method of manufacturing such a liquid crystal display device, there are a liquid crystal injection method and a liquid crystal dropping method as a method of forming a liquid crystal layer between a lower substrate and an upper substrate.

상기 액정주입방식은 하부기판과 상부기판 중 어느 하나의 기판 상에 소정의 주입구를 구비한 씨일재를 도포하고, 상기 하부기판과 상부기판을 합착한 후 상기 씨일재의 주입구를 통해 액정을 주입하고, 그리고 상기 씨일재의 주입구를 봉인하 는 공정을 통해 상기 하부기판과 상부기판 사이에 액정층을 형성하는 방식이다. In the liquid crystal injection method, a sealant having a predetermined injection port is coated on a substrate of either a lower substrate or an upper substrate, the lower substrate and the upper substrate are bonded together, the liquid crystal is injected through the sealant inlet, And a liquid crystal layer is formed between the lower substrate and the upper substrate through a process of sealing the sealant inlet.

그러나, 이와 같은 액정주입방식은 상기 씨일재의 주입구를 통해 액정을 주입하는 공정시간이 많이 소요되기 때문에 생산성이 떨어지는 단점이 있다. 따라서, 이와 같은 액정주입방식의 단점을 해결하기 위해서 액정적하방식이 제안되었는데, 이하 도면을 참조로 종래의 액정적하방식에 대해서 설명하기로 한다. However, such a liquid crystal injection method is disadvantageous in that it takes a long time to inject the liquid crystal through the injection port of the sealant, resulting in poor productivity. Therefore, in order to solve such a disadvantage of the liquid crystal injection method, a liquid crystal dropping method has been proposed. Hereinafter, a conventional liquid dropping method will be described with reference to the drawings.

도 1a 내지 도 1d는 종래의 액정적하방식에 따른 액정표시장치의 제조공정을 도시한 개략적인 사시도이다. 1A to 1D are schematic perspective views illustrating a manufacturing process of a liquid crystal display device according to a conventional liquid dropping method.

우선, 도 1a에서 알 수 있듯이, 하부 기판(10)과 상부 기판(20)을 준비한다. First, as shown in FIG. 1A, the lower substrate 10 and the upper substrate 20 are prepared.

도시하지는 않았지만, 상기 하부 기판(10)은 서로 교차하도록 게이트 라인과 데이터 라인을 형성하고, 상기 게이트 라인과 데이터 라인이 교차하는 영역에 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 공정을 통해 준비한다. Although not shown, the lower substrate 10 may include a gate line and a data line so as to cross each other, a thin film transistor may be formed in a region where the gate line and the data line intersect, and a pixel electrode connected to the thin film transistor may be formed .

상기 상부 기판(20)은 화소 영역 이외의 영역으로 광이 누설되는 것을 차단하기 위한 차광층을 형성하고, 상기 차광층 사이의 영역에 컬러필터층을 형성하고, 상기 컬러필터층 상에 공통 전극을 형성하는 공정을 통해 준비한다. The upper substrate 20 is formed with a light shielding layer for shielding light from leaking to a region other than the pixel region, a color filter layer is formed between the light shielding layers, and a common electrode is formed on the color filter layer Prepare through the process.

다음, 도 1b에서 알 수 있듯이, 상기 하부 기판(10)의 외곽부에 씨일재(30)를 도포하고, 상기 씨일재(30) 안쪽에 액정(40)을 적하한다. 1B, a sealant 30 is applied to an outer frame of the lower substrate 10, and a liquid crystal 40 is dropped into the sealant 30. As shown in FIG.

다음, 도 1c에서 알 수 있듯이, 상기 하부 기판(10)과 상부 기판(20)을 합착한다.Next, as shown in FIG. 1C, the lower substrate 10 and the upper substrate 20 are bonded together.

다음, 도 1d에서 알 수 있듯이, UV조사장치(50)을 이용하여 UV를 조사함으로 써, 상기 씨일재(30)를 경화시켜 상기 하부 기판(10)과 상부 기판(20)을 접착시킨다. Next, as shown in FIG. 1D, by irradiating UV with the UV irradiation device 50, the sealant 30 is cured to bond the lower substrate 10 and the upper substrate 20 together.

여기서, 상기 UV조사장치(50)는 상기 하부 기판(10) 아래에 위치하여 상기 하부 기판(10)을 통해 UV를 조사함으로써 상기 씨일재(30)를 경화시키게 되는데, 그 이유는 다음과 같다. The UV irradiator 50 is positioned below the lower substrate 10 and cures the sheath 30 by irradiating UV light through the lower substrate 10. The reason is as follows.

도 2는 종래의 액정표시장치의 개략적인 단면도로서, 도 2에서 알 수 있듯이, 하부 기판(10)과 상부 기판(20) 사이에는 액정(40)이 형성되어 있고, 상기 하부 기판(10)과 상부 기판(20)은 그 외곽부에 형성된 씨일재(30)에 의해 접착되어 있다. As shown in FIG. 2, a liquid crystal 40 is formed between the lower substrate 10 and the upper substrate 20, and the lower substrate 10 and the upper substrate 20 are formed in the same manner as in the conventional liquid crystal display device. The upper substrate 20 is adhered by a sealant 30 formed on the outer periphery thereof.

한편, 상기 상부 기판(20) 상에는 화소 영역 이외의 영역으로 광이 누설되는 것을 차단하기 위해서 차광층(22)이 형성되어 있는데, 상기 차광층(22)은 일반적으로 기판의 외곽부에도 형성되어 있다. 따라서, 상기 씨일재(30)가 상기 차광층(22) 상에 형성되게 되므로, 상기 상부 기판(20)을 통해서 UV를 조사하게 될 경우 상기 씨일재(30)를 경화시킬 수 없게 되고, 이와 같은 이유로 인해서, 상기 하부 기판(10)을 통해서 UV를 조사하게 되는 것이다. On the other hand, a light-shielding layer 22 is formed on the upper substrate 20 in order to block leakage of light to a region other than the pixel region. The light-shielding layer 22 is also formed on the outer periphery of the substrate . Therefore, since the sealing material 30 is formed on the light-shielding layer 22, when the UV light is irradiated through the upper substrate 20, the sealing material 30 can not be cured. For this reason, UV is irradiated through the lower substrate 10.

그러나, 이와 같이 하부 기판(10)을 통해서 UV를 조사한다 하더라도 종래에는 상기 씨일재(30)를 완전히 경화시키는데 어려움이 있었는데, 그에 대해서 설명하면 다음과 같다. However, even if UV is irradiated through the lower substrate 10 in this way, it has been difficult to completely cure the sealant 30 in the prior art.

도 3은 종래의 액정표시장치용 하부 기판(10)의 개략적인 평면도이다. 3 is a schematic plan view of a conventional lower substrate 10 for a liquid crystal display device.

도 3에서 알 수 있듯이, 상기 하부 기판(10) 상에는 서로 교차하도록 게이트 라인(12)과 데이터 라인(14)이 배열되어 있다. 그리고, 상기 하부 기판(10)의 외곽부에는 씨일재(30)가 형성되어 있다. As shown in FIG. 3, the gate line 12 and the data line 14 are arranged on the lower substrate 10 so as to cross each other. A sealant 30 is formed on the outer surface of the lower substrate 10.

이때, 도 3의 A영역의 경우는 상기 씨일재(30) 하부에 UV투과를 차단하는 층이 없기 때문에 상기 씨일재(30)를 경화시키는데 문제가 없지만, 도 3의 B영역의 경우는 상기 씨일재(30) 하부에 UV투과를 차단하는 층, 즉, 게이트 라인(12) 및 데이터 라인(14)이 형성되어 있기 때문에 상기 씨일재(30)를 경화시키는데 문제가 있다. In the case of region A in FIG. 3, there is no problem in curing the sealant 30 because there is no UV blocking layer under the sealant 30. However, in the case of region B in FIG. 3, There is a problem in curing the sealant 30 because a layer for blocking UV transmission, that is, a gate line 12 and a data line 14 is formed under the workpiece 30.

만약, 상기 씨일재(30)가 완전히 경화되지 않게 되면, 상기 하부 기판(10)과 상부 기판(20) 사이의 접착력이 떨어지고, 또한, 상기 액정(40)이 완전 경화되지 않은 씨일재(30)와 접촉할 경우 액정(40)이 오염이 되는 문제가 발생하게 된다. If the sheath 30 is not completely cured, the adhesive force between the lower substrate 10 and the upper substrate 20 is lowered, and the sheath 30, in which the liquid crystal 40 is not completely cured, The liquid crystal 40 may be contaminated.

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 액정적하방식에 의해 액정표시장치를 제조함에 있어서 씨일재가 완전히 경화될 수 있도록 하여 하부 기판과 상부 기판 사이의 접착력을 증진시키고 미경화된 씨일재에 의해 액정이 오염되는 문제를 방지할 수 있는 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been devised to overcome the above-described problems of the prior art, and it is an object of the present invention to improve the adhesion between the lower substrate and the upper substrate by making the seal material completely cured in manufacturing a liquid crystal display device by a liquid drop- And it is an object of the present invention to provide a liquid crystal display device and a method of manufacturing the same that can prevent the liquid crystal from being contaminated by a hardened seed material.

상기 목적을 달성하기 위해서, 본 발명은 제1 기판 및 제2 기판; 상기 제1 기판 및 제2 기판 사이에 형성된 액정층; 및 상기 제1 기판 및 제2 기판의 외곽부에 형성된 씨일재를 포함하여 이루어지고, 상기 씨일재의 형성 영역에 대응하는 상기 제1 기판의 소정 영역에는 UV가 투과될 수 있는 적어도 하나의 제1 슬릿을 구비한 금속층이 형성되어 있고, 상기 씨일재의 형성 영역에 대응하는 상기 제2 기판의 소정 영역에는 UV가 투과될 수 있는 적어도 하나의 제2 슬릿을 구비한 차광층이 형성되어 있는 것을 특징으로 하는 액정표시장치를 제공한다. In order to accomplish the above object, the present invention provides a liquid crystal display comprising: a first substrate and a second substrate; A liquid crystal layer formed between the first substrate and the second substrate; And at least one first slit through which UV can be transmitted is formed in a predetermined region of the first substrate corresponding to a region where the sealant is formed, and a sealant formed on an outer frame of the first substrate and the second substrate, And a light shielding layer having at least one second slit through which UV can be transmitted is formed in a predetermined region of the second substrate corresponding to the formation region of the sealant. A liquid crystal display device is provided.

상기 금속층에 구비된 적어도 하나의 제1 슬릿과 상기 차광층에 구비된 적어도 하나의 제2 슬릿은 교대로 반복 형성될 수 있다. At least one first slit provided in the metal layer and at least one second slit provided in the light-shielding layer may be alternately repeatedly formed.

상기 적어도 하나의 제1 슬릿과 상기 적어도 하나의 제2 슬릿은 서로 오버랩되지 않도록 형성될 수 있으며, 이때, 상기 적어도 하나의 제1 슬릿은 상기 차광층에 대응하는 영역에 형성되고, 상기 적어도 하나의 제2 슬릿은 상기 금속층에 대응 하는 영역에 형성될 수 있다. 또한, 상기 제1 슬릿 사이의 금속층과 상기 제2 슬릿 사이의 차광층은 서로 오버랩되도록 형성될 수 있다. The at least one first slit and the at least one second slit may be formed so as not to overlap with each other, wherein the at least one first slit is formed in a region corresponding to the light shielding layer, And the second slit may be formed in a region corresponding to the metal layer. The metal layer between the first slits and the light-shielding layer between the second slits may be formed to overlap with each other.

상기 금속층은 게이트 라인 또는 데이터 라인일 수 있다. The metal layer may be a gate line or a data line.

본 발명은 또한, 제1 기판 및 제2 기판을 준비하는 공정; 상기 제1 기판 및 제2 기판 중 어느 하나의 기판의 외곽부에 씨일재를 도포하는 공정; 상기 제1 기판 및 제2 기판 중 어느 하나의 기판 상에 액정을 적하하는 공정; 상기 제1 기판과 제2 기판을 합착하는 공정; 및 상기 제1 기판 및 제2 기판을 통해 UV를 조사하여 상기 씨일재를 경화시키는 공정을 포함하는 액정표시장치의 제조방법을 제공한다. The present invention also provides a method of manufacturing a semiconductor device, comprising: preparing a first substrate and a second substrate; A step of applying a sealant to an outer portion of one of the first substrate and the second substrate; Dropping liquid crystal on any one of the first substrate and the second substrate; Attaching the first substrate and the second substrate together; And irradiating UV light through the first substrate and the second substrate to cure the sealant.

상기 제1 기판을 준비하는 공정은 상기 씨일재의 도포 영역에 대응하는 상기 제1 기판의 소정 영역에 UV가 투과될 수 있는 적어도 하나의 제1 슬릿을 구비한 금속층을 형성하는 공정을 포함하여 이루어지고, 상기 제2 기판을 준비하는 공정은 상기 씨일재의 도포 영역에 대응하는 상기 제2 기판의 소정 영역에 UV가 투과될 수 있는 적어도 하나의 제2 슬릿을 구비한 차광층을 형성하는 공정을 포함하여 이루어질 수 있다. The step of preparing the first substrate includes a step of forming a metal layer having at least one first slit through which UV can be transmitted to a predetermined region of the first substrate corresponding to the application region of the sealant , The step of preparing the second substrate includes a step of forming a light shielding layer having at least one second slit through which UV can be transmitted to a predetermined region of the second substrate corresponding to the application region of the sealant Lt; / RTI >

상기 금속층에 구비된 적어도 하나의 제1 슬릿과 상기 차광층에 구비된 적어도 하나의 제2 슬릿은 교대로 반복되도록 형성할 수 있다. At least one first slit provided in the metal layer and at least one second slit provided in the light-shielding layer may be alternately repeated.

상기 적어도 하나의 제1 슬릿과 상기 적어도 하나의 제2 슬릿은 서로 오버랩되지 않도록 형성할 수 있다. The at least one first slit and the at least one second slit may be formed so as not to overlap each other.

이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above, the following effects can be obtained.

본 발명에 따르면, 하부 기판의 게이트 라인 및 데이터 라인과 같은 금속층에 제1 슬릿을 형성하고 상부 기판의 차광층에 제2 슬릿을 형성함으로써, 상기 제1 슬릿과 상기 제2 슬릿을 통해 UV가 씨일재로 전달될 수 있어 상기 씨일재의 미경화문제가 해소될 수 있다. 따라서, 하부 기판과 상부 기판 사이의 접착력이 증진되고 미경화된 씨일재에 의해 액정이 오염되는 문제가 방지될 수 있다. According to the present invention, by forming the first slit in the metal layer such as the gate line and the data line of the lower substrate and forming the second slit in the light-shielding layer of the upper substrate, It is possible to solve the problem of non-curing of the sealant. Therefore, the adhesion between the lower substrate and the upper substrate is improved, and the problem of contamination of the liquid crystal by the uncured sheath can be prevented.

이하, 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 4는 본 발명의 일 실시예에 따른 액정표시장치용 하부 기판의 개략적인 평면도이다. 4 is a schematic plan view of a lower substrate for a liquid crystal display according to an embodiment of the present invention.

도 4에서 알 수 있듯이, 하부 기판(100) 상에는 가로 방향으로 복수 개의 게이트 라인(110)이 형성되어 있고, 세로 방향으로 복수 개의 데이터 라인(130)이 형성되어 있다. 이와 같이 복수 개의 게이트 라인(110)과 데이터 라인(130)이 서로 교차되도록 형성됨으로써 복수 개의 화소 영역이 정의된다. 4, a plurality of gate lines 110 are formed in the horizontal direction on the lower substrate 100, and a plurality of data lines 130 are formed in the vertical direction. As described above, the plurality of gate lines 110 and the data lines 130 are formed so as to intersect with each other, thereby defining a plurality of pixel regions.

상기 게이트 라인(110)과 데이터 라인(130) 사이에는 게이트 절연막(114)이 형성되어 있어 양자 사이를 절연시키게 된다. A gate insulating layer 114 is formed between the gate line 110 and the data line 130 to isolate the gate line 110 and the data line 130 from each other.

상기 게이트 라인(110)의 일단에는 게이트 패드(110a)가 형성되어 있고, 상기 데이터 라인(130)의 일단에는 데이터 패드(130a)가 형성되어 있다. 상기 게이트 패드(110a) 및 데이터 패드(130a)는 각각 구동회로부와 연결되어 상기 게이트 라인(110) 및 데이터 라인(130)에 신호가 인가될 수 있도록 한다.A gate pad 110a is formed at one end of the gate line 110 and a data pad 130a is formed at one end of the data line 130. [ The gate pad 110a and the data pad 130a are connected to a driving circuit so that a signal can be applied to the gate line 110 and the data line 130, respectively.

상기 게이트 라인(110)과 데이터 라인(130)이 교차하는 영역에는 박막 트랜 지스터(T)가 형성되어 있고, 상기 박막 트랜지스터(T)와 연결되는 화소 전극(150)이 복수 개의 화소 영역 각각에 형성되어 있다. A thin film transistor T is formed in a region where the gate line 110 and the data line 130 intersect and a pixel electrode 150 connected to the thin film transistor T is formed in each of a plurality of pixel regions .

상기 구성의 하부 기판(100)의 외곽부에는 씨일재(300)가 형성되게 된다. A seed material 300 is formed on the outer portion of the lower substrate 100 having the above-described structure.

상기 씨일재(300)는 상기 하부 기판(100)과 후술하는 상부 기판(200)을 접착하는 역할을 하므로 상기 하부 기판(100)의 최상층에 형성되게 되고, 또한, 상기 씨일재(300)는 상기 하부 기판(100)과 상기 상부 기판(200) 사이 영역을 밀봉하는 역할을 하므로 상기 하부 기판(100)의 외곽부를 둘러싸는 형태로 형성된다. The sealant 300 is formed on the uppermost layer of the lower substrate 100 because the sealant 300 adheres the lower substrate 100 to a later described upper substrate 200, And is formed to surround the outer frame of the lower substrate 100 because it functions to seal a region between the lower substrate 100 and the upper substrate 200.

이와 같이, 상기 씨일재(300)는 상기 하부 기판(100)의 외곽부를 둘러싸도록 형성되는데, 도시된 바와 같이, 게이트 라인(110) 및 데이터 라인(130)의 일단부, 예를 들어, 상기 게이트 라인(110)의 우측부 및 상기 데이터 라인(130)의 하측부와는 교차되지 않도록 형성되지만, 상기 게이트 라인(110) 및 데이터 라인(130)의 타단부, 예를 들어, 상기 게이트 라인(110)의 좌측부 및 상기 데이터 라인(130)의 상측부와는 교차되도록 형성된다. The sealant 300 is formed so as to surround the outer frame of the lower substrate 100. As shown in the drawing, one end of the gate line 110 and the data line 130, for example, The gate line 110 and the data line 130 may be formed so as not to intersect the right side of the line 110 and the lower side of the data line 130. The other end of the gate line 110 and the data line 130, And the upper portion of the data line 130. [0050]

즉, 상기 게이트 라인(110)의 좌측부에 형성되는 게이트 패드(110a) 및 상기 데이터 라인(130)의 상측부에 형성되는 데이터 패드(130a)는 구동회로부와 연결되어야 하기 때문에 외부로 노출되어야 한다. 따라서, 상기 씨일재(300)는 상기 게이트 패드(110a) 및 상기 데이터 패드(130a)의 안쪽에 형성되어야 하고, 이와 같은 이유로 인해서, 상기 씨일재(300)는 상기 게이트 라인(110) 및 데이터 라인(130)과 소정 영역에서 교차되도록 형성된다. That is, the gate pad 110a formed on the left side of the gate line 110 and the data pad 130a formed on the upper side of the data line 130 must be exposed to the outside because they must be connected to the driving circuit. Therefore, the sealant 300 should be formed inside the gate pad 110a and the data pad 130a. For this reason, the sealant 300 may be formed on the gate line 110 and the data line 130a, (130) in a predetermined region.

결국, 상기 게이트 패드(110a) 및 데이터 패드(130a)가 형성되지 않아 상기 씨일재(300)와 교차되지 않는 상기 게이트 라인(110) 및 데이터 라인(130)의 일단부에서는 상기 씨일재(300)의 하부에 UV투과를 차단하는 층이 형성되어 있지 않기 때문에 상기 씨일재(300)를 경화시키는데 문제가 없다. The gate pad 110a and the data pad 130a are not formed so that the one end of the gate line 110 and the data line 130 which do not intersect with the seed line 300 are electrically connected to the seed line 300, There is no problem in curing the sealant 300 because a layer for blocking UV transmission is not formed in the lower portion of the sealant 300. [

그러나, 상기 게이트 패드(110a) 및 데이터 패드(130a)가 형성되어 상기 씨일재(300)와 교차되는 상기 게이트 라인(110) 및 데이터 라인(130)의 타단부에서는 상기 씨일재(300)의 하부에 UV투과를 차단하는 금속층, 구체적으로는, 게이트 라인(110) 및 데이터 라인(130)이 형성되어 있기 때문에 상기 씨일재(300)를 경화시키는데 문제가 있다. However, the gate pad 110a and the data pad 130a are formed at the other end of the gate line 110 and the data line 130 intersecting the sealing material 300, There is a problem in curing the sealant 300 because a metal layer that blocks UV transmission, specifically, the gate line 110 and the data line 130, is formed.

따라서, 도 4의 확대도에서 알 수 있듯이, 상기 씨일재(300)와 교차하는 상기 게이트 라인(110)의 소정 영역에는 UV가 투과될 수 있도록 제1 슬릿(120)이 구비되어 있다. 또한, 상기 씨일재(300)와 교차하는 상기 데이터 라인(130)의 소정 영역에도 UV가 투과될 수 있도록 제1 슬릿(120)이 구비되어 있다. 4, a first slit 120 is provided in a predetermined region of the gate line 110 intersecting the sealant 300 so that UV can be transmitted. In addition, the first slit 120 may be formed on a predetermined region of the data line 130 intersecting with the sealant 300 so that UV can be transmitted.

상기 제1 슬릿(120)은 하나 또는 복수 개가 형성될 수 있으며, 이와 같이, 상기 씨일재(300)와 교차하는 상기 게이트 라인(110) 및 데이터 라인(130)의 소정 영역에 각각 적어도 하나의 제1 슬릿(120)이 구비되어 있기 때문에, 상기 제1 슬릿(120)을 통해 UV가 투과될 수 있어 상기 씨일재(300)의 경화가 원만히 이루어질 수 있다. One or a plurality of the first slits 120 may be formed in a predetermined region of the gate line 110 and the data line 130 intersecting the sealing material 300. In this case, Since the first slit 120 is provided, UV can be transmitted through the first slit 120, so that the curing of the sealing material 300 can be smoothly performed.

이하에서는, 본 발명의 일 실시예에 따른 액정표시장치용 하부 기판의 구체적인 구성에 대해서 설명하기로 한다. Hereinafter, a specific structure of a lower substrate for a liquid crystal display according to an embodiment of the present invention will be described.

도 5a는 본 발명의 일 실시예에 따른 액정표시장치용 하부 기판의 개략적인 단면도로서, 이는 하나의 화소만을 도시한 것이다. 5A is a schematic cross-sectional view of a lower substrate for a liquid crystal display according to an embodiment of the present invention, which shows only one pixel.

도 5a에서 알 수 있듯이, 하부 기판(100) 상에는 게이트 전극(112)이 형성되어 있고, 상기 게이트 전극(112)을 포함하는 기판 전면에 게이트 절연막(114)이 형성되어 있고, 상기 게이트 절연막(114) 상에 반도체층(116)이 형성되어 있고, 상기 반도체층(116) 상에 서로 이격되도록 소스 전극(132) 및 드레인 전극(134)이 형성되어 있다. 5A, a gate electrode 112 is formed on the lower substrate 100, a gate insulating film 114 is formed on the entire surface of the substrate including the gate electrode 112, and the gate insulating film 114 A source electrode 132 and a drain electrode 134 are formed on the semiconductor layer 116 so as to be spaced apart from each other.

상기 게이트 전극(112)은 전술한 게이트 라인(110)에서 연장되어 형성되고, 상기 소스 전극(132)은 전술한 데이터 라인(130)에서 연장되어 형성된다. The gate electrode 112 is formed extending from the gate line 110 and the source electrode 132 is formed extending from the data line 130 described above.

이와 같이, 상기 게이트 전극(112), 반도체층(116), 소스 전극(132) 및 드레인 전극(134)의 조합에 의해서 박막 트랜지스터가 구성된다. As described above, the thin film transistor is constituted by a combination of the gate electrode 112, the semiconductor layer 116, the source electrode 132, and the drain electrode 134.

상기 소스/드레인 전극(132, 134)을 포함한 기판 전면에는 보호막(140)이 형성되어 있고, 상기 보호막(140) 상에는 화소 전극(150)이 형성되어 있다. 상기 화소 전극(150)은 상기 보호막(140)에 형성된 콘택홀을 통해 상기 박막 트랜지스터의 드레인 전극(134)과 연결되어 있다. A passivation layer 140 is formed on the entire surface of the substrate including the source / drain electrodes 132 and 134 and a pixel electrode 150 is formed on the passivation layer 140. The pixel electrode 150 is connected to the drain electrode 134 of the thin film transistor through a contact hole formed in the passivation layer 140.

상기 게이트 전극(112), 소스 전극(132) 및 드레인 전극(134)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수도 있다. The gate electrode 112, the source electrode 132 and the drain electrode 134 may be formed of a metal such as molybdenum (Mo), aluminum (Al), chrome (Cr), gold (Au), titanium (Ti) (Nd), copper (Cu), or an alloy thereof, and may be a single layer of the metal or alloy, or a multilayer of two or more layers.

상기 게이트 절연막(114)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 이루어질 수 있으며, 상기 산화막 또는 질화막의 단일층 또는 2층 이상의 다 중층으로 이루어질 수도 있다. The gate insulating layer 114 may be formed of a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx). The gate insulating layer 114 may be a single layer or two or more layers of the oxide layer or the nitride layer.

상기 반도체층(116)은 비정질 실리콘 또는 결정질 실리콘을 포함하여 이루어질 수 있다. 또한, 상기 반도체층(116)은 상기 소스 전극(132) 및 상기 드레인 전극(134)과 접촉하는 영역에 불순물이 도핑된 오믹콘택층을 구비할 수 있다. The semiconductor layer 116 may include amorphous silicon or crystalline silicon. The semiconductor layer 116 may include an ohmic contact layer doped with an impurity in a region where the semiconductor layer 116 is in contact with the source electrode 132 and the drain electrode 134.

상기 보호막(140)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 등과 같은 무기절연막으로 이루어질 수도 있고, 벤조사이크로부텐(BenzoCycloButene : BCB) 또는 포토아크릴(photoacrylate)등과 같은 유기절연막으로 이루어질 수도 있으며, 무기절연막과 유기절연막의 이중막으로 이루어질 수도 있다. The passivation layer 140 may be formed of an inorganic insulating layer such as a silicon oxide layer or a silicon nitride layer or an organic insulating layer such as benzocyclobutene (BCB) or photoacrylate, And may be formed of a double film of an inorganic insulating film and an organic insulating film.

상기 화소 전극(150)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide)와 같은 투명물질로 형성될 수 있다. The pixel electrode 150 may be formed of a transparent material such as indium tin oxide (ITO), indium zinc oxide (IZO), or zinc oxide (ZnO).

도 5b는 본 발명의 다른 실시예에 따른 액정표시장치용 하부 기판의 개략적인 하나의 화소의 단면도로서, 이는 소위 IPS모드 액정표시장치에 관한 것이다. 5B is a cross-sectional view of a schematic pixel of a lower substrate for a liquid crystal display according to another embodiment of the present invention, which is related to a so-called IPS mode liquid crystal display.

도 5b에 도시한 액정표시장치용 하부 기판은 화소 전극(150)의 구조가 변경되고 아울러 공통 전극(160)이 추가로 형성된 것을 제외하고 전술한 도 5a에 따른 하부 기판과 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면 부호를 부여하였고, 동일한 구성에 대한 구체적인 설명은 생략하기로 한다. The lower substrate for a liquid crystal display shown in FIG. 5B is the same as the lower substrate according to FIG. 5A except that the structure of the pixel electrode 150 is changed and a common electrode 160 is additionally formed. Therefore, the same reference numerals are assigned to the same components, and a detailed description of the same components will be omitted.

도 5b에 따르면, 하부 기판(100) 상에 화소 전극(150)과 공통 전극(160)이 평면구조상으로 서로 평행하게 배열되어 있어 상기 화소 전극(150)과 공통 전극(160) 사이에서 발생하는 횡전계에 의해 액정이 구동하게 된다. 5B, the pixel electrode 150 and the common electrode 160 are arranged on the lower substrate 100 in parallel with each other in a planar structure, so that a lateral (longitudinal) direction generated between the pixel electrode 150 and the common electrode 160 The liquid crystal is driven by the electric field.

상기 공통 전극(160)은 도시된 바와 같이 게이트 전극(112)과 동일한 층에 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다. The common electrode 160 may be formed on the same layer as the gate electrode 112, but is not limited thereto.

도 6은 본 발명의 일 실시예에 따른 액정표시장치용 상부 기판의 개략적인 평면도이고, 도 7은 본 발명의 일 실시예에 따른 액정표시장치용 상부 기판의 개략적인 단면도이다. FIG. 6 is a schematic plan view of an upper substrate for a liquid crystal display according to an embodiment of the present invention, and FIG. 7 is a schematic cross-sectional view of an upper substrate for a liquid crystal display according to an embodiment of the present invention.

도 6 및 도 7에서 알 수 있듯이, 상부 기판(200) 상에는 차광층(210), 컬러필터층(230) 및 공통 전극(250)이 차례로 형성되어 있다. 6 and 7, a light shielding layer 210, a color filter layer 230, and a common electrode 250 are sequentially formed on the upper substrate 200.

상기 차광층(210)은 화소 영역이 이외의 영역으로 광이 누설되는 것을 차단하는 역할을 하는 것으로 매트릭스 구조로 패턴형성되어 있다. The light shielding layer 210 functions to prevent light from leaking to a region other than the pixel region, and is patterned in a matrix structure.

상기 컬러필터층(230)은 상기 차광층(210) 사이의 영역에 각각 형성되는, 적색(R), 녹색(G), 및 청색(B)의 컬러필터를 포함하여 이루어진다. 다만, 반드시 그에 한정되는 것은 아니고, 흰색(W), 황색(Y), 또는 시안색(Cyan) 등의 컬러필터를 추가로 포함할 수도 있다. The color filter layer 230 includes red (R), green (G), and blue (B) color filters respectively formed in regions between the light shielding layers 210. However, the present invention is not limited thereto, and may further include a color filter such as white (W), yellow (Y), or cyan (Cyan).

상기 공통 전극(250)은 기판 전면에 형성되어 상기 하부 기판(100)의 화소 전극(150)과 함께 수직 전계를 형성시키게 된다. 다만, 상기 하부 기판(100)이 전술한 도 5b와 같은 IPS 모드용인 경우에는, 상기 하부 기판(100) 상에 공통 전극(160)이 형성되기 때문에, 상기 상부 기판(200) 상에는 공통 전극(250)이 형성되지 않고, 그 대신 기판 평탄화를 위한 오버 코트층이 상기 공통 전극(250) 대신에 형성될 수 있다. The common electrode 250 is formed on the entire surface of the substrate to form a vertical electric field together with the pixel electrode 150 of the lower substrate 100. 5B, since the common electrode 160 is formed on the lower substrate 100, the common electrode 250 (not shown) is formed on the upper substrate 200, And an overcoat layer for substrate planarization may instead be formed instead of the common electrode 250. [

한편, 전술한 바와 같이, 상기 하부 기판(100) 상에 형성되는 게이트 라인(110) 및 데이터 라인(130)의 소정 영역, 구체적으로는 씨일재(300)와 교차하는 상기 게이트 라인(110) 및 데이터 라인(130)의 영역 각각에 적어도 하나의 제1 슬릿(120)이 구비되어 있기 때문에 상기 제1 슬릿(120)을 통해 UV가 투과되어 상기 씨일재(300)의 경화가 이루어지기는 하지만, 상기 제1 슬릿(120)만으로 상기 씨일재(300)를 완전히 경화시키는 데는 한계가 있다. The gate line 110 and the gate line 110 intersect the predetermined region of the gate line 110 and the data line 130 formed on the lower substrate 100, Since at least one first slit 120 is provided in each of the regions of the data line 130 so that UV is transmitted through the first slit 120 to cure the seed material 300, There is a limit to fully curing the sealant 300 with only the first slit 120.

따라서, 본 발명에서는, 도 6의 확대도에서 알 수 있듯이, 상기 상부 기판(200)에 형성되는 차광층(210)의 소정 영역에 제2 슬릿(220)을 형성함으로써 상기 씨일재(300)를 완전히 경화시킬 수 있다. 상기 제2 슬릿(220)은 하나 또는 복수 개가 형성될 수 있다. 6, the second slit 220 is formed in a predetermined region of the light-shielding layer 210 formed on the upper substrate 200, It can be completely cured. One or a plurality of the second slits 220 may be formed.

즉, 상기 씨일재(300)와 게이트 라인(110)이 교차하는 영역에 대응하는 상기 차광층(210) 영역 및 상기 씨일재(300)와 데이터 라인(130)이 교차하는 영역에 대응하는 상기 차광층(210) 영역 각각에 상기 제2 슬릿(220)을 형성할 경우, 상기 제2 슬릿(220)을 통해서도 UV가 투과될 수 있다. That is, the light shielding layer 210 corresponding to a region where the seed line 300 and the gate line 110 cross each other and the light shielding layer 210 corresponding to a region where the seed line 300 and the data line 130 cross each other When the second slit 220 is formed in each of the regions 210, UV may be transmitted through the second slit 220.

결국, 상기 게이트 라인(110) 및 데이터 라인(130)과 교차하는 영역의 씨일재(300)는 상기 게이트 라인(110) 및 데이터 라인(130) 각각에 형성된 제1 슬릿(120)과 더불어 상기 차광층(210)에 형성된 제2 슬릿(220)을 통해서도 UV가 전달되기 때문에, 상기 씨일재(300)의 미경화 문제가 해소될 수 있다. As a result, the sealant 300 in the region intersecting with the gate line 110 and the data line 130 has the first slit 120 formed in each of the gate line 110 and the data line 130, Since UV is also transmitted through the second slit 220 formed in the layer 210, the problem of uncured of the sealant 300 can be solved.

상기 제2 슬릿(220)은 상기 씨일재(300)와 게이트 라인(110)이 교차하는 영역에 대응하는 상기 차광층(210) 영역, 및 상기 씨일재(300)와 데이터 라인(130)이 교차하는 영역에 대응하는 상기 차광층(210) 영역에 형성되면 충분하지만, 반드시 그에 한정되는 것은 아니고, 경우에 따라서 씨일재(300)가 형성되는 영역에 대응하 는 상기 차광층(210) 영역에 필요에 따라서 추가로 형성될 수도 있다. The second slit 220 is formed in a region of the light shielding layer 210 corresponding to a region where the seed line 300 and the gate line 110 cross each other and a region where the seed line 300 and the data line 130 intersect Shielding layer 210 corresponding to a region where the sealant 300 is formed, but it is not necessarily limited to this, and may be formed in a region of the light-shielding layer 210 corresponding to a region where the sealant 300 is formed As shown in FIG.

이상 설명한, 하부 기판(100)에 형성되는 제1 슬릿(120) 및 상부 기판(200)에 형서된 제2 슬릿(220)의 구체적인 배열 모습에 대해서 설명하면 다음과 같다. A specific arrangement of the first slit 120 formed on the lower substrate 100 and the second slit 220 formed on the upper substrate 200 will be described below.

도 8은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도이다. 8 is a schematic cross-sectional view of a liquid crystal display device according to an embodiment of the present invention.

도 8에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는, 하부 기판(100), 상부 기판(200), 상기 하부 기판(100)과 상부 기판(200) 사이에 형성된 액정(400), 및 상기 하부 기판(100)과 상부 기판(200)을 접착하기 위한 씨일재(300)를 포함하여 이루어진다. 8, the liquid crystal display according to an exemplary embodiment of the present invention includes a lower substrate 100, an upper substrate 200, a liquid crystal 400 formed between the lower substrate 100 and the upper substrate 200, And a sealing material 300 for bonding the lower substrate 100 and the upper substrate 200 to each other.

상기 씨일재(300)은 상기 하부 기판(100)과 상부 기판(200)의 외곽부를 둘러싸도록 형성된다. 특히, 도 8의 확대도에서 알 수 있듯이, 상기 하부 기판(100)과 상부 기판(200)의 일단부, 구체적으로는, 전술한 바와 같이 게이트 패드(110a) 및 데이터 패드(130a)가 형성되는 일단부에서는 상기 씨일재(300)가 게이트 라인(110) 및 데이터 라인(130)과 교차하게 되어, 결국, 상기 게이트 라인(110) 및 데이터 라인(130) 상부에 씨일재(300)가 형성되게 된다. The sheath 300 is formed to surround the outer substrate 100 and the outer substrate 200. 8, one end of the lower substrate 100 and the upper substrate 200, specifically, the gate pad 110a and the data pad 130a are formed as described above The seed material 300 intersects the gate line 110 and the data line 130 at one end so that the seed material 300 is formed on the gate line 110 and the data line 130 do.

따라서, 상기 하부 기판(100) 상에 형성되는 상기 게이트 라인(110) 및 데이터 라인(130)의 소정 영역에는 적어도 하나의 제1 슬릿(120)이 구비되어 있고, 또한, 상기 상부 기판(200) 상에 형성되는 상기 차광층(210)의 소정 영역에도 적어도 하나의 제2 슬릿(220)이 구비되어 있다. At least one first slit 120 is formed in a predetermined region of the gate line 110 and the data line 130 formed on the lower substrate 100 and the upper substrate 200, At least one second slit 220 is formed in a predetermined region of the light-shielding layer 210 formed on the light-shielding layer 210.

이때, 상기 제1 슬릿(120)과 상기 제2 슬릿(220)은 교대로 반복 형성되는 것이 바람직하다. 즉, UV는 상기 제1 슬릿(120)과 상기 제2 슬릿(220)을 통해 상기 씨일재(300)로 조사되기 때문에, 상기 제1 슬릿(120)과 상기 제2 슬릿(220)을 교대로 반복 형성할 경우 UV의 투과영역이 증가될 수 있어 상기 씨일재(300)의 경화가 보다 원만히 이루어질 수 있다. At this time, it is preferable that the first slit 120 and the second slit 220 are alternately repeatedly formed. That is, since UV is irradiated to the sealant 300 through the first slit 120 and the second slit 220, the first slit 120 and the second slit 220 alternately In the case of repeated formation, the transmission region of UV can be increased, so that the hardening of the sheath 300 can be made more smoothly.

또한, 상기 제1 슬릿(120)과 상기 제2 슬릿(220)은 서로 오버랩되지 않도록 형성되는 것이 바람직하다. 구체적으로는, 상기 제1 슬릿(120)은 상기 차광층(210)에 대응하는 영역에 형성되고, 상기 제2 슬릿(220)은 상기 게이트 라인(110) 또는 데이터 라인(130)에 대응하는 영역에 형성되는 것이 바람직하다. The first slit 120 and the second slit 220 may be formed so as not to overlap with each other. Specifically, the first slit 120 is formed in a region corresponding to the light shielding layer 210, and the second slit 220 is formed in a region corresponding to the gate line 110 or the data line 130 As shown in Fig.

만약, 상기 제1 슬릿(120)과 상기 제2 슬릿(220)이 서로 오버랩되도록 형성될 경우에는, 상기 제1 슬릿(120)과 상기 제2 슬릿(220)을 통해 외부광이 액정표시장치를 투과할 수 있게 되어 빛샘이 발생할 수 있기 때문이다. When the first slit 120 and the second slit 220 are formed to overlap with each other, external light is transmitted through the first slit 120 and the second slit 220 to the liquid crystal display device So that light leakage can occur.

이와 같이 상기 제1 슬릿(120)과 상기 제2 슬릿(220)이 서로 오버랩되지 않도록 하기 위해서는, 공정상 마진을 감안할 때 상기 제1 슬릿(120) 사이의 상기 게이트 라인(110) 또는 데이터 라인(130)과 상기 제2 슬릿(220) 사이의 차광층(210)이 서로 오버랩되도록 하는 것이 바람직하다. In order to prevent the first slit 120 and the second slit 220 from overlapping with each other, it is preferable that the gate line 110 or the data line (not shown) between the first slits 120, 130 and the light-blocking layer 210 between the second slits 220 are overlapped with each other.

도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 액정표시장치의 제조공정을 도시한 개략적인 사시도이다. 9A to 9D are schematic perspective views illustrating a manufacturing process of a liquid crystal display device according to an embodiment of the present invention.

우선, 도 9a에서 알 수 있듯이, 하부 기판(100) 및 상부 기판(200)을 준비한다. First, as shown in FIG. 9A, the lower substrate 100 and the upper substrate 200 are prepared.

상기 하부 기판(100)은 전술한 도 4, 도 5a 또는 도 5b와 같은 구성으로 준비하고, 상기 상부 기판(200)은 전술한 도 6 및 도 7과 같은 구성으로 준비한다. The lower substrate 100 is prepared as shown in FIG. 4, FIG. 5A or FIG. 5B, and the upper substrate 200 is prepared as shown in FIG. 6 and FIG.

각각의 구성들의 패턴은 소정의 물질을 스퍼터링(Sputtering), 플라즈마 강화 화학기상 증착법(plasma enhanced chemical vapor deposition) 등과 같은 방법을 이용하여 적층하고, 포토 레지스트(PR)를 도포하고 노광, 현상 및 식각을 하는 소위 포토리소그라피(Photolithography) 공정을 통해 패턴 형성할 수 있다. The pattern of each structure is formed by laminating a predetermined material by using a method such as sputtering, plasma enhanced chemical vapor deposition, etc., applying a photoresist (PR), exposing, developing and etching A so-called photolithography process.

다만, 반드시 그에 한정되는 것은 아니고, 소정의 물질을 스크린 프린팅(screen printing), 잉크젯 프린팅(inkjet printing), 그라비아 프린팅(gravure printing), 그라비아 오프셋 프린팅(gravure offset printing), 리버스 오프셋 프린팅(reverse offset printing, 플렉소 프린팅(flexo printing), 또는 마이크로 콘택 프린팅(microcontact printing)과 같은 인쇄 공정으로 직접 패턴 형성할 수도 있다. However, the present invention is not limited thereto, and it is possible to use a predetermined material by a screen printing method, an inkjet printing method, a gravure printing method, a gravure offset printing method, a reverse offset printing method, , Flexo printing, or microcontact printing, as described in more detail below.

다음, 도 9b에서 알 수 있듯이, 상기 하부 기판(100)의 외곽부에 씨일재(300)를 도포하고 상기 씨일재(300)의 안쪽에 액정(400)을 적하한다. 9B, the sealant 300 is applied to the outer frame of the lower substrate 100 and the liquid crystal 400 is dropped into the sealant 300. As shown in FIG.

다만, 반드시 그에 한정되는 것은 아니고, 상기 상부 기판(200)의 외곽부에 씨일재(300)를 도포하고 상기 씨일재(300)의 안쪽에 액정(400)을 적하할 수 있다. However, the present invention is not limited thereto, and the liquid crystal 400 may be dropped into the inner portion of the seal member 300 by applying the sealant 300 to the outer frame portion of the upper substrate 200.

또한, 상기 하부 기판(100)의 외곽부에 씨일재(300)를 도포하고 상기 상부 기판(200)에 액정(400)을 적하할 수도 있고, 상기 상부 기판(200)의 외곽부에 씨일재(300)를 도포하고 상기 하부 기판(200)에 액정(400)을 적하할 수도 있다. The liquid crystal 400 may be applied to the upper substrate 200 by applying the sealing material 300 to the outer frame of the lower substrate 100 and the sealing material 300 may be applied to the outer frame of the upper substrate 200 300 may be coated on the lower substrate 200 and the liquid crystal 400 may be dropped on the lower substrate 200.

다음, 도 9c에서 알 수 있듯이, 상기 하부 기판(100)과 상부 기판(200)을 합착한다. Next, as shown in FIG. 9C, the lower substrate 100 and the upper substrate 200 are bonded together.

다음, 도 9d에서 알 수 있듯이, 상기 하부 기판(100)의 하측에 제1 UV조사장 치(500a)을 배치하고 상부 기판(200)의 상측에 제2 UV조사장치(500b)를 배치한 후 상기 하부 기판(100) 및 상부 기판(200)을 통해 UV를 조사하여 상기 씨일재(300)를 경화시킨다. 9D, a first UV irradiation device 500a is disposed on the lower side of the lower substrate 100, a second UV irradiation device 500b is disposed on the upper side of the upper substrate 200 UV is irradiated through the lower substrate 100 and the upper substrate 200 to cure the sealing material 300.

도 1a 내지 도 1d는 종래의 액정표시장치의 제조공정을 도시한 개략적인 사시도이고, 도 2는 종래의 액정표시장치의 개략적인 단면도이고, 도 3은 종래의 액정표시장치용 하부 기판의 개략적인 평면도이다.FIG. 2 is a schematic cross-sectional view of a conventional liquid crystal display, and FIG. 3 is a schematic view of a conventional lower substrate for a liquid crystal display FIG.

도 4는 본 발명의 일 실시예에 따른 액정표시장치용 하부 기판의 개략적인 평면도이다.4 is a schematic plan view of a lower substrate for a liquid crystal display according to an embodiment of the present invention.

도 5a는 본 발명의 일 실시예에 따른 액정표시장치용 하부 기판의 개략적인 단면도이고, 도 5b는 본 발명의 다른 실시예에 따른 액정표시장치용 하부 기판의 개략적인 단면도이다. FIG. 5A is a schematic cross-sectional view of a lower substrate for a liquid crystal display according to an embodiment of the present invention, and FIG. 5B is a schematic cross-sectional view of a lower substrate for a liquid crystal display according to another embodiment of the present invention.

도 6은 본 발명의 일 실시예에 따른 액정표시장치용 상부 기판의 개략적인 평면도이고, 도 7은 본 발명의 일 실시예에 따른 액정표시장치용 상부 기판의 개략적인 단면도이다.FIG. 6 is a schematic plan view of an upper substrate for a liquid crystal display according to an embodiment of the present invention, and FIG. 7 is a schematic cross-sectional view of an upper substrate for a liquid crystal display according to an embodiment of the present invention.

도 8은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도이다.8 is a schematic cross-sectional view of a liquid crystal display device according to an embodiment of the present invention.

도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 액정표시장치의 제조공정을 도시한 개략적인 사시도이다.9A to 9D are schematic perspective views illustrating a manufacturing process of a liquid crystal display device according to an embodiment of the present invention.

<도면의 주요부의 도면부호에 대한 설명>DESCRIPTION OF REFERENCE NUMERALS OF LARGONS OF THE DRAWINGS

100: 하부 기판 110: 게이트 라인100: lower substrate 110: gate line

120: 제1 슬릿 130: 데이터 라인 120: first slit 130: data line

200: 상부 기판 210: 차광층200: upper substrate 210: shielding layer

220: 제2 슬릿 300: 씨일재220: second slit 300:

Claims (10)

삭제delete 삭제delete 삭제delete 제1 기판 및 제2 기판;A first substrate and a second substrate; 상기 제1 기판 및 제2 기판 사이에 구비된 액정층; 및A liquid crystal layer provided between the first substrate and the second substrate; And 상기 제1 기판 및 제2 기판의 외곽부에 구비된 씨일재를 포함하여 이루어지고, And a seal member provided on an outer frame of the first substrate and the second substrate, 상기 씨일재의 구비 영역에 대응하는 상기 제1 기판의 소정 영역에는 UV가 투과될 수 있는 적어도 하나의 제1 슬릿을 구비한 금속층이 구비되어 있고, A metal layer having at least one first slit through which UV can be transmitted is provided in a predetermined region of the first substrate corresponding to a region of the seal material, 상기 씨일재의 구비 영역에 대응하는 상기 제2 기판의 소정 영역에는 UV가 투과될 수 있는 적어도 하나의 제2 슬릿을 구비한 차광층이 구비되어A light shielding layer having at least one second slit through which UV can be transmitted is provided in a predetermined region of the second substrate corresponding to the region of the seal material 상기 적어도 하나의 제1 슬릿과 상기 적어도 하나의 제2 슬릿은 서로 오버랩되지 않도록 형성되고, Wherein the at least one first slit and the at least one second slit are formed so as not to overlap each other, 상기 적어도 하나의 제1 슬릿은 상기 차광층에 대응하는 영역에 구비되고, 상기 적어도 하나의 제2 슬릿은 상기 금속층에 대응하는 영역에 구비된 것을 특징으로 하는 액정표시장치. Wherein the at least one first slit is provided in a region corresponding to the light shielding layer and the at least one second slit is provided in a region corresponding to the metal layer. 제4항에 있어서, 5. The method of claim 4, 상기 제1 슬릿 사이의 금속층과 상기 제2 슬릿 사이의 차광층은 서로 오버랩되도록 형성된 것을 특징으로 하는 액정표시장치. Wherein the metal layer between the first slits and the light-shielding layer between the second slits overlap each other. 제4항에 있어서, 5. The method of claim 4, 상기 금속층은 게이트 라인 또는 데이터 라인인 것을 특징으로 하는 액정표시장치. Wherein the metal layer is a gate line or a data line. 제1 기판 및 제2 기판을 준비하는 공정; Preparing a first substrate and a second substrate; 상기 제1 기판 및 제2 기판 중 어느 하나의 기판의 외곽부에 씨일재를 도포하는 공정;A step of applying a sealant to an outer portion of one of the first substrate and the second substrate; 상기 제1 기판 및 제2 기판 중 어느 하나의 기판 상에 액정을 적하하는 공정;Dropping liquid crystal on any one of the first substrate and the second substrate; 상기 제1 기판과 제2 기판을 합착하는 공정; 및 Attaching the first substrate and the second substrate together; And 상기 제1 기판 및 제2 기판을 통해 UV를 조사하여 상기 씨일재를 경화시키는 공정을 포함하고, And curing the sealant by irradiating UV light through the first substrate and the second substrate, 상기 제1 기판을 준비하는 공정은 상기 씨일재의 도포 영역에 대응하는 상기 제1 기판의 소정 영역에 UV가 투과될 수 있는 적어도 하나의 제1 슬릿을 구비한 금속층을 형성하는 공정을 포함하여 이루어지고, The step of preparing the first substrate includes a step of forming a metal layer having at least one first slit through which UV can be transmitted to a predetermined region of the first substrate corresponding to the application region of the sealant , 상기 제2 기판을 준비하는 공정은 상기 씨일재의 도포 영역에 대응하는 상기 제2 기판의 소정 영역에 UV가 투과될 수 있는 적어도 하나의 제2 슬릿을 구비한 차광층을 형성하는 공정을 포함하고, The step of preparing the second substrate includes a step of forming a light shielding layer having at least one second slit through which UV can be transmitted to a predetermined region of the second substrate corresponding to the application region of the seal material, 상기 적어도 하나의 제1 슬릿과 상기 적어도 하나의 제2 슬릿은 서로 오버랩되지 않도록 형성하고, Wherein the at least one first slit and the at least one second slit are formed so as not to overlap each other, 상기 적어도 하나의 제1 슬릿은 상기 차광층에 대응하는 영역에 형성하고, 상기 적어도 하나의 제2 슬릿은 상기 금속층에 대응하는 영역에 형성하는 액정표시장치의 제조방법. Wherein the at least one first slit is formed in a region corresponding to the light shielding layer and the at least one second slit is formed in a region corresponding to the metal layer. 삭제delete 제7항에 있어서, 8. The method of claim 7, 상기 금속층에 구비된 적어도 하나의 제1 슬릿과 상기 차광층에 구비된 적어도 하나의 제2 슬릿은 교대로 반복되도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. Wherein at least one first slit provided in the metal layer and at least one second slit provided in the light-shielding layer are alternately repeated. 삭제delete
KR1020090128192A 2009-12-21 2009-12-21 Liquid Crystal Display Device and method for manufacturing the same KR101590759B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090128192A KR101590759B1 (en) 2009-12-21 2009-12-21 Liquid Crystal Display Device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090128192A KR101590759B1 (en) 2009-12-21 2009-12-21 Liquid Crystal Display Device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20110071579A KR20110071579A (en) 2011-06-29
KR101590759B1 true KR101590759B1 (en) 2016-02-03

Family

ID=44402655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090128192A KR101590759B1 (en) 2009-12-21 2009-12-21 Liquid Crystal Display Device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101590759B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103901669B (en) * 2012-12-26 2017-04-19 上海天马微电子有限公司 Liquid crystal display panel
KR102184750B1 (en) 2014-01-02 2020-12-02 삼성디스플레이 주식회사 Display panel and display apparatus having the same
CN106990594B (en) * 2017-04-24 2021-02-09 惠科股份有限公司 Liquid crystal display panel, manufacturing method thereof and display device applied to liquid crystal display panel
CN106990593B (en) * 2017-04-24 2020-08-11 惠科股份有限公司 Liquid crystal display panel and liquid crystal display device thereof
WO2020056837A1 (en) * 2018-09-20 2020-03-26 惠科股份有限公司 Display panel and display device
CN108957871A (en) * 2018-09-20 2018-12-07 惠科股份有限公司 Display panel and display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080051788A (en) * 2006-12-07 2008-06-11 삼성전자주식회사 Method of manufacturing liquid crystal display panel and ultraviolet light exposure apparatus
KR101424283B1 (en) * 2008-05-23 2014-08-04 엘지디스플레이 주식회사 Liquid Crystal Display and Fabricating Method thereof

Also Published As

Publication number Publication date
KR20110071579A (en) 2011-06-29

Similar Documents

Publication Publication Date Title
US8363199B2 (en) Liquid crystal display device
KR101761180B1 (en) Display substrate, display device comprising the same and method of manufacturing the same
JP5934797B2 (en) Display panel
KR102012854B1 (en) Array substrate for liquid crystal display and method for fabricating the same
KR101590759B1 (en) Liquid Crystal Display Device and method for manufacturing the same
US8791463B2 (en) Thin-film transistor substrate
JP6162322B2 (en) Display device
KR101528981B1 (en) Display device and manufacturing method for the same
US8698152B2 (en) Display panel and thin film transistor substrate
JP4722118B2 (en) Liquid crystal display device and manufacturing method thereof
KR102203769B1 (en) Liquid crystal display device and method for fabricating the same
WO2012114687A1 (en) Electronic device and method for manufacturing same
KR101631620B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
JP2008139555A (en) Liquid crystal display device and its manufacturing method
KR20130106664A (en) Manufacturing method of flexible liquid crystal display(lcd) device
KR20120054936A (en) Liquid crystral display device
US20140168591A1 (en) Liquid crystal display device having dual link structure and method of manufacturing the same
KR20070048912A (en) Liquid crystal display and fabricating method thereof
US20110222001A1 (en) Display panel substrate and display panel
KR101341783B1 (en) Liquid Crystal Display Device And Method For Fabricating The Same
KR102387683B1 (en) Liquid crystal display device
US20130009160A1 (en) Active matrix substrate
US20170301706A1 (en) Method of manufacturing display panel substrate
KR100574367B1 (en) Thin Film Transistor Substrate for Display Device And Method For Fabricating The Same
KR101013693B1 (en) Liquid crystal display device and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 4