KR101013693B1 - Liquid crystal display device and fabricating method thereof - Google Patents

Liquid crystal display device and fabricating method thereof Download PDF

Info

Publication number
KR101013693B1
KR101013693B1 KR1020030097975A KR20030097975A KR101013693B1 KR 101013693 B1 KR101013693 B1 KR 101013693B1 KR 1020030097975 A KR1020030097975 A KR 1020030097975A KR 20030097975 A KR20030097975 A KR 20030097975A KR 101013693 B1 KR101013693 B1 KR 101013693B1
Authority
KR
South Korea
Prior art keywords
layer
forming
thin film
film transistor
pattern
Prior art date
Application number
KR1020030097975A
Other languages
Korean (ko)
Other versions
KR20050066665A (en
Inventor
김정현
전재홍
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030097975A priority Critical patent/KR101013693B1/en
Publication of KR20050066665A publication Critical patent/KR20050066665A/en
Application granted granted Critical
Publication of KR101013693B1 publication Critical patent/KR101013693B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

본 발명은 마스크 수를 절감하기 위한 COT(color filter on transister)의 액정표시소자 및 그 제조방법에 관한 것으로, 제1 및 제2기판을 준비하는 단계와, 상기 제1기판 상에 종횡으로 배열되어 화소영역을 정의하는 게이트라인 및 데이터라인과, 상기 두 라인의 교차영역에 배치되는 박막트랜지스터를 형성하는 단계와, 상기 박막트랜지스터를 포함하는 기판 전면에 보호막을 형성한 후, 스위칭소자의 일부를 노출시키는 콘택홀을 형성하는 단계와, 상기 보호막 상부에 흡수층을 형성하는 단계와. 상기 흡수층의 일부영역에 블랙잉크(black ink)를 적하(drop)함으로써, 게이트라인 및 데이터라인과, 박막트랜지스터 상부에 위치하는 블랙매트릭스를 형성하는 단계와, 상기 화소영역에 R,G,B 칼라잉크를 적하함으로써, 칼라필터를 형성하는 단계와, 상기 칼라필터 상부에 스위칭소자와 접속하는 화소전극을 형성하는 단계와, 상기 제1 및 제2기판 상에 액정층을 형성하는 단계를 포함하는 액정표시소자의 제조방법을 제공한다.The present invention relates to a liquid crystal display device of a color filter on transister (COT) for reducing the number of masks, and to a method of manufacturing the same, comprising the steps of preparing first and second substrates and vertically and horizontally arranged on the first substrate. Forming a gate line and a data line defining a pixel region, a thin film transistor disposed at an intersection of the two lines, forming a protective film on the entire surface of the substrate including the thin film transistor, and then exposing a portion of the switching device. Forming a contact hole to form a contact hole, and forming an absorbing layer on the passivation layer. Dropping black ink on a portion of the absorption layer to form a gate line and a data line, and a black matrix positioned on the thin film transistor; and R, G, and B colors in the pixel region. By dropping ink, forming a color filter, forming a pixel electrode connected to a switching element on the color filter, and forming a liquid crystal layer on the first and second substrates. A method of manufacturing a display device is provided.

Description

액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND FABRICATING METHOD THEREOF}Liquid crystal display device and its manufacturing method {LIQUID CRYSTAL DISPLAY DEVICE AND FABRICATING METHOD THEREOF}

도 1a 및 도 1b는 종래 COT구조의 액정표시소자를 나타낸 도면.1A and 1B illustrate a liquid crystal display device having a conventional COT structure.

도 2a∼도 2g는 본 발명에 액정표시소자의 제조방법을 나타낸 공정 단면도.2A to 2G are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the present invention.

도 3a∼3c는 본 발명에 의한 액정표시소자의 박막트랜지스터 제조공정을 나타낸 도면.3A to 3C are views illustrating a thin film transistor manufacturing process of a liquid crystal display device according to the present invention.

도 4a∼도4c는 본 발명에 의한 액정표시소자의 칼라필터 제조방법을 나타낸 도면.4A to 4C are views showing a method for manufacturing a color filter of a liquid crystal display device according to the present invention.

*** 도면의 주요부분에 대한 부호의 설명 ****** Explanation of symbols for main parts of drawing ***

101a: 게이트전극 102: 게이트절연막101a: gate electrode 102: gate insulating film

103a: 소스전극 103b: 드레인전극103a: source electrode 103b: drain electrode

105a: 액티브층 105b: 오믹접촉층105a: active layer 105b: ohmic contact layer

106: 보호막 107: 화소전극106: protective film 107: pixel electrode

112: 유기막 113: 액정층112: organic film 113: liquid crystal layer

121: 블랙매트릭스 123: 칼라필터121: black matrix 123: color filter

본 발명은 액정표시소자에 관한 것으로, 더욱 상세하게는, 공정의 단순화 및 비용절감을 꾀할 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a method for manufacturing the same, which can simplify the process and reduce the cost.

근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.Recently, with the development of various portable electronic devices such as mobile phones, PDAs, and notebook computers, there is a growing demand for flat panel display devices for light and thin applications. Such flat panel displays are being actively researched, such as LCD (Liquid Crystal Display), PDP (Plasma Display Panel), FED (Field Emission Display), VFD (Vacuum Fluorescent Display), but mass production technology, ease of driving means, Liquid crystal display devices (LCDs) are in the spotlight for reasons of implementation.

일반적으로, 액정표시소자는 하부기판과 상부기판 및 그 사이에 형성된 액정층으로 이루어진다. 상기 하부기판은 박막트랜지스터(thin film transisor;박막트랜지스터)와 같은 스위칭소자 및 화소전극이 형성되는 박막트랜지스터기판이고, 상부기판은 칼라필터층 및 공통전극이 형성되는 칼라필터기판이다. 또한, 상기 하부기판의 측면에는 구동회로부가 구비되어 하부기판에 형성된 박막트랜지스터와 화소전극 및 공통전극에 각각신호를 인가한다.In general, the liquid crystal display device includes a lower substrate, an upper substrate, and a liquid crystal layer formed therebetween. The lower substrate is a thin film transistor substrate on which a switching element such as a thin film transistor (thin film transistor) and a pixel electrode are formed, and the upper substrate is a color filter substrate on which a color filter layer and a common electrode are formed. In addition, a driving circuit is provided on the side of the lower substrate to apply a signal to the thin film transistor, the pixel electrode, and the common electrode formed on the lower substrate, respectively.

상기와 같이 구성된 액정표시소자는 상부기판과 하부기판 사이에 형성된 액정층이 상기 하부기판에 형성된 박막트랜지스터에 의해 액정분자를 구동하여 액정층을 투과하는 광량을 제어함으로써 정보를 표시하게 된다.In the liquid crystal display device configured as described above, the liquid crystal layer formed between the upper substrate and the lower substrate displays the information by controlling the amount of light passing through the liquid crystal layer by driving the liquid crystal molecules by the thin film transistor formed on the lower substrate.

그러나, 최근에 상부기판과 하부기판의 합착마진에 의해 블랙매트릭스의 면 적이 넓어짐으로 인해, 개구율이 저하되는 것을 막기 위해 칼라필터 및 블랙매트릭스를 하부기판에 형성하는 COT(color filter on 박막트랜지스터)구조가 제안되고 있다.However, recently, due to the increase in the area of the black matrix due to the bonding margin between the upper substrate and the lower substrate, a color filter on thin film transistor (COT) structure in which a color filter and a black matrix are formed on the lower substrate to prevent the opening ratio from decreasing. Is being proposed.

도 1은 종래 COT구조의 액정표시소자를 나타낸 것으로, 도 1a는 개략적인 평면도이고, 도 1b는 도 1a의 I-I'의 단면도로써, 하부기판의 박막트랜지스터 및 데이터라인의 절단영역을 나타낸 것이다.FIG. 1 illustrates a liquid crystal display device having a conventional COT structure, and FIG. 1A is a schematic plan view, and FIG. 1B is a cross-sectional view taken along line II ′ of FIG. 1A, showing a cut region of a thin film transistor and a data line of a lower substrate. .

도면에 도시된 구조의 액정표시소자(1')는 능동소자로서 박막트랜지스터(Thin Film Transistor;박막트랜지스터)를 사용하는 박막트랜지스터 LCD이다. 도면에 도시된 바와 같이, 종횡으로 N×M개의 화소가 배치된 박막트랜지스터 LCD의 각 화소에는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(1)과 화상신호가 인가되는 데이터라인(3)의 교차영역에 형성된 박막트랜지스터를 포함하고 있다. 박막트랜지스터는 상기 게이트라인(1)과 연결된 게이트전극(1a)과, 상기 게이트전극(1a) 위에 형성되어 게이트전극(1a)에 주사신호가 인가됨에 따라 활성화되는 반도체층(5)과, 상기 반도체층(5) 위에 형성된 소스/드레인전극(3a,3b)으로 구성된다. 상기 화소의 표시영역에는 상기 소스/드레인전극(3a,3b)과 연결되어 반도체층(5)이 활성화됨에 따라 상기 소스/드레인전극(3a,3b)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(7)이 형성되어 있다.The liquid crystal display device 1 'having the structure shown in the drawing is a thin film transistor LCD using a thin film transistor (Thin Film Transistor) as an active element. As shown in the figure, a gate line 1 to which a scan signal is applied from an external driving circuit and a data line 3 to which an image signal is applied to each pixel of a thin film transistor LCD in which N × M pixels are arranged vertically and horizontally. It includes a thin film transistor formed in the intersection region of. The thin film transistor includes a gate electrode 1a connected to the gate line 1, a semiconductor layer 5 formed on the gate electrode 1a and activated when a scan signal is applied to the gate electrode 1a, and the semiconductor. It consists of source / drain electrodes 3a and 3b formed on the layer 5. In the display area of the pixel, an image signal is applied through the source / drain electrodes 3a and 3b as the semiconductor layer 5 is connected to the source / drain electrodes 3a and 3b to activate the liquid crystal (not shown). Pixel electrode 7 for operating the " n "

또한, 그 단면을 보면, 상기 박막트랜지스터는 유리와 같은 투명한 절연물질로 이루어진 하부기판(10)과, 상기 기판(10) 위에 형성된 게이트전극(1a)과, 게이 트전극(1a)이 형성된 기판(10) 전체에 걸쳐 적층된 게이트절연막(2)과, 상기 게이트절연층(8) 위에 형성되어 게이트전극(1a)에 신호가 인가됨에 따라 활성화되는 반도체층(5)과, 상기 반도체층(5) 위에 배치되어, 데이터신호를 화소전극에 전달하는 소스/드레인전극(3a,3b)으로 구성되어 있으며, 상기 반도체층(5)은 액티브층(5a)과 오믹접촉층(5b)으로 구성된다.In addition, in the cross-section, the thin film transistor includes a lower substrate 10 made of a transparent insulating material such as glass, a substrate on which the gate electrode 1a and the gate electrode 1a are formed. 10) a gate insulating film 2 stacked over the whole, a semiconductor layer 5 formed on the gate insulating layer 8 and activated when a signal is applied to the gate electrode 1a, and the semiconductor layer 5 The semiconductor layer 5 is composed of an active layer 5a and an ohmic contact layer 5b, which are disposed on the source / drain electrodes 3a and 3b to transfer the data signal to the pixel electrode.

또한, 소스/드레인전극(3a,3b)을 포함하는 기판 전면에는 박막트랜지스터를 보호하는 보호막(passivation layer;6)이 형성되어 있으며, 상기 박막트랜지스터 및 데이터라인(3)과 대응하는 보호막(6) 상부에는 빛샘을 차단하는 블랙매트릭스(21)가 형성되어 있다. 아울러, 화소영역의 보호막(6) 상부에는 칼라필터(23)가 형성되어 있으며, 상기 칼라필터(23) 및 블랙매트릭스를 포함하는 기판 전면에는 오버코트막(25)이 형성된다. 그리고, 화소전극(7)은 상기 오버코트막(25) 상부에 형성되어 있으며, 드레인전극(3b)의 일부를 노출시키는 콘택홀(9)을 통해 드레인전극(3b)과 전기적으로 연결되어 있다.In addition, a passivation layer 6 is formed on the entire surface of the substrate including the source / drain electrodes 3a and 3b to protect the thin film transistor, and the passivation layer 6 corresponding to the thin film transistor and the data line 3 is formed. The black matrix 21 is formed at the top to block the light leakage. In addition, a color filter 23 is formed on the passivation layer 6 of the pixel region, and an overcoat layer 25 is formed on the entire surface of the substrate including the color filter 23 and the black matrix. The pixel electrode 7 is formed on the overcoat 25 and is electrically connected to the drain electrode 3b through a contact hole 9 exposing a part of the drain electrode 3b.

이와 같이 구성된 액정표시소자는 박막트랜지스터의 드레인전극이 화소내에 형성된 화소전극과 전기적으로 접속되어, 상기 소스/드레인전극을 통해 화소전극에 신호가 인가됨에 따라 액정을 구동하여 화상을 표시하게 된다.In the liquid crystal display device configured as described above, the drain electrode of the thin film transistor is electrically connected to the pixel electrode formed in the pixel, and as a signal is applied to the pixel electrode through the source / drain electrode, the liquid crystal is driven to display an image.

상기한 바와 같이 액정표시소자의 하부기판에는 동작 수행을 위해 기판에 구동소자(박막트랜지스터) 또는 배선(예를들면, 게이트/데이터라인) 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토리소그래피(photolithography) 방법이다. As described above, the lower substrate of the liquid crystal display device forms various patterns such as a driving device (thin film transistor) or a wiring (for example, a gate / data line) on the substrate to perform an operation. A common technique is the photolithography method.                         

종래에는 박막트랜지스터를 형성하기 위해 3회의 포토리소그래피 공정을 사용하고, 블랙매트릭스(21) 및 R,G,B 칼라필터(23)를 제작하기 위해 4회의 포토리소그래피 공정이 필요하다.Conventionally, three photolithography processes are used to form a thin film transistor, and four photolithography processes are required to fabricate the black matrix 21 and the R, G, and B color filters 23.

먼저, 박막트랜지스터의 형성방법을 설명하면, 투명한 기판(10)을 준비한 다음, 그 상부에 게이트전극 물질을 증착한 후, 제1마스크공정을 통해 이를 패터닝함으로써, 게이트전극(1a)을 형성한다. 이어서, 게이트전극(1a)을 포함하는 기판 전면에 절연막, 비정질실리콘 및 n+ 비정질실리콘막을 순차적으로 적층한 다음, 제2마스크공정을 통해 이를 패터닝함으로써, 게이트절연막(2), 액티브층(5a) 및 n+층(5b)을 형성한다. 그 후, 액티브층(5a) 및 n+층(5b')을 포함하는 기판 전면에 소스/드레인전극 물질을 증착한 다음, 제3마스크공정을 통해 이를 패터닝함으로써, 액티브층(5a)의 중앙부를 노출시키는 소스전극(2a) 및 드레인전극(2b)과 n+층으로 이루어진 오믹접촉층(5b)을 각각 형성하게 된다.First, a method of forming a thin film transistor will be described. A transparent substrate 10 is prepared, and then a gate electrode material is deposited thereon, and then patterned through a first mask process to form a gate electrode 1a. Subsequently, an insulating film, an amorphous silicon, and an n + amorphous silicon film are sequentially stacked on the entire surface of the substrate including the gate electrode 1a, and then patterned through a second mask process to form the gate insulating film 2, the active layer 5a, and The n + layer 5b is formed. Thereafter, a source / drain electrode material is deposited on the entire surface of the substrate including the active layer 5a and the n + layer 5b ', and then patterned through a third mask process to expose the center portion of the active layer 5a. The ohmic contact layer 5b including the source electrode 2a, the drain electrode 2b, and the n + layer is formed.

또한, 박막트랜지스터를 포함하는 기판 전면에 보호막(11)을 증착한 다음, 그 상부에 R,G,B 칼라필터(23)을 형성한다. 이때, 칼라필터(23)는 안료분산법에 의해 제작되는데, 이것은 착색레지스트를 도포시키는 단계로부터 착색패턴을 형성시키는 단계까지의 공정이 적색(R)과 녹색(G) 및 청색(B)에 대해서 각각 반복되어지게 되므로써, 3회의 마스크공정이 진행된다.In addition, the protective film 11 is deposited on the entire surface of the substrate including the thin film transistor, and then R, G, B color filters 23 are formed thereon. At this time, the color filter 23 is produced by the pigment dispersion method, which is a process from applying the colored resist to forming the colored pattern for red (R), green (G) and blue (B) Each mask is repeated so that three mask processes are performed.

이와 같이, 칼라필터(23)가 형성되면, 그 상부에 블랙수지를 도포한 후, 1회의 마스크공정을 통해 박막트랜지스터 및 데이터라인(3) 상부에 위치하는 블랙매트릭스(21)를 형성한다. 따라서, 블랙매트릭스(21) 및 칼라필터(23)를 형성하기 위해 서는 4회의 마스크공정이 진행되어야 한다.As such, when the color filter 23 is formed, the black resin is coated on the upper portion of the color filter 23, and then the black matrix 21 positioned on the thin film transistor and the data line 3 is formed through one mask process. Therefore, four mask processes must be performed to form the black matrix 21 and the color filter 23.

이어서, 상기 칼라필터(23)를 평탄화하기 위한 오버코트막(25)이 형성하게 되는데, 이때, 1회의 마스크공정을 통해 드레인전극(3b) 상부의 보호막(11)을 노출시키게 되며, 상기 노출된 영역의 보호막을 제거함으로써, 드레인전극(3b)을 노출시키는 콘택홀(9)을 형성하게 된다. 그 후에, 투명한 전극물질을 증착한 다음, 1회의 마스크공정을 통해 이를 패터닝하여, 상기 콘택홀(9)을 통해 드레인전극(3b)과 접속하는 화소전극(7)을 형성함으로써, 하부기판을 완성하게 된다.Subsequently, an overcoat layer 25 for planarizing the color filter 23 is formed. In this case, the passivation layer 11 on the drain electrode 3b is exposed through a single mask process, and the exposed region is exposed. By removing the protective film, the contact hole 9 exposing the drain electrode 3b is formed. Thereafter, a transparent electrode material is deposited, and then patterned through a single mask process to form a pixel electrode 7 which is connected to the drain electrode 3b through the contact hole 9, thereby completing the lower substrate. Done.

상기한 바와 같이 구성된 액정표시소자의 하부기판을 제작하기 위해서는 총 9회의 마스크공정이 진행되는데, 이때, 각 패턴들을 형성하기 위해 진행되는 마스크공정은 포토리소그래피 공정으로, 포토리소그래피 공정은 패턴이 형성될 기판에 자외선으로 감광하는 재료인 포토레지스트를 코팅하고, 마스크에 형성된 패턴을 포토레지스트 위에 노광하여 현상, 식각하고, 이와 같이 패터닝된 포토레지스트를 마스크로 하여 원하는 물질층을 식각한 후 포토레지스트를 제거하는 일련의 복잡한 과정으로 이루어진다. 단, 블랙매트릭스 및 칼라필터 형성공정에서는 포토레지스트의 코팅공정이 생략된다.In order to fabricate the lower substrate of the liquid crystal display device configured as described above, a total of nine mask processes are performed. In this case, a mask process performed to form each pattern is a photolithography process, and a photolithography process is performed to form a pattern. A photoresist, which is a material that is exposed to ultraviolet rays, is coated on the substrate, and a pattern formed on the mask is exposed on the photoresist, developed and etched, and the desired material layer is etched using the patterned photoresist as a mask to remove the photoresist. Is a series of complex processes. However, the coating process of the photoresist is omitted in the process of forming the black matrix and the color filter.

따라서, 마스크공정수가 증가할수록 공정시간 및 공정비가 증가하여 생산성이 저하되는 문제점이 있다. 이에 따라, 마스크공정의 횟수를 최소한으로 줄여 생산성을 높이고 공정 마진을 확보하기 위해 저마스크 기술에 대한 연구가 진행되어야 한다.Therefore, as the number of mask processes increases, there is a problem in that productivity increases due to an increase in process time and process cost. Accordingly, in order to increase productivity and secure process margin by minimizing the number of mask processes, research on low mask technology should be conducted.

또한, 칼라필터를 형성하는 안료분산법은 안료를 수지에 분산하여 착색레지 스트화하고 이것을 도포한 후 각각의 착색패턴을 형성시키는 단계로 이루어지는 공정으로, 상기 착색레지스트를 도포시키는 단계로부터 착색패턴을 형성시키는 단계까지의 공정이 적색과 녹색 및 청색에 대해서 각각 반복되어지게 되므로써 제조공정의 시간이 오래 걸리고 경비가 증가되는 문제점이 있었다. 또한, 각각의 R, G, B 칼라필터를 형성하기 위해서는 기판에 착색레지스트를 증착하고 필요한 부분만 남기고 그 외의 부분은 제거해야 한다. 즉, 기판 전체에서 필요한 부분인 1/3정도만 남기고, 2/3은 제거해야 하기 때문에 안료의 낭비가 심하며, 공정시간이 길고, 생산성이 떨어지는 문제점이 있었다.In addition, the pigment dispersion method for forming a color filter is a step consisting of dispersing a pigment in a resin to form a color register and applying it, and then forming each color pattern, the color pattern from the step of applying the color resist Since the process up to the forming step is repeated for each of red, green, and blue, the manufacturing process takes a long time and increases the cost. In addition, in order to form each of the R, G, and B color filters, a colored resist must be deposited on the substrate, and only the necessary parts are left but other parts are removed. That is, since only about 1/3 of the necessary portion of the entire substrate is left, and 2/3 is to be removed, waste of the pigment is severe, process time is long, and productivity is low.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 공정을 단순화하여 공정시간을 단축시키고, 생산성을 향상시킬 수 있는 액정표시소자 및 그 제조방법을 제공하는 데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which can simplify the process, shorten the process time, and improve productivity.

상기한 바와 같은 목적을 달성하기 위한 본 발명은 제1기판 및 제2기판과, 상기 제1기판 위에 배열되어 복수의 화소영역을 정의하는 복수의 게이트라인 및 데이터라인과, 상기 게이트라인 및 데이터라인의 교차영역에 형성된 박막트랜지스터와, 각 화소영역에 형성된 칼라필터와, 상기 칼라필터 상부에 형성된 화소전극와, 상기 제1 및 제2기판 사이에 형성된 액정층을 포함하여 구성된다.The present invention for achieving the above object is a first substrate and a second substrate, a plurality of gate lines and data lines arranged on the first substrate to define a plurality of pixel areas, the gate line and data lines And a thin film transistor formed at an intersection region of the pixel, a color filter formed at each pixel region, a pixel electrode formed on the color filter, and a liquid crystal layer formed between the first and second substrates.

상기 박막트랜지스터와 게이트라인 및 데이터라인 상부에 형성되어 빛샘을 차단하는 블랙매트릭스가 형성되어 있으며, 박막트랜지스터를 포함하는 기판 전면 에 보호막이 형성된다. 그리고, 상기 블랙매트릭스 및 칼라필터는 보호막 상부에 형성된다.A black matrix is formed on the thin film transistor, the gate line, and the data line to block light leakage, and a protective film is formed on the entire surface of the substrate including the thin film transistor. The black matrix and the color filter are formed on the passivation layer.

또한, 상기 박막트랜지스터는 제1기판 위에 형성된 게이트전극과, 상기 제1기판 전체에 걸쳐 형성된 게이트절연막, 상기 게이트절연층 위에 형성된 반도체층과, 상기 반도체층 위에 형성된 소스/드레인전극으로 구성되어 있으며, 상기 드레인전극은 콘택홀을 통해 화소전극과 전기적으로 연결되어 있다.The thin film transistor may include a gate electrode formed on a first substrate, a gate insulating film formed over the first substrate, a semiconductor layer formed on the gate insulating layer, and a source / drain electrode formed on the semiconductor layer. The drain electrode is electrically connected to the pixel electrode through a contact hole.

한편, 제2기판에 형성된 공통전극이 형성되어 있으며, 상기 공통전극 및 화소전극에 인가되는 전압에 의해 액정층이 구동하게 된다.Meanwhile, a common electrode formed on the second substrate is formed, and the liquid crystal layer is driven by a voltage applied to the common electrode and the pixel electrode.

또한, 본 발명에 의한 액정표시소자의 제조방법은 제1 및 제2기판을 준비하는 단계와, 상기 제1기판 상에 종횡으로 배열되어 화소영역을 정의하는 게이트라인 및 데이터라인과, 상기 두 라인의 교차영역에 배치되는 박막트랜지스터를 형성하는 단계와, 상기 박막트랜지스터를 포함하는 기판 전면에 스위칭소자의 일부를 노출시키는 보호막을 형성하는 단계와, 상기 보호막 상부에 흡수층을 형성하는 단계와, 상기 흡수층의 일부영역에 블랙잉크(black ink)를 적하(drop)함으로써, 게이트라인 및 데이터라인과, 박막트랜지스터 상부에 위치하는 블랙매트릭스를 형성하는 단계와, 상기 화소영역에 R,G,B 칼라잉크를 적하함으로써, 칼라필터를 형성하는 단계와, 상기 칼라필터 상부에 스위칭소자와 접속하는 화소전극을 형성하는 단계와, 상기 제1 및 제2기판 상에 액정층을 형성하는 단계를 포함하여 이루어진다.In addition, the manufacturing method of the liquid crystal display device according to the present invention comprises the steps of preparing a first and a second substrate, a gate line and a data line arranged vertically and horizontally on the first substrate to define a pixel region, and the two lines Forming a thin film transistor disposed at an intersection region of the thin film transistor, forming a passivation layer exposing a part of the switching element on the front surface of the substrate including the thin film transistor, forming an absorbing layer on the passivation layer, and Dropping black ink on a portion of the substrate to form a gate line, a data line, and a black matrix positioned on the thin film transistor; and R, G, and B color ink in the pixel region. Dropping to form a color filter, forming a pixel electrode connected to a switching element on the color filter, and forming a color filter on the first and second substrates. It comprises the step of forming a liquid crystal layer.

상기 박막트랜지스터는 2회의 마스크공정을 통해 형성되며, 그 형성방법은 제1기판 상에 제1마스크공정을 통해 게이트전극을 형성하는 단계와, 상기 게이트전 극을 포함하는 기판 전면에 게이트절연막과 비정질실리콘과 n+ 비정질실리콘 및 금속층을 순차적으로 적층한 다음, 제2마스크공정을 반도체층(액티브층,오믹접촉층), 소스/드레인전극을 형성하는 단계로 이루어진며, 상기 제2마스크공정은 상기 금속막 위에 PR막(photoresist layer)을 도포하는 단계와, 광을 일부만 투과시키는 제1투과영역과 광을 모두 투과시키는 제2투과영역 및 광을 차단하는 차단영역이 마련된 마스크를 통해 상기 감광막에 빛을 조사하는 단계와, 상기 마스크를 통해 빛이 조사된 PR을 현상하여, 금속막 상에 PR패턴을 형성하되, 제1투과영역에 제1두께를 갖는 제1PR패턴을 형성하고, 제2투과영역에는 제2두께를 갖는 제2PR패턴을 형성하는 단계와, 상기 제1 및 제2PR패턴을 마스크로 하여 비정질실리콘 및 n+ 비정질실리콘층을 식각함으로써, 액티브층 및 n+층을 형성하는 단계와, 상기 제1PR패턴을 제거함으로써, n+층 위에 형성된 금속패턴의 중앙 영역을 노출시키는 단계와, 상기 제2PR패턴을 마스크로 금속패턴 및 n+층의 일부를 제거함으로써, 오믹접촉층 및 소스/드레인전극을 형성하는 단계로 이루어진다.The thin film transistor is formed through two mask processes, and a method of forming the thin film transistor includes forming a gate electrode on a first substrate through a first mask process, and forming a gate insulating film and an amorphous layer on an entire surface of the substrate including the gate electrode. The silicon and n + amorphous silicon and metal layers are sequentially stacked, and then a second mask process includes forming a semiconductor layer (active layer, ohmic contact layer) and a source / drain electrode. Applying a photoresist layer on the film, and applying a light to the photosensitive film through a mask provided with a first transmission area that transmits only part of the light, a second transmission area that transmits all of the light, and a blocking area that blocks the light. Irradiating light, and developing PR irradiated with light through the mask to form a PR pattern on the metal film, wherein a first PR pattern having a first thickness is formed in the first transmission region. And forming a second PR pattern having a second thickness in the second transmission region, and etching the amorphous silicon and n + amorphous silicon layers using the first and second PR patterns as masks to form an active layer and an n + layer. Exposing the central region of the metal pattern formed on the n + layer by removing the first PR pattern, and removing a portion of the metal pattern and the n + layer using the second PR pattern as a mask, thereby removing the ohmic contact layer and the source / Forming a drain electrode.

또한, 블랙매트릭스는 흡수층에 적하된 블랙잉크가 흡수층 내에 흡수됨으로써 형성되며, 칼라필터는 흡수층에 적하된 R,G,B 칼라잉크가 흡수층내에 흡수됨으로써 형성된다. 상기 흡수층은 젤라틴 또는 카제인물질을 주로 사용한다.Further, the black matrix is formed by absorbing the black ink dropped on the absorbing layer into the absorbing layer, and the color filter is formed by absorbing the R, G, B color ink dropped on the absorbing layer into the absorbing layer. The absorption layer mainly uses gelatin or casein material.

아울러, 흡수층 상부로의 칼라잉크 적하는 R,G,B 잉크를 동시에 적하거나, R,G,B 잉크별로 적하할 수도 있다.In addition, the color ink drop to the upper portion of the absorbing layer may be simultaneously added to the R, G and B inks or dropwise for each of the R, G and B inks.

한편, 흡수층의 일부를 제거하여 슬릿을 형성함으로써, 이웃화소로 칼라잉크가 침범하는 것을 방지할 수 있으며, 슬릿은 화소의 경계영역에 형성한다. On the other hand, by removing a portion of the absorber layer to form slits, it is possible to prevent color ink from invading neighboring pixels, and the slits are formed in the boundary region of the pixel.                     

상기한 바와 같이, 본 발명은 박막트랜지스터를 2마스크공정으로 형성하고, 흡수층, 보호막 및 화소전극을 각각 1회의 마스크공정으로 형성하며, 흡수층을 형성한 후, 원하는 위치에 해당 칼라의 잉크를 적하하는 잉크젯 방식을 블랙매트릭스 및 칼라필터를 형성함으로써, 종래에 비해 총4회의 마스크공정을 줄일 수가 있다. 아울러, 칼라필터가 잉크젯 방식을 통해 형성되기 때문에, 재료비 낭비를 막을 수가 있다.As described above, the present invention forms a thin film transistor in a two-mask process, forms an absorbing layer, a protective film, and a pixel electrode in one mask process, forms an absorbing layer, and then drops ink of a corresponding color at a desired position. By forming the black matrix and the color filter in the inkjet method, a total of four mask processes can be reduced as compared with the conventional method. In addition, since the color filter is formed through the inkjet method, waste of material costs can be prevented.

즉, 박막트랜지스터 형성시, 회절마스크 또는 하프톤마스크를 사용함으로써, 반도체층(액티브층,오믹콘택층)과 소스/드레인전극이 1회의 마스크공정으로도 형성되며, 종래 4회의 마스크공정을 통해 형성되었던 블랙매트릭스 및 칼라필터가 잉크젯방식으로 형성되기 때문에, 4회의 마스크공정을 생략할 수 가 있다. 그리고, 잉크젯 방식은 염료로 이루어진 잉크를 사용하여 R, G, B를 잉크젯 장치의 분사노즐을 통해 분사시키는 방식으로, 패턴이 오정렬을 막을 수 있으며, 필요한 양의 잉크가 사용되기 때문에 잉크의 낭비를 막을 수가 있다.That is, when forming a thin film transistor, by using a diffraction mask or a halftone mask, the semiconductor layer (active layer, ohmic contact layer) and the source / drain electrodes are also formed in one mask process, and conventionally formed through four mask processes. Since the black matrix and the color filter that were used are formed by the inkjet method, four mask processes can be omitted. In addition, the inkjet method is a method of spraying R, G, and B through the injection nozzle of the inkjet device using an ink made of a dye, the pattern can prevent misalignment, and waste of ink because the required amount of ink is used You can stop it.

이하, 첨부된 도면을 통해 상기와 같은 본 발명에 대하여 좀 더 상세하게 설명하도록 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 2a∼2e는 본 발명에 의한 액정표시소자의 제조방법을 나타낸 공정 단면도로써, 먼저, 도 2a에 도시된 바와 같이, 투명한 기판(110)을 준비한 다음, 상기 기판(110) 위에 Al, Mo, Cu, MoW, MoTa, MoNb, Cr, W 또는 알루미늄(Al) 및 몰리브덴(Mo)의 이중층과 같은 제1금속막(미도시)을 스퍼터링 방법으로 증착한다. 그리고, 제1마스크 공정을 통해 제1금속막을 패터닝함으로써, 게이트전극(101a)과 게이트라인(미도시)을 각각 형성한다.2A to 2E are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the present invention. First, as shown in FIG. 2A, a transparent substrate 110 is prepared, and then Al, Mo, A first metal film (not shown) such as Cu, MoW, MoTa, MoNb, Cr, W or a double layer of aluminum (Al) and molybdenum (Mo) is deposited by a sputtering method. The first metal film is patterned through the first mask process to form the gate electrode 101a and the gate line (not shown), respectively.

이어서, 도 2b에 도시한 바와 같이, 게이트전극(101a), 게이트라인(101) 및 게이트패드(101b)를 포함하는 기판 전면에 SiNx 또는 SiOx와 같은 무기물질을 증착하여 제1절연막 즉, 게이트절연막(102)을 형성하고, 그 상부에 비정질실리콘막과 인(P)과 같은 불순물이 도핑된 n+ 비정질실리콘막 그리고, Al. AlNd, Cr, Mo, Cu등과 같은 제2금속막을 순차적으로 증착한 다음, 제2마스크 공정을 통해 액티브층(105a)과 오믹접촉층(105b)으로 구성된 반도체층(105)과 상기 반도체층(105) 상부에 소정간격 이격되어 액티브층(105a)의 중앙부를 노출시키는 소스/드레인전극(102a,102b) 및 데이터라인(103)을 각각 형성한다.Subsequently, as illustrated in FIG. 2B, an inorganic material such as SiNx or SiOx is deposited on the entire surface of the substrate including the gate electrode 101a, the gate line 101, and the gate pad 101b to form a first insulating layer, that is, a gate insulating layer. (102), an n + amorphous silicon film doped with impurities such as an amorphous silicon film and phosphorus (P) thereon, and Al. After depositing a second metal film such as AlNd, Cr, Mo, Cu, etc. sequentially, the semiconductor layer 105 and the semiconductor layer 105 composed of the active layer 105a and the ohmic contact layer 105b through a second mask process Source / drain electrodes 102a and 102b and a data line 103 are formed on the upper portion) to expose the center portion of the active layer 105a.

이때, 제2마스크 공정에서는 1회의 마스크 공정을 통해 반도체층(105) 및 소스/드레인전극(102a,102b)을 동시에 형성해야 하기 때문에 회절마스크(slit mask) 또는 하프톤마스크(half-tone mask)를 사용한다. 회절마스크는 광투과영역이 슬릿구조를 가지며, 상기 슬릿영역을 통해 조사되는 노광량은 빛을 모두 투과시키는 완전투과영역보다 적기 때문에, PR막을 도포한 후, 상기 PR막에 부분적으로 슬릿영역 및 완전투과영역이 마련된 마스크를 사용하여 노광하게 되면, 슬릿영역에 남아있는 PR의 두께와 완전투과영역에 남아있는 PR의 두께를 다르게 형성할 수 있는 특징이 있다.즉, 포지티브 PR인 경우에는 슬릿영역을 통해 빛이 조사된 PR의 두께가 완전투광영역에 비해 두껍에 형성되는 반면에, 네거티브 PR인 경우에는 완전투과영역에 남아있는 감광의 두께가 두껍게 형성된다.In this case, in the second mask process, since the semiconductor layer 105 and the source / drain electrodes 102a and 102b must be formed at the same time through a single mask process, a diffraction mask or a half-tone mask is used. Use Since the diffraction mask has a slit structure in the light transmissive area, and the amount of exposure irradiated through the slit area is less than the complete transmissive area for transmitting all the light, after applying the PR film, the slit area and the full transmissive area are partially applied to the PR film. When exposed using a mask provided with a region, the thickness of PR remaining in the slit region and the thickness of PR remaining in the complete transmissive region can be formed differently, i.e., in the case of positive PR, through the slit region The thickness of PR irradiated with light is formed thicker than that of the fully transmissive region, whereas in the case of negative PR, the thickness of photoresist remaining in the fully transmissive region is thick.

따라서, 본 발명은 이러한 회절마스크의 특성을 이용하여 반도체층(105) 및 소스/드레인전극(102a,102b)을 동시에 형성하는 것으로, 하프톤마스크를 사용할 수도 있다. 하프톤마스크의 경우, 광차단영역에는 크롬이 형성되어 있으며, 하프톤영역에는 몰리부덴 실리사이드(MoSi)이 형성되어 있다. 이때, 몰리부덴 실리사이드의 두께를 조절함으로써, 투과량을 제어할 수 있다.Therefore, in the present invention, the semiconductor layer 105 and the source / drain electrodes 102a and 102b are simultaneously formed using the characteristics of the diffraction mask, and a halftone mask may be used. In the case of the halftone mask, chromium is formed in the light blocking region, and molybdenum silicide (MoSi) is formed in the halftone region. At this time, the amount of permeation can be controlled by adjusting the thickness of molybdenum silicide.

도 3a∼3d를 통해 회절마스크를 사용한 제2마스크 공정(즉, 반도체층(105) 및 소스/드레인전극(102a,102b)의 형성공정)을 좀 더 상세하게 설명하면, 먼저, 도 3a에 도시한 바와 같이, 게이트전극(101a) 및 게이트라인(미도시)을 포함하는 기판 전면에 게이트절연막(102), 비정질실리콘막(105a'), n+ 비정질실리콘막(105b') 및 제2금속막(103')을 순차적으로 적층한 다음, 그 상부에 PR막(130)을 도포한다. 그리고, 회절마스크(140)를 적용하여 UV와 같은 광(도면에 상에 화상표로 표시)을 조사한다. 이때, 회절마스크(140)에는 광을 일부만 투과시키는 제1투과영역(A1)과 광을 모두 투과시키는 제2투과영역(A2) 및 조사된 모든 광을 차단하는 차단영역(A3)이 마련되어 있으며, 상기 마스크(140)를 투과한 빛이 PR막(130)에 조사된다.3A to 3D, the second mask process using the diffraction mask (that is, the process of forming the semiconductor layer 105 and the source / drain electrodes 102a and 102b) will be described in more detail. As described above, the gate insulating film 102, the amorphous silicon film 105a ', the n + amorphous silicon film 105b', and the second metal film are formed on the entire surface of the substrate including the gate electrode 101a and the gate line (not shown). 103 ') is sequentially stacked, and then a PR film 130 is applied thereon. Then, the diffraction mask 140 is applied to irradiate light such as UV (indicated by an image table on the drawing). At this time, the diffraction mask 140 is provided with a first transmission region A1 for transmitting only part of the light, a second transmission region A2 for transmitting all of the light, and a blocking region A3 for blocking all the irradiated light. Light transmitted through the mask 140 is irradiated to the PR film 130.

이어서, 도 3b에 도시한 바와 같이, 회절마스크(140)를 통해 노광된 PR막(130)을 현상하여, 제1투과영역(A1) 및 제2투과영역(A2)을 통해 광이 조사된 영역에만 PR막을 남기고, 나머지 영역은 제거한다. 이때, 제1투과영역(A1)을 통해 형성된 제1PR패턴(130a)은 제2투과영역(A2)에 형성된 제2PR패턴(130b)보다 얇게 형성된다. 이것은 네거티브 PR을 사용했기 때문이며, 네거티브 PR은 포지티브 PR보다 해상도가 높아 포지티브 PR보다 많이 사용된다. 반면에, 포지티브 PR을 사용하여 형성할 수도 있으며, 이경우에는 회절마스크의 패턴을 반대로 제작해야 한다. 즉, PR을 남기고자 하는 영역에 광이 차단될 수 있도록 해야 한다.Subsequently, as shown in FIG. 3B, the PR film 130 exposed through the diffraction mask 140 is developed, and the light is irradiated through the first transmission area A1 and the second transmission area A2. Only the PR film is left and the remaining area is removed. In this case, the first PR pattern 130a formed through the first transmission area A1 is thinner than the second PR pattern 130b formed in the second transmission area A2. This is because negative PR is used, and negative PR is used more than positive PR because it has a higher resolution than positive PR. On the other hand, it can also be formed using positive PR, in which case it is necessary to reverse the pattern of the diffraction mask. That is, the light should be blocked in the area where the PR is to be left.

이어서, 상기와 같이 형성된 제1 및 제2PR패턴(130a,130b)을 마스크로 하여, 그 하부에 형성된 제2금속막(103'), n+ 비정질실리콘막(105b') 및 비정질실리콘막(105a')을 식각함으로써, 액티브층(105a), n+패턴(105b'), 제2금속패턴(103') 그리고, 데이터라인(103)을 형성한다.Subsequently, the second metal film 103 ', the n + amorphous silicon film 105b' and the amorphous silicon film 105a 'formed under the first and second PR patterns 130a and 130b are formed as masks. ), The active layer 105a, the n + pattern 105b ', the second metal pattern 103', and the data line 103 are formed.

계속해서, 도 3c에 도시한 바와 같이, 에싱(ashing)공정을 통해, 제1PR패턴(130a)을 제거한다. 이때, 제1감광패턴(130a)이 제거됨에 따라 제2PR패턴(130b)의 일부도 함께 제거되어 그 두께가 얇아지게 된다. 이어서, 제2PR패턴(130b)을 마스크로 하여 노출된 제2금속패턴(103')과 n+층(105b')을 식각함으로써, 액티브층(105a) 상부에 소정간격 이격되어 위치하는 소스/드레인전극 (102a,102b) 및 오믹접촉층(105b)을 형성한다. 이때, 오믹접촉층(105b)은 액티브층(105a)과 소스/드레인전극(102a,102b) 사이의 저항을 줄여 신호의 전달을 원활하게 하기 위해 형성하는 것이다. 이후에, 스트리퍼(striper)를 적용하여 소스/드레인전극 (102a,102b) 및 데이터라인(103) 위에 형성된 제2PR패턴(130b)을 제거함으로써, 도 2b에 도시된 바와 같이, 박막트랜지스터 및 데이터라인(103)을 형성할 수 있다.Subsequently, as illustrated in FIG. 3C, the first PR pattern 130a is removed through an ashing process. At this time, as the first photosensitive pattern 130a is removed, a part of the second PR pattern 130b is also removed, thereby reducing the thickness thereof. Next, the exposed second metal pattern 103 'and the n + layer 105b' are etched by using the second PR pattern 130b as a mask, so that the source / drain electrodes are spaced a predetermined distance apart from the upper portion of the active layer 105a. 102a and 102b and the ohmic contact layer 105b are formed. At this time, the ohmic contact layer 105b is formed to reduce the resistance between the active layer 105a and the source / drain electrodes 102a and 102b to facilitate signal transmission. Subsequently, a stripper is applied to remove the second PR patterns 130b formed on the source / drain electrodes 102a and 102b and the data line 103, thereby as shown in FIG. 2B, a thin film transistor and a data line. 103 can be formed.

상기한 바와 같이, 제2마스크 공정을 통해 반도체층(105), 소스/드레인전극 (102a,102b) 및 데이터라인(103)이 형성되면, 도 2c에 도시한 바와 같이, 그 상부 전면에 제2절연막 즉, 보호막(106)을 형성한 후, 제3마스크 공정을 통해 드레인전 극(103b)의 일부를 노출시키는 콘택홀(109)을 형성한다.As described above, when the semiconductor layer 105, the source / drain electrodes 102a and 102b, and the data line 103 are formed through the second mask process, as shown in FIG. After forming the insulating film, that is, the protective film 106, a contact hole 109 is formed to expose a part of the drain electrode 103b through a third mask process.

이어서, 도 2d에 도시된 바와 같이, 상기 보호막(106) 전면에 젤라틴 또는 카제인과 같은 유기막(112')을 형성한 다음, 제4마스크 공정을 통해 이를 패터닝하여, 도 2e에 도시된 바와 같이, 화소의 경계영역 즉, 게이트라인 또는 데이터라인(103) 상부에 슬릿(125)을 형성한다. 이때, 콘택홀(109)영역에 형성된 유기막(112')도 함께 제거되며, 박막트랜지스터 및 게이트라인 및 데이터라인(103) 상부에는 아일랜드 형태의 유기막이 남게된다. 이어서, 박막트랜지스터 및 데이터라인(103) 상부에 형성된 유기막 상에 블랙잉크를 적하하여 블랙매트릭(121)를 형성하고, 각 화소영역에 형성된 유기막 상에는 R,G,B 칼라잉크를 적하함으로써, R,G,B 칼라필터(123a,123b,미도시)를 형성한다.Subsequently, as shown in FIG. 2D, an organic layer 112 ′ such as gelatin or casein is formed over the passivation layer 106 and then patterned through a fourth mask process, as shown in FIG. 2E. The slit 125 is formed on the boundary region of the pixel, that is, the gate line or the data line 103. At this time, the organic layer 112 ′ formed in the contact hole 109 is also removed, and an island-type organic layer remains on the thin film transistor, the gate line, and the data line 103. Subsequently, the black matrix 121 is formed by dropping black ink on the organic film formed on the thin film transistor and the data line 103, and R, G, B color ink is dropped on the organic film formed in each pixel region. R, G, and B color filters 123a and 123b are formed.

도 4a∼도 4c를 통해 블랙매트릭스 및 칼라필터의 제조방법을 좀더 상세하게 설명하면, 먼저, 도 4a에 도시된 바와 같이, 보호막(106) 위에 형성된 유기막을 마스크 공정을 통해 패터닝함으로써, 드레인전극(103b)을 노출시키고, 박막트랜지스터, 게이트라인 및 데이터라인(103) 상부에 아일랜드 형태로 남게되는 유기막패턴(112)을 형성한다. 이때, 화소영역에 남게되는 유기막패턴과 게이트라인 및 데이터라인(103) 상부에 형성된 유기막패턴 사이에는 슬릿(125)이 형성되며, 상기 슬릿(125)은 이후에, 이웃 화소영역으로 잉크가 침범하는 것을 막아주는 장벽(barrier) 역할하며, 이후에 더욱 자세히 설명하도록 한다.4A to 4C, the method of manufacturing the black matrix and the color filter will be described in more detail. 103b) is formed, and an organic layer pattern 112 is formed on the thin film transistor, the gate line, and the data line 103 to remain in an island shape. At this time, a slit 125 is formed between the organic film pattern remaining in the pixel region and the organic film pattern formed on the gate line and the data line 103, and the slit 125 is then ink is transferred to the neighboring pixel region. It acts as a barrier against invasion and will be explained in more detail later.

상기와 같이 유기막패턴(112)이 형성되면, 박막트랜지스터, 게이트라인 및 데이터라인(103) 상부에 형성된 유기막패턴(112) 영역에 블랙잉크(121a)를 적하함 으로써, 블랙매트릭스(121)는 형성한다. 이때, 상기 유기막패턴은 잉크를 흡수하는 성질을 가지고 있기 때문에 그 상부에 블랙잉크(121a)가 적하(drop)되면, 블랙잉크(121a)가 유기막패턴 내부로 흡수되어 블랙패턴으로 바뀜으로써, 블랙매트릭스(121)를 형성하게 된다. 이때, 블랙잉크(121a)는 제1분사노즐(130a)을 통해 유기막패턴 상에 적하된다.When the organic layer pattern 112 is formed as described above, the black matrix 121 is dropped by dropping the black ink 121a into the region of the organic layer pattern 112 formed on the thin film transistor, the gate line, and the data line 103. Forms. In this case, since the organic film pattern has a property of absorbing ink, when the black ink 121a is dropped on the upper portion, the black ink 121a is absorbed into the organic film pattern and replaced with the black pattern. The black matrix 121 is formed. At this time, the black ink 121a is dropped on the organic film pattern through the first spray nozzle 130a.

이어서, 도 4b에 도시된 바와 같이, 블랙잉크와 동일한 방법으로, 화소영역에 형성된 유기막패턴 상에 적색(R) 칼라잉크(123a')를 적하함으로써, 적색 칼라필터(123a)을 형성한다. 이때에도, 적색(R) 칼라잉크(123a')는 제2분사노줄(130b)을 통해 유기막패턴 위에 적하되며, 유기패턴에 R 칼라잉크가 흡수됨으로써, 적색 칼라필터패턴(123a)이 형성되는 것이다. 아울러, 화소의 경계영역 즉, 게이트라인 및 데이터라인(103) 상부에 형성된 블랙매트릭스의 양쪽면에 슬릿(125)이 형성되어 있기 때문에, 적색잉크가 이웃화소로 침범하는 것을 막을 수가 있다.Subsequently, as shown in FIG. 4B, the red color filter 123a is formed by dropping the red (R) color ink 123a 'on the organic film pattern formed in the pixel region in the same manner as the black ink. In this case, the red (R) color ink 123a 'is dropped on the organic film pattern through the second spraying line 130b, and the red color filter pattern 123a is formed by absorbing the R color ink in the organic pattern. Will be. In addition, since the slits 125 are formed on both sides of the pixel matrix, that is, on both surfaces of the black matrix formed on the gate line and the data line 103, the red ink can be prevented from invading the neighboring pixels.

계속해서, 도 4c에 도시된 바와 같이, 적색 칼라잉크와 동일한 방법으로, 화소영역의 유기막패턴 상에 제3분사노즐(130c)을 통해 녹색(G) 칼라잉크(123b')를 적하함으로써, 녹색(G) 칼라필터패턴(123b)을 형성한다. 이때에도, 유기패턴에 녹색 칼라잉크가 흡수됨으로써, 녹색(G) 칼라필터패턴(123b)이 형성되는 것이다.Subsequently, as shown in FIG. 4C, by dropping the green (G) color ink 123b 'on the organic film pattern of the pixel region through the third spray nozzle 130c in the same manner as the red color ink, A green (G) color filter pattern 123b is formed. At this time, the green color ink is absorbed by the organic pattern, thereby forming the green (G) color filter pattern 123b.

한편, 도면에 도시되진 않았지만, 청색칼라필터도 이와 동일한 방법으로 형성함으로써, R,G,B 칼라필터를 형성하게 된다. 이때, 도면에는 R,G,B 칼라잉크를 색깔별로 개별적으로 적하되는 것이 도시되어 있으나, R,G,B 잉크를 동시에 적하하는 것도 가능하다. 이와 같이, R,G,B 잉크를 동시에 적하하는 경우, 칼라필터 공정 시간을 1/3로 줄일 수 있는 잇점이 있으며, 블랙잉크도 동시에 적하하는 것이 가능하다.On the other hand, although not shown in the drawing, by forming the blue color filter in the same manner, the R, G, B color filters are formed. In this case, although R, G, and B color ink are individually dropped by colors, it is also possible to simultaneously drop R, G, and B inks. In this manner, when the R, G, and B inks are simultaneously dropped, the color filter process time can be reduced by one third, and the black ink can be simultaneously dropped.

상기한 바와 같이, 본 발명에서는 칼라필터를 형성하는 데 있어서, 보호막 상부에 잉크를 흡수할 수 있는 유기막패턴을 형성한 다음, 그 상부에 각각 형성하고자 하는 색상의 칼라잉크를 적하한 후, 상기 유기막패턴에 칼라잉크를 흡수시키는 잉크젯방식을 사용함으로써, 칼라필터 공정을 단순화 할 수 있다.As described above, in the present invention, in forming the color filter, after forming an organic film pattern capable of absorbing ink on the upper portion of the protective film, and dropping the color ink of the color to be formed on the upper portion, respectively, By using the inkjet method for absorbing color ink in the organic film pattern, the color filter process can be simplified.

한편, 칼라필터 완성 후에, 그 상부에 ITO 또는 IZO와 같은 투명한 전도성 물질을 증착한 후, 제5마스크 공정을 통해 이를 패터닝함으로써, 도 2f에 도시된 바와 같은 화소전극(107)을 형성한다. 그리고, 도 2g에 도시된 바와 같이, 제2기판(120)에 공통전극(106)이 형성된 제2기판(120)을 제1기판(110)과 합착함으로써, 본 발명에 의한 액정표시소자를 제작한다.On the other hand, after completion of the color filter, a transparent conductive material such as ITO or IZO is deposited thereon, and then patterned through a fifth mask process to form the pixel electrode 107 as shown in FIG. 2F. As shown in FIG. 2G, the second substrate 120 having the common electrode 106 formed on the second substrate 120 is bonded to the first substrate 110 to fabricate the liquid crystal display device according to the present invention. do.

상기한 바와 같이, 본 발명은 본 발명은 박막트랜지스터를 2마스크공정으로 형성하고, 흡수층, 보호막 및 화소전극을 각각 1회의 마스크공정으로 형성하며, 흡수층을 형성한 후, 원하는 위치에 해당 칼라의 잉크를 적하하는 잉크젯 방식을 블랙매트릭스 및 칼라필터를 형성함으로써, 종래에 비해 총5회의 마스크공정을 통해 COT구조의 액정표시소자를 형성할 수 있으며, 아울러, 칼라필터가 잉크젯 방식을 통해 형성되기 때문에, 재료비 낭비를 막을 수가 있다.As described above, the present invention is to form a thin film transistor in a two-mask process, the absorption layer, a protective film and a pixel electrode each formed in one mask process, after forming the absorption layer, the ink of the corresponding color in the desired position By forming a black matrix and a color filter dropping the inkjet method, a liquid crystal display device having a COT structure can be formed through a total of five mask processes compared with the prior art, and since the color filter is formed through the inkjet method, Material waste can be prevented.

상술한 바와 같이, 본 발명에 의하면, 회절마스크를 사용하여 박막트랜지스터의 마스크공정을 줄이고, 블랙매트릭 및 칼라필터를 잉크젯 방식으로 형성함으로 써, 공정을 단순화하고 생산성을 더욱 향상시킬 수가 있다.As described above, according to the present invention, the mask process of the thin film transistor is reduced by using a diffraction mask, and the black matrix and the color filter are formed by the inkjet method, thereby simplifying the process and further improving the productivity.

Claims (16)

제1기판 및 제2기판;A first substrate and a second substrate; 상기 제1기판 위에 수직으로 교차되게 배열되어 화소영역을 정의하는 게이트라인 및 데이터라인;A gate line and a data line arranged vertically on the first substrate to define a pixel area; 상기 게이트라인 및 데이터라인의 교차영역에 형성된 박막트랜지스터;A thin film transistor formed at an intersection of the gate line and the data line; 상기 박막트랜지스터를 포함한 기판 상에 형성되고 상기 박막트랜지스터를 노출시키는 콘택홀을 구비한 보호막;A passivation layer formed on a substrate including the thin film transistor and having a contact hole exposing the thin film transistor; 상기 박막트랜지스터와 게이트라인 및 데이터라인 그리고 화소영역과 대응하는 보호막 상부에 형성되고, 상기 게이트라인과 데이터라인 및 화소영역 사이에 슬릿을 구비한 유기막패턴;An organic layer pattern formed over the passivation layer corresponding to the thin film transistor, the gate line, the data line, and the pixel region, and having a slit between the gate line, the data line, and the pixel region; 상기 박막트랜지스터, 게이트라인 및 데이터라인 상부에 형성된 유기막패턴에 블랙잉크가 흡수되어 형성된 블랙매트릭스;A black matrix formed by absorbing black ink in an organic layer pattern formed on the thin film transistor, the gate line and the data line; 상기 화소영역 상부에 형성된 유기막패턴에 칼라잉크가 흡수되어 형성된 칼라필터;A color filter formed by absorbing color ink in an organic layer pattern formed on the pixel region; 상기 칼라필터 상부에 형성되고, 상기 콘택홀을 통해 상기 박막트랜지스터와 전기적으로 접속된 화소전극; 및 A pixel electrode formed on the color filter and electrically connected to the thin film transistor through the contact hole; And 상기 제1 및 제2기판 사이에 형성된 액정층을 포함하여 구성된 액정표시소자.And a liquid crystal layer formed between the first and second substrates. 삭제delete 삭제delete 제1항에 있어서, 상기 박막트랜지스터는,The method of claim 1, wherein the thin film transistor, 제1기판 위에 형성된 게이트전극;A gate electrode formed on the first substrate; 상기 제1기판 전체에 걸쳐 형성된 게이트절연층;A gate insulating layer formed over the entire first substrate; 상기 게이트절연층 위에 형성된 반도체층; 및A semiconductor layer formed on the gate insulating layer; And 상기 반도체층 위에 형성된 소스/드레인전극으로 구성된 것을 특징으로 하는 액정표시소자.And a source / drain electrode formed on the semiconductor layer. 제1항에 있어서,The method of claim 1, 제2기판에 형성된 공통전극을 추가로 포함하는 것을 특징으로 하는 액정표시소자.The liquid crystal display device further comprising a common electrode formed on the second substrate. 제1 및 제2기판을 준비하는 단계;Preparing first and second substrates; 상기 제1기판 상에 종횡으로 교차되게 배열되어 화소영역을 정의하는 게이트라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차영역에 배치되는 박막트랜지스터를 형성하는 단계;Forming a gate line and a data line arranged vertically and horizontally on the first substrate to define a pixel region, and a thin film transistor disposed at an intersection of the gate line and the data line; 상기 박막트랜지스터를 포함하는 기판 전면에 보호막을 형성한 후, 상기 박막트랜지스터를 노출시키는 콘택홀을 형성하는단계;Forming a protective film on the entire surface of the substrate including the thin film transistor, and then forming a contact hole exposing the thin film transistor; 상기 보호막 상부에 흡수층을 형성하는 단계;Forming an absorbing layer on the passivation layer; 상기 흡수층을 선택적으로 패터닝하여 상기 화소영역과 박막트랜지스터 및 게이트라인 그리고 데이터라인 각각과 대응하는 흡수층패턴과 함께, 상기 흡수층패턴 사이에 슬릿을 형성하는 단계; Selectively patterning the absorber layer to form a slit between the absorber layer pattern with an absorber layer pattern corresponding to each of the pixel region, the thin film transistor, the gate line, and the data line; 상기 박막트랜지스터와 게이트라인 및 데이터라인과 대응하는 흡수층패턴에 블랙잉크(black ink)를 적하(drop)하여, 게이트라인 및 데이터라인과, 박막트랜지스터 상부에 위치하는 블랙매트릭스를 형성하는 단계;Dropping black ink onto the thin film transistor and the absorption layer pattern corresponding to the gate line and the data line to form a gate line and the data line and a black matrix disposed on the thin film transistor; 상기 화소영역과 대응하는 흡수층패턴에 R,G,B 칼라잉크를 적하하여, 각 화소영역에 칼라필터를 형성하는 단계;Forming a color filter in each pixel region by dropping R, G, and B color inks onto an absorption layer pattern corresponding to the pixel region; 상기 칼라필터 상부에 스위칭소자와 접속하는 화소전극을 형성하는 단계; 및Forming a pixel electrode connected to a switching element on the color filter; And 상기 제1 및 제2기판 상에 액정층을 형성하는 단계를 포함하는 액정표시소자의 제조방법.Forming a liquid crystal layer on the first and second substrates. 제6항에 있어서,The method of claim 6, 상기 박막트랜지스터를 형성하는 방법은,The method of forming the thin film transistor, 제1기판 상에 제1마스크공정을 통해 게이트전극을 형성하는 단계; 및Forming a gate electrode on the first substrate through a first mask process; And 상기 게이트전극을 포함하는 기판 전면에 게이트절연막과 비정질실리콘과 n+ 비정질실리콘 및 금속층을 순차적으로 적층한 다음, 제2마스크공정을 반도체층(액티브층,오믹접촉층), 소스/드레인전극을 형성하는 단계로 이루어진 것을 특징으로 하는 액정표시소자의 제조방법.A gate insulating film, an amorphous silicon, an n + amorphous silicon, and a metal layer are sequentially stacked on the entire surface of the substrate including the gate electrode, and then a second mask process is performed to form a semiconductor layer (active layer, ohmic contact layer) and a source / drain electrode. Method of manufacturing a liquid crystal display device, characterized in that consisting of steps. 제7항에 있어서, 상기 제2마스크공정은, The method of claim 7, wherein the second mask process, 상기 금속막 위에 PR막(photoresist layer)을 도포하는 단계;Applying a photoresist layer on the metal film; 일부 광을 투과시키는 제1투과영역과 광을 모두 투과시키는 제2투과영역 및 광을 차단하는 차단영역이 마련된 마스크를 통해 상기 감광막에 빛을 조사하는 단계;Irradiating light to the photosensitive film through a mask provided with a first transmission region for transmitting some light, a second transmission region for transmitting all light, and a blocking region for blocking light; 상기 마스크를 통해 빛이 조사된 PR을 현상하여, 금속막 상에 PR패턴을 형성하되, 제1투과영역에 제1두께를 갖는 제1PR패턴을 형성하고, 제2투과영역에는 제2두께를 갖는 제2PR패턴을 형성하는 단계;Developing PR irradiated with light through the mask to form a PR pattern on the metal film, forming a first PR pattern having a first thickness in the first transmission region, and having a second thickness in the second transmission region. Forming a second PR pattern; 상기 제1 및 제2PR패턴을 마스크로 하여 비정질실리콘 및 n+ 비정질실리콘층을 식각함으로써, 액티브층 및 n+층을 형성하는 단계;Forming an active layer and an n + layer by etching amorphous silicon and n + amorphous silicon layers using the first and second PR patterns as masks; 상기 제1PR패턴을 제거함으로써, n+층 위에 형성된 금속패턴의 중앙 영역을 노출시키는 단계; 및Exposing the central region of the metal pattern formed on the n + layer by removing the first PR pattern; And 상기 제2PR패턴을 마스크로 상기 금속패턴 및 n+층을 제거함으로써, 오믹접촉층 및 소스/드레인전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.And forming an ohmic contact layer and a source / drain electrode by removing the metal pattern and the n + layer using the second PR pattern as a mask. 제6항에 있어서,The method of claim 6, 상기 칼라필터는 흡수층에 적하된 R,G,B 칼라잉크가 흡수층내에 흡수됨으로써 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.And the color filter is formed by absorbing R, G, and B color inks in the absorbing layer into the absorbing layer. 제6항에 있어서,The method of claim 6, 상기 흡수층 상부로의 칼라잉크는 R,G,B 잉크가 동시에 적하되는 것을 특징으로 하는 액정표시소자의 제조방법.The color ink to the upper portion of the absorbing layer is a method of manufacturing a liquid crystal display device characterized in that the R, G, B ink is simultaneously dropped. 제6항에 있어서,The method of claim 6, 상기 흡수층 상부로의 칼라잉크는 블랙, R,G,B 잉크가 개별적으로 적하되는 것을 특징으로 하는 액정표시소자의 제조방법.The color ink on the upper portion of the absorbing layer is a method of manufacturing a liquid crystal display device, characterized in that the black, R, G, B ink is dropped separately. 제6항에 있어서,The method of claim 6, 상기 흡수층 상부로의 칼라잉크는 블랙, R,G,B 잉크가 동시에 적하되는 것을 특징으로 하는 액정표시소자의 제조방법.The color ink on the upper portion of the absorbing layer is a method of manufacturing a liquid crystal display device, characterized in that black, R, G, B inks are simultaneously dropped. 삭제delete 제6항에 있어서, 상기 슬릿은 화소의 경계영역에 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 6, wherein the slit is formed in a boundary region of a pixel. 제6항에 있어서, 상기 흡수층은 젤라틴으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 6, wherein the absorption layer is formed of gelatin. 제6항에 있어서, 상기 흡수층은 카제인으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 6, wherein the absorption layer is formed of casein.
KR1020030097975A 2003-12-26 2003-12-26 Liquid crystal display device and fabricating method thereof KR101013693B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030097975A KR101013693B1 (en) 2003-12-26 2003-12-26 Liquid crystal display device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030097975A KR101013693B1 (en) 2003-12-26 2003-12-26 Liquid crystal display device and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20050066665A KR20050066665A (en) 2005-06-30
KR101013693B1 true KR101013693B1 (en) 2011-02-10

Family

ID=37257710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097975A KR101013693B1 (en) 2003-12-26 2003-12-26 Liquid crystal display device and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR101013693B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101279654B1 (en) * 2006-10-25 2013-06-27 엘지디스플레이 주식회사 Thin Film Transistor Substrate and Manufacturing method of the same
KR101415563B1 (en) 2007-12-07 2014-07-07 삼성디스플레이 주식회사 Thin film transistor array panel and method for manufacturing the same
KR102093903B1 (en) 2013-02-15 2020-03-27 삼성디스플레이 주식회사 Thin film transistor array panel and manufacturing method thereof
KR102244836B1 (en) * 2014-12-30 2021-04-27 엘지디스플레이 주식회사 Array Substrate Including Color Filter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950014937A (en) * 1993-11-24 1995-06-16 미따라이 하지메 Color filter and its manufacturing method and liquid crystal panel
KR19990024916A (en) * 1997-09-09 1999-04-06 윤종용 Liquid crystal display device having black matrix formed by dyeing organic insulating film and manufacturing method thereof
KR19990050745A (en) * 1997-12-17 1999-07-05 윤종용 Liquid crystal display substrate and its manufacturing method
KR20020071542A (en) * 2001-03-07 2002-09-13 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device having a Color Filter using an Ink Jet and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950014937A (en) * 1993-11-24 1995-06-16 미따라이 하지메 Color filter and its manufacturing method and liquid crystal panel
KR19990024916A (en) * 1997-09-09 1999-04-06 윤종용 Liquid crystal display device having black matrix formed by dyeing organic insulating film and manufacturing method thereof
KR19990050745A (en) * 1997-12-17 1999-07-05 윤종용 Liquid crystal display substrate and its manufacturing method
KR20020071542A (en) * 2001-03-07 2002-09-13 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device having a Color Filter using an Ink Jet and method for fabricating the same

Also Published As

Publication number Publication date
KR20050066665A (en) 2005-06-30

Similar Documents

Publication Publication Date Title
KR100607519B1 (en) Thin Film Transistor Substrate With Color Filter And Method For Fabricating The Same
KR102012854B1 (en) Array substrate for liquid crystal display and method for fabricating the same
US7439090B2 (en) Method for manufacturing a lower substrate of a liquid crystal display device
US8045077B2 (en) Liquid crystal display device and fabrication method thereof
US20090121232A1 (en) Array substrate, method for manufacturing the same and display panel having the same
KR20070068918A (en) Liquid crystal display device and method of fabricating the same
US8283220B2 (en) Liquid crystal display device and fabrication method thereof
US7470491B2 (en) Method of fabricating color filter panel using back exposure and structure of color filter panel
KR100973806B1 (en) Method for manufacturing a thin film transistor array panel
JP3637016B2 (en) Active matrix liquid crystal display device and manufacturing method thereof
KR20070082090A (en) Display substrate and method for manufacturing the same
KR101013693B1 (en) Liquid crystal display device and fabricating method thereof
KR101341783B1 (en) Liquid Crystal Display Device And Method For Fabricating The Same
KR100470022B1 (en) LCD and method for fabricating the same
US8435722B2 (en) Method for fabricating liquid crystal display device
KR101193239B1 (en) Liquid crystal display device and fabricating method therefor
KR101227408B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20070075159A (en) Display apparatus and method of fabricating the same
KR101381204B1 (en) Methode of array substrate for liquid crystal display device
KR101036708B1 (en) Fabricating method liquid crystal display device
KR101407305B1 (en) Method of manufacturig thin film transistor substrate
KR101350408B1 (en) Array substrate for liquid crystal display device and method for fabricating the same
KR101006475B1 (en) array substrate for liquid crystal display device and manufacturing method of the same
KR101862390B1 (en) Ffs type liquid crystal display device and method for fabricating the same
KR101017205B1 (en) Color Filter On Thin Film Transistor Array Substrate And Method For Fabricating The Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 10