KR101399464B1 - 용량성 결합에 의해 디스플레이 패널을 제어하는 방법 - Google Patents

용량성 결합에 의해 디스플레이 패널을 제어하는 방법 Download PDF

Info

Publication number
KR101399464B1
KR101399464B1 KR1020087014843A KR20087014843A KR101399464B1 KR 101399464 B1 KR101399464 B1 KR 101399464B1 KR 1020087014843 A KR1020087014843 A KR 1020087014843A KR 20087014843 A KR20087014843 A KR 20087014843A KR 101399464 B1 KR101399464 B1 KR 101399464B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
control terminal
pol
prog
Prior art date
Application number
KR1020087014843A
Other languages
English (en)
Other versions
KR20080080559A (ko
Inventor
필립페 레 로이
알나우드 트로체트
실바인 티에보드
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20080080559A publication Critical patent/KR20080080559A/ko
Application granted granted Critical
Publication of KR101399464B1 publication Critical patent/KR101399464B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

제 1 극성을 제공하는 사전결정된 방출 전압(Vprog - data)이 인가되고, 상기 패널의 적어도 하나의 제어 회로의 제어 단자에 서스테인되는 방출 기간, 및 상기 제 1 극성에 반대되는, 제 2 극성을 제공하는 사전결정된 편극 소거 전압(Vprog - pol)이 인가되고, 상기 패널의 적어도 하나의 제어 단자에서 서스테인되는 편극 소거 기간을 포함하는 방법이 개시되며, 상기 패널의 회로에 대한 어드레스 신호는 이들 회로(1, 1')의 제어 단말(C)에 어드레스 전극(XD)의 용량성 결합에 의해 전송된다. 본 발명은, 어드레스 전극(XD)을 제어하는 보편적이고 값싼 수단을 이용하는 것을 가능하게 한다.
패널, 전극, 어드레스, 디스플레이, 결합

Description

용량성 결합에 의해 디스플레이 패널을 제어하는 방법{METHOD FOR CONTROLLING A DISPLAY PANEL BY CAPACITIVE COUPLING}
본 발명은 예를 들면 발광 다이오드와 같은 광 이미터의 어레이, 또는 예를 드면 액정 밸브와 같은 광 밸브의 어레이를 사용하는 디스플레이 이미지에 사용될 수 있는 능동 매트릭 패널에 관한 것이다. 이들 이미터 또는 이를 밸브는 보통 행과 열로 분할된다.
"능동 매트릭스"라는 용어는 기판에 의해 지지되는 이미터 또는 광 밸브에 전원을 공급 및 제어하기에 적합한 회로 및 전극의 어레이를 통합한 기판을 의미한다. 보통 전극의 이들 어레이는 적어도 하나의 어드레스 전극 어레이, 하나의 선택 전극어레이, 적어도 하나의 어드레싱을 위한 기준 전극 및 이들 이미터에 전원을 공급하기 위한 적어도 하나의 베이스 전극을 포함한다. 때때로, 어드레싱을 위한 기준 전극 및 파워 서플라이를 위한 베이스 전극이 결합된다. 또한, 패널은 모든 밸브 또는 모든 이미터에 보통 공통인 적어도 하나의 상단 파워 서플라이 전극를 포함하지만, 이는 능동 매트릭스에 통합되지 않는다. 각 밸브 또는 이미터는 보통 파워 서플라이를 위한 베이스 전극에 연결된 베이스 파워 서플라이 단자와 보통 모든 패널을 덮는 상단 파워 서플라이 전극 사이에 삽입된다.
각 제어 회로(즉, "구동기")는 선택 스위치를 통하여 어드레스 전극에 연결 또는 결합된 제어 단자, 이 스위치의 제어에 대응하는 선택 단자, 및 기준 전극에 연결 또는 결합된 기준 단자를 포함한다.
따라서, 각 구동기는 어드레스 전극으로부터 기원하는 어드레스 신호를 이 회로에 전송하기에 적합한 선택 스위치를 포함한다. 회로의 선택 스위치에 대한 닫기는 이 회로의 선택에 대응한다. 일반적으로, 각 어드레스 전극은 하나의 동일한 열의 모든 이미터 또는 모든 밸브 구동기의 제어 단자에 연결 또는 결합되며, 각 선택 전극은 하나의 동일한 행의 모든 이미터 또는 모든 밸브 구동기의 선택 단자에 연결된다. 능동 매트릭스는 또한 다른 행 또는 열 전극을 포함할 수 있다.
어드레스 전극은 구동기 제어 신호인 전압 또는 전류-모드 아날로그, 또는 디지털을 인가하기 위해 사용되며, 밸브 또는 이미터의 구동기를 위해 의도된 각 제어 신호는 이 밸브 또는 이미터와 관련된 픽셀 또는 서브-픽셀의 이미지 자료를 나타낸다.
광학 밸브 패널의 경우, 각 구동기 및 파워 서플라이 회로는 메모리 소자, 즉 이미지 프레임의 지속기간 동안 이 밸브의 제어 전압을 서스테인(sustain: 지속)하기 위해 디자인된 커패시터를 포함하며, 이 커패시터는 이 밸브에 직접 병렬로 연결된다. 밸브의 제어 전압은 이 밸브의 단자에 전위차이다. 특별히 단순한 구동기 경우에서, 회로의 제어 단자는 밸브의 단자들 중 하나에 연결 또는 결합된다.
전류로 제어되는 이미터, 예를 들면 발광 다이오드, 특히 유기 다이오드 패널의 경우, 각 구동기와 파워 서플라이 회로는, 보통 2개의 전류-통과 단자, 하나의 소스 단자와 하나의 드레인 단자, 및 전압-모드 제어를 위한 게이트 단자가 구비된 전류 변조기, 즉 TFT 트랜지스터를 포함하며, 이러한 변조기는 이후 제어될 이미터와 직렬로 연결되며, 이 직렬 연결은 (상단) 파워 서플라이 전극과 이 파워 서플라이를 위한 베이스 전극 사이에 순서대로 연결되며, 보통 변조기와 이미터에 공통 접지되는 것을 드레인 단자이고, 따라서 파워 서플라이를 위한 베이스 전극에 연결된 소스 단자는 일정한 전위에 있고, 변조기의 제어 전압은 변조기의 게이트와 소스 사이 전위차이며, 각 구동기는 이 회로의 제어 단자에 어드레싱된 신호에 따라 변조기의 제어 전압을 생성하는 수단을 포함하며, 각 구동기는 또한 이전과 같이, 각 이미지 또는 이미지 프레임의 지속기간 동안 변조기의 제어 전압을 서스테인하기위해 디자인된 서스테인 커패시터를 포함한다. 특히 단순한 구동기 경우에서, 회로의 제어 단자는 변조기의 게이트 단자에 대응한다. 전통적으로, 2가지 제어 타입, 전압-모드 제어 또는 전류-모드 제어가 있다. 전압-모드 제어의 경우, 어드레스 신호는 전압 스텝이고, 전류-모드 제어의 경우, 어드레스 신호가 전류 스텝이다.
이미터 패널의 전류-모드 제어의 경우, 각 구동기는 그 자체로 알려진 방식으로 전류 신호에 기초하여, 게이트 단자에 인가되는 이 회로 변조기의 제어 전압을 "프로그램"하도록 디자인된다. 어드레스 전극 및 선택 전극이 순서대로 패널의 에지에서 이들 전극의 말단에 놓이는 제어 수단("전극 구동기")에 의해 제어되며, 이들 수단은 보통 제어가능한 스위치를 포함한다. 패널 수명의 증가 및/또는 이미지의 양호한 디스플레이 품질을 보장하기 위해, 밸브 또는 이미터의 파워 서플라이 전압 및/또는 구동기의 변조기에 대한 제어 전압을 규칙적으로 역으로 바꾸어 주는 것이 중요하다:
- 광학 밸브 패널, 특히 액정의 경우에서, 전압은 보통 직접 액정 편극 콤포넌트의 개시를 피하기 위해 밸브의 단자에서 교대되며,
- 광 이미터 패널(여기서 이미터는 발광 다이오드임)의 경우에서, 특허 문서 제EP1094438호 및 제EP1197943호에서 기술된 바와 같이, 이미터 단자에서 전압을 규칙적으로 역으로 바꾸어 주는(reverse) 것이 유리하지만, 그러나 이러한 파워 서플라이 전압이 역으로 바뀐 기간동안, 이들 이미터는 명백하게 광을 방출하지 않으므로, 다이오드는 역 방향으로 편광되고,
- 전류로 제어되는 이미터 패널의 경우, 이의 구동기는 전류 변조기를 포함하고, 이들 변조기는 비결정 실리콘 활성화층을 포함하는 트랜지스터이고, 특히 이러한 타입의 트랜지스터의 트리거 임계 전압 드리프트(drift)를 보상하기 위해, 변조기의 제어 전압을 규칙적으로 역으로 바꾸어 주는 것이 유리할 수 있으며, 특허 문서 제US2003/052614호, 제WO2005/071648호는 이러한 상황을 예시한다. 각 구동기에 대하여, 이미지가 디스플레이되는 경우, 이 전압의 부호가 변조기를 통과(passing)로 만들도록 적응되는 디스플레이 또는 방출 기간, 및 이 전압의 부호가 역으로 바뀌고 변조기가 통과로 되는 것을 허용하지 않는 경우, 소위 편광소멸 기간이 구분된다. 패널의 총 제어에 대하여, 방출 기간 및 편극 기간은 중첩될 수 있으며, 즉 일정한 행의 이미터 또는 밸브가 광을 방출할지라도, 다른 행의 이미터 또는 밸브가 편광소멸이 될 수 있다. 그럼에도 불구하고, 이들 기간의 교대는 패널의 최대 휘도에 해가 되는데, 왜냐하면 이미터로부터 방출을 위한 이용가능한 총 시간이 편극 소거 기간의 지속기간에 의해 감소된다.
여전히 휘도에서의 이러한 감소를 피하기 위해, 전류로 제어가능한 이미터 패널의 경우에서조차, 특허 문서 제WO2005/073948호는 각 이미터에 2개의 구동기가 마련되고 교대로 하나씩마다 제어되는 패널을 제안하며, 이는 어드레스 전극의 어레이를 이중으로 하는 것을 수반한다. 역으로, 다른 솔루션은 행 전극의 어레이 추가를 수반한다. 특허 문서 제US2003/112205호는 특정 솔루션을 기술하는데, 즉 이 특허 문서의 44 및 45 문단에 표시된 바와 같이, 도 6에 기술되는 구동기를 제어함으로써, 여기서 음 전압 Vee가 기준 어드레스 전극(이는 또한 파워 서플라이를 위한 베이스 전극임)에 인가되며, 소위 "무-휘도" 기간 동안, 이미터(이 경우, 발광 다이오드)의 단자에서 역 편광이 획득되고, 이 역 편극 동안, 이 이미터와 직렬 상태에 있는 전류 변조기(Tr2)의 제어는 취소된다(스위치 단락 회로인 서스테인 커패시터의 닫기 때문에, 이 변조기의 소스 및 게이트는 동일한 전위에 있음).
특허 문서 제US2003/052614호, 제WO2005/071648호에 기술된 솔루션을 사용함으로써, 어드레스 전극을 제어하는 수단은 반대 부호, 즉 극성의 어드레스 신호를 전송하도록 적응될 필요가 있으며, 특허 문서 제US2003/052614호에 기술된 솔루션은 각 어드레스 전극의 선부에 "토글(toggle)" 구성요소 추가를 수반하며, 이러한 적응 조건은 열 "구동기"에서 상당한 비용 증가를 수반한다.
본 발명의 한 가지 목적은 이러한 단점을 회피하는 것이다.
종래 기술에서, 어드레스 신호는 보통 선택 스위치를 경유하여, 회로의 어드레스 전극과 제어 단자 사이의 직접 전도에 의해 구동기에 전달되며, 이미터 패널의 아날로그 전압-모드 제어의 경우, 여기서 회로의 제어 단자는 변조기의 게이트 단자에 대응하고, 변조기의 이러한 게이트 전압은 적어도 이 회로가 선택된 동안, 이 회로를 제어하는 어드레스 전극의 전압과 같다.
특허 문서 제US6229506호는 반대로, 이들 어드레스 신호가 용량성 결합에 의해 구동기에 전달되는 경우를 기술하는데, 즉 전압-모드 제어(본 특허 문서에서 도 3 및 도 4)의 경우에서, 여기서 결합 용량성(각기 350 및 450으로 참조번호가 매겨짐)는 이 회로의 어드레스 전극 및 제어 단자 사이에서 전도없이 직접적인 연결을 제공한다. 이러한 회로가 선택되는 경우, 이 배열은 이전에 회로에 저장되는, 어드레스 전극으로부터 기원한 전압 점프 신호를 변조기 트리거 임계 전압에 더하는 것을 가능하게 만든다.이 경우에 있어, 회로의 어드레스 전극과 제어 단자 사이에, 용량성 결합에 의해서가 아니고, 전도에 의한 연결은 이들 회로의 변조기에 대한 트리거 임계차를 보상하고, 따라서 스크린의 더 균일한 휘도 및 더 좋은 이미지 디스플레이 품질을 얻는 것을 가능하게 한다. 동일한 목적으로 위하여, 다른 특허 문서 제US6777888호, 제US6618030호, 제US6885029호는 이미터의 전류 변조기 제어와 어드레스 전극 사이의 용량성 결합을 기술한다.
본 발명의 필수적인 측면은 또 다른 목적을 위해, 즉 어드레스 신호를 역으로 바꾸는 것 없이, 밸브 단자 또는 이미터 단자에서 전압, 혹은 이들 이미터의 구동기에 대한 변조기의 제어 전압을 역으로 바꾸기 위해, 이러한 용량성 결합을 사용하는 것으로 구성되며, 이는 값비싼 어드레스 전극 제어 수단을 위한 필요성을 피하게 한다. 따라서, 본 발명에 따르면, 용량성 결합에 의해 전송된 전압 신호는 특히 방출을 위한 어드레스 신호가 되며, 이는 편극 소거, 특히 이미터의 전류 변조기의 편극 소거를 위해 이미지 데이터 및/또는 (동일한 부호의) 어드레스 신호를 나타낸다.
일반적으로, 용량성 결합은 전압 점프에 의해 단자의 전압을 수정하는 것을 가능하게 한다. 따라서, 어드레스 전극에 의한 용량성 결합을 통해 전위 Vcal에서의 이전 제어 단자에 전달된 대수값 △V의 전압 스텝 신호는 그 단자의 전위를 V로부터 Vcal + △V로 변화시킨다. 이러한 전압 점프는 어드레스 전극의 초기 전위(점프 이전)의 값 Vini에 독립적이다.
회로의 제어 단자 전위에 대하여, 용량성 결합을 통하여, 초기값 Vini으로부터, 이러한 회로에 의해 제어되는 이미터로부터의 방출을 획득하도록 인가되는 것의 역 부호의 전위 Vcal + △V를 달성하는 포인트까지 값 △V(△V < 0)만큼씩 감소되는 것을 원하는 경우, 본 발명에 따르면, 이는 Vini로서 동일한 부호를 유지하여, 따라서 │Vini│ > │△V│를 선택하도록 대수합 Vini + △V(△V < 0)에 대하여 충분이 높도록 이 단자에 연결된 어드레스 전극의 전위에 대한 초기값 Vini(예를 들면: Vini > 0)에 대하여 충분하다.
이하 상세하게 설명되는 바와 같이, 본 발명의 구현예에 대하여, 각 이미지 프레임을 디스플레이하는 경우, 이미터의 각 구동기 제어는 2개 기간, 즉 이러한 이미터로부터의 방출 기간 및 이 이미터의 구동기에 대한 변조기의 편극 소거 기간을 포함한다.
이하 상세하게 설명되는 바와 같이, 본 발명의 구현예에서 대하여, 적어도 편극 소멸로 이루어지거나, 그렇지 않을 경우 역시 적어도 방출로 이루어진 회로의 각 제어 기간에서,
- 1. 이 회로는 어드레스 전극에 이 회로의 제어 단자를 용량적으로 결합함으로써 선택되며, 이 단자의 전위는 기준 단자의 전위 Vcal에 "크램핑(clamped)"되며, 따라서 이는 이 회로의 "크램핑 단자"가 되며, 이 선택 및 이러한 "크램핑" 동안, 전위 Vini가 과도기 이상의 다른 효과가 없는 채로, 이러한 크램핑때문에 어드레스 전극에 인가되며, 제어 단자의 전위상에서 이는 값 Vcal 상태에 있고,
- 2. 이 회로가 여전히 선택되지만 제어 단자는 더 이상 크램핑 단자에 크램프가 없는 경우, 제어 단자에 대한 용량성 결합에 의해 건네진 전압 점프 신호 △V가 어드레스 전극에 인가되며, 따라서 이는 전위 Vcal로부터 전위 Vprog = Vcal + △V로 스위칭된다.
전류 (방출 또는 편극 소거) 기간의 나머지 동안, 제어 단자의 전위는 종래 기술에서와 같이, 서스테인 커패시터에 의해 이 값으로 유지된다.
따라서, Vini의 값은 제어 단자의 전위에 영향을 미치지 않는 것으로 볼 수 있다. 본 발명에 따르면, 전압 역전환 또는 편극 소거 기간에서, 신호가 어드레스 전극에 인가되어 부호가 변화하지 않도록 제어 단자상에 Vprog를 획득하기 위해 │Vini│=│△V│하도록 Vini의 값은 적응된다. 따라서, 유리하게는, 값비싼 어드레스 전극 제어 수단을 위한 필요성이 회피된다.
동일한 원리가 파워 서플라이 전극 사이에서 극성을 역으로 바꿀 필요없이, 이미터 단자 또는 밸브 단자에서 전압을 역으로 바꾸도록 인가될 수 있다.
본 발명에 특징적인 제어 방법이 편극 소거 기간 동안 - 및 전도에 의한 종래 어드레싱은 방출 기간 동안 사용됨 -, 또는 방출 및 편극 소거 기간 동안에만 사용될 수 있다.
이러한 제안 방법의 이점은 특정 편극 소거 신호를 각 회로에 어드레싱하고, 각 회로의 변조기에 대한 편극 소거의 레벨에서 편극 소거 동작을 적응하는 것을 가능하게 하며, 이 레벨은 선행 방출 기간에서 어드레싱된 방출 신호에 특히 의존한다.
그러므로, 본 발명의 목적은 다음을 포함하는 디스플레이 패널을 제어하는 방법이다;
이 방법은,
- 광 이미터 또는 광 밸브의 어레이와,
- 전압-모드 신호를 어드레싱하기 위한 전극 어레이, 선택 전 어레이, 크램핑 전극 어레이, 어드레싱을 위한 적어도 하나의 기준 전극, 상기 이미터 또는 밸브의 각각을 제어하기에 적합한 회로 어레이를 포함하는 능동 매트릭스를 포함하되,
각 회로는 직렬로 탑재된 결합 커패시터 및 선택 스위치를 통하여 어드레스 전극에 결합하기에 적합한 전압-모드 제어 단자와, 크램핑 스위치를 통해 상기 제어 단자에 연결하기 적합한 전압 모드 크램핑 단자와, 상기 제어 단자와 상기 크램핑 단자 사이에 탑재된 서스테인 커패시터를 구비하고,
... 크램핑 단자는 적어도 하나의 기준 전극에 연결되고, 상기 선택 스위치의 제어 단자로 선택 전극에 연결되고, 상기 크램핑 스위치의 제어 단자는 크램핑 전극에 연결되며,
... 상기 방법은, 제 1 극성을 제공하는 사전결정된 방출 전압(Vprog - data)이 인가되어, 상기 패널의 적어도 하나의 제어 회로의 제어 단자에서 지속(sustained)되는 방출 기간을 포함하며,
... 이 방법은, 또한 상기 제 1 극성에 반대되는, 제 2 극성을 제공하는 사전결정된 편극 소거 전압(Vprog - pol)이 인가되어, 상기 패널의 적어도 하나의 구동기의 제어 단자에서 지속되는 편극 소거 기간을 포함한다.
이미터 또는 밸브는 하는, 적어도 2개의 파워 서플라이 전극, 즉 일반적으로 능동 매트릭스의 일부분인 파워 서플라이를 위한 베이스 전극과, 보통 모든 이미터 또는 밸브를 덮는 소위 "상단" 파워 서플라이 전극 사이에 전원이 공급되도록 하기에 적합하다.
서스테인 커패시터는 상기 제 1 선택 스위치 및 상기 크램핑 스위치가 오픈된 경우, 이미지의 지속기간 동안 상기 제어 단자상에 대략 일정한 전압을 서스테인하기에 적합하다.
크램핑 스위치이외의 다른 스위치, 특히 선택 스위치 그 자체는 제어 단자에 전압-모드 크램핑 단자를 연결하기 위해 사용될 수 있다. 실제로, 방출 또는 편극 소거 동안, 사전결정된 방출 또는 편극 소거 전압은 보통, 상기 패널의 상기 구동기 각각의 제어 단자에 인가되고 서스테인된다.
바람직하게는, 상기 사전 결정된 방출 전압(Vprog - data) 또는 편극 소거 전압(Vprog-data)은,
- 크램핑 단계로서, 이 단계 동안, 상기 패널의 상기 기준 전극은 크램핑 전위까지 상승하고, 선택 신호는 선택 스위치를 제어하는 선택 전극에 인가되고, 크램핑 신호는 상기 제어 회로의 크램핑 스위치를 제어하는 크램핑 전극에 인가되며, 이들 신호는 상기 스위치를 닫기에 적합하며, 상기 선택 신호 및 상기 크램핑 신호가 동시에 인가되고 있는 동안, 초기 전압 신호(Vini -E, Vini -P)는 상기 제어 단자가 결합되기에 적합한 어드레스 전극에 인가되는, 크램핑 단계,
- 회로 어드레싱 단계로서, 이 단계 동안, 상기 기준 전극에 연결된 크램핑 단자의 크램핑 전위(Vcal)에 대한 제어 단자의 전위 크램핑이 획득된 이후, 및 상기 초기 신호의 인가 이후, 상기 크램핑 신호를 종결하지만, 상기 선택 신호를 서스테인하면서, 최종 전압 신호(Vdata, Vpol)는 상기 어드레스 전극에 인가되며, 이 최종 신호는 상기 어드레스 전극에 결합된 상기 제어 단자 상에 전압 점프(△Vdata = Vdata - Vini -E, △Vpol = Vpol - Vini -P)를 차례로 생성하고, 상기 초기 신호(Vini -E, Vini -P) 및 상기 최종 신호(Vdata, Vpol)의 값은 상기 제어 단자 상의 상기 전압 점프 이후, 상기 사전결정된 전압(Vprog-data, Vprog - pol)를 획득하기 위해 적응되는, 회로 어드레싱 단계에 따른 용량성 결합에 의해 적어도 하나의 제어 회로의 제어 단자에 인가된다.
이 패널은 보통 연속(또는 시퀀스) 이미지를 디스플레이하려는 의도이며, 이후 패널의 각 이미터 또는 밸브는 디스플레이될 이미지의 서브-픽셀 또는 대응하는 픽셀을 가지며, 각 방출 기간 동안, 패널의 각 이미터 또는 밸브는 자신과 사전결정된 방출 전압을 연관시키고, 이 전압은 이미터 또는 밸브에 의해 상기 픽셀 또는 서브-픽셀의 디스플레이를 획득하도록 적응되고, 각 편극 소거 기간 동안, 패널의 각 이미터 또는 밸브는 자신과 이 이미터, 밸브, 및/또는 이들의 구동기를 편극 소거하기에 적합한 사전결정된 편극 소거 전압을 연관시킨다.
따라서, 상기 패널의 구동기 제어 단자에서 인가되고 서스테인될 사전결정된 전압은 다음을 위하여 의도된다.
- 디스플레이될 이미지의 픽셀 또는 서브-픽셀을 방출하기 위해 이 회로에 의해 제어되는 패널의 이미터 또는 밸브를 위함,
- 및/또는 적절하다면, 또는 구동기, 또는 패널의 이미터 또는 밸브를 위함.
어드레싱 단계 이후, 선택 신호가 종결되고, 이는 구동기의 선택 스위치가 오픈되도록 야기한다. 그러므로, 이 시점에서 제어 단자의 전압은 상기 사전결정된 전압과 동일하며, 이 단자가 연결되는 서스테인 커패시터때문에 이 기간의 지속 기간 나머지 동안 이 값으로 대략 유지된다.
제어 단자에서 제시간에 획득된 상기 사전결정된 전압은 그 자체로 전압 점프를 받기 쉬운 어드레스 전극에 용량성 결합에 의해 이 단자에서 야기된 전압 점프로부터 유래하며, 이 사전결정된 전압으로부터, 이 단자가 이전에 크램핑된 기준 전극의 전위와의 차이에 의해 제어 단자에서 획득될 전압 점프를 추론하는 것이 가능하며, 제어 단자에서 획득될 이러한 전압 점프로부터, 특히 제어 단자와의 결합 레벨에 따라, 어드레스 전극에서 발생될 전압 점프를 추론하는 것이 가능하다.
바람직하게는, 상기 방출 또는 편극 소거 기간 중 어느 기간이든, 및 상기 사전결정된 방출 전압(Vprog - data)의 극성 또는 상기 사전결정된 편극 소거 전압(Vprog -pol)의 극성 중 어떤 극성이라도, 상기 초기 전압 신호(Vini -P) 및 상기 최종 전압 신호(Vpol)는 상기 신호 둘 다 모두가 동일한 제 1 극성을 갖도록 선택된다.
실제로, 예를 들면, 구동기의 제어 단자(C)에 인가될 사전결정된 편극 소거 전압(Vprog - pol) 및 편극 소거 기간에 대하여, 이러한 편극 소거 전압(Vprog - pol)을 얻기 위해 적응된 차이(△Vpol = Vpol - Vini -P)가 먼저 선택되고, 이후 제 1 극성을 제공하는 Vini -P의 충분하게 높은 값이 Vpol -1의 값에 대하여 선택되며, 이는 또한 제 1 극성을 제공하기 위해 상기 차이(△Vpol)로부터 귀속된다. 바람직하게는, △Vpol의 값이 이를 허용하는 경우, Vini -P = 0이 선택된다.
이 신호의 극성은 회로의 제어 전압을 위한 기준 전극과 관련하여 평가되며, 실제적으로, 이는 이미터 또는 밸브에 대한 파워 서플라이를 위한 베이스 전극이 될 수 있다.
따라서, 어드레스 전극의 전압은 부호를 바꾸지 않으며, 유리하게는 어드레스 전극을 제어하기 위한 종래적이고 저렴한 수단이 사용될 수 있다.
바람직하게는, 상기 패널은 적어도 하나의 베이스 파워 서플라이 전극과 적어도 하나의 상단 파워 서플라이 전극 사이에 전원이 공급되도록 하기에 적합한 광 이미터 어레이를 포함하며, 이미터의 상기 제어 회로 각각은 상기 회로의 제어 전극을 형성하는 전압-모드 제어 전극 및, 상기 상기 파워 서플라이 전극 중 하나와 이미터의 파워 서플라이 전극 사이에 연결된 2개의 전류-통과 전극을 포함한다. 보통, 이러한 변조기는 TFT 트랜지스터이고, 따라서 상기 변조기에 의해 전달된 전류는 이 트랜지스터의 게이트 단자와 소스 단자 사이의 전위차에 의존적이며, 이러한 전위차는, 만일 같지않다면, 보통 회로의 제어 전압을 위한 기준 전극 및 제어 단자 사이의 전위차의 함수이며, 따라서 이 회로의 제어 전압을 위한 기준 전극은 베이스 파워 서플라이 전극에 의해 형성된다.
바람직하게는, 상기 전류 변조기는 비결정성 실리콘의 반도체층을 포함하는 트랜지스터이다.
바람직하게는, 상기 이미터는 발광 다이오드, 바람직하게는 유기 발광 다이오드이다.
본 발명은, 첨부된 도면을 참조하고 비제한을 목적으로 예시가 주어진다면, 이후 설명을 읽는 것으로부터 더 잘 이해될 것이다.
도 1 및 도 2는 본 발명에 따른 패널 구동기의 2가지 실시예를 묘사하는 도면.
도 3은 본 발명의 제 1 방법에 따른 패널을 제어하는 경우, 도 1의 회로 제어를 위한 프레임 및 연속 기간 동안 인가된 신호의 타이밍도(로직 신호(VYS, VYC), 어드레스 신호(VXD))로서, 이 타이밍도는 또한 이 회로 변조기(VG)의 제어 전위, 및 이 회로에 의해 제어된 다이오드에서 순환하는 전류 세기(Idd)의 경향을 예시하는 도면.
타이밍도를 나타내는 도면은 값의 척도를 고려하지 않으며, 만일 비율이 고려된다면 명확하게 명백하지 않은 일부 상세를 보여주기 위해 더 낫다.
설명을 단순화하기 위해, 동일한 참조번호는 동일한 기능을 다루는 이들 구 성요소을 위해 사용된다.
이하에서 기술된 실시예는 이미터가 이들 다이오드를 위한 능동 매트릭 통합 구동기 및 파워 서플라이 회로 상에 놓인 유기 발광 다이오드인 이미지 디스플레이 패널에 관한 것이다. 이들 이미터는 행과 열로 배열된다.
이제 본 발명의 제 1 실시예에 대한 설명이 뒤따르며, 여기서 패널은 행으로 배열된 2개의 전극 어레이를 포함하고, 이미터 구동기 각각은 단지 3개의 TFT 트랜지스터를 포함하는데, 즉 하나는 전류 변조기를 형성하고 다른 2개는 스위치를 형성한다.
도 1을 참조하면, 이는 다이오드의 구동기 및 파워 서플라이 회로와 이의 패널 전극에 대한 연결을 기술하며, 이러한 제 1 실시예에 따른 패널의 능동 매트릭스는,
- 동일한 열의 다이오드를 제어하는 모든 회로가 동일한 어드레스 전극(XD)에 의해 공급받도록 열로 배열된 어드레스 전극 어레이와,
- 동일한 행의 다이오드를 제어하는 모든 회로가 동일한 전극에 의해 공급받도록 행으로 배열된 선택 전극(YS) 어레이와,
- 동일한 행의 다이오드를 제어하는 모든 회로가 동일한 전극에 의해 공급받도록 행으로 배열된 크램핑 제어 전극(YC) 어레이와,
- 모든 회로에 공통 접지인 기준 전극(PR)과,
- 모든 회로에 공통 접지인 베이스 파워 서플라이 전극(PB)을 포함한다.
능동 매트릭스는 또한 각 다이오드(2)에 대한 구동기 및 파워 서플라이 회로(1)를 포함한다.
패널은 또한 모든 다이오드에 공통인 상단 파워 서블라이 전극(PA)을 포함한다.
각 다이오드(2)의 구동기 및 파워 서플라이 회로(1)는,
- 2개의 전류 단자, 즉 드레인 단자(D)와 소스 단자(S), 및 회로의 제어 단자(C)에 대응하는 게이트 단자(G)를 포함하는 전류 변조기(T2)와,
- 이 회로의 상기 게이트(G)와 크램핑 회로(R) 사이에 연결된 서스테인 커패시터(CS)를 포함한다.
전류 변조기(T2)는 직렬로 연결된 선택 스위치(T4)와 결합 커패시터(CC)를 통하여 어드레스 전극(XD)에 결합되고, 여기서 이 제어 단자(C)와 이 어드레스 전극(XD)사이에 전기적 전도에 의한 연결이 없다. 바람직하게는, 이러한 결합 커패시터(CC)는 이 어드레스 전극에 의해 공급되는 모든 구동기에 공통이다. 이 선택 스위치(T4)는 선택 전극(YS)에 의해 제어된다.
이 회로(1)는 제어 단자(C)와, 제어 단자(C)를 회로의 크램핑 단자(R)에 직접 연결하기에 적합한 크램핑 스위치(T3)를 포함하되, 이 크램핑 스위치(T3)는 크램핑 전극(YC)에 의해 제어된다. 이 크램핑 단자(R)는 기준 전극(PR)에 연결된다.
전류 변조기(T2)는 다이오드(2)와 직렬로 연결되는데, 드레인 단자(D)는 따라서 다이오드(2)의 음극에 연결된다. 이러한 직렬은 2개의 파워 서플라이 전극 사이에 연결되는데, 즉 소스 단말기(S)는 베이스 파워 서플라이 전극(PB)에 연결되고, 다이오드(2)의 양극은 상단 파워 서플라이 전극(PA)에 연결된다.
도 3을 참조하면, 이제 이 제 1 실시예에 다른 패널의 동작에 대한 기술이 뒤따른다.
전위(Vcal, Vdd 및 Vss)는 각기 기준 전극(PR), 및 파워 서플라이 전극(PA 및 PB)에 인가된다. 여기서, 베이스 파워 서플라이 전극(PB)의 전위(VSS)는 영이며, 회로의 제어 전압을 위한 기준으로서 사용되며, 이는 여기서 차이(VG-VS = VG-VSS = VG)에 대응한다. 회로의 제어 전압을 위한 다른 기준은 본 발명의 기술 사상을 벗어나지 않으면서도 고려될 수 있다. 차이(Vdd - Vss)는 변조기의 제어가 이의 트리거 임계 전압보다 큰 경우, 다이오드로부터 방출을 획득하기 위해 적응된다. Vcal의 값은 보통 후에 설명되는 이유로 인해 음이다(즉, 어드레스 신호의 "0" 레벨 미만).
위에서 언급된 종래 기술에서와 같이, 패널의 각 다이오드 및 이의 구동기에 대한 레벨에서, 각 이미지 프레임은 이러한 이미지의 대응하는 픽셀 또는 서브-픽셀의 디스플레이를 위한 방출 기간, 및 이 회로의 변조기의 임계치에서의 드리프트를 보상하기 위한 편극 소거 기간으로 분할된다.
다이오드(2)의 각 구동기(1)의 제어를 위하여, 각 이미지 프레임의 지속기간은 따라서 6 단계로 분할된다.
방출 기간 동안 변조기의 제어를 크램핑하기 위한 단계 1:
이 단계는 이 이미지 프레임에서 다이오드의 방출 기간 시작을 명시한다. 선택 스위치(T4) 및 크램핑 스위치(T3)는 전극(YS 및 YC)에 각기 적합한 로직 신호를 인가함으로써 동시에 닫히며(도 3의 첫 번째 2개 타이밍도를 참조), T4의 닫힘은 다이오드(2)의 구동기(1)(및 동일한 행의 다른 회로)가 커패시터(CC)를 통해, 어드레스 전극(XD)에 제어 단자(C)를 연결함으로써 선택되도록 야기하며, 스위치(T3 및 T4)의 동시 닫힘은 용량성 연결에도 불구하고, 결국 기준 전극(PR)에 인가된 크램핑 전위(Vcal)에 제어 단자(C)의 전위를 크램핑하게 되고, 따라서 변조기(T2)의 게이트(G)의 전압을 크램핑하게 되며, 제어 단자(C)가 크램핑될지라도, 어드레스 전극의 전위는 값(Vini -E = 0)까지 상승한다. 이 단계의 지속 기간은 전위의 안정화를 얻기 위해 충분히 길며, 특히 게이트(G)의 전위가 값(Vcal)으로 남아있도록 충분히 길다.
방출 기간 동안 회로를 어드레싱하는 단계 2:
이 크램핑 스위치(T3)는 이후 선택 스위치(T4)가 닫힌 상태를 유지하는 동안 오픈되며, 이 시간 동안, 어드레스 전극의 전위는 값(Vdata -1)까지 상승한다(및 다른 어드레스 전극의 전위는 값(Vdata -1,...,Vdata -i, ...)까지 상승). 결합 커패시터(CC)를 통한 용량성 결합에 의해, 게이트(G)의 전위(VG)는 △Vdata -1 = Vdata -1 - Vini -E = Vdata-1에 비례하는 (양의) 점프(△Vprog - data -1)에 종속되며, 따라서 값(Vcal)으로부터 양의 값(Vcal + △Vprog-data-1 = Vprog-data-1)로 스위치되고, Vdata -1의 값은 변조기의 제어 전압(VG-VS = Vprog - data -1 - Vss = Vprog - data -1)의 제어 전압이 후에 기술될 보정과는 별도로, 이 이미지 프레임 동안 다이오드(2)에 의해 디스플레이될 이미지 데이터에 비례적이도록 확립된다. 단계 2의 지속 기간은 그 자체로서 알려진 방식으로 이들 값에서 전위의 안정화를 얻고 서스테인 커패시터(CS)를 충전하도록 적응된다. 이 스테이지에서, 다이오드(2)는 그러므로 상기 보정과는 별도로, 이 이미지 프레임 내에서 이와 결합되는 픽셀 또는 서브-픽셀의 이미지 데이터에 비례적인 휘도를 방출하기 시작한다.
방출 기간 동안 회로를 유지하는 단계 3:
이 이미지 프레임에서 이 다이오드(2)의 방출 기간의 나머지 동안, 선택 스위치(T4)는 크램핑 스위치(T3)가 오픈을 유지하는 동안 오프되며, 그러므로 구동기(1)는 더 이상 선택되지 않고 회로(1)의 어드레스 전극(XD)과 제어 단자(C) 사이에 더 이상 용량성 결합은 없다. 이 단계 동안, 커패시터(CS)는 제어 단자(C)의 전압을 일정한 값으로 서스테인하므로, 따라서 다이오드(2)는 이와 연관된 픽셀 또는 서브-픽셀의 이미지 데이터에 비례하는 휘도를 계속 방출하다. 제어 단자(C)의 전압은 용량성 결합의 제거 때문에 단계 2와 단계 3 사이에서 미소 강하(-△Vprog -data-cor)를 겪기 쉬울 수 있으며, 다이오드의 휘도가 이미지 데이터에 정확히 비례되도록, 단계 2에서 목표가 된 값(Vprog - data -1)에 보정(+△Vprog - data - cor)을 적용하는 것이 바람직하다. 이 단계 3 동안, 다이오드의 다른 행에 대한 구동기가 선택되고 위 단계 1 및 2에 이들을 적용함으로써 또한 어드레싱되고, 이후 패널은 이미지의 모두를 디스플레이한다.
편극 소거 기간 동안 변조기의 제어를 크램핑하기 위한 단계 4:
이 단계의 시작은 다이오드의 방출 기간 종료 및 변조기(T2)의 편극 소거 기간 시작을 명시한다.
선택 스위치(T4)와 크램핑 스위치(T3)는 전극(YS 및 YC)에 적합한 로직 신호를 각기 인가함으로써 동시에 닫히고(도 3의 첫 번째 2개 타이밍도를 참조), T4의 닫힘은 다이오드(2)의 구동기(1)가 커패시터(CC)를 통하여, 어드레스 전극(XD)에 제어 단자(C)를 결합함으로써 선택되는 것을 야기시키며, 스위치(T3 및 T4)의 동시 닫힘은 용량성 결합에도 불구하고, 제어 단자(C)의 전위가 기준 전극(PR)에 인가된 크램핑 전위(Vcal)까지 크램핑되는 것을 야기하며, 제어 단자(C)가 크램핑될지라도, 어드레스 전극의 전위는 값(Vini -P-1)까지 상승하며, 이 값은 후에 확립될 것이다. 이 단계의 지속 기간은 전위의 안정화를 획득하기에 충분히 길며, 특히 제어 단자(C)의 전위가 값(Vcal)으로 남아있도록 하기에 충분히 길다.
편극 소거 기간 동안 회로를 어드레싱하기 위한 단계 5:
이후, 크램핑 스위치(T3)는 선택 스위치(T4)가 닫힌 상태로 유지되는 동안 오픈되며, 이 시간 동안, 어드레스 전극의 전위는 Vdata -1 미만의 값(Vpol -1)까지 상승한다. 그러므로, 결합 커패시터를 통한 용량성 결합에 의해, 제어 단자(C)의 전압(VG)은 △Vpol -1 = Vpol -1 - Vini -P-1에 비례하는 전압 점프(△Vprog - pol -1)에 종속되므로, 따라서 값(Vcal)으로부터 값: Vcal + △Vprog - pol -1 = Vprog - pol - 1 로 스위치하며, 본 발명에 따라, Vini -P-1 및 Vpol -1의 값은 이중 기준에 따라 선택된다:
- 기준 1: 이러한 양의 경우에서(그러나 제 2 이미지 프레임에서는 음임- 도 3을 참조), 차이(△Vpol -1)는 후에 기술될 보정과는 별도로, 그 자체로 잘 알려진 방식으로, 선행 방출 기간 동안에 발생되는 변조기의 트리거 임계 전압의 드리프트를 보상하기 위해, 적합한 값의 변조기의 (음의) 편극 소거 제어 전압(VG-VS = Vprog - pol -1 - Vss=Vprog - pol -1)을 획득하도록 적응된다.
- 기준 2: Vini -P-1은 기준 1에 따라 정의된 Vpol -1이 양 또는 영이 되도록 충분히 높다. 바람직하게는, △Vpol -1의 값이 이를 허용하는 경우, 도 3이 제 1 프레임의 경우에 예시된 바와 같이, Vini -P-1 = 0이 선택된다.
따라서, 어드레스 전극의 전압은 부호를 바꾸지 않으며, 유리하게는 어드레스 전극을 제어하는 종래 및 저렴한 수단이 이용될 수 있다.
단계 5의 지속기간은 그 자체로 잘 알려진 방식으로 이들 값에서 전위의 안정성을 획득하고 서스테인 커패시터(CS)를 충전하도록 적응된다. 이 스테이지에서, 변조기(T2)는 Vprog - pol -1의 값에 비례하여 편극 소거됨을 시작한다.
편극 소거 기간 동안 회로를 유지하는 단계 6:
이 이미지 프레임에서 이 다이오드(2)의 편극 소거 기간 나머지 동안, 선택 스위치(T4)는 크램핑 스위치(T3)가 오픈을 유지하는 동안 오픈되며, 구동기(1)는 그러므로 더 이상 선택되지 않으며, 회로(1)의 어드레스 전극(XD)와 제어 단자(C) 사이에 더 이상 용량성 결합은 없다. 이 단계 동안, 커패시터(CS)는 변조기(T2)의 제어 전압을 일정한 값에서 서스테인하고, 따라서 변조기(T2)는 Vprog - pol -1의 값에 비례하여 편극 소거되는 것을 계속한다.
변조기(T2)의 제어 전압은 용량성 결합의 제거 때문에 단계 4와 단계 5 사이의 미소한 강하(-△Vprog - pol - col)를 겪기 쉬우며, 변조기의 편극 소거가 목적에 순응하도록, 따라서 단계 4에서 목표가 된 값(Vprog - pol -1)에 보정(+△prog - pol - col)을 적용하는 것이 바람직하다.
이 단계 6 동안, 단계 4 및 단계 5는 다른 행의 회로에 대한 변조기를 편극 소거하기 위해 다이오드의 다른 행 구동기에 적용된다.
이 단계의 종료는 새로운 이미지 프레임에서, 변조기(T2)의 편극 소거 기간의 종료 및 다이오드(2)의 새로운 방출 기간의 시작을 명시한다.
도 3은 2개의 연속 이미지 프레임을 위한 이미터(2)의 구동기(1)에 대한 제어 타이밍도를 표현한다.
위에서 보이는 바와 같이, 제 1 프레임에서, 어드레스 전극(XD)의 전위는 연속적으로 값 Vini -E= 0, Vdata -1, Vini -P-1, Vpol - 1를 취하며, 변조기(T2)의 게이트(G)의 전위는 △Vdata -1 = Vdata -1 - Vini -E, △Vprog - data -1 = Vprog - data -1 - Vcal △Vpol -1 = Vpol -1 - Vini -P-1, △Vprog - pol -1 = Vprog - pol -1 - Vcal을 갖는, 값(Vcal, Vprog - data -1, Vcal, Vprog - pol -1)을 취하며, 여기서 Vprog - pol -1 = Vcal(즉, △Vprog - pol -1 = 0)이므로, Vini -P-1 = 0을 유지하는 것이 가능한데, 왜냐하면 △Vpol -1이 그자체로 또한 Vpol -1이 Vdata -1과 동일한 값으로 유지되도록 양 또는 영이기 때문이다.
유사하게는, 제 2 프레임에서, 어드레스 전극(XD)의 전위는 연속적으로 값 Vini-E = 0, Vdata -2, Vini -P-2, Vpol -2를 취하며, 제어 단자(C)의 전위는 △Vdata -2 = Vdata -2 - Vini -E, △Vprog - data -2 = Vprog - data -2 - Vcal, △Vpol -2 = Vpol -2 - Vini -P-2, △Vprog - pol -2 = Vprog -pol-2 - Vcal을 갖는, 값(Vcal, Vprog - data -2, Vcal, Vprog - pol -2)을 취하며, 이때 Vprog - pol -2 < Vcal(즉, △Vprog - pol -1 < 0)이므로, 이는 Vini -P-2 + △Vpol -2 = Vpol -2가 양 또는 영, 즉 Vdata-2로서 동일한 부호로 유지되도록 Vini -P-2 = -△Vpol -2에 대하여 적합하다.
이는 전위 점프가 어드레스 전극에 적용되는 시점(t=0)으로부터 시간에 걸쳐 변화하는, 제어 단자(C)상의 전위 점프(△Vprog - data -1, △Vprog - pol -1, △Vprog - data -2 및 △Vpr og- pol -2)와 어드레스 전극 상의 대응하는 전위 점프(△Vdata -1, △Vpol -1, △Vdata -2 및 △Vp ol-2) 사이의 비례 상수(K(t)), 즉 결합 상수는 다음식으로 표현됨을 예시한다:
Figure 112008043893548-pct00001
,
여기서, K = CC / (CC + CS)이고, CC 및 CS는 각기 결합 커패시터 및 서스테인 커패시터의 커패시턴스 값을 나타내며,
여기서, τ = R4 x CS x CC / (CC + CS)이고, R4는 닫혔을 때 선택 스위치의 전기 저항을 나타낸다.
어드레싱 단계(위에서 단계 2 또는 단계 5)에서 서스테인 커패시터(CS)를 충전하고 전위의 안정성을 획득하기 위해, 이 단계의 지속 기간이 5 x τ과 적어도 동일한 것이 바람직하다.
구동기의 트랜지스터가 비결정성 실리콘이므로, R4의 값은 보통 높고, 대개 약 수백 킬로옴정도이며, 이는 비교적 높은 시간 상수(τ)를 포함한다.
더 상세하게는, CS = 0.5pF, CC = 3 pF를 취함으로써, SPICE 소프트웨어를 사용하는 시뮬레이션은 17V의 전압 점프를 나타내는 어드레스 신호 이후 전위에 대 한 안정화를 획득하기 위한 지속기간은 3.25㎲임을 보여준다.
더 상세하게는, CS = 0.5pF, CC = 10pF를 취함으로써, "aimSPICE" 소프트웨어를 사용하는 시뮬레이션은 16V의 전압 점프를 나타내는 어드레스 신호 이후의 전위 안정화를 획득하기 위한 지속기간은 4.5㎲임을 보여준다.
안정화 시간에 관하여, 이들 2개의 시뮬레이션은 위 수학식과 같이 동일한 10배까지의 범위(the same order of magnitude)일지라도, 더 정확한 결과를 제공한다. 1에 가능한한 근접한 결합 상수(K)를 얻기위해, CC >> CS를 선택하는 것이 바람직하며, 이는 위의 2개 시뮬레이션 예에 의해 예시된다.
도 3이 Vprog - data -2 >> Vprog - data -1을 예시하는 바와 같이, 이는 변조기(T2)가 제 1 프레임에서 보다 제 2 프레임에서 훨씬 더 강하게 편극되며, 이는 이 변조기의 트리거 임계 전압에서 더 큰 변동을 야기하는 것을 의미하며, 결과적으로 또한 더 큰 편극 소거에 의해 제 2 프레임에서 이러한 더 큰 편극을 보상하기 위해 │Vprog -pol-2│ >> │Vprog - pol -1│이 선택된다. 그러므로, 본 발명의 본 실시예는 유리하게는 각 구동기(1)의 변조기에 대한 트리거 임계 전압에서의 드리프트(drift)를 가장 잘 보상하기 위해 선행 디스플레이 기간의 각 디스플레이 어드레스 신호(Vdata -i)의 값에 앞서 편극 소거 기간의 각 편극 소거 어드레스 신호(Vpol -i)의 값을 적응하는 것을 가능하게 만든다.
제 1 실시예의 변형이 도 2에 예시되는데, 즉 디스플레이 패널은, 크램핑 스위치(T3)가 선택 스위치(T4)를 통해 크램핑 단자(R)를 회로(1')의 제어 단자(C)에 연결하기에 적합하다는 사실을 별문제로 하면, 앞선 패널과 동일하다.
이 변형에 따른 패널은 주요 실시예를 위해 이전에 기술된 바와 같이 제어될 수 있다.
위에 기술된 실시예는 능동 매트릭스를 구비하는 유기 발광 다이오드 디스플레이에 대한 것이지만, 본 발명은 더 일반적으로는 모든 종류의 능동 매트릭스 디스플레이 패널, 특히 전류로 제어가능한 이미터 또는 광 밸브에 적용된다.
본 발명은 예를 들면 발광 다이오드와 같은 광 이미터의 어레이, 또는 예를 들면 액정 밸브와 같은 광 밸브의 어레이를 사용하는 디스플레이 이미지에 사용될 수 있는 능동 매트릭 패널에 이용가능하다.
물론, 이들 이미터 또는 이를 밸브는 보통 행과 열로 분할된다.

Claims (6)

  1. - 광 이미터 또는 광 밸브의 어레이와,
    - 전압-모드 신호를 어드레싱하기 위한 전극(XD) 어레이, 선택 전극(YS) 어레이, 크램핑 전극(YC) 어레이, 어드레싱을 위한 적어도 하나의 기준 전극(PR), 상기 이미터 또는 밸브의 각각을 제어하기 위한 제어 회로(1,1')의 어레이를 포함하는 능동 매트릭스를 포함하는 디스플레이 패널을 제어하는 방법으로서,
    제어 회로(1, 1') 각각은 직렬로 탑재된 결합 커패시터(CC) 및 선택 스위치(T4)를 통하여 어드레스 전극(XD)에 결합하기 위한 전압-모드 제어 단자(C)와, 크램핑 스위치(T3)를 통해 상기 제어 단자(C)에 연결하기 위한 전압 모드 크램핑 단자(R)와, 상기 제어 단자(C)와 상기 크램핑 단자(R) 사이에 탑재된 서스테인 커패시터(CS)를 공통적으로 구비하고, 상기 제어 단자(C)는 결합 커패시터(CC)와 선택 스위치(T4) 사이에 결합되고, 어드레스 전극(XD)은 결합 커패시터(CC)를 통해 상기 제어 단자(C)에 연결되고,
    크램핑 단자(R)는 적어도 하나의 기준 전극(PR)에 연결되고, 선택 스위치(T4)의 제어 단자로 선택 전극(YS)에 연결되고, 크램핑 스위치(T3)의 제어 단자는 크램핑 전극(YC)에 연결되며,
    상기 방법은, 상기 패널의 적어도 하나의 제어 회로의 제어 단자(C)에서 제 1 극성을 갖는 사전결정된 방출 전압(Vprog-data)을 인가하고 지속하는 단계를 포함하는, 디스플레이 패널을 제어하는 방법에 있어서,
    상기 패널의 적어도 하나의 제어 회로의 제어 단자(C)에서, 제 1 극성에 반대되는 제 2 극성을 제공하는 사전결정된 편극 소거 전압(Vprog-pol)을 편극 소거 기간에 인가하고 지속하는 단계를 포함하는, 디스플레이 패널을 제어하는 방법.
  2. 제 1 항에 있어서,
    사전결정된 방출 전압(Vprog-data) 또는 편극 소거 전압(Vprog-pol)은,
    - 크램핑 단계로서, 크램핑 단계 동안, 상기 패널의 상기 기준 전극(PR)은 크램핑 전위(Vcal)까지 상승하고, 선택 신호는 선택 스위치(T4)를 제어하는 선택 전극(YS)에 인가되고, 크램핑 신호는 상기 제어 회로의 크램핑 스위치(T3)를 제어하는 크램핑 전극(YC)에 인가되며, 이들 신호는 상기 스위치(T4,T3)를 닫고, 선택 신호 및 크램핑 신호가 동시에 인가되고 있는 동안, 초기 전압 신호(Vini-E, Vini-P)는 상기 제어 단자(C)가 결합되기 위한 어드레스 전극(XD)에 인가되는, 크램핑 단계,
    - 회로 어드레싱 단계로서, 회로 어드레싱 단계 동안, 상기 기준 전극(PR)에 연결된 크램핑 단자(R)의 크램핑 전위(Vcal)에 대한 제어 단자(C)의 전위 크램핑이 획득된 이후, 및 상기 초기 신호의 인가 이후, 크램핑 신호를 종결하지만, 선택 신호를 지속하면서, 최종 전압 신호(Vdata, Vpol)는 상기 어드레스 전극(XD)에 인가되며, 이 최종 신호는 상기 어드레스 전극(XD)에 결합된 상기 제어 단자(C) 상에 전압 점프(△Vdata = Vdata - Vini-E, △Vpol = Vpol - Vini-P)를 차례로 생성하고, 상기 초기 신호(Vini-E, Vini-P) 및 상기 최종 신호(Vdata, Vpol)의 값은, 상기 제어 단자(C) 상의 전압 점프 이후, 사전결정된 전압(Vprog-data, Vprog-pol)를 획득하기 위해 적응되는, 회로 어드레싱 단계
    에 따른 용량성 결합에 의해 적어도 하나의 제어 회로(1, 1')의 제어 단자(C)에 인가되는 것을 특징으로 하는, 디스플레이 패널을 제어하는 방법.
  3. 제 2 항에 있어서,
    방출 기간 또는 편극 소거 기간 중 어느 기간이든, 및 사전결정된 방출 전압(Vprog-data)의 극성 또는 사전결정된 편극 소거 전압(Vprog-pol)의 극성 중 어떤 극성이라도, 상기 초기 전압 신호(Vini-P) 및 상기 최종 전압 신호(Vpol)는 상기 신호 둘 다 모두가 동일한 제 1 극성을 갖도록 선택되는 것을 특징으로 하는, 디스플레이 패널을 제어하는 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 패널은 적어도 하나의 베이스 파워 서플라이 전극(PB)과 적어도 하나의 상단 파워 서플라이 전극(PA) 사이에 전원이 공급되도록 하기 위한 광 이미터 어레이를 포함하며,
    이미터(2)의 상기 제어 회로 각각은 상기 회로의 제어 단자(C)를 형성하는 전압-모드 제어 전극(G) 및 상기 파워 서플라이 전극(PA,PB) 중 하나와 상기 이미터의 파워 서플라이 전극 사이에 연결된 2개의 전류-통과 전극(D,S)을 포함하는 전류 변조기(T2)를 포함하는 것을 특징으로 하는, 디스플레이 패널을 제어하는 방법.
  5. 제 4 항에 있어서,
    전류 변조기(T2)는 비결정성 실리콘의 반도체층을 포함하는 트랜지스터인 것을 특징으로 하는, 디스플레이 패널을 제어하는 방법.
  6. 제 4 항에 있어서,
    상기 이미터는 발광 다이오드인 것을 특징으로 하는, 디스플레이 패널을 제어하는 방법.
KR1020087014843A 2005-12-20 2006-12-19 용량성 결합에 의해 디스플레이 패널을 제어하는 방법 KR101399464B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0553978 2005-12-20
FR0553978A FR2895130A1 (fr) 2005-12-20 2005-12-20 Procede de pilotage d'un panneau d'affichage par couplage capacitif
PCT/EP2006/069924 WO2007071680A1 (fr) 2005-12-20 2006-12-19 Procede de pilotage d'un panneau d'affichage par couplage capacitif

Publications (2)

Publication Number Publication Date
KR20080080559A KR20080080559A (ko) 2008-09-04
KR101399464B1 true KR101399464B1 (ko) 2014-05-26

Family

ID=36123182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087014843A KR101399464B1 (ko) 2005-12-20 2006-12-19 용량성 결합에 의해 디스플레이 패널을 제어하는 방법

Country Status (8)

Country Link
US (1) US8362984B2 (ko)
EP (1) EP1964094B1 (ko)
JP (1) JP5666778B2 (ko)
KR (1) KR101399464B1 (ko)
DE (1) DE602006013704D1 (ko)
FR (1) FR2895130A1 (ko)
TW (1) TWI409742B (ko)
WO (1) WO2007071680A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2895131A1 (fr) * 2005-12-20 2007-06-22 Thomson Licensing Sas Panneau d'affichage et procede de pilotage avec couplage capacitif transitoire
JP5186950B2 (ja) * 2008-02-28 2013-04-24 ソニー株式会社 Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
US20090290773A1 (en) * 2008-05-21 2009-11-26 Varian Medical Systems, Inc. Apparatus and Method to Facilitate User-Modified Rendering of an Object Image
KR101658037B1 (ko) * 2010-11-09 2016-09-21 삼성전자주식회사 능동형 디스플레이 장치의 구동 방법
KR102093664B1 (ko) * 2012-11-20 2020-04-16 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN109509430B (zh) 2017-09-15 2020-07-28 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040075019A (ko) * 2001-12-20 2004-08-26 코닌클리케 필립스 일렉트로닉스 엔.브이. 액티브 매트릭스 전자 발광 디스플레이 디바이스

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1002A (en) * 1838-11-09 Joseph evens
US5005A (en) * 1847-03-06 Iien ry
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP2001117534A (ja) 1999-10-21 2001-04-27 Pioneer Electronic Corp アクティブマトリクス型表示装置及びその駆動方法
US6864863B2 (en) 2000-10-12 2005-03-08 Seiko Epson Corporation Driving circuit including organic electroluminescent element, electronic equipment, and electro-optical device
WO2002075709A1 (fr) 2001-03-21 2002-09-26 Canon Kabushiki Kaisha Circuit permettant d'actionner un element electroluminescent a matrice active
US6985141B2 (en) * 2001-07-10 2006-01-10 Canon Kabushiki Kaisha Display driving method and display apparatus utilizing the same
US6858989B2 (en) 2001-09-20 2005-02-22 Emagin Corporation Method and system for stabilizing thin film transistors in AMOLED displays
JP2003186437A (ja) 2001-12-18 2003-07-04 Sanyo Electric Co Ltd 表示装置
JP4146129B2 (ja) * 2002-01-22 2008-09-03 パイオニア株式会社 プラズマディスプレイパネルの駆動方法及び駆動装置
JP4123084B2 (ja) 2002-07-31 2008-07-23 セイコーエプソン株式会社 電子回路、電気光学装置、及び電子機器
JP3949040B2 (ja) * 2002-09-25 2007-07-25 東北パイオニア株式会社 発光表示パネルの駆動装置
JP2004157467A (ja) * 2002-11-08 2004-06-03 Tohoku Pioneer Corp アクティブ型発光表示パネルの駆動方法および駆動装置
EP1627372A1 (en) * 2003-05-02 2006-02-22 Koninklijke Philips Electronics N.V. Active matrix oled display device with threshold voltage drift compensation
TWI261213B (en) * 2003-08-21 2006-09-01 Seiko Epson Corp Optoelectronic apparatus and electronic machine
JP4608999B2 (ja) 2003-08-29 2011-01-12 セイコーエプソン株式会社 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
JP2005099715A (ja) 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
KR100514183B1 (ko) * 2003-09-08 2005-09-13 삼성에스디아이 주식회사 유기 전계발광 표시장치의 픽셀구동회로 및 그 구동방법
US8325117B2 (en) 2003-12-23 2012-12-04 Thomson Licensing Image display screen
KR100965597B1 (ko) * 2003-12-29 2010-06-23 엘지디스플레이 주식회사 액정표시장치의 구동방법 및 구동장치
CN100456346C (zh) 2003-12-31 2009-01-28 汤姆森许可贸易公司 图像显示屏幕和寻址所述屏幕的方法
FR2895131A1 (fr) * 2005-12-20 2007-06-22 Thomson Licensing Sas Panneau d'affichage et procede de pilotage avec couplage capacitif transitoire
TWI419105B (zh) * 2005-12-20 2013-12-11 Thomson Licensing 顯示面板之驅動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040075019A (ko) * 2001-12-20 2004-08-26 코닌클리케 필립스 일렉트로닉스 엔.브이. 액티브 매트릭스 전자 발광 디스플레이 디바이스

Also Published As

Publication number Publication date
JP5666778B2 (ja) 2015-02-12
TW200735016A (en) 2007-09-16
KR20080080559A (ko) 2008-09-04
JP2009520226A (ja) 2009-05-21
US20090015575A1 (en) 2009-01-15
DE602006013704D1 (de) 2010-05-27
EP1964094A1 (fr) 2008-09-03
US8362984B2 (en) 2013-01-29
WO2007071680A1 (fr) 2007-06-28
TWI409742B (zh) 2013-09-21
FR2895130A1 (fr) 2007-06-22
EP1964094B1 (fr) 2010-04-14

Similar Documents

Publication Publication Date Title
US8018404B2 (en) Image display device and method of controlling the same
US6731276B1 (en) Active matrix light-emitting display apparatus
JP5342111B2 (ja) 有機ｅｌ表示装置
US7609234B2 (en) Pixel circuit and driving method for active matrix organic light-emitting diodes, and display using the same
KR101578761B1 (ko) 픽셀 트랜지스터 이동도에서의 변화를 보상하는 디스플레이 디바이스
KR20110139764A (ko) 커패시터 결합된 발광 컨트롤 트랜지스터를 이용한 디스플레이 디바이스
US8068074B2 (en) Pixel drive circuit for electroluminescent element
CN101458896B (zh) 有机el显示装置
US8830215B2 (en) Display device including plural displays
US8659525B2 (en) Method of driving a display panel with depolarization
KR101399464B1 (ko) 용량성 결합에 의해 디스플레이 패널을 제어하는 방법
JP6721328B2 (ja) 表示装置
KR101365646B1 (ko) 과도 용량성 결합을 이용하는 디스플레이 패널 및 제어방법
CN110875010B (zh) 栅极驱动器、有机发光显示装置及控制栅极驱动器的方法
US8698710B2 (en) Display device and method of driving the same
US20210125556A1 (en) Pixel circuit and display device
JP5196744B2 (ja) アクティブマトリクス型の表示装置
JP2008180836A (ja) パーシャル表示機能を有する表示装置
JP2008134442A (ja) アクティブマトリックス型表示装置及び表示方法
US20220114961A1 (en) Pixel circuit driving method, pixel circuit, and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee