KR101365646B1 - 과도 용량성 결합을 이용하는 디스플레이 패널 및 제어방법 - Google Patents

과도 용량성 결합을 이용하는 디스플레이 패널 및 제어방법 Download PDF

Info

Publication number
KR101365646B1
KR101365646B1 KR1020087014043A KR20087014043A KR101365646B1 KR 101365646 B1 KR101365646 B1 KR 101365646B1 KR 1020087014043 A KR1020087014043 A KR 1020087014043A KR 20087014043 A KR20087014043 A KR 20087014043A KR 101365646 B1 KR101365646 B1 KR 101365646B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
circuit
control terminal
control
Prior art date
Application number
KR1020087014043A
Other languages
English (en)
Other versions
KR20080080532A (ko
Inventor
삘리페 레 로이
아르노 뜨로체
실바인 티에보
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20080080532A publication Critical patent/KR20080080532A/ko
Application granted granted Critical
Publication of KR101365646B1 publication Critical patent/KR101365646B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 디스플레이 제어 회로를 포함하는 패널에 대한 것으로서, 이 회로 각각은 선택 스위치(T4) 및 동일한 선택 전극(YS)에 의해 제어되는 설정 스위치(T3), 그리고 회로(C)의 제어 단자를 어드레스 지정 전극(XD)에 과도적으로 결합하기 위한 결합 커패시터를 포함한다. 제어 방법은 모든 어드레스 지정 신호가 동일한 극성을 갖는 송신 기간 및 탈편광 기간을 포함한다. 본 발명은 특히 통상적인 그리고 경제적인 수단이 어드레스 지정 전극(XD)을 제어하도록 사용되게 한다.

Description

과도 용량성 결합을 이용하는 디스플레이 패널 및 제어 방법{DISPLAY PANEL AND CONTROL METHOD USING TRANSIENT CAPACITIVE COUPLING}
본 발명은 능동 매트릭스 패널에 대한 것으로서, 이 패널은 예컨대, 발광 다이오드의 광 이미터 어레이, 또는 광 밸브 어레이, 예컨대 액정 밸브를 이용해서 이미지를 디스플레이하는데 이용될 수 있다. 이러한 이미터 또는 이러한 밸브는 보통은 행 및 열로 분할된다.
"능동 매트릭스"라는 용어는 기판을 나타내는데 이 기판은 전극 어레이와, 이 기판에 의해 지지되는 이미터 또는 광 밸브에 전력을 공급하고 제어하기에 적합한 회로를 통합한다. 이러한 전극 어레이는 보통은 적어도 하나의 어드레스 전극 어레이, 하나의 선택 전극 어레이, 어드레스지정하기 위한 적어도 하나의 기준 전극, 그리고 이러한 이미터에 전력을 공급하기 위한 적어도 하나의 기본 전극을 포함한다. 때로는, 어드레스지정을 위한 기준 전극과 전력 공급을 위한 기본 전극이 조합된다. 패널은 또한 보통은 모든 밸브에 또는 모든 이미터에 공통인, 적어도 하나의 상위 전력 공급 전극을 포함하나, 이것은 능동 매트릭스에 통합되지 않는다. 각 밸브 또는 이미터는 전력 공급을 위해 기본 전극에 링크된 기본 전력 단자와 보통은 모든 패널을 커버하는 상위 전력 공급 전극 사이에 보통 삽입된다.
각 제어 회로(또는 "구동기")는 선택 스위치를 통해 어드레스 전극에 링크된 또는 결합된 제어 단자, 이 스위치의 제어에 대응하는 그리고 선택 전극에 링크되는 선택 단자, 및 기준 전극에 링크된 또는 결합된 기준 단자를 포함한다. 각 구동기는 따라서 어드레스 전극으로부터 생기는 어드레스 신호를 이 회로에 송신하기에 적합한 선택 스위치를 포함한다. 회로의 선택 스위치의 폐쇄는 해당 회로의 선택에 대응한다. 일반적으로, 각 어드레스 전극은 하나의 열의 모든 밸브의 또는 모든 이미터의 구동기의 제어 단자에 링크되거나 결합된다; 각 선택 전극은 하나의 행의 모든 밸브의 또는 모든 이미터의 구동기의 선택 단자에 링크된다. 능동 매트릭스는 또한 그밖의 행 또는 열 전극을 포함할 수 있다.
어드레스 전극은 전압- 또는 전류- 모드 아날로그, 또는 디지털인 제어 신호를 구동기에 어드레스 지정하기 위해 사용된다; 방출 기간 동안에, 이미터의 또는 밸브의 각 구동기를 위해 의도된 제어 신호는 해당 밸브 또는 해당 이미터와 연결된 서브-픽셀 또는 픽셀의 이미지 데이터를 나타낸다.
광 밸브의 패널의 경우에, 각 구동기 및 전력 공급 회로는 메모리 요소, 보통은 이미지 프레임의 지속기간 동안 해당 밸브의 제어 전압을 유지하기 위해 설계된 커패시터를 포함하며; 이 커패시터는 이 밸브에 직접 병렬로 연결된다. 밸브의 제어 전압은 해당 밸브의 단자에서의 전위차이다. 특별히 간단한 구동기 경우에, 회로의 제어 단자는 밸브의 단자 중 하나에 링크되거나 결합된다.
예컨대 발광 다이오드의, 특히 유기 다이오드의, 전류-제어가능한 이미터의 패널의 경우에, 각 구동기 및 전력 공급 회로는 보통은 전류 변조기, 보통은 두 개 의 전류-통과 단자(하나의 소스 단자와 하나의 드레인 단자)와 전압-모드 제어를 위한 게이트 단자가 제공되는 TFT 트랜지스터를 포함한다; 이 변조기는 이때 제어될 이미터와 직렬로 연결되고, 이 열은 계속해서 (상위) 전력 공급 전극과 전력 공급을 위한 기본 전극 사이에 연결되며; 보통은, 이것은 변조기에 그리고 이미터에 공통인 드레인 단자이며, 전력 공급을 위한 기본 전극에 링크된 소스 단자는 따라서 일정한 전위에 있다; 변조기의 제어 전압은 변족의 게이트와 소스 사이의 전위차이다; 각 구동기는 해당 회로의 제어 단자에 어드레스 지정된 신호에 따라서 변조기의 제어 전압을 생성하기 위한 수단을 포함한다; 각 구동기는 또한 이전과 같이, 각 이미지 또는 이미지 프레임의 지속기간 동안 변조기의 제어 전압을 유지하기 위해 설계된 유지 커패시터를 포함한다. 특별히 간단한 구동기 경우에, 회로의 제어 단자는 변조기의 게이트 단자에 대응한다. 통상적으로, 두 가지 유형의 제어가 존재한다: 전압-모드 제어 또는 전류-모드 제어. 전압-모드 제어의 경우에, 어드레스 신호는 전압 스텝이다; 전류-모드 제어의 경우에, 어드레스 신호는 전류 스텝이다.
이미터 패널의 전류-모드 제어의 경우에, 각 구동기는 그 자체가 "프로그램"으로 알려진 방식으로, 전류 신호인, 이 회로의 변조기의 제어 전압을 기초로 해서 설계되는데, 이 신호는 따라서 게이트 단자에 인가된다.
어드레스 전극 및 선택 전극은 계속해서 패널의 에지에서, 이러한 전극의 종단부에 위치된 제어 수단("전극 구동기")에 의해 제어된다; 이러한 수단은 보통은 제어가능한 스위치를 포함한다. 이미지의 양호한 디스플레이 품질을 보장하기 위해 및/또는 패널의 수명을 개선하기 위해, 구동기의 변조기의 제어 전압을, 및/또는 밸브 또는 이미터의 전력 공급 전압을 규칙적으로 역으로 하는 것이 중요하다:
- 특히 액정의 광 밸브의 패널의 경우에, 전압은 보통은 직접적인 액정 편광 성분을 개시하는 것을 피하기 위해 밸브의 단자에서 교번된다;
- 이미터가 발광 다이오드인 광 이미터의 패널의 경우에, 예컨대, 문서 EP1094438 및 EP1197943에서 설명된 바와 같이, 이미터의 단자에서 전압을 규칙적으로 역으로 하는 것이 유리할 수 있다; 그러나, 이 전력 공급 전압이 역이 되는 기간 동안에, 이러한 이미터는 분명히 어떠한 광도 방출하지 않으며, 이 다이오드는 이때 역 방향으로 편광된다.
- 전류-제어가능한 이미터의 패널의 경우에, 이 패널의 구동기는 전류 변조기를 포함하는데, 이러한 변조기가 무정형 실리콘의 능동층을 포함하는 트랜지스터인 경우에, 특히 이러한 타입의 트랜지스터의 트리거 임계 전압 드리프트를 보상하기 위해, 변조기의 제어 전압을 규칙적으로 역으로 하는 것이 유리할 수 있다: 문서 US2003/052614, WO2005/071648은 이러한 상황을 예시한다. 이미지가 디스플레이되는 경우, 각 구동기에 대해, 이러한 전압의 부호가 변조기가 통과하도록 적응되는 디스플레이 또는 방출 기간과, 이 전압의 부호가 역으로 되어 변조기가 통과하도록 허용하지 않는 소위 탈편광 기간이 구별된다. 패널의 전체 제어 동안, 방출 기간과 탈편광 기간이 중첩할 수 있다: 일정한 행의 이미터 또는 밸브가 광을 방출하는 동안, 다른 행의 회로, 이미터 또는 밸브가 탈편광될 수 있다. 그럼에도 불구하고, 전체적으로, 이러한 기간의 교번은 패널의 최대 휘도에 불리한데, 그 이유는 이미터로부터 방출에 이용가능한 전체 시간이 탈편광 기간의 지속기간만큼 감소되기 때문이다.
또한 전류-제어가능한 이미터의 패널의 경우에, 이러한 휘도 감소를 피하기 위해, 문서 WO2005/073948은 하나의 패널을 제안하는데, 이 패널 내에서 각 이미터가 두 개의 구동기와 함께 제공되고 하나에 의해 그리고 다른 하나에 의해 교번해서 제어되며, 이는 어드레스 전극 어레이를 두 배가 되는 것을 초래한다. 다른 해법은 반대로, 행 전극 어레이를 추가하는 것을 초래한다.
문서 US2003/112205는 특정 해법을 설명한다: 이 문서의 44 단락 및 45 단락에 나타난 바와 같이 도 6에 설명된 구동기를 제어함으로써, 음 전압(Vee)이 소위 "비발광" 기간 동안에, 기준 어드레스 전극(전력 공급을 위한 기본 전극이기도 함)에 인가되는 경우에, 이미터(이 경우에, 발광 다이오드)의 단자에서 역 편광이 획득되고, 이 역 편광 동안에, 이 이미터와 직렬인 전류 변조기(Tr2)의 제어가 취소된다(이 변조기의 소스 및 게이트는 유지 커패시터를 단락시키는 스위치의 폐쇄로 인해 동일한 전위에 있다).
문서 US2003/052614, WO2005/071648에 설명된 해법을 이용함으로써, 어드레스 전극을 제어하는 수단이 반대 부호 또는 극성의 어드레스 신호를 송신하도록 적응될 필요가 있다; 문서 US2003/052614에 설명된 해법은 각 어드레스 전극의 헤드에서 "토글" 요소를 추가하는 것을 초래한다; 이 적응 조건은 열 "구동기" 내의 상당한 비용 부담을 초래한다.
본 발명의 하나의 목적은 이러한 단점을 피하는 것이다.
종래 기술에서, 어드레스 신호는 보통은 선택 스위치를 통해, 회로의 제어 단자와 어드레스 전극 사이에서 직접 전도에 의해 구동기에 송신된다: 이미터 패널의 아날로그 전압-모드 제어의 경우에, 회로의 제어 단자가 변조기의 게이트 단자에 대응하는 경우에, 변조기의 이 게이트 전압은 적어도 이 회로가 선택되는 동안에, 이 회로를 제어하는 어드레스 전극의 전압과 같다.
문서 US6229506는 반대로, 이러한 신호가 용량성 결합에 의해 구동기에 송신되는 경우를 설명한다: 전압-모드 제어의 경우에(이 문서 내의 도 3 및 4), 결합 용량(각각 350 및 450으로 참조됨)은 여기서 회로의 제어 단자와 어드레스 전극 사이에 직접 전도가 없는 링크를 제공한다. 이러한 회로가 선택되는 경우, 이 배열은 어드레스 전극으로부터 생기는 전압 점프 신호를 회로에 이전에 저장된 변조기 트리거 임계 전압에 더하는 것을 가능하게 한다. 이 경우에 회로의 제어 단자와 어드레스 전극 사이의 전도에 의해서가 아니라, 이들간의 용량성 결합에 의한 링크가 스크린의 더 균일한 휘도 및 더 양호한 이미지 디스플레이 품질을 얻기 위해, 이러한 회로의 변조기의 트리거 임계 차이를 보상하는 것을 가능하게 한다. 동일한 목적을 위해, 다른 문서 US6777888, US6618030, US6885029는 이미터의 전류 변조기의 제어와 어드레스 전극 사이의 용량성 결합을 설명한다.
본 발명의 필수적인 측면은 또 다른 목적을 위해, 즉 어드레스 신호를 역으로 할 필요없이, 밸브 단자에서의 또는 이미터 단자에서의 전압을, 또는 이러한 이미터의 구동기의 변조기의 제어 전압을, 역으로 하기 위해 용량성 결합을 이용하는데 존재하며, 이는 비싼 어드레스 전극 제어 수단에 대한 요구를 회피한다.
따라서, 본 발명에 따르면, 용량성 결합에 의해 송신되는 전압 신호가 특히 방출을 위한 어드레스 신호인데, 이 신호는 탈편광을 위한, 특히 이미터의 전류 변조기의 탈편광을 위한, (동일한 부호의) 어드레스 신호 및/또는 이미지 데이터를 나타낸다.
대체로, 용량성 결합은 전압 점프만큼 단자의 전압을 변경하는 것을 가능하게 만든다. 따라서, 이전에 전위(Vcal)로 어드레스 전극에 의해 용량성 결합을 통해 제어 단자로 송신된 대수값( ΔV)의 전압 스텝 신호는, 해당 단자의 전위를 V에서 Vcal+ΔV로 변한다. 이 전압 점프는 어드레스 전극의 초기 전위(점프 이전)의 값(Vini)과 독립적이다.
회로의 제어 단자의 전위가, 용량성 결합을 통해, 초기값(Vcal)으로부터 이 회로에 의해 제어되는 이미터로부터 방출을 획득하기 위해 인가되는 것의 역 부호의 전위(Vcal+ΔV)를 달성하는 지점으로 값(ΔV)(ΔV<0)만큼 감소하는 것이 필요할 때, 본 발명에 따르면, Vini와 동일한 부호를 유지하기 위해, 그리고 이에 따라 |Vini|>|ΔV|을 선택하도록 이 단자에 결합된 어드레스 전극의 전위의 초기값(Vini)(예컨대, Vini>0)이 대수합(Vini+ΔV)(ΔV<0)에 대해 충분히 높은 것으로 충분하다.
아래에서 상세히 설명되는 바와 같은 본 발명에 따른 패널의 제어에 대해, 이미터의 각 구동기의 제어는 각 이미지 프레임을 디스플레이할 때, 두 개의 기간 즉, 이 이미터로부터의 방출 기간과 이 이미터의 구동기의 변조기의 탈편광 기간을 포함한다.
아래에서 상세히 설명되는 바와 같은 본 발명에 따른 패널의 제어에 대해, 방출이 아닌 경우, 적어도 탈편광의 회로의 각 제어 기간에서:
- 1/ 이 회로는 이 회로의 제어 단자를 어드레스 전극에 용량성 결합함으로써 선택되고 이 단자의 전위는 이 회로의 기준 단자의 전위(Vcal)로 "고정되며(clamp)", 이것은 따라서 고정 단자가 된다; 이 선택 그리고 이 "고정" 동안에, 전위(Vini)는 값(Vcal)으로 남아있는 제어 단자의 전위에 대해, 이 고정으로 인해, 과도현상 이외의 다른 영향없이, 어드레스 전극에 인가된다;
-2/ 회로가 여전히 선택되고 제어 단자가 이번에 여전히 고정 단자에 고정된 채, 고정의 유지로 인해 단지 과도적으로 본 발명에 따라, 제어 단자에 용량성 결합에 의해 통과되는 전압 점프 신호(ΔV)가 어드레스 전극에 인가된다; 과도 전압 피크는 이후 피크 순간에, 동시에, 단계 1의 결합 및 고정을 제거함으로써, "로킹된다(lock)"; 회로의 제어 단자는 이에 따라 전위(Vcal)에서 전위(Vprog =Vcal+Δ'V)로 변하고, 로킹 동작을 통해 이 마지막 전위에서 유지된다.
(방출 또는 탈편광의) 전류 기간의 나머지 동안, 제어 단자의 전위는 종래 기술에서와 같이, 유지 커패시터에 의해 이 값에서 유지된다.
따라서 Vini의 값이 제어 단자의 전위에 대해 어떠한 영향도 미치지 않는다는 것을 알 수 있다. 본 발명에 따르면, 전압 역전(reversal) 또는 탈편광 기간에, Vini의 값이 따라서 제1 방법에서와 같이 적응되어, 전위가 어드레스 전극에 인가되어 부호를 바꾸지 않도록 제어 단자 상에서 Vprog를 얻도록 |Vini|≥|ΔV|가 되게 한다. 따라서, 유리하게는, 비싼 어드레스 제어 수단에 대한 요구가 회피된다.
동일한 원리가 전력 공급 전극 사이에서 극성을 역으로 할 필요없이, 밸브 단자에서 또는 이미터 단자에서 전압을 역으로 하기 위해 사용될 수 있다.
본 발명에 따른 패널을 제어하는 방법이 단지 탈편광 기간 동안에만(전도에의한 통상적인 어드레스지정은 이때 방출 기간 동안 이용된다), 또는 방출 기간 및 탈편광 기간 동안 이용될 수 있다.
이러한 제어 방법의 이점은 각 회로에 특정 탈편광 신호를 어드레스 지정하는 것, 및 각 회로의 변조기의 편광 레벨에서 탈편광 동작을 적응시키는 것을 가능하게 한다는 것인데, 레벨은 선행하는 방출 기간에 어드레스 시정된 방출 신호에 특히 따른다.
본 발명의 또 하나의 이점은 선택 및 고정 동작이 언제나 동시적이기 때문에, 동일한 전극이 회로의 선택 스위치 및 고정 스위치를 제어할 수 있다는 것이다; 따라서, 유리하게는, 능동 매트릭스 내의 전극 수가 제1 실시예에 비해 감소된다. 이 제2 방법은 그러나, 전압 점프(ΔV)의 인가에 비해 로킹의 매우 정확한 조정을 필요로 한다.
본 발명의 주제는 따라서 디스플레이 패널로서, 이 디스플레이 패널은
- 광 이미터 또는 광 밸브 어레이,
- 능동 매트릭스로서, 전압-모드 신호를 어드레스 지정하기 위한 전극 어레이와, 제1 선택 전극 어레이와, 어드레스 지정을 위한 적어도 하나의 기준 전극과, 회로 어레이로서, 각 회로가 상기 이미터 또는 밸브 각각을 제어하기에 적합하고, 각 회로에 직렬로 장착되어 있는 결합 커패시터 및 제1 선택 스위치를 통해 어드레스 전극에 결합하기에 적합한 전압-모드 제어 단자, 고정 스위치를 통해 상기 제어 단자에 연결하기에 적합한 전압-모드 고정 단자, 그리고 상기 제어 단자와 상기 고정 단자 사이에 장착된 유지 커패시터가 제공되는, 회로 어레이를 포함하는, 능동 매트릭스를 포함하며,
- 고정 단자는 적어도 하나의 기준 전극(PR)에 링크되고,
- 상기 제1 선택 스위치의 제어 및 상기 고정 스위치의 제어는 상기 제1 어레이의 동일한 선택 전극에 링크된다.
바람직하게는, 고정 스위치는 선택 스위치와 동일한 극성으로 되어, 이러한 두 개의 스위치의 공통 제어부에 보내진 신호가 이러한 스위치의 동일한 폐쇄된 또는 개방된 상태를 야기하게 한다. 바람직하게는, 이러한 공통 제어부는 선택 전극에 직접 연결된다.
이미터 또는 밸브는 적어도 두 개의 전력 공급 전극 즉, 보통은 능동 매트릭스의 일부인 전력 공급을 위한 기본 전극, 그리고 보통은 모든 이미터 또는 밸브를 커버하는 소위 "상위" 전력 공급 전극 사이에서 전력 공급되기에 적합하다.
유지 커패시터는 상기 제1 선택 스위치 및 상기 고정 스위치가 개방될 때 이미지의 지속기간 동안에 상기 제어 단자 상에서 대략적으로 일정한 전압을 유지시키는데 적합하다.
바람직하게는, 패널은 적어도 하나의 기본 전력 공급 전극과 적어도 하나의 상위 전력 공급 전극 사이에서 전력 공급되기에 적합한 광 이미터 어레이를 포함하는데, 이미터의 상기 구동기의 각각은 전류 변조기를 포함하고, 이 변조기는 계속해서 상기 회로의 제어 전극을 형성하는 전압-모드 제어 전극 및 상기 전력 공급 전극 중 하나와 상기 이미터의 전력 공급 전극 사이에 연결되는 두 개의 전류-통과 전극을 포함한다. 보통은, 이러한 변조기는 TFT 트랜지스터이고; 변조기에 의해 전달된 전류는 이후 이 트랜지스터의 게이트 단자와 소스 단자 사이의 전위차에 의존하며; 이러한 전위차는 보통은 같지 않은 경우, 제어 단자와 회로의 제어 전압을 위한 기준 전극 사이의 전위차의 함수이며; 회로의 제어 전압을 위한 기준 전극은 이때 기본 전력 공급 전극에 의해 형성된다. 바람직하게는, 상기 전류 변조기는 비정형 실리콘의 반도체층을 포함하는 트랜지스터이다. 바람직하게는, 상기 이미터는 바람직하게는 유기인 발광 다이오드이다. 바람직하게는, 상기 구동기는 상기 결합 커패시터를 통하지 않고도 상기 제어 단자를 상기 어드레스 전극에 링크하는 제2 선택 스위치를 포함한다.
이때, 유리하게는,
- 제1 선택 스위치가 이용될 때는 용량성 결합에 의해;
- 제2 선택 스위치가 이용될 때는 전도에 의해
회로를 선택하는 두 개의 수단이 존재한다.
바람직하게는, 상기 능동 매트릭스는 이때 상기 제2 선택 스위치의 제어를 위한 제2 선택 전극 어레이를 포함한다.
본 발명의 또 하나의 주제는 본 발명에 따른 패널을 제어하는 방법으로서, 이 방법은 일련의 기간을 포함하는데, 이 기간 동안 미리결정된 전압(Vprog - data, Vprog-pol)이 인가되어 상기 패널의 적어도 하나의 제어 회로의 제어 단자에서 유지되고, 상기 기간 중 적어도 하나에서, 상기 미리결정된 전압(Vprog - data, Vprog - pol)이 다음 단계:
- 고정 단계로서, 이 단계 동안, 패널의 상기 기준 전극이 고정 전위까지 상승되고, 선택 신호가 상기 구동기의 제1 선택 스위치 및 고정 스위치를 제어하는 선택 전극에 인가되며, 이 신호는 상기 스위치를 폐쇄시키기에 적합하고, 상기 선택 신호가 인가되는 동안에, 초기 전압 신호(Vini -E, Vini -P)가 어드레스 전극에 인가되는, 고정단계,
- 회로 프로그래밍 단계로서, 이 단계 동안, 여전히 상기 선택 신호가 인가되는 동안에, 제어 단자의 전위의 상기 기준 전극에 링크된 고정 단자의 고정 전위(Vcal)로의 고정이 얻어진 후에, 그리고 상기 초기 신호의 인가 후에, 최종 전압 신호(Vdata, Vpol)가 상기 어드레스 전극에 인가되고, 이 최종 신호가 이 어드레스 전극 상에서 전압 점프(ΔVdata= Vdata- Vini -E, ΔVpol =Vpol -Vini -P)를 생성하는데, 이는 계속해서 상기 어드레스 전극에 결합되는 제어 단자 상에서 과도 전압 점프를 생성하며, 상기 과도 전압 점프 동안에, 상기 선택 신호가 종료되고, 상기 초기 신호(Vini -E, Vini -P)의 그리고 상기 최종 신호(Vdata, Vpol)의 값은 상기 선택 신호가 종료되는 순간에 얻도록 적응되며, 상기 제어 단자 상의 전압 점프(ΔVprog - data=Vprog - data-Vcal,ΔVprog - pol=Vprog - pol-Vcal )가 상기 미리결정된 전압(Vprog - data, Vprog - pol)을 얻는 것을 가능하게 하는, 회로 프로그래밍 단계
를 따르는 과도 용량성 결합에 의해 각 회로의 제어 단자에 인가된다.
실제로, 방출 또는 탈편광 기간 동안에, 미리결정된 방출 또는 탈편광 전압은 보통은 인가되어 상기 패널의 상기 구동기의 각각의 제어 단자에서 유지된다.
패널은 보통은 일련(또는 시퀀스)의 이미지를 디스플레이하도록 의도된다; 패널의 각 이미터 또는 밸브는 이때 디스플레이될 대응하는 픽셀 또는 서브-픽셀을 갖는다; 얼마간의 소위 방출 기간에, 패널의 각 이미터 또는 밸브는 해당 이미터 또는 밸브를 제어하는 회로의 제어 단자에 인가될 미리결정된 방출 전압과 연관되는데, 이 전압은 이 이미터 또는 밸브에 의해 상기 픽셀 또는 서브-픽셀의 디스플레이를 얻도록 적응된다; 변형예에 따르면, 임의의 두 개의 방출 기간 사이에, 이미터의, 밸브의, 및/또는 구동기의 탈편광 기간이 삽입된다; 각 탈편광 기간에, 패널의 각 이미터 또는 밸브는 미리결정된 탈편광 전압과 연관되는데, 이 전압은 상기 이미터, 상기 밸브 및/또는 상기 회로를 탈편광시키도록 적응된다.
따라서, 인가되어 상기 패널의 구동기의 제어 단자에서 유지될 미리결정된 전압은
- 디스플레이될 이미지의 픽셀 또는 서브-픽셀을 방출하도록 회로에 의해 제어되는 패널의 이미터 또는 밸브를 위해,
- 및/또는 패널의 이미터 또는 밸브를 위해, 또는 구동기를 위해, 또는 적당한 경우, 적어도 부분적으로, 탈편광되도록, 이 회로의 전류 변조기를 위해 의도된다.
선택 신호의 종료는 구동기의 제1 선택 스위치와 고정 스위치를 동시에 개방한다. 이 순간에, 제어 단자의 전압은 따라서 상기 미리결정된 전압과 같으며, 이 단자가 연결되는 유지 커패시터 덕분에 기간의 지속기간의 나머지에 걸쳐 이 값에서 대략적으로 유지된다. 제어 단자에서 얻어진 과도 전압 점프는 과도적인데, 이는 선택 신호의 종료에 의한 중단 부재시에, 제어 단자에서의 전압이 고정 전위로 복귀한다는 의미에서 과도적이다. 제어 단자에서 적당히 얻어진 상기 미리결정된 전압은, 그 자체가 전압 점프를 겪는 어드레스 전극으로의 과도 용량성 결합에 의해 이 단자에서 야기된 전압 점프로부터 기인한다; 이러한 미리결정된 전압으로부터, 이 단자가 이전에 고정된 기준 전극의 전위차만큼 제어 단자에서 획득되도록 전압 점프를 야기하는 것이 가능하다; 제어 단자에서 얻어질 이러한 전압 점프로부터, 특히 제어 단자와의 결합 레벨에 따라 그리고 이러한 전압 점프와 선택 신호의 종료 사이의 시간 간격(T)에 따라, 어드레스 전극에서 생성될 전압 점프를 추론하는 것이 가능하다.
바람직하게는, 어드레스 전극에서의 상기 전압 점프와 상기 선택 신호의 종료 사이의 시간 간격(T)은 제어 단자에서 얻어진 전압 점프가 대략적으로 최대가 되도록 적응된다. 따라서, 이러한 제어단자와 어드레스 전극 사이의 결합이 최적화된다. 바람직하게는, CC 및 CS가 결합 커패시터의 그리고 유지 커패시터의 용량값을 각각 나타내는 경우, R4가 선택 스위치가 폐쇄될 때의 이 스위치의 전기 저항값을 나타내는 경우, R3가 고정 스위치가 폐쇄될 때의 이 스위치의 전기 저항값을 나타내는 경우, T0가 수학식
Figure 112008041714896-pct00001
으로 나타나는 경우, 어드레스 전극에서의 상기 전압 점프와 상기 선택 신호의 종료 사이의 시간 간격(T)은 T0≤T≤1.1T0이 되도록 선택된다.
바람직하게는, 상기 기간은 방출 기간 및 탈편광 기간을 포함하고; 나아가, 탈편광 기간 동안 인가되어 구동기의 제어 단자에서 유지될 미리결정된 소위 탈편광 전압(Vprog - pol)은 방출 기간 동안 인가되어 동일한 회로의 제어 단자에서 유지될 미리결정된 소위 방출 전압(Vprog - data)과 반대 극성이고, 이 방출 전압은 소위 방출 신호의 상기 제어 단자가 결합하기에 적합한 어드레스 전극(XD)으로의 인가에 의해 얻어지며; 나아가, 과도 용량성 결합에 의한 전압의 인가의 적어도 하나의 기간이 상기 탈편광 기간을 포함하고, 상기 탈편광 기간 각각에 대해 그리고 미리결정된 탈편광 전압(Vprog - pol)의 상기 패널의 각 구동기의 제어 단자로의 과도 용량성 결합에 의한 인가에 대해, 상기 초기 전압 신호(Vini -P) 및 상기 최종 전압 신호(Vpol)는 상기 방출 신호와 동일한 극성을 나타내도록 선택된다.
실제로, 차이(ΔVpol =Vpol-Vini -P)가 우선 선택되어, 편광, 예컨대 선행하는 방출 기간 동안 발생한 전류 변조기의 트리거 임계 전압의 드리프트를 보상하기 위해, 그 자체로 알려진 방식으로, 미리결정된 탈편광 전압(Vprog - pol)을 얻는다; 이후 Vini -P의 충분히 큰 값이 방출 신호의 것과 동일한 극성으로 선택되어, 상기 차이(ΔVpol)에 의존하는 Vpol -1의 값이 Vini -P 및 방출 신호와 동일한 극성이 된다. 바람직하게는, ΔVpol의 값이 이것을 허용할 때, Vini -P =0이 선택된다. 신호의 극성이 회로의 제어 전압을 위한 기준 전극에 대해 구해진다; 이것은 특히, 이미터 또는 밸브로의 전력 공급을 위한 기본 전극일 수 있다.
따라서, 어드레스 전극의 전압은 결코 부호를 바꾸지 않으며 유리하게는 통상적인 그리고 값싼 수단이 어드레스 전극을 제어하기 위해 사용될 수 있다.
본 발명은 비제한적인 예를 통해 그리고 첨부 도면을 참조해서 제공되는, 후술하는 설명을 읽는 것으로부터 더 잘 이해될 것이다.
도 1 및 도 2는 본 발명에 따른 패널 구동기의 두 개의 실시예를 설명하는 도면.
도 3은 도 2의 패널을 제어할 때 도 2의 회로의 제어를 위한 일련의 기간 및 프레임 동안 인가된 신호의 타이밍도로서(논리 신호(VYA, VYB), 어드레스 신호(VXD));이 회로의 변조기의 제어 전위(VG)의 그리고 이 회로에 의해 제어되는 다이오드 내에서 순환하는 전류의 세기(Idd)의 추세를 예시하는 타이밍도.
타이밍도를 나타내는 도면은 비율이 참작되는 경우 명료해 지지 않는 일정한 세부사항을 더 잘 도시하기 위해, 값의 축척을 고려하지 않는다.
설명을 단순화시키기 위해, 동일한 참조부호는 동일한 기능을 취급하는 그러한 요소들에 대해 사용된다.
아래에서 설명되는 실시예는 이미지 디스플레이 패널에 대한 것으로서, 이 패널 내에서 이미터는 능동 매트릭스 상에 증착된 유기 발광 다이오드이며, 이 능동 매트릭스는 이러한 다이오드를 위한 구동기 및 전력 공급 회로를 통합한다. 이러한 이미터는 행 및 열로 배열된다.
이제 본 발명의 제1 실시예의 설명이 뒤따른다. 다이오드의 구동기 및 전력 공급 회로(1")와 이것의 패널의 전극과의 연결을 설명하는 도 1을 참조하면, 제1 실시예에 따른 패널의 능동 매트릭스가:
- 열로 배열된 어드레스 전극 어레이로서, 동일한 열의 다이오드를 제어하는 모든 회로가 동일한 어드레스 전극(XD)에 의해 제공되도록 하는, 어드레스 전극 어레이;
- 행으로 배열된 선택 전극 어레이로서, 동일한 행의 다이오드를 제어하는 모든 회로가 동일한 전극에 의해 제공되도록 하는, 선택 전극 어레이;
- 모든 회로에 공통인 기준 전극(PR);
- 모든 회로에 공통인 기본 전력 공급 전극(PB);
을 포함한다.
능동 매트릭스는 또한 각 다이오드(2)를 위한 구동기 및 전력 공급 회로(1")를 포함한다.
패널은 또한 모든 다이오드에 공통인 상위 전력 공급 전극(PA)을 포함한다.
각 다이오드(2)의 구동기 및 전력 공급 회로(1)는:
- 두 개의 전류 단자 즉, 드레인 단자(D) 및 소스 단자(S)와, 이 경우에 회로의 제어 단자(C)에 대응하는, 게이트 단자(G)를 포함하는 전류 변조기(T2);
- 회로의 상기 게이트(G)와 고정 단자(R) 사이에 연결된 유지 커패시터(CS)
를 포함한다.
회로의 제어 단자(C)는 직렬로 연결되는, 선택 스위치(T4)와 결합 커패시터(CC)를 통해 어드레스 전극(XD)에 결합된다; 여기서, 이러한 제어 단자(C)와 이러한 어드레스 전극(XD) 사이에 전기 전도에 의한 어떠한 연결도 존재하지 않는다. 바람직하게는, 이러한 결합 커패시터(CC)는 이러한 어드레스 전극에 의해 제공되는 모든 구동기에 공통이다. 선택 스위치(T4)는 선택 전극(YS)에 의해 제어된다.
회로(1")는 또한 이 경우에 스위치(T4)를 통해, 또는 선택적으로는, 직접, 제어 단자(C)를 회로의 고정 단자(R)에 링크하도록 설계된 고정 스위치(T3)를 포함한다; 이 고정 스위치(T3)는 선택 스위치(T4)와 동일한 선택 전극(YS)에 의해 제어된다. 고정 단자(R)는 기준 전극(PR)에 링크된다.
전류 변조기(T2)는 다이오드(2)와 직렬로 링크된다: 드레인 단자(D)는 이에따라 다이오드(2)의 캐소드에 연결된다. 이 열은 두 개의 전력 공급 전극 사이에 연결된다: 소스 단자(S)는 기본 전력 공급 전극(PB)에 연결되고 다이오드(2)의 애노드는 상위 전력 공급 전극(PA)에 연결된다.
이제 이러한 제1 실시예에 따른 패널의 동작 설명이 뒤따른다.
전위(Vcal, Vdd 및 Vss)가 각각 기준 전극(PR) 및 전력 공급 전극(PA 및 PB)에 인가된다. 여기서, 기본 전력 공급 전극(PB)의 전위(Vss)는 0이고 회로(1")의 제어 전압을 위한 기준으로서 이용되는데, 이는 여기서 차이(VG-VS=VG-Vss=VG)에 대응한다. 회로의 제어 전압을 위한 다른 기준이 본 발명의 사상을 벗어나지 않고 고려될 수 있다.
다이오드(2)의 각 구동기(1")의 제어를 위해, 각 이미지 프레임의 지속기간이 이때 6개의 단계로 분류된다.
방출 기간 동안 회로를 고정시키기 위한 단계 1: 이 단계는 이 이미지 또는 이미지 프레임 내에서 다이오드의 방출 기간의 시작을 표시한다. 선택 스위치(T4) 및 고정 스위치(T3)가 적당한 논리 신호를 선택 전극(YS)에 인가함으로써 동시에 폐 쇄된다; T4의 폐쇄는 다이오드(2)의 구동기(1")가 커패시터(CC)를 통해 제어 단자(C)를 어드레스 전극(XD)에 결합함으로써 선택되게 한다; 스위치(T3 및 T4)의 동시적인 폐쇄는 결합에도 불구하고, 제어 단자(C)의 전위가 고정 전극(PR)에 인가된 고정 전위(Vcal)로 고정되게 한다; 이 고정 단계 동안에, 어드레스 전극의 전위는 값(Vini -E=0)으로 상승된다. 이 단계의 지속기간은 전위의 안정을 얻기에, 그리고 특히 게이트(G)의 전위가 값(Vcal)에 남아 있기에 충분히 길다.
방출 기간 동안 회로를 프로그래밍하기 위한 단계 2:
이 단계의 지속기간은 특히 아래에서 설명되는 바와 같이 패널의 어드레스 지정을 얻는데 중요하다.
선택 전극(YS)에서 동일한 논리 신호를 이 단계의 시작시에 유지하는 동안-이것의 효과는 고정 스위치(T3) 및 선택 스위치(T4)를 폐쇄되게 유지하는 것이다- 어드레스 전극의 전위는 값(Vdata -1)으로 상승되는데, 이 값은 따라서 전위 점프(ΔVdata-1=Vdata-1-Vini-E=Vdata-1)를 겪는다. 결합 커패시터(CC)를 통해 과도 용량성 결합에 의해, 제어 단자(C)의 전위는 이때 고정 전위의 값(Vcal)을 기초로 해서 (양의) 과도 피크를 겪는다.
전위 점프(ΔVdata -1)의 어드레스 전극(XD)으로의 인가 순간에 대해 구해진 순 간(T)에, 선택 스위치(T4) 및 고정 스위치(T3)는 적당한 논리 신호를 선택 전극(YS)에 인가함으로써 동시에 개방된다; 순간(T)은 아래에서 더 상세히 설명되는 바와 같이, 과도 피크의 최상부의 순간과 가능한한 가깝게 선택된다.
제어 단자(C)의 전위(VG)는 따라서 값(Vprog - data -1)으로 "로킹된다"; 전압 점프(ΔVprog-data-1=Vprog-data-1-Vcal)는 ΔVdata -1에 비례한다; Vdata -1의 값은 변조기의 제어 전압(VG-VS=Vprog - data -1-Vss=Vprog - data -1)이 이 이미지 프레임 동안에 다이오드(2)에 의해 디스플레이될 이미지에 비례하도록 설정된다.
이 단계에서, 다이오드(2)는 이후 상기 정정과는 별개로, 이 이미지 프레임 내에서 연관되는 픽셀 또는 서브-픽셀의 이미지 데이터에 비례하는 휘도를 방출하기 시작한다.
T가 너무 길게 선택된 경우 제어 단자(C)의 전압이 값(Vcal)으로 복귀한다는 것이 주목되어야 한다.
방출 기간 동안 회로를 유지하기 위한 단계 3:
이 이미지 프레임 내에서 이 다이오드(2)의 방출 기간의 나머지 동안에, 선택 스위치(T4) 및 고정 스위치(T3)는 개방된 채로 남아 있다; 구동기(1")는 따라서 더 이상 선택되지 않는다. 이 단계 동안에, 커패시터(CS)는 제어 단자(C)의 전압을 일정한 값에서 유지하며, 다이오드(2)는 따라서 연관된 픽셀 또는 서브-픽셀의 이미지 데이터에 비례하는 휘도를 계속해서 방출한다.
이 단계 3 동안에, 위 단계 1 및 2가 이미지 모두를 디스플레이하도록 그밖의 행의 다이오드의 구동기에 인가된다.
탈편광 기간 동안에 변조기의 제어를 고정시키기 위한 단계 4:
이러한 단계의 시작은 다이오드의 방출 기간의 종료 및 변조기(T2)의 탈편광 기간의 시작을 표시한다.
선택 스위치(T4) 및 고정 스위치(T3)가 적당한 논리 신호를 선택 전극(YS)에 인가함으로써 동시에 폐쇄된다; T4의 폐쇄는 다이오드(2)의 구동기(1)가 커패시터(CC)를 통해 변조기(T2)의 제어 단자(C)를 어드레스 전극(XD)에 결합함으로써 선택되게 한다; 스위치(T3 및 T4)의 동시적인 폐쇄는 결합에도 불구하고, 제어 단자(C)의 전위(VG)가 기준 전극(PR)에 인가된 고정 전위(Vcal)로 고정되게 한다; 이러한 스위치가 동시에 폐쇄되는 동안에, 어드레스 전극의 전위는 값(Vini -P-1)으로 상승되는데, 이것의 값은 나중에 설정될 것이다. 이 단계의 지속기간은 전위의 안정을 얻기에, 특히 제어 단자(C)의 전위가 값(Vcal)으로 남아 있기에 충분히 길다.
탈편광 기간 동안 회로를 프로그래밍하기 위한 단계 5:
이 단계의 지속기간 또한 아래에서 설명되는 바와 같이 패널의 어드레스 지정을 얻는데 특히 중요하다.
선택 전극(YS)에서 동일한 논리 신호를 이 단계의 시작시에 유지하는 동안-이것의 효과는 고정 스위치(T3) 및 선택 스위치(T4)를 폐쇄되게 유지하는 것이다- 어드레스 전극의 전위는 값(Vpol -1)으로 상승되는데, 이 값은 따라서 전위 점프(ΔVpol-1=Vpol-1-Vini-P)를 겪는다. 결합 커패시터(CC)를 통해 과도 용량성 결합에 의해, 제어 단자(C)의 전위는 이때 고정 전위의 값(Vcal)을 기초로 해서 (양의) 과도 전위피크를 겪는다.
전위 점프(ΔVpol -1)의 어드레스 전극(XD)으로의 인가 순간에 대해 구해진 순간(T)에, 선택 스위치(T4) 및 고정 스위치(T3)는 적당한 논리 신호를 선택 전극(YS)에 인가함으로써 동시에 개방된다; 순간(T)은 아래에서 더 상세히 설명되는 바와 같이, 전위 피크의 최상부의 순간과 가능한한 가깝게 선택된다.
따라서, 제어 단자(C)의 전위(VG)는 값(Vprog - pol -1)으로 로킹된다; 전위 점프(ΔVprog - pol -1=Vprog - pol -1-Vcal)는 ΔVpol -1=Vpol -1-Vini -P-1에 비례한다; 본 발명에 따르면, Vini-P-1 및 Vpol -1의 값은 두 개의 기준에 따라 선택된다:
- 기준1: 차이(ΔVpol -1)는 그 자체로 알려진 방식으로, 적당한 값의 변조기의 (음의) 탈편광 제어 전압(VG-VS=Vprog - pol -1-Vss=Vprog - pol -1)을 얻어서 선행하는 방출 기간 동안에 발생한 변조기의 트리거 임계 전압의 이동을 보상도록 적응된다.
- 기준2: Vini -P- 1는 기준1에 따라 정의된, Vpol -1가 양 또는 0이 되기에 충분히 높다. 바람직하게는, ΔVpol -1의 값이 그것을 허용할 때, Vini -P-1=0이 선택된다.
따라서, 어드레스 전극의 전압은 결코 부호를 바꾸지 않으며 유리하게는 통상적인 그리고 값싼 수단이 어드레스 전극을 제어하기 위해 이용될 수 있다.
이 단계에서, 변조기(T2)는 Vprog - pol -1의 값에 비례해서 탈편광되기 시작한다.
탈편광 기간 동안에 회로를 유지하기 위한 단계 6:
이 이미지 프레임 내에서 이 다이오드(2)의 탈편광 기간의 나머지 동안에, 선택 스위치(T4) 및 고정 스위치(T3)는 개방된 채로 유지된다; 구동기(1")는 따라서 더 이상 선택되지 않는다. 이 단계 동안에, 커패시터(CS)는 제어 단자(C)의 전압을 일정한 갓에서 유지하며, 변조기(T2)는 따라서 Vprog - pol -1의 값에 비례해서 계속해서 탈편광된다. 이 단계 6 동안에, 위 단계 4 및 5는 패널의 모든 구동기의 변조기를 탈편광시키도록 다이오드의 다른 행의 구동기에 적용된다.
이 단계의 종료는 변조기(T2)의 탈편광 기간의 종료를 그리고 새로운 이미지 프레임 내에서 다이오드(2)의 새로운 방출 기간의 시작을 표시한다. 변조기(T2)의 게이트(G) 상에서 필요한 전위 점프(ΔVprog - data -1 및 Vprog - pol -1)를 얻기 위해, 프로그래밍 단계 2 및 4의 지속기간(T)은 따라서 특히 중요하다.
CC 및 CS가 이전과 같이, 결합 커패시터의 그리고 유지 커패시터의 용량값을 각각 나타내는 경우, R4가 선택 스위치(T4)가 폐쇄될 때의 이 스위치의 전기 고유저항을 나타내는 경우, R3가 고정 스위치(T3)가 폐쇄될 때의 이 스위치의 전기 고유저항을 나타내는 경우, 전압 점프(ΔVdata -1 및 ΔVpol -1)가 어드레스 전극에 인가되 는 순간(t=0)으로부터 오프셋된 순간(t=T0)에 게이트(G) 상의 전위 피크가 얻어진다는 것이 드러나는데,
여기서,
Figure 112008041714896-pct00002
이다.
구동기의 트랜지스터가 무정형 실리콘으로 만들어지기 때문에, R4 및 R3의 값은 보통은 약 백 또는 킬로옴으로, 높은데, 이는 비교적 높은 시상수(R3×CC및 R4×CS)를 야기한다. R3 = R4 = 1MΩ, CS = 0.5pF, CC = 3pF를 취함으로써, T0 = 1 ㎲이다.
바람직하게는, T0≤T≤1.1T0이 되도록 T의 값을 선택하는 것이 최적이다.
단계 2에서, 전위 점프(ΔVprog - data -1=Vprog - data -1-Vcal)가 ΔVdata -1=Vdata -1-Vini -E-1에 비례하고, 단계 5에서, 전위 점프(ΔVprog - pol -1=Vprog - pol -1-Vcal)가 ΔVpol -1=Vpol -1-Vini -P-1에 비례한다는 것이 위에서 나타났다; 이러한 비례는 프로그래밍 단계 2 및 5의 지속기간(T) 뿐만 아니라 어드레스 전극(XD)과 제어 단자(C) 사이의 "결합 인자"에도 의존한다. 제어 단자 상의 전위 점프(ΔVprog - data -1, ΔVprog - pol -1, ΔVprog - data -2 및 ΔVprog-pol-2)와 어드레스 전극 상의 대응하는 전위 점프(ΔVdata -1, ΔVpol -1, ΔVdata -2 및 ΔVp ol-2) 사이의 결합 상수로서, 상기 전위 점프가 어드레스 전극 상에서 인가되는 순 간(t=0)으로부터 시간에 걸쳐 변하는, 비례 상수(K(t))가
Figure 112008041714896-pct00003
로 표현된다는 것이 드러날 수 있는데,
- K = CC / (CC + CS)이고, CC 및 CS는 여기서 결합 커패시터의 그리고 유지 커패시터의 용량값을 각각 나타내며,
- τ= R4 ×CS ×CC / (CC + CS)이고, R4는 선택 스위치가 폐쇄될 때의 이 스위치의 전기 고유저항을 나타낸다.
전위의 안정을 얻기 위해 그리고 어드레스 지정 단계(위 단계 2 또는 5)에서 유지 커패시터(CS)를 충전하기 위해, 이 단계의 지속기간이 적어도 5×τ와 같은 것이 바람직하다.
변조기(T2)의 제어 전압이 용량성 결합의 제거로 인해, 단계 2와 단계 3 사이에서 약간의 강하 - ΔVprog - data - cor를 그리고 단계 5와 단계 6 사이에서 - ΔVprog - pol -cor를 겪는 것이 있을 수 있다; 변조기의 탈편광이 목적을 따르도록, 이때 목표값(Vprog - data -1, Vprog - pol -1)에 정정치(+ΔVprog - data - cor, +ΔVprog - pol - cor)를 더하는 것이 바람직하다.
이제 본 발명의 제2 실시예의 설명이 뒤따르는데, 이 실시예는 방출 기간에, 회로의 어드레스 지정이 회로의 어드레스 전극과 제어 단자 사이의 전도에 의해 통상적인 방식으로 수행된다는 점에서 주로 제1 실시예와 구별된다; 도 2를 참조하 면, 패널은 이때 두 어레이의 선택 전극(YSE 및 YSP)을 포함하는데, 제1 어레이는 방출 기간에 사용되고, 제2 어레이는 탈편광 기간에 사용된다; 각 구동기(1"')는 방금 설명된 제1 실시예의 구동기(1")와 구별되는데, 어드레스 전극(XD)에 전도에 의해 제어 단자(C)를 링크하도록 결합 커패시터(CC)를 단락시키기에 적합한 방출(T1)용 선택 스위치를 또한 포함한다는 점에서 구별된다; 이 스위치(T1)는 방출(YSE)을 위해 선택 전극에 의해 제어된다; 선택 스위치(T4)는 단지 탈편광만을 위해 이용된다; 따라서 이미터의 구동기 각각은 4개의 TFT 트랜지스터를 포함한다.
이제 도 3을 참조해서, 이 제2 실시예에 따른 패널의 동작의 설명이 뒤따른다.
다이오드(2)의 각 구동기(1"')의 제어를 위해, 각 이미지 프레임의지속기간은 이때 5 단계로 분리된다. 동작은 이전 설명에서와 구별되는데:
- 방출 기간의 단계 1 및 2가 변경되어 아래의 단계 1로 대체되고;
- 방출 기간의 단계 3과 탈편광 기간의 단계 4, 5 및 6이 변하지 않고 각각 2, 3, 4 및 5로 번호가 다시 매겨진다는 점에서 구별된다.
전위(Vcal, Vdd, Vss)가 기준 전극(PR) 및 전력 공급 전극(PA 및 PB)에 각각 인가된다.
방출 기간 동안 회로를 어드레스 지정하기 위한 단계 1: 이 단계는 이 이미지 프레임 내에서 다이오드의 방출 기간의 시작을 표시한다; 이 기간 동안에, 탈편 광을 위한 선택 스위치(T4) 및 고정 스위치(T3)가 개방된 채로 남아 있는다.
선택 스위치가 적당한 논리 신호를 선택 전극(YS)에 인가함으로써 방출(T1)을 위해 폐쇄된다; T1의 폐쇄는 회로가 변조기(T2)의 게이트(G)를 어드레스 전극(XD)에 링크함으로써 방출을 위해 선택되게 한다; 이 단계 동안, 어드레스 전극의 전위는 변조기(T2)의 제어 게이트(G) 상에서 통과되는 값(Vdata -1)으로 상승된다. 이 단계의 지속기간은 유지 커패시터(CS)를 충전하기에 충분히 길다; 다이오드(2)는 따라서 이 이미지 프레임 내에서 연관되는 픽셀 또는 서브-픽셀의 이미지 데이터에 비례하는 휘도를 방출하기 시작한다.
방출 기간 동안 회로를 유지하기 위한 단계 2: 선행하는 단계 3 참조.
이 이미지 프레임 내에서 이 다이오드(2)의 방출 기간의 나머지 동안에, 선택 스위치(T1 및 T4), 및 고정 스위치(T3)가 개방된 채로 남아 있는다; 구동기(1"')는 따라서 방출을 위해 또는 탈편광을 위해 더 이상 선택되지 않는다. 이 단계 동안에, 커패시터(CS)는 변조기(T2)의 제어 전압을 일정한 값에서 유지하고, 다이오드(2)는 따라서 연관되는 픽셀 또는 서브-픽셀의 이미지 데이터에 비례하는 휘도를 계속해서 방출한다.
이 단계 3 동안에, 위 단계 1은 모든 이미지를 디스플레이하도록 다른 행의 다이오드의 구동기에 적용된다.
탈편광 기간 동안에 변조기의 제어를 고정하기 위한 단계 3: 선행하는 단계 4 참조.
이 단계의 시작은 다이오드의 방출 기간의 종료 및 변조기(T2)의 탈편광 기간의 시작을 표시한다. 탈편광 기간 동안에, 방출을 위한 선택 스위치는 따라서 개방된 채로 남아 있는다.
탈편광 기간 동안에 회로를 프로그래밍하기 위한 단계 4: 선행하는 단계 5 참조.
탈편광 기간 동안에 회로를 유지하기 위한 단계 5: 선행하는 단계 6 참조.
이 단계의 종료는 변조기(T2)의 탈편광 기간의 종료 및 새로운 이미지 내에서, 다이오드(2)의 새로운 방출 기간의 시작을 표시한다. 위에서 설명된 실시예는 능동 매트릭스를 구비하는 유기 발광 다이오드 디스플레이 패널에 대한 것이다; 본 발명은 더 일반적으로는 모든 종류의 능동 매트릭스 디스플레이 패널에 적용되며, 특히 전류-제어가능한 이미터 또는 광 밸브에 적용된다.
본 발명은 능동 매트릭스 패널에 이용가능하며, 이 패널은 예컨대, 발광 다이오드의 광 이미터 어레이, 또는 광 밸브 어레이, 예컨대 액정 밸브를 이용해서 이미지를 디스플레이하는데 이용될 수 있다.

Claims (9)

  1. 디스플레이 패널로서,
    - 광 이미터 또는 광 밸브 어레이,
    - 능동 매트릭스로서, 전압-모드 신호를 어드레스 지정하기 위한 전극 어레이(XD)와, 제1 선택 전극 어레이(YS, YSP)와, 어드레스 지정을 위한 적어도 하나의 기준 전극(PR)과, 회로 어레이로서, 각 회로가 상기 이미터 또는 밸브 각각을 제어하고, 각 회로(1", 1"')에 직렬로 장착되어 있는 결합 커패시터(CC)를 통해 그리고 제1 선택 스위치(T4)를 통해 어드레스 전극(XD)에 결합하기 위한 전압-모드 제어 단자(C), 선택 스위치(T4)와 동일한 극성의 고정 스위치(T3)를 통해 상기 제어 단자(C)에 연결하기 위한 전압-모드 고정 단자(R), 그리고 상기 제어 단자(C)와 상기 고정 단자(R) 사이에 장착된 유지 커패시터(CS)가 제공되는, 회로 어레이를 포함하는, 능동 매트릭스
    를 포함하는, 디스플레이 패널에 있어서,
    - 고정 단자(R)는 적어도 하나의 기준 전극(PR)에 링크되고,
    - 상기 제1 선택 스위치(T4)의 제어 단자 및 상기 고정 스위치(T3)의 제어 단자는 상기 제1 어레이의 동일한 선택 전극(YS)에 직접 연결되는 것을 특징으로 하는, 디스플레이 패널.
  2. 제1 항에 있어서,
    적어도 하나의 기본 전력 공급 전극(PB)과 적어도 하나의 상위 전력 공급 전극(PA) 사이에서 전력 공급되는 광 이미터 어레이를 포함하고, 이미터(2)의 상기 제어 회로 각각이 전류 변조기(T2)를 포함하는데, 이 변조기는 상기 제어 회로의 제어 전극(C)을 형성하는 전압-모드 제어 전극(G) 및 상기 전력 공급 전극(PA, PB) 중 하나와 상기 이미터의 전력 공급 전극 사이에 연결되는 두 개의 전류-통과 전극(D, S)을 포함하는 것을 특징으로 하는, 디스플레이 패널.
  3. 제2 항에 있어서,
    상기 전류 변조기는 무정형 실리콘의 반도체층을 포함하는 트랜지스터인 것을 특징으로 하는, 디스플레이 패널.
  4. 제2 항 또는 제3 항에 있어서,
    상기 이미터는 발광 다이오드인 것을 특징으로 하는, 디스플레이 패널.
  5. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 제어 회로(1"')는 상기 결합 커패시터(CC)를 통과하지 않고도 상기 제어 단자(C)를 상기 어드레스 전극(XD)에 링크시키기 위한 제2 선택 스위치(T1)을 포함하는 것을 특징으로 하는, 디스플레이 패널.
  6. 제1 항 내지 제3 항 중 어느 한 항에 따른 패널을 제어하는 방법으로서,
    이 방법은 일련의 기간을 포함하는데, 이 기간 동안 미리결정된 전압(Vprog-data, Vprog-pol)이 인가되어 상기 패널의 적어도 하나의 제어 회로의 제어 단자에서 유지되고, 상기 기간 중 적어도 하나에서, 상기 미리결정된 전압(Vprog-data, Vprog-pol)이 다음 단계:
    - 고정 단계로서, 이 단계 동안, 패널(PR)의 상기 기준 전극이 고정 전위(Vcal)까지 상승되고, 선택 신호가 상기 제어 회로의 제1 선택 스위치(T4) 및 고정 스위치(T3)를 제어하는 선택 전극(YS)에 인가되며, 이 신호는 상기 스위치(T4, T3)를 폐쇄시키고, 상기 선택 신호가 인가되는 동안에, 초기 전압 신호(Vini-E, Vini-P)가 어드레스 전극(XD)에 인가되는, 고정단계,
    - 회로 프로그래밍 단계로서, 이 단계 동안, 여전히 상기 선택 신호가 인가되는 동안에, 제어 단자(C)의 전위의 상기 기준 전극(PR)에 링크된 고정 단자(R)의 고정 전위(Vcal)로의 고정이 얻어진 후에, 그리고 상기 초기 신호의 인가 후에, 최종 전압 신호(Vdata, Vpol)가 상기 어드레스 전극(XD)에 인가되고, 이 최종 신호가 이 어드레스 전극(XD) 상에서 전압 점프(ΔVdata= Vdata- Vini-E, ΔVpol =Vpol -Vini-P)를 생성하는데, 이는 계속해서 상기 어드레스 전극(XD)에 결합되는 제어 단자(C) 상에서 과도 전압 점프를 생성하며, 상기 과도 전압 점프 동안에, 상기 선택 신호가 인에이블되고, 상기 초기 신호(Vini-E, Vini-P)의 그리고 상기 최종 신호(Vdata, Vpol)의 값은 상기 선택 신호가 인에이블되는 순간에 얻도록 적응되며, 상기 제어 단자(C) 상의 전압 점프(ΔVprog-data=Vprog-data-Vcal,ΔVprog-pol=Vprog-pol-Vcal )가 상기 미리결정된 전압(Vprog-data, Vprog-pol)을 얻는 것을 가능하게 하는, 회로 프로그래밍 단계
    를 따르는 과도 용량성 결합에 의해 각 회로의 제어 단자(C)에 인가되는, 패널 제어 방법.
  7. 제6 항에 있어서,
    상기 어드레스 전극(XD)에서의 상기 전압 점프와 상기 선택 신호의 종료 사이의 시간 간격(T)이 제어 단자에서 얻어진 전압 점프가 최대가 되도록 적응되는 것을 특징으로 하는, 패널 제어 방법.
  8. 제6 항에 있어서,
    CC 및 CS가 결합 커패시터의 그리고 유지 커패시터의 용량값을 각각 나타내는 경우, R4가 선택 스위치(T4)가 폐쇄될 때의 이 선택 스위치의 전기 저항값을 나타내는 경우, R3가 고정 스위치(T3)가 폐쇄될 때의 이 고정 스위치의 전기 저항값을 나타내는 경우, T0가 수학식
    Figure 112013083119066-pct00004
    으로 나타나는 경우, 어드레스 전극(XD)에서의 상기 전압 점프와 상기 선택 신호의 종료 사이의 시간 간격(T)은 T0=T=1.1T0이 되도록 선택되는 것을 특징으로 하는, 패널 제어 방법.
  9. 제6 항에 있어서,
    상기 기간은 방출 기간 및 탈편광 기간을 포함하고,
    탈편광 기간 동안 인가되어 제어 회로의 제어 단자에서 유지될 미리결정된 소위 탈편광 전압(Vprog-pol)은 방출 기간 동안 인가되어 동일한 회로의 제어 단자에서 유지될 미리결정된 소위 방출 전압(Vprog-data)과 반대 극성이고, 이 방출 전압은 소위 방출 신호의 상기 제어 단자가 결합하는 어드레스 전극(XD)으로의 인가에 의해 얻어지며, 과도 용량성 결합에 의한 전압의 인가의 적어도 하나의 기간이 상기 탈편광 기간을 포함하고, 상기 탈편광 기간 각각에 대해 그리고 미리결정된 탈편광 전압(Vprog-pol)의 상기 패널의 각 제어 회로의 제어 단자로의 과도 용량성 결합에 의한 인가에 대해, 상기 초기 전압 신호(Vini-P) 및 상기 최종 전압 신호(Vpol)은 상기 방출 신호와 동일한 극성을 나타내도록 선택되는 것을 특징으로 하는, 패널 제어 방법.
KR1020087014043A 2005-12-20 2006-12-19 과도 용량성 결합을 이용하는 디스플레이 패널 및 제어방법 KR101365646B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0553979 2005-12-20
FR0553979A FR2895131A1 (fr) 2005-12-20 2005-12-20 Panneau d'affichage et procede de pilotage avec couplage capacitif transitoire
PCT/EP2006/069925 WO2007071681A1 (fr) 2005-12-20 2006-12-19 Panneau d'affichage et procede de pilotage avec couplage capacitif transitoire

Publications (2)

Publication Number Publication Date
KR20080080532A KR20080080532A (ko) 2008-09-04
KR101365646B1 true KR101365646B1 (ko) 2014-02-21

Family

ID=36123191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087014043A KR101365646B1 (ko) 2005-12-20 2006-12-19 과도 용량성 결합을 이용하는 디스플레이 패널 및 제어방법

Country Status (8)

Country Link
US (1) US8094101B2 (ko)
EP (1) EP1964095B1 (ko)
JP (1) JP5536338B2 (ko)
KR (1) KR101365646B1 (ko)
DE (1) DE602006013705D1 (ko)
FR (1) FR2895131A1 (ko)
TW (1) TWI419101B (ko)
WO (1) WO2007071681A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2895130A1 (fr) * 2005-12-20 2007-06-22 Thomson Licensing Sas Procede de pilotage d'un panneau d'affichage par couplage capacitif
JP5308656B2 (ja) * 2007-12-10 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路
USD670435S1 (en) 2009-05-07 2012-11-06 Columbia Sportswear North America, Inc. Heat reflective material with pattern
KR102423191B1 (ko) * 2017-09-05 2022-07-21 삼성디스플레이 주식회사 표시장치 및 표시장치의 검사 방법
WO2019079316A1 (en) 2017-10-16 2019-04-25 Columbia Sportswear North America, Inc. HEAT REFLECTING MATERIALS WITH LIMITED CONDUCTION
CN113823224B (zh) * 2021-10-13 2023-03-21 合肥维信诺科技有限公司 Oled显示面板的驱动方法、驱动芯片及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005005518A1 (en) * 2003-07-04 2005-01-20 Ciba Specialty Chemicals Holding Inc. Polyorganosiloxanes
US20070091029A1 (en) * 2003-12-02 2007-04-26 Sony Corporation Transistor circuit, pixel circuit, display device, and driving method therefor

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US677788A (en) * 1900-05-31 1901-07-02 Walter Macfarlane Pipe-boiler.
JPS59123884A (ja) * 1982-12-29 1984-07-17 シャープ株式会社 液晶表示装置の駆動方法
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP2001117534A (ja) 1999-10-21 2001-04-27 Pioneer Electronic Corp アクティブマトリクス型表示装置及びその駆動方法
JP3937789B2 (ja) 2000-10-12 2007-06-27 セイコーエプソン株式会社 有機エレクトロルミネッセンス素子を含む駆動回路及び電子機器及び電気光学装置
JPWO2002075709A1 (ja) 2001-03-21 2004-07-08 キヤノン株式会社 アクティブマトリクス型発光素子の駆動回路
US6858989B2 (en) 2001-09-20 2005-02-22 Emagin Corporation Method and system for stabilizing thin film transistors in AMOLED displays
JP2003186437A (ja) 2001-12-18 2003-07-04 Sanyo Electric Co Ltd 表示装置
JP4123084B2 (ja) 2002-07-31 2008-07-23 セイコーエプソン株式会社 電子回路、電気光学装置、及び電子機器
JP2004126526A (ja) * 2002-07-31 2004-04-22 Seiko Epson Corp 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2004334124A (ja) * 2003-05-12 2004-11-25 Matsushita Electric Ind Co Ltd 電流駆動装置及び表示装置
JP2005099715A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
KR100514183B1 (ko) * 2003-09-08 2005-09-13 삼성에스디아이 주식회사 유기 전계발광 표시장치의 픽셀구동회로 및 그 구동방법
KR100536235B1 (ko) * 2003-11-24 2005-12-12 삼성에스디아이 주식회사 화상 표시 장치 및 그 구동 방법
KR100599726B1 (ko) * 2003-11-27 2006-07-12 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP4907356B2 (ja) 2003-12-23 2012-03-28 トムソン ライセンシング 表示装置
KR101205912B1 (ko) 2003-12-31 2012-11-28 톰슨 라이센싱 영상 디스플레이 스크린 및 이 스크린을 어드레스 지정하는 방법
KR100560479B1 (ko) * 2004-03-10 2006-03-13 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP2006023402A (ja) * 2004-07-06 2006-01-26 Sharp Corp 表示装置およびその駆動方法
JP5137299B2 (ja) * 2004-08-31 2013-02-06 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
EP2383721B1 (en) * 2004-11-16 2015-04-08 Ignis Innovation Inc. System and Driving Method for Active Matrix Light Emitting Device Display
TWI282537B (en) * 2005-04-21 2007-06-11 Au Optronics Corp Display units
TWI317925B (en) * 2005-08-19 2009-12-01 Toppoly Optoelectronics Corp An active matrix organic light emitting diodes pixel circuit
JP5656321B2 (ja) * 2005-10-18 2015-01-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール及び電子機器
FR2895130A1 (fr) * 2005-12-20 2007-06-22 Thomson Licensing Sas Procede de pilotage d'un panneau d'affichage par couplage capacitif
TWI419105B (zh) * 2005-12-20 2013-12-11 Thomson Licensing 顯示面板之驅動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005005518A1 (en) * 2003-07-04 2005-01-20 Ciba Specialty Chemicals Holding Inc. Polyorganosiloxanes
US20070091029A1 (en) * 2003-12-02 2007-04-26 Sony Corporation Transistor circuit, pixel circuit, display device, and driving method therefor

Also Published As

Publication number Publication date
EP1964095B1 (fr) 2010-04-14
FR2895131A1 (fr) 2007-06-22
US8094101B2 (en) 2012-01-10
TWI419101B (zh) 2013-12-11
KR20080080532A (ko) 2008-09-04
TW200727217A (en) 2007-07-16
EP1964095A1 (fr) 2008-09-03
WO2007071681A1 (fr) 2007-06-28
US20100020056A1 (en) 2010-01-28
DE602006013705D1 (de) 2010-05-27
JP5536338B2 (ja) 2014-07-02
JP2009520227A (ja) 2009-05-21

Similar Documents

Publication Publication Date Title
US8018404B2 (en) Image display device and method of controlling the same
US7944412B2 (en) Semiconductor device, display apparatus, and display apparatus driving method
KR101313970B1 (ko) 유기 일렉트로루미네선트 디스플레이
US7609234B2 (en) Pixel circuit and driving method for active matrix organic light-emitting diodes, and display using the same
JP5230806B2 (ja) 画像表示装置およびその駆動方法
US8659525B2 (en) Method of driving a display panel with depolarization
US20030201955A1 (en) Organic electroluminescent (EL) display device and method for driving the same
KR101578761B1 (ko) 픽셀 트랜지스터 이동도에서의 변화를 보상하는 디스플레이 디바이스
KR101365646B1 (ko) 과도 용량성 결합을 이용하는 디스플레이 패널 및 제어방법
US8305308B2 (en) Display device and method of driving the same
CN110875010B (zh) 栅极驱动器、有机发光显示装置及控制栅极驱动器的方法
KR101399464B1 (ko) 용량성 결합에 의해 디스플레이 패널을 제어하는 방법
JP6721328B2 (ja) 表示装置
US8698710B2 (en) Display device and method of driving the same
KR102555022B1 (ko) 발광 표시 장치 및 발광 표시 장치의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 7