KR101392034B1 - 고체 촬상 소자용 반도체 기판 및 그것을 이용한 고체 촬상 소자의 제조 방법 - Google Patents

고체 촬상 소자용 반도체 기판 및 그것을 이용한 고체 촬상 소자의 제조 방법

Info

Publication number
KR101392034B1
KR101392034B1 KR1020120090138A KR20120090138A KR101392034B1 KR 101392034 B1 KR101392034 B1 KR 101392034B1 KR 1020120090138 A KR1020120090138 A KR 1020120090138A KR 20120090138 A KR20120090138 A KR 20120090138A KR 101392034 B1 KR101392034 B1 KR 101392034B1
Authority
KR
South Korea
Prior art keywords
solid
semiconductor substrate
state imaging
bulk layer
imaging device
Prior art date
Application number
KR1020120090138A
Other languages
English (en)
Other versions
KR20130023090A (ko
Inventor
고지 아라키
다케시 센다
고지 이즈노메
Original Assignee
글로벌웨어퍼스 재팬 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌웨어퍼스 재팬 가부시키가이샤 filed Critical 글로벌웨어퍼스 재팬 가부시키가이샤
Publication of KR20130023090A publication Critical patent/KR20130023090A/ko
Application granted granted Critical
Publication of KR101392034B1 publication Critical patent/KR101392034B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은, 고체 촬상 소자를 제조하기 위해서 적용한 경우, 제조 후의 고체 촬상 소자에 종점 검출부가 잔존하지 않고, 반도체 소자부로의 확산 등의 문제도 없어, 고정밀도의 박막화를 실현하는 것이 가능한 고체 촬상 소자용 반도체 기판을 제공하는 것을 목적으로 한다. 소자부 형성 영역이 되는 표면측의 표층부를 남기는 이면측으로부터의 백 가공이 적용되는 고체 촬상 소자용 반도체 기판으로서, 상기 소자부 형성 영역이 되는 표면측의 표층부와, 이 표층부보다 이면측 방향 내부에 형성되고, BMD 밀도가 1×1010/cm3 이상 1×1012/cm3 이하인 상기 백 가공이 적용되는 제1 벌크층과, 이 제1 벌크층보다 이면측 방향 내부에 형성되고, 상기 제1 벌크층보다 BMD 밀도가 낮으며, 그 밀도가 1×109/cm3 이상 1×1010/cm3 이하인 상기 백 가공이 적용되는 제2 벌크층을 구비하는 것을 특징으로 하는 고체 촬상 소자용 반도체 기판.

Description

고체 촬상 소자용 반도체 기판 및 그것을 이용한 고체 촬상 소자의 제조 방법{SEMICONDUCTOR SUBSTRATE FOR SOLID-STATE IMAGING DEVICE AND METHOD FOR MANUFACTURING SOLID-STATE IMAGING DEVICE USING THE SAME}
본 발명은, 고체 촬상 소자용 반도체 기판 및 그것을 이용한 고체 촬상 소자의 제조 방법에 관한 것이다.
촬상 장치에 이용되는 고체 촬상 소자는, 실리콘 등으로 구성된 반도체 기판의 촬상 영역에 수광부가 되는 포토다이오드와 이 포토다이오드의 신호 전하를 판독하는 수단이 되는 MOS 트랜지스터로 구성된 단위 화소가 매트릭스형으로 복수 형성되어 있다. 그리고, 상기 반도체 기판의 주변 영역에 복수의 CMOS 트랜지스터(이하, MOS 트랜지스터와 함께 트랜지스터라 함)를 포함하는 주변 회로부(이하, 수광부 및 주변 회로부를 함께 반도체 소자부라 함)가 형성되어 있다. 또한, 상기 반도체 소자부 상에 층간 절연막을 통해 다층 구조의 배선을 구비하는 배선부가 형성되어 있다. 이러한 고체 촬상 소자에 있어서, 상기 배선부가 형성된 표면측으로부터 광을 조사하고, 상기 포토다이오드로 광을 수광한다.
그러나, 이러한 고체 촬상 소자에서는 입사되는 광의 광로에 상기 배선부가 존재하기 때문에, 이 다층 구조의 배선에 의해 입사된 광이 반사 또는 산란된다. 이 때문에, 고체 촬상 소자로서의 감도가 떨어진다.
이러한 것으로부터, 표면측에 상기 배선부가 형성된 반도체 기판에 있어서, 그 이면측으로부터 광을 입사시키는 고체 촬상 소자가 일반적으로 알려져 있다(예컨대, 일본 특허 공개 평성09-45886호 공보).
그러나, 광을 이면측으로부터 입사시키는 경우, 반도체 기판의 두께가 두꺼우면 광이 투과할 수 없다. 이 때문에, 반도체 기판을 이면측에서 연마 등에 의해 박막화하여 수 ㎛의 반도체층으로 만들 필요가 있다. 또한, 그 때, 반도체 기판의 면내에서 박막화한 반도체층의 막 두께에 편차가 존재하면, 광의 입사 강도에 편차가 생기게 되어 색 얼룩이 발생한다.
이 문제를 해결하기 위해서, 일본 특허 공개 제2006-66710호 공보에는 반도체 기판으로서 SOI(Silicon on insulator) 기판을 이용하는 기술이 개시되어 있다. 이 기술은, 상기 박막화를 SOI 기판의 이면측으로부터 행하고, SOI 기판의 중간층인 산화막에서 상기 박막화를 멈춤으로써, 상기 반도체층의 막 두께의 면내 편차를 억제할 수 있게 된다. 그러나, SOI 기판은 통상의 반도체 기판보다 가격이 매우 비싸기 때문에, 제조 비용이 상승한다.
그래서, 일본 특허 공개 제2005-353996호 공보에는 SOI 기판에 비하여 저렴한 반도체 기판을 이용하여, 이 반도체 기판과 상이한 재료로 이루어진 매립층을 종점 검출부로서 형성하는 것이 개시되어 있다. 이러한 반도체 기판을 이용함으로써, 이면측에서의 박막화에 있어서 종점 검출이 용이해지고, 고체 촬상 소자를 저렴하고 정밀도 좋게 제조하는 것이 가능해진다.
그러나, 일본 특허 공개 제2005-353996호 공보에 기재된 기술은, 종점 검출부가 고체 촬상 소자의 제조 후에도 잔존한다. 이 때문에, 종점 검출부의 잔존 영역에는 반도체 소자부를 형성할 수 없어, 반도체 소자부 형성 영역이 감소하여 고집적화를 방해한다. 또한, 종점 검출부는 상기 반도체 기판과 상이한 재료의 매립층으로 이루어지기 때문에, 반도체 소자부의 형성시 또는 배선부의 형성시의 열처리에 있어서 상기 매립층으로부터 그 매립 재료(불순물)가 확산되어 반도체 소자부의 반도체 특성에 악영향을 미치게 할 우려도 있다.
본 발명은, 상기 과제를 해결하기 위해서 이루어진 것으로, 고체 촬상 소자를 제조하기 위해서 적용한 경우, 제조 후의 고체 촬상 소자에 종점 검출부가 잔존하지 않고, 반도체 소자부로의 불순물 확산 등의 문제도 없어, 고정밀도의 박막화를 실현할 수 있는 고체 촬상 소자용 반도체 기판을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 고체 촬상 소자 제조 후에도 반도체 기판에 종점 검출부가 잔존하는 일이 없고, 반도체 기판과 상이한 재료의 반도체 소자부로의 불순물 확산 등의 문제도 없어, 고정밀도의 반도체 기판의 박막화를 실현할 수 있는 고체 촬상 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 고체 촬상 소자용 반도체 기판은, 소자부 형성 영역이 되는 표면측의 표층부를 남기는 이면측에서의 백(back) 가공이 적용되는 고체 촬상 소자용 반도체 기판으로서, 상기 소자부 형성 영역이 되는 표면측의 표층부와, 이 표층부보다 이면측 방향 내부에 형성되고, BMD 밀도가 1×1010/cm3 이상 1×1012/cm3 이하인 상기 백 가공이 적용되는 제1 벌크층과, 이 제1 벌크층보다 이면측 방향 내부에 형성되고, 상기 제1 벌크층보다 BMD 밀도가 낮으며, 그 밀도가 1×109/cm3 이상 1×1010/cm3 이하인 상기 백 가공이 적용되는 제2 벌크층을 구비하는 것을 특징으로 한다.
상기 고체 촬상 소자용 반도체 기판에 있어서, 상기 표층부는, 표면으로부터 3 ㎛ 이상 5 ㎛ 이하의 두께를 가지며, 상기 제1 벌크층은 상기 표층부와의 계면으로부터 500 ㎚ 이상 1 ㎛ 이하의 두께를 갖는 것이 바람직하다.
본 발명의 고체 촬상 소자의 제조 방법은, 상기 고체 촬상 소자용 반도체 기판을 이용하여 고체 촬상 소자를 제조하는 방법으로서, 상기 고체 촬상 소자용 반도체 기판의 표층부에 포토다이오드 및 트랜지스터를 포함하는 반도체 소자부를 형성하는 공정과, 상기 반도체 소자부를 포함하는 상기 표층부의 표면에 다층 구조의 배선부를 형성하는 공정과, 상기 반도체 기판의 배선부 상에 지지 기판을 접합시키는 공정과, 상기 반도체 기판의 이면측으로부터 백 가공을 행하여, 상기 표층부와 상기 제1 벌크층의 계면을 종점으로서 검출하고, 상기 제1 및 제2 벌크층이 제거되는 두께까지 상기 반도체 기판을 박막화하는 공정을 포함하는 것을 특징으로 한다.
상기 고체 촬상 소자의 제조 방법에 있어서, 상기 백 가공에서의 상기 제1 벌크층의 제거는, 경면 연마로서, 상기 경면 연마 중인 연마 헤드의 부하 전류값의 변화에 따라 상기 표층부와 상기 제1 벌크층의 계면을 연마 종점으로서 검출하는 것이 바람직하다.
본 발명에 따르면, 제조 후의 고체 촬상 소자에 종점 검출부가 잔존하지 않고, 반도체 소자부로의 불순물 확산 등의 문제도 없어, 고정밀도의 박막화를 실현할 수 있는 고체 촬상 소자용 반도체 기판을 제공할 수 있다.
또한, 본 발명에 따르면, 고체 촬상 소자 제조 후에도 반도체 기판에 종점 검출부가 잔존하는 일이 없고, 반도체 기판과 상이한 재료의 반도체 소자부로의 불순물 확산 등의 문제도 없어, 고정밀도의 반도체 기판의 박막화를 실현할 수 있는 고체 촬상 소자의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 실시형태에 따른 고체 촬상 소자용 반도체 기판을 나타낸 개략 단면도이다.
도 2는 도 1에 도시된 고체 촬상 소자용 반도체 기판(1)의 표면(2a)으로부터의 깊이 방향(화살표 α)의 표층부(3a), 제1 벌크층(4a) 및 제2 벌크층(5)에서의 BMD 밀도의 분포를 나타낸 개념도이다.
도 3은 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 공정의 제1 단계를 나타낸 개략 단면도이다.
도 4는 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 공정의 제2 단계를 나타낸 개략 단면도이다.
도 5는 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 공정의 제3 단계를 나타낸 개략 단면도이다.
도 6은 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 공정의 제4 단계를 나타낸 개략 단면도이다.
도 7은 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 공정의 제5 단계를 나타낸 개략 단면도이다.
도 8은 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 공정의 제6 단계를 나타낸 개략 단면도이다.
도 9는 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 공정에 이용되는 경면 연마 장치의 일례를 나타낸 개념도이다.
이하, 본 발명의 실시형태에 따른 고체 촬상 소자용 반도체 기판에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 본 실시형태에 따른 고체 촬상 소자용 반도체 기판을 나타낸 개략 단면도이다.
고체 촬상 소자용 반도체 기판(1)은, 소자부 형성 영역이 되는 표면(2a)측의 표층부(3a)를 남기는 이면(2b)측으로부터의 백 가공이 적용된다. 고체 촬상 소자용 반도체 기판(1)은, 소자부 형성 영역이 되는 표면(2a)측의 표층부(3a)와, 이 표층부(3a)보다 이면(2b)측 방향 내부에 형성된 제1 벌크층(4a)과, 이 제1 벌크층(4a)보다 이면(2b)측 방향 내부에 형성된 제2 벌크층(5)을 구비한다. 상기 제1 벌크층(4a)은, BMD 밀도가 1×1010/cm3 이상 1×1012/cm3 이하이다. 또한, 상기 제2 벌크층(5)은, 상기 제1 벌크층(4a)보다 BMD 밀도가 낮으며, 그 밀도가 1×109/cm3 이상 1×1010/cm3 이하이다.
이 제1 벌크층(4a)과 제2 벌크층(5)에는, 상기 백 가공이 행해진다.
상세하게는, 표층부(3a), 제1 벌크층(4a) 및 제2 벌크층(5)은, 반도체 기판(1)의 표면 전체에 층형상으로 형성되어 있다.
고체 촬상 소자용 반도체 기판(1)은, 예컨대, 이면(2b)측에도 표층부(3a)와 동일한 표층부(3b)를 가지며, 이 표층부(3b)보다 표면(2a)측 방향 내부에, 제1 벌크층(4a)과 동일한 제1 벌크층(4b)을 더 갖는다. 또한, 이 표층부(3b) 및 제1 벌크층(4b)에서도 상기 백 가공이 행해진다. 단, 이 이면(2b)측의 구성은 후술하는 제조 방법에 있어서 부가적으로 형성되는 것으로서, 본 발명에 따른 고체 촬상 소자용 반도체 기판을 한정적으로 해석하는 것은 아니다.
도 2는 도 1에 도시된 고체 촬상 소자용 반도체 기판(1)의 표면(2a)으로부터의 깊이 방향(화살표 α)의 표층부(3a), 제1 벌크층(4a) 및 제2 벌크층(5)에서의 BMD 밀도의 분포를 나타낸 개념도이다.
즉, 실시형태에 따른 고체 촬상 소자용 반도체 기판(1)에 있어서, 표층부(3a)는 BMD 밀도가 작다(BMD가 거의 존재하지 않음). 상기 표층부(3a)의 이면(2b) 방향 내부에 인접한 제1 벌크층(4a)은 BMD 밀도가 가장 높다. 그리고, 제1 벌크층(4a)의 이면(2b) 방향 내부에 인접한 제2 벌크층(5)은, 표층부(3a)에 비하여 BMD 밀도가 높고, 제1 벌크층(4a)보다 BMD 밀도가 낮다.
이와 같이 표층부(3a)와 제1 벌크층(4a) 사이, 제1 벌크층(4a)과 제2 벌크층(5) 사이의 BMD 밀도에 차를 둠으로써, 각각의 계면에 있어서 경도차를 가질 수 있다. 상세하게는, 제1 벌크층(4a)의 BMD 밀도를 1×1010/cm3 이상 1×1012/cm3 이하로 함으로써, 제1 벌크층(4a)은 높은 경도를 가지며, 표층부(3a) 사이에서 충분히 큰 경도차를 가질 수 있다. 또한, 제2 벌크층(5)을 제1 벌크층(4a)보다 BMD 밀도를 낮게 하고, 그 밀도를 1×109/cm3 이상 1×1010/cm3 이하로 함으로써, 제1 벌크층(4a) 사이에서 경도차를 가질 수 있다.
따라서, 표층부(3a)와 제1 벌크층(4a)과의 계면, 제1 벌크층(4a)과 제2 벌크층(5)과의 계면의 2개소에서 가공 종점을 검출할 수 있다. 이 때문에, 백 가공에 있어서, 2단계의 최종 가공을 행할 수 있다. 그리고, 1단계의 경우보다 반도체 기판의 고정밀도의 박막화를 실현할 수 있다.
또한, 전술한 바와 같이 제1 벌크층(4a)과 제2 벌크층(5)은, 백 가공이 행해지기 때문에, 이 백 가공에서 완전히 제거된다. 따라서, 제조 후의 고체 촬상 소자에 종점 검출부가 잔존하지 않고, 이것에 따른 반도체 소자부로의 불순물 확산 등의 문제도 발생하지 않는다.
또한, 제1 벌크층(4a) 및 제2 벌크층(5)의 BMD 밀도를 전술한 바와 같은 범위로 함으로써, 후술하는 반도체 소자부나 다층 구조의 배선부를 형성할 때의 열처리에 있어서 표층부(3a)로 확산된 구리(Cu)나 알루미늄(Al) 등의 불순물을 게터링할 수 있다. 따라서, 고품질의 반도체 소자부나 배선부를 갖는 고체 촬상 소자를 제조할 수 있다.
다음으로, 실시형태에 따른 고체 촬상 소자용 반도체 기판을 제조하는 제조 방법의 일례를 설명한다.
처음에, 적어도 소자부 형성 영역이 되는 표층부(3a)의 표면(2a)이 경면 연마된 반도체 기판을 준비한다.
이러한 반도체 기판은, 초크랄스키법에 의해 인상한 실리콘 단결정 잉곳을 웨이퍼형으로 절단하여, 외주부의 모따기, 랩핑, 연삭, 에칭 등의 가공 공정을 거친 후에, 경면 연마를 행함으로써 얻을 수 있다.
다음으로, 이 반도체 기판에 불활성 가스 또는 환원성 가스 분위기 내, 예컨대, 1250℃ 이상 1390℃ 이하의 온도에서 5분간 이상 1시간 이하 유지하는 제1 열처리를 행한다.
이 제1 열처리는, 주지의 종형 열처리 장치(승강온 열처리를 행하는 장치)를 이용하여 행할 수 있다. 이 제1 열처리를, 온도와 시간을 조정하여 행함으로써, 정해진 두께의 상기 표층부(3a) 및 상기 제2 벌크층(5)이 형성된다. 그 때, 제1 벌크층(4a)이 되는 영역에 있어서는 제2 벌크층(5)과 같은 정도의 밀도의 BMD가 형성된다.
다음으로, 상기 제1 열처리를 행한 반도체 기판에 불활성 가스, 환원성 가스, 질화성 가스 또는 산화성 가스 분위기 내, 예컨대, 1100℃ 이상 1200℃ 이하의 온도에서 1초간 이상 90초간 이하 유지하는 제2 열처리를 행한다.
이 제2 열처리는, 주지의 급속 승강 온열 처리(RTP: Rapid Thermal Process) 장치를 이용하여 행할 수 있다. 이 제2 열처리를 행함으로써, 제1 벌크층(4a)이 되는 영역에 BMD 밀도(사이즈)를 증가시키기 위한 공공(空孔)이 도입된다.
이 제2 열처리에서는, 예컨대 1100℃ 이상 1200℃ 이하의 온도로부터의 강온 (냉각) 속도는 25℃/초 이상인 것이 바람직하다.
이러한 급속 냉각을 행함으로써, 예컨대, 1100℃ 이상 1200℃ 이하의 온도에서 발생한 공공이 강온시에 감소하는 것을 억제할 수 있다.
다음으로, 상기 제2 열처리를 행한 반도체 기판에 불활성 가스, 환원성 가스, 질화성 가스 또는 산화성 가스 분위기 내, 예컨대, 700℃ 이상 1100℃ 이하의 온도에서 5분간 이상 1시간 이하 유지하는 제3 열처리를 행한다.
이 제3 열처리는, 주지의 종형 열처리 장치를 이용하여 행할 수 있다. 이 제3 열처리를 행함으로써, 상기 제2 열처리에서 도입된 공공을 이용하여, 제1 벌크층(4a)이 되는 영역에 고밀도의 BMD를 형성, 성장시킬 수 있다.
이러한 공정을 행함으로써, 전술한 바와 같은 실시형태에 따른 고체 촬상 소자용 반도체 기판을 제조할 수 있다.
또한, 상기 제1 및 제2 벌크층의 BMD 밀도는, 반도체 기판의 산소 농도나, 상기 열처리에서의 열처리 온도, 열처리 시간이나 가스 분위기 등을 적시 선택함으로써 조정할 수 있다.
다음으로, 본 발명의 실시형태에 따른 고체 촬상 소자의 제조 방법을 도 3∼도 8을 참조하여 상세히 설명한다.
우선, 전술한 도 1 및 도 2에 도시된 바와 같은 반도체 기판(1)을 준비한다.
계속해서, 반도체 기판(1)의 표층부(3a)에 주지의 반도체 프로세스를 이용하여 포토다이오드 및 트랜지스터의 일부를 형성한다. 즉, 반도체 기판(1)의 촬상 영역에 각 화소에 대응하여 포토다이오드(11)와 MOS 트랜지스터의 일부(소스·드레인 영역; 12a)를 형성하고, 주변 영역에 CMOS 트랜지스터의 일부(소스·드레인 영역; 13a)를 더 형성한다(도 3 도시).
계속해서, 표층부(3a)의 표면(2a) 상에 주지의 방법에 의해 게이트 절연막(14)을 통해 MOS 트랜지스터의 게이트 전극(12b) 및 CMOS 트랜지스터의 게이트 전극(13b)을 형성한다. 소스·드레인 영역(12a), 게이트 절연막(14) 및 게이트 전극(12b)에 의해 MOS 트랜지스터(12)가 구성된다. 또한, 소스·드레인 영역(13a), 게이트 절연막(14) 및 게이트 전극(13b)에 의해 CMOS 트랜지스터(13)가 구성된다. 계속해서, 게이트 전극(12b, 13b)을 포함하는 게이트 절연막(14) 상에 층간 절연막(15)을 통해 다층 구조의 배선(16)을 갖는 배선부(17)를 형성한다(도 4 도시). 계속해서, 층간 절연막(15) 상에 지지 기판(예컨대, 실리콘 기판)(18)을 주지의 방법에 의해 접합시킨다(도 5 도시).
계속해서, 예컨대 다이아몬드 지석을 이용하여 연삭 가공에 의해 반도체 기판(1)의 이면(2b)측으로부터 백 가공을 행하여, 표층부(3b), 제1 벌크층(4b)을 제거한다. 이와 동시에, 제2 벌크층(5)에서는, 상기 연삭 가공에 의해 제1 벌크층(4a)과의 계면으로부터 이면(2b)측 방향으로, 나중에 행해지는 경면 연마의 가공 여유분(약 5 ㎛∼15 ㎛)을 남긴 위치까지 가공을 행한다(도 6 도시).
계속해서, 주지의 경면 연마 장치를 이용하여 반도체 기판(1)의 잔존시킨 제2 벌크층(5) 및 제1 벌크층(4a)을 경면 연마에 의해 제거한다(도 7 도시).
도 9는 실시형태에 따른 고체 촬상 소자의 제조 공정에 이용되는 경면 연마 장치의 일례를 나타낸 개념도이다.
경면 연마 장치(30)는, 피처리 기판인 반도체 기판(1)의 한 면[이면(2b)측]을 경면 연마하는 장치이다. 경면 연마 장치(30)는, 예컨대 연삭 가공된 반도체 기판(1)의 이면(2b)측을 연마면으로 하여 그 이면측[지지 기판(18)측]을 유지하는 연마 헤드(32)를 갖는다. 연마 헤드(32)의 아래쪽에는, 수평 방향으로 회전 가능한 정반(34)이 설치되고, 그 상면에는 연마포(36)가 부착되어 있다. 또한, 이 경면 연마 장치(30)에는 연마 중인 연마 헤드(32)의 부하 전류를 측정하는 부하 전류 측정부(42)가 설치되어 있다.
상기 경면 연마시에는 연마 헤드(32)가 하강하고(도시하지 않음), 연마 헤드(32)에 유지된 반도체 기판(1)의 연마면을 연마포(36)에 압박하고, 연마포(36)의 위쪽에 배치한 연마 노즐(38)로부터 연마제(40)를 연마포(36) 상에 공급하여, 연마 헤드(32)와, 정반(34)을 수평 방향으로 회전시키면서, 상기 연마면의 경면 연마를 행한다.
이 때, 경면 연마 중인 연마 헤드(32)의 부하 전류 측정부(42)에서 측정되는 부하 전류값의 변화에 따라 상기 표층부(3a)와 상기 제1 벌크층(4a)의 계면을 연마 종점으로서 검출한다.
즉, 전술한 바와 같이 실시형태에 따른 반도체 기판(1)은, 표층부(3a)와 제1 벌크층(4a) 사이에 큰 강도차를 갖는다. 즉 BMD 밀도가 높은 제1 벌크층(4a)은 강도가 높고, 표층부(3a)는 강도가 낮다. 이것은, BMD가 SiO2의 덩어리이기 때문이다.
이러한 경면 연마에 있어서, 제1 벌크층(4a)을 연마할 때에는 반도체 기판(1)의 연마면과 연마포(36)와의 마찰계수가 작아지기 때문에, 상기 연마 헤드(32)의 부하 전류값은 작아진다. 또한, 표층부(3a)를 연마할 때에는 반도체 기판(1)의 연마면과 연마포(36)와의 마찰계수가 커지기 때문에, 연마 헤드(32)의 부하 전류값은 커진다.
따라서, 이 부하 전류값의 변화를 검출하여 이것을 연마 종점으로 함으로써, 반도체 기판을 고정밀도로 박막화하는 것이 가능해진다.
보다 상세하게, 경면 연마는 주지의 3연(連) 3단 연마(1차 연마, 2차 연마, 마무리 연마)에 의해 행한다.
1차 연마는, 반도체 기판의 평탄도의 수정을 목적으로서 행해지는 경면 연마이고, 연마 레이트가 크다. 1차 연마는, 일반적으로 경질 연마포를 사용하고, 입경이 비교적 큰 콜로이달 실리카를 함유한 알칼리 용액(pH=10.5 정도)을 연마제로서 사용한다.
2차 연마 및 마무리 연마는, 반도체 기판의 표면 거칠기나 헤이즈의 수정을 목적으로 하여 행해지는 경면 연마이고, 연마 레이트가 작다. 2차 연마 및 마무리 연마는, 일반적으로 연질 연마포를 사용하고, 입경이 작은 콜로이달 실리카를 함유한 알칼리 용액(pH=10.5 정도)을 연마제로서 사용한다. 이 2차 연마 및 마무리 연마는, 최대 가공 여유 1 ㎛ 미만으로 행한다.
상기 백 가공에 있어서의 제1 벌크층의 제거는, 1차 연마로 행하고, 표층부와 제1 벌크층의 계면을 연마 종점으로서 검출한 후, 1차 연마를 종료한다. 그 후, 상기 2차 연마 및 마무리 연마를 행하는 것이 바람직하다.
제1 벌크층(4a)은, BMD 밀도가 높고, 통상의 실리콘에 비하여 경도가 높기 때문에 연마 레이트가 크게 저하된다. 따라서, 제1 벌크층(4a)의 제거를 연마 레이트가 가장 높은 1차 연마에 의해 행함으로써 생산성의 저하를 억제할 수 있다. 또한, 2차 연마 및 마무리 연마에 있어서는, 표층부(3a)를 연마하게 되지만, 이들의 연마는 연마 가공 여유가 1 ㎛ 미만이기 때문에 문제가 되는 일이 없다.
이러한 경면 연마를 행함으로써, 반도체 기판을 확실하게 고정밀도로 박막화하는 것이 가능해진다.
또한, 전술한 점을 고려하면, 실시형태에 따른 반도체 기판의 상기 표층부는 표면으로부터 3 ㎛ 이상 5 ㎛ 이하의 두께를 가지며, 제1 벌크층은 표층부와의 계면으로부터 500 ㎚ 이상 1 ㎛ 이하의 두께를 갖는 것이 바람직하다.
이에 따라, 강도가 높아 연마 레이트가 저하되는 제1 벌크층(4a)의 제거를 최소한으로 할 수 있다. 또한, 표층부(3a)의 2차 연마 및 마무리 연마를 가능(반도체 소자부 형성 영역은 대략 표면으로부터 깊이 2 ㎛까지의 영역)하게 할 수 있다.
계속해서, 표층부(3a)의 연마면에 주지의 방법에 의해 예컨대 실리콘 질화막(19) 및 실리콘 산화막(20)을 순차 퇴적하여 패시베이션막(21)을 형성한다. 계속해서, 표층부(3a)이 필요하게 되는 위치에 패시베이션막(21)으로부터 패드 개구부를 형성하고, 층간 절연막(15)의 다층 구조의 배선(16)과 접속하는 단자부(도시하지 않음)를 형성한다. 또한, 포토다이오드(11)에 대향하는 패시베이션막(21) 상에 컬러 필터(22) 및 칩 렌즈(23)를 형성하여 고체 촬상 소자를 제조한다(도 8 도시).
이러한 실시형태에 따르면, 종래와 같이 고체 촬상 소자의 제조 후에도 종점 검출부가 잔존하는 일이 없이 고체 촬상 소자를 제조할 수 있다. 또한, 반도체 기판과 상이한 재료의 반도체 소자부로의 확산 등의 문제도 없어, 반도체 기판을 정밀도 좋게 박막화하여 고체 촬상 소자를 제조할 수 있다.
이하, 본 발명을 실시예에 기초하여 더욱 구체적으로 설명하지만, 본 발명은 실시예에 의해 한정 해석되지 않는다.
(실시예 1)
적어도 소자부 형성 영역의 표면이 경면 연마된 직경 8 인치, 두께 725 ㎛의 실리콘 기판을 준비하였다. 이 실리콘 기판을 주지의 종형 열처리 장치의 반응관 내에 투입하여, 아르곤 가스 분위기에서 1350℃의 온도로 1시간 유지하는 제1 열처리를 행하였다. 다음으로, 제1 열처리를 행한 실리콘 기판을 주지의 급속 승강 온열 처리 장치의 반응관 내에 투입하여, 산화성 가스 분위기(산소 100% 가스)에서 1200℃의 온도로 60초간 유지하는 제2 열처리를 행하였다. 그 후, 제2 열처리를 행한 실리콘 기판을 주지의 종형 열처리 장치의 반응관 내에 투입하여, 아르곤 가스 분위기에서 1100℃의 온도로 30분간 유지하는 제3 열처리를 행하였다.
얻어진 실리콘 기판에 대하여, BMD 석출 열처리(780℃×3시간+1000℃×16시간)를 행한 후, 상기 실리콘 기판을 벽개하여, 그 벽개면을 SEM 관찰하였다. 그 결과, 실리콘 기판의 표면으로부터 5 ㎛까지의 깊이 영역[표층부(3a)]은 BMD가 거의 확인되지 않고, 표층부(3a)로부터 1 ㎛의 깊이 영역에는 고밀도의 BMD가 추가로 형성된다[제1 벌크층(4a)]. 또한, 제1 벌크층(4a)으로부터 추가로 이면(2b)측 방향의 깊이 영역에는, 상기 제1 벌크층(4a)보다 저밀도의 BMD의 형성이 확인된다[제2 벌크층(5)].
이 제1 벌크층(4a)과 제2 벌크층(5)의 BMD 밀도를 IR 토모그래피(가부시키가이샤 레이텍스 제조 MO-411)로써 측정한 결과, 제1 벌크층(4a)은, 1×1011/cm3이고, 제2 벌크층(5)은, 1×1010/cm3였다.
계속해서, 상기 실리콘 기판을 이용하여 전술한 도 3 내지 도 8에 도시된 공정을 따라서, 반도체 소자부 형성 영역을 표면으로부터 깊이 2 ㎛까지의 영역의 설계로서 고체 촬상 소자를 제조하였다. 이러한 공정에 있어서, 지지 기판(실리콘 기판)(18)으로서는, 직경 8 인치, 두께 725 ㎛의 실리콘 기판을 이용하였다.
상기 실리콘 기판의 백 가공은, #315 번수의 지립을 갖는 비트리파이드 연삭 지석 및 #2000 번수의 지립을 갖는 레진 보이드 연삭 지석을 이용하여 실리콘 기판의 이면(2b) 측으로부터 상기 제2 벌크층(5)이 두께 10 ㎛ 잔존하는 위치까지 연삭 가공을 행하였다.
다음으로, 1차 연마에 의해 상기 제1 벌크층(4a)과 제2 벌크층(5)의 계면을 종점으로서 검출하여 가연마를 행하였다. 또한, 1차 연마에 의해 상기 표층부(3a)와 상기 제1 벌크층(4a)의 계면을 종점으로서 검출하고, 상기 제1 벌크층이 제거되는 두께까지 최종 연마를 행하여 상기 반도체 기판을 박막화하였다.
그 후, 노출된 상기 표층부(3a)의 표면에 대하여, 합계 가공 여유 1 ㎛ 미만에서 2차 연마 및 마무리 연마를 행하였다.
이상의 방법에 의해 행함으로써, 제1 벌크층(4a)까지 완전히 제거된 고체 촬상 소자를 얻을 수 있었다. 또한, 반도체 소자부 상의 반도체층[잔존한 표층부(3a)]의 막 두께를 FT-IR로 평가한 결과, 반도체층의 면내 편차가 2 ㎛±0.3 ㎛이며, 고정밀도의 박막화를 실현할 수 있는 것이 확인되었다.
1 : 고체 촬상 소자용 반도체 기판 3a, 3b : 표층부
4a, 4b : 제1 벌크층 5 : 제2 벌크층
11 : 포토다이오드 12 : MOS 트랜지스터
13 : CMOS 트랜지스터 17 : 배선부
18 : 지지 기판(실리콘 기판) 21 : 패시베이션막
22 : 컬러 필터 23 : 칩 렌즈

Claims (4)

  1. 소자부 형성 영역이 되는 표면측의 표층부를 남기는 이면측으로부터의 백(back) 가공이 적용되는 고체 촬상 소자용 반도체 기판으로서,
    상기 소자부 형성 영역이 되는 표면측이며, 표면으로부터 3 ㎛ 이상 5 ㎛ 이하의 두께를 갖는 표층부와, 이 표층부보다 이면측 방향 내부에 형성되고, BMD 밀도가 1×1010/cm3 이상 1×1012/cm3 이하인 상기 백 가공이 적용되는 제1 벌크층과, 이 제1 벌크층보다 이면측 방향 내부에 형성되고, 상기 제1 벌크층보다 BMD 밀도가 낮으며, 그 밀도가 1×109/cm3 이상 1×1010/cm3 이하인 상기 백 가공이 적용되는 제2 벌크층을 구비하는 것을 특징으로 하는 고체 촬상 소자용 반도체 기판.
  2. 제1항에 있어서, 상기 제1 벌크층은 상기 표층부와의 계면으로부터 500 ㎚ 이상 1 ㎛ 이하의 두께를 갖는 것을 특징으로 하는 고체 촬상 소자용 반도체 기판.
  3. 제1항 또는 제2항에 기재된 고체 촬상 소자용 반도체 기판을 이용하여 고체 촬상 소자를 제조하는 방법으로서,
    상기 고체 촬상 소자용 반도체 기판의 표층부에 포토다이오드 및 트랜지스터를 포함하는 반도체 소자부를 형성하는 공정과,
    상기 반도체 소자부를 포함하는 상기 표층부의 표면에 다층 구조의 배선부를 형성하는 공정과,
    상기 반도체 기판의 배선부 상에 지지 기판을 접합시키는 공정과,
    상기 반도체 기판의 이면측으로부터 백 가공을 행하여, 상기 표층부와 상기 제1 벌크층의 계면을 종점으로서 검출하고, 상기 제1 및 제2 벌크층이 제거되는 두께까지 상기 반도체 기판을 박막화하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  4. 제3항에 있어서, 상기 백 가공에서의 상기 제1 벌크층의 제거는, 경면 연마로서, 상기 경면 연마 중인 연마 헤드의 부하 전류값의 변화에 따라 상기 표층부와 상기 제1 벌크층의 계면을 연마 종점으로서 검출하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
KR1020120090138A 2011-08-25 2012-08-17 고체 촬상 소자용 반도체 기판 및 그것을 이용한 고체 촬상 소자의 제조 방법 KR101392034B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011184119A JP5825931B2 (ja) 2011-08-25 2011-08-25 固体撮像素子の製造方法
JPJP-P-2011-184119 2011-08-25

Publications (2)

Publication Number Publication Date
KR20130023090A KR20130023090A (ko) 2013-03-07
KR101392034B1 true KR101392034B1 (ko) 2014-05-07

Family

ID=48009629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120090138A KR101392034B1 (ko) 2011-08-25 2012-08-17 고체 촬상 소자용 반도체 기판 및 그것을 이용한 고체 촬상 소자의 제조 방법

Country Status (3)

Country Link
JP (1) JP5825931B2 (ko)
KR (1) KR101392034B1 (ko)
TW (1) TWI493701B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825178B (zh) 2018-10-29 2023-12-11 日商索尼半導體解決方案公司 攝像裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353996A (ja) 2004-06-14 2005-12-22 Sony Corp 固体撮像素子とその製造方法、並びに半導体装置とその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP4667030B2 (ja) * 2004-12-10 2011-04-06 キヤノン株式会社 固体撮像装置用の半導体基板とその製造方法
JP5568837B2 (ja) * 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコン基板の製造方法
JP2010010615A (ja) * 2008-06-30 2010-01-14 Sumco Corp 固体撮像素子用シリコン基板およびその製造方法
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353996A (ja) 2004-06-14 2005-12-22 Sony Corp 固体撮像素子とその製造方法、並びに半導体装置とその製造方法

Also Published As

Publication number Publication date
TW201314878A (zh) 2013-04-01
JP5825931B2 (ja) 2015-12-02
JP2013045978A (ja) 2013-03-04
KR20130023090A (ko) 2013-03-07
TWI493701B (zh) 2015-07-21

Similar Documents

Publication Publication Date Title
EP2209140B1 (en) Method for manufacturing solid-state image device
US20110089524A1 (en) Semiconductor device and method of manufacturing the same
US8440541B2 (en) Methods for reducing the width of the unbonded region in SOI structures
JP5487565B2 (ja) エピタキシャルウェーハおよびその製造方法
JP2009541990A (ja) 背面照射型フォトダイオードを用いたイメージセンサ及びその製造方法
TWI440169B (zh) 固態攝影元件用半導體晶圓的薄膜化控制方法
US20090252944A1 (en) Silicon wafer and production method thereof
KR101120396B1 (ko) 에피택셜 웨이퍼 및 그 제조방법
KR101392034B1 (ko) 고체 촬상 소자용 반도체 기판 및 그것을 이용한 고체 촬상 소자의 제조 방법
US20100144119A1 (en) Method of producing bonded wafer
JP3584824B2 (ja) 高平坦度半導体ウェーハおよびその製造方法
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
JPH09167763A (ja) 基板支持治具
JP5470766B2 (ja) 半導体デバイスの製造方法
KR101851604B1 (ko) 웨이퍼 및 그 제조방법
JP2012216750A (ja) 半導体装置の製造方法及びそれに用いられる半導体基板
JP2009200442A (ja) 単結晶シリコンウエーハの製造方法
JP2008034608A (ja) シリコンウェーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190131

Year of fee payment: 6