KR101388124B1 - 유기 박막 트랜지스터 및 이를 이용한 회로 장치 - Google Patents

유기 박막 트랜지스터 및 이를 이용한 회로 장치 Download PDF

Info

Publication number
KR101388124B1
KR101388124B1 KR1020120073499A KR20120073499A KR101388124B1 KR 101388124 B1 KR101388124 B1 KR 101388124B1 KR 1020120073499 A KR1020120073499 A KR 1020120073499A KR 20120073499 A KR20120073499 A KR 20120073499A KR 101388124 B1 KR101388124 B1 KR 101388124B1
Authority
KR
South Korea
Prior art keywords
thin film
organic thin
film transistor
gate insulating
polymer layer
Prior art date
Application number
KR1020120073499A
Other languages
English (en)
Other versions
KR20140005637A (ko
Inventor
진 장
김성훈
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020120073499A priority Critical patent/KR101388124B1/ko
Publication of KR20140005637A publication Critical patent/KR20140005637A/ko
Application granted granted Critical
Publication of KR101388124B1 publication Critical patent/KR101388124B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은, 용액 공정을 이용하여 쉐도우 마스크 등을 이용한 패터닝 공정을 사용하지 않으면서 간단하게 문턱 전압이 조절된 유기 박막 트랜지스터 및 이를 이용한 회로 장치가 제공된다. 본 발명에 따른 회로 장치는, 게이트 전극을 덮는 게이트 절연층 상에 소스 및 드레인 전극이 형성되고, 그 소스 및 드레인 전극이 형성된 게이트 절연층과 유기 반도체층 사이에 문턱 전압을 조절하기 위해 폴리비닐페놀로 형성된 폴리머층을 포함하는 제 1 유기 박막 트랜지스터; 및 게이트 전극을 덮는 게이트 절연층 상에 소스 및 드레인 전극이 형성되고, 그 소스 및 드레인 전극이 형성된 게이트 절연층과 유기 반도체층 사이에 문턱 전압을 조절하기 위해 폴리스티렌으로 형성된 폴리머층을 포함하는 제 2 유기 박막 트랜지스터;를 포함하고, 상기 제 1 유기 박막 트랜지스터의 소스 전극과 상기 제 2 유기 박막 트랜지스터의 드레인 전극이 연결되거나, 상기 제 1 유기 박막 트랜지스터의 드레인 전극과 상기 제 2 유기 박막 트랜지스터의 소스 전극이 연결된다.

Description

유기 박막 트랜지스터 및 이를 이용한 회로 장치{ORGANIC THIN FILM TRANSISTOR AND CIRCUIT DEVICE USING THE ORGANIC THIN FILM TRANSISTOR}
본 발명은 유기 박막 트랜지스터에 관한 것으로, 구체적으로 문턱 전압이 조절된 유기 박막 트랜지스터를 이용한 회로 장치에 관한 것이다.
현재 액정 디스플레이(Liquid Crystal Display, LCD)에 주로 사용되는 비정실 실리콘(amorphous-Si) 박막 트랜지스터는 구성요소가 모두 무기물로 이루어져 있다. 특히 채널로 작용하는 활성층이 무기물로 이루어져 있기 때문에 구부리거나 휘어지게 되면, 박막 트랜지스터에 기계적 응력(stress)이 발생한다. 이러한 기계적 응력으로 인하여 크랙(crack)이 발생하며, 그로 인해 반도체 소자가 정상적으로 동작하지 않는 치명적인 문제점이 있다.
따라서, 종래의 실리콘 기반의 박막 트랜지스터 대신 유기 반도체(organic semiconductor, OSC)를 활용한 유기 박막 트랜지스터(Organic Thin Film Transistor, OTFT)가 근래 들어 많은 관심을 받고 있다. 유기 박막 트랜지스터는 실리콘 박막 트랜지스터(Si-TFT)와 구조적으로 거의 동일한 형태로서, 채널이 형성되는 영역에 실리콘(Si) 대신 유기물질을 사용한다는 차이점이 있다. 유기 박막 트랜지스터는 제작 공정 면에서 실리콘 박막 트랜지스터에 비하여 간단하고 비용이 저렴하다는 장점이 있다. 또한, 유기 박막 트랜지스터는 대부분의 구성요소가 유기물로 이루어지기 때문에, 구부리거나 휘어져도 크랙이 발생하거나 깨질 가능성이 매우 적은 장점이 있다.
이러한 유기 박막 트랜지스터의 문턱 전압을 변화시키는 방법으로 게이트 절연막에 쉐도우 마스크(shadow mask)를 이용하여 선택적으로 UV-오존(ozone) 처리를 하고 그 위에 유기 반도체층을 형성하는 방식이 제안되고 있다. 대표적으로, 국내등록특허 제10-0560796호를 들 수 있다. 그러나 이 방법은 쉐도우 마스크를 이용한 패터닝 공정을 사용해야 하는 단점이 있다.
이외에도 유기 반도체층 위에 추가의 절연막 공정과 게이트 전극 형성 과정을 통해 듀얼(dual)-게이트 구조를 형성하고, 두 개의 게이트 전극의 전압차이를 이용하여 트랜지스터의 문턱 전압에 변화를 주는 방법도 있으나, 이 방법은 추가적인 절연막/게이트 전극의 공정이 필요한 단점이 있다.
국내등록특허 제10-0560796호(등록공고일 2006.03.13)
본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로, 용액 공정을 이용하여 쉐도우 마스크 등을 이용한 패터닝 공정을 사용하지 않으면서 간단하게 문턱 전압이 조절된 유기 박막 트랜지스터를 제공하는데 그 목적이 있다.
또한, 본 발명은 상기 유기 박막 트랜지스터를 이용한 회로 장치를 제공하는데 다른 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 회로 장치는, 게이트 전극을 덮는 게이트 절연층 상에 소스 및 드레인 전극이 형성되고, 그 소스 및 드레인 전극이 형성된 게이트 절연층과 유기 반도체층 사이에 문턱 전압을 조절하기 위한 제 1 폴리머층을 포함하는 제 1 유기 박막 트랜지스터; 및 게이트 전극을 덮는 게이트 절연층 상에 소스 및 드레인 전극이 형성되고, 그 소스 및 드레인 전극이 형성된 게이트 절연층과 유기 반도체층 사이에 문턱 전압을 조절하기 위한 제 2 폴리머층을 포함하는 제 2 유기 박막 트랜지스터;를 포함하고, 상기 제 1 유기 박막 트랜지스터의 소스 전극과 상기 제 2 유기 박막 트랜지스터의 드레인 전극이 연결되거나, 상기 제 1 유기 박막 트랜지스터의 드레인 전극과 상기 제 2 유기 박막 트랜지스터의 소스 전극이 연결된다.
상기 제 1 유기 박막 트랜지스터는, 공핍 모드(depletion mode)이고, 상기 제 2 유기 박막 트랜지스터는, 증가 모드(enhancement mode)일 수 있다.
상기 제 1, 2 유기 박막 트랜지스터 각각은, 상기 제 1, 2 폴리머층과 유기 반도체층의 계면 사이의 전하 밀도(charge density)에 변화가 발생하여 문턱 전압이 변한다.
상기 제 1, 2 유기 박막 트랜지스터의 유기반도체층은 펜타센(pentacene)이다.
상기 제 1, 2 유기 박막 트랜지스터의 제 1, 2 폴리머층은, 용액 공정으로 프린팅된다.
상기 제 1 폴리머층은, 폴리비닐페놀이고, 상기 제 2 폴리머층은, 폴리스티렌이다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 유기 박막 트랜지스터는, 기판; 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 형성된 소스 및 드레인 전극; 상기 소스 및 드레인 전극이 형성된 상기 게이트 절연층 상에 형성되어 문턱 전압을 조절하는 폴리머층; 및 상기 폴리머층 상에 형성된 유기 반도체층;을 포함한다.
본 발명의 유기 박막 트랜지스터는 문턱 전압 조절을 위한 추가적인 절연막이나 게이트 전극이 불필요하다.
또한 본 발명은 쉐도우 마스크를 이용한 패터닝 공정 그리고 UV를 조사하는 패터닝 공정을 사용하지 않음으로써 유기 박막 트랜지스터의 제조 공정을 단순화한다.
또한, 본 발명은 회로 장치의 스위칭 특성을 향상시킨다.
도 1은 본 발명의 일 실시예에 따른 유기 박막 트랜지스터를 도시한 단면도이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조 방법을 도시한 공정 단면도이다.
도 3a는 종래 기술에 따른 폴리머층이 없는 유기 박막 트랜지스터의 특성을 나타낸 그래프이다.
도 3b는 본 발명의 일 실시예에 따른 폴리스티렌(polystyrene)의 폴리머층을 구비한 유기 박막 트랜지스터의 특성을 나타낸 그래프이다.
도 3c는 본 발명의 일 실시예에 따른 폴리비닐페놀(polyvinylphenol)의 폴리머층을 구비한 유기 박막 트랜지스터의 특성을 나타낸 그래프이다.
도 4는 본 발명에 따른 트랜지스터를 이용한 회로 장치를 나타낸 도면이다.
도 5는 도 4의 회로 장치의 출력 특성과 회로도를 나타낸 도면이다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 유기 박막 트랜지스터를 도시한 단면도이다. 여기서, 도 1에 도시된 유기 박막 트랜지스터는 인버티드(inverted) 코플레너(coplanar) 구조이다
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 유기 박막 트랜지스터는 기판(110)상에 형성된 게이트 전극(120), 상기 게이트 전극(120)을 포함하는 기판(110) 위에 형성된 게이트 절연층(130), 상기 게이트 절연층(130) 위에서 게이트 전극(120) 양측에 형성된 소스-드레인 전극(150A, 150B), 상기 소스-드레인 전극(150A, 150B)과 상기 노출된 게이트 절연층(130) 위에 형성된 폴리비닐페놀(polyvinylphenol) 또는 폴리스티렌(polystyrene)로 이루어진 폴리머층(160), 그리고 상기 폴리머층(160) 위에 형성된 유기 반도체층(170)을 포함한다.
기판(110)은 유리, 실리콘(Si), 플라스틱 소재 등과 같이 절연 특성을 갖는 물질은 모두 사용할 수 있다. 특히, 본 실시예에 따른 유기 박막 트랜지스터를 플렉서블 장치에 적용할 경우, 기판(110)은 유연성을 갖는 플라스틱 소재로 형성하는 것이 바람직하다. 이때, 플라스틱 소재로는 폴리카보네이트(PolyCarbonate, PC), 폴리메틸메타크릴레이드(PolyMethylMetaAcrlate, PMMA), 폴리디메틸실록산(PolyDiMethylSiloxane, PDMS), 폴리에테르이미드(Polyetherimide, PEI), 폴리에테르에테르케톤(polyetheretherketone, PEEK), 폴리이미드(Polyimide, PI), 폴리에테르설폰(Polyethersulfone, PES), 폴리에테르이미드(Polyetherimide, PEI), 폴리에스테르(Polyester, PET), 폴리에틸렌나프탈레이트(polyethylenenapthalate, PEN) 및 환형올레핀공중합체(Cyclic OlefinCopolymer, COC)로 이루어진 그룹에서 선택된 어느 하나를 사용할 수 있다. 그러나 여기에 한정되는 것은 아니다 .
게이트 전극(120)은 금속물질 또는 금속화합물질을 포함할 수 있으며, 금속물질로는 금(Au), 은(Ag), 백금(Pt), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브텐(Mo), 텅스텐(W), 니켈(Ni) 또는 팔라듐(Pd)을 사용할 수 있다. 그리고, 금속화합물질로는 ITO(IndiumTin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al doped Zinc Oxide) 또는 GZO(Gallium Zinc Oxide)를 사용할 수 있다. 또는 전도성 나노튜브, 또는 예를 들면 CNT, PEDOT:PSS 등의 전도성폴리머를 사용할 수도 있으나, 반드시 여기에 제한되는 것은 아니다.
게이트 절연층(130)은 무기절연물질 또는 유기절연물질로 형성된다. 여기서, 무기절연물질로는 실리콘산화물(SiO2)을 사용할 수 있으며, 구체적으로 용액 공정을 통하여 실리콘산화물을 형성할 수 있는 실록산(siloxane), 실라젠(silozne) 및 실리케이트(silicate)로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 SOG(Spin On Glass) 또는 폴리실라잔(polysilazane)을 포함하는 SOD(Spin On Dielectric)를 사용할 수 있다. 그리고, 유기절연물질로는 파릴렌(parylene), 에폭시(epoxy), 폴리이미드(polyimide, PI), 폴리아미드(Polyamide, PA), 폴리비닐클로라이드(Polyvinyl chloride, PVC), 벤조사이클로부텐(benzocyclobutene, BCB), 폴리비닐알코올(polyvinyl alcohol, PVA), 폴리비닐페놀(polyvinylphenol, PVP), 폴리스티렌(polystyren, PS), 폴리우레탄(polyurethane) 또는 사이클로펜텐(cyclopentene, CyPe)을 사용할 수 있다. 또는 진공증착방식 혹은 용액 공정 방식을 이용한 금속산화물 절연막, 예를 들어 알루미늄옥사이드(AlOx), 하프늄옥사이드(HfOx), 지르코늄옥사이드(ZrOx), 란타늄옥사이드(LaOx) 등을 사용할 수 있으나, 여기에 제한되는 것은 아니다.
소스 전극(150A) 및 드레인 전극(150B)은 금속물질 또는 금속화합물질로 형성될 수 있다. 여기서, 금속물질로는 금(Au), 은(Ag), 백금(Pt), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브텐(Mo), 텅스텐(W), 니켈(Ni) 또는 팔라듐(Pd)을 사용할 수 있다. 그리고, 금속화합물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al doped Zinc Oxide) 또는 GZO(Gallium Zinc Oxide)를 사용할 수 있다. 또는 전도성 나노튜브, 또는 예를 들면 CNT, PEDOT:PSS와 같은 전도성 폴리머가 사용될 수도 있으나 반드시 여기에 제한되는 것은 아니다.
폴리머층(160)은 폴리비닐페놀(polyvinylphenol) 또는 폴리스티렌(polystyrene)으로 형성되어 트랜지스터의 문턱 전압을 조절한다. 폴리머층(160)은 용액 공정으로 형성되는데, 게이트 절연층(130)에는 영향을 미치지 않는다. 즉 폴리머층(160)은 게이트 절연층(130)에 독립적이다. 다시 말하면, 폴리머층(160)은 게이트 절연층과는 무관하게 해당 폴리머층(160)과 유기 반도체층(170)의 계면 사이의 전하 밀도(charge density)에 변화를 발생시켜 트랜지스터의 문턱 전압을 변화시킨다.
유기 반도체층(170)은 정공(hole) 또는 전자(electron)와 같은 전하(carrier)들의 이동 통로인 채널로 작용하며, 유기물질을 포함할 수 있다. 유기물질로는 펜타센(pentacene), 팁스-펜타센(6,13-bis(triisopropylsilylethynyl)pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등 다양한 물질을 사용할 수 있으며, 유기 박막 트랜지스터의 사용 목적 및 요구되는 특성에 따라 선택될 수 있다. 여기서, 유기 반도체층(170)은 우수한 전하 이동도(carrier mobility)를 갖고 용액 공정을 사용하여 손쉽게 형성할 수 있는 팁스-펜타센을 사용하여 형성하는 것이 바람직하다.
도 1을 참조한 본 실시예에서 유기 박막 트랜지스터의 폴리머층(160)과 유기 반도체층(170)은 바이-레이어(bi-layer) 구조를 갖는다. 즉 폴리머층(160)과 유기 반도체층(170) 간의 물리, 화학적 작용으로 인하여 문턱 전압의 변화가 발생한다. 물리, 화학적 작용의 예로서, 폴리머층(160)이 폴리비닐페놀(polyvinylphenol)로 형성된 경우, 수산기(hydroxyl group : - OH)에 의해 유기 반도체층(170)과 폴리머층(160)의 계면 사이의 전하 밀도(charge density)의 변화가 발생하거나, 혹은 수산기에 의해 폴리머층(160)에서 유기 반도체층(170)으로의 도핑(doping) 효과가 생기게 되어 문턱 전압의 변화가 발생한다. 이러한 작용을 위한 방법으로, 상기 수산기 외에도 polymeric acid 물질, 예컨대 polysulfonate acid, phosphonic acid 등도 사용이 가능하다. 폴리스티렌(polystyrene)의 경우 치환기가 없으면서 폴리머층(160)과 유기 반도체층(170)은 바이-레이어(bi-layer) 구조를 갖는다.
이하, 도 1에 도시된 본 실시예의 유기 박막 트랜지스터를 제조할 수 있는 제조 방법에 대해 도면을 참조하여 상세히 설명한다. 이하의 공정 설명에서 반도체 소자의 제조 방법이나 이에 관련된 성막 방법에 관련된 기술 내용중 알려진 기술에 대해서는 자세히 설명하지 아니하였고, 이는 이러한 알려진 기술들에 의해 본 발명의 기술적 범위가 제한되지 않음을 의미한다. 그리고, 이하의 공정 설명에서는 기판을 제외한 유기 박막 트랜지스터의 모든 구성요소를 용액 공정을 사용하여 형성하는 방법에 대하여 설명한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 기판(110)을 마련한다. 기판(110)은 유리, 실리콘(Si), 플라스틱 소재와 같이 절연 특성을 갖는 물질은 모두 사용할 수 있다. 여기서, 본 실시예의 유기 박막 트랜지스터를 플렉서블 장치에 적용하고자 할 경우, 기판(110)은 유연성을 갖는 플라스틱 소재로 형성하는 것이 바람직하다. 이때, 플라스틱 소재로는 폴리카보네이트(PolyCarbonate, PC), 폴리메틸메타크릴레이드(PolyMethylMetaAcrlate, PMMA), 폴리디메틸실록산(PolyDiMethylSiloxane, PDMS), 폴리에테르이미드(Polyetherimide, PEI), 폴리에테르에테르케톤(polyetheretherketone, PEEK), 폴리이미드(Polyimide, PI), 폴리에테르설폰(Polyethersulfone, PES), 폴리에테르이미드(Polyetherimide, PEI), 폴리에스테르(Polyester, PET), 폴리에틸렌나프탈레이트(polyethylenenapthalate, PEN) 및 환형올레핀공중합체(Cyclic OlefinCopolymer, COC)로 이루어진 그룹에서 선택된 어느 하나를 사용할 수 있다. 그러나 여기에 한정되는 것은 아니다.
다음으로, 기판(110) 상에 게이트 전극(120)을 형성한다. 게이트 전극(120)은 금속물질 또는 금속화합물질로 형성할 수 있으며, 30nm ~ 300nm 범위의 두께를 갖도록 형성할 수 있으나 여기에 제한되는 것은 아니다. 여기서, 금속물질로는 금(Au), 은(Ag), 백금(Pt), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브텐(Mo), 텅스텐(W), 니켈(Ni) 또는 팔라듐(Pd)을 사용할 수 있다. 그리고, 금속화합물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Ondium Tin Zinc Oxide), AZO(Al doped Zinc Oxide) 또는 GZO(Gallium Zinc Oxide)를 사용할 수 있다.
게이트 전극(120)은 공지된 다양한 방법을 사용하여 형성할 수 있으며, 바람직하게는 저온(250℃ 이하) 및 대기중(in air)에서 게이트 전극을 형성할 수 있는 용액 공정을 사용하여 형성하는 것이 좋다. 이때, 용액 공정으로는 스핀코팅법(spin coating), 슬릿코팅법(slit coating), 드럽캐스팅법(drop casting), 딥캐스팅법(dip casting), 잉크젯법(ink jet), 프린팅법(printing) 및 임프린트법(imprint)으로 이루어진 그룹으로부터 선택된 어느 한 방법을 사용하여 형성할 수 있다.
도 2b에 도시된 바와 같이, 게이트 전극(120)을 포함하는 기판(110) 전면에 게이트 절연층(130)을 형성한다. 이때, 게이트 절연층(130)은 용액공정 예컨대, 스핀코팅법, 슬릿코팅법, 드럽캐스팅법, 딥캐스팅법, 잉크젯법, 프린팅법 및 임프린트법으로 이루어진 그룹으로부터 선택된 어느 한 방법을 사용하여 형성할 수 있으며, 300nm ~ 900nm 범위의 두께를 갖도록 형성할 수 있으나 여기에 제한되는 것은 아니다.
게이트 절연층(130)은 유기절연물질 또는 무기절연물질을 사용하여 형성할 수 있다. 여기서, 유기절연물질로는 파릴렌(parylene), 에폭시(epoxy), 폴리이미드(polyimide, PI), 폴리아미드(Polyamide, PA), 폴리비닐클로라이드(Polyvinyl chloride, PVC), 벤조사이클로부텐(benzocyclobutene, BCB), 폴리비닐알코올(polyvinylalcohol, PVA), 폴리비닐페놀(polyvinylphenol, PVP) 또는 사이클로펜텐(cyclopentene, CyPe)을 사용할 수 있다. 그리고, 무기절연물질로는 실리콘산화물(SiO2) 구체적으로, 용액공정을 통하여 실리콘산화물을 형성할 수 있는 실록산(siloxane), 실라젠(silozne) 및 실리케이트(silicate)로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 SOG(Spin On Glass) 또는 폴리실라잔(polysilazane)을 포함하는 SOD(Spin On Dielectric)를 사용할 수 있다.
다음으로, 도 2c에 도시된 바와 같이, 게이트 절연층(130) 위에 소스 전극(150A) 및 드레인 전극(150B)을 형성한다. 소스 전극(150A) 및 드레인 전극(150B)은 금속물질 또는 금속화합물로 형성할 수 있다. 여기서, 금속물질로는 금(Au), 은(Ag), 백금(Pt), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브텐(Mo), 텅스텐(W), 니켈(Ni) 또는 팔라듐(Pd)을 사용할 수 있다. 그리고, 금속화합물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al doped Zinc Oxide) 또는 GZO(Gallium Zinc Oxide)를 사용할 수 있다. 또는 전도성 나노튜브, 또는 예를 들면 CNT, PEDOT:PSS와 같은 전도성 폴리머가 사용될 수도 있으나 반드시 여기에 제한되는 것은 아니다.
예를 들어, 용액공정을 사용하여 소스 전극(150A) 및 드레인 전극(150B)을 금으로 형성하는 방법으로는 금 페이스트(Au paste) 사용하여 프린팅법으로 형성하는 방법, 또는 콘택(contact) 임프린트법을 사용하여 레플리카(replica)에 형성된 금 박막을 기판(110)상으로 이송(transfer)시키는 방법을 사용할 수 있다.
다음으로, 도 2d에 도시된 바와 같이, 게이트 절연층(130) 및 소스 전극(150A)과 드레인 전극(150B) 위에 폴리머층(160)을 형성한다. 구체적으로, 게이트 절연층(130) 및 소스 전극(150A)과 드레인 전극(150B) 위에 폴리비닐페놀(polyvinylphenol) 또는 폴리스티렌(polystyrene)을 용액 공정으로 프린팅하여 폴리머층(160)을 형성한다. 폴리머층(160)은 게이트 절연층(130)에는 영향을 미치지 않는다.
다음으로, 도 2e에 도시된 바와 같이, 폴리머층(160) 위에 유기 반도체층(170)을 형성한다. 이때, 유기 반도체층(170)은 정공(hole) 또는 전자(electron)와 같은 전하(carrier)들이 이동하는 통로인 채널로서 작용하며, 용액 공정을 사용하여 유기물질로 형성할 수 있다. 유기 물질로는 펜타센(pentacene), 팁스-펜타센(6,13-bis(triisopropylsilylethynyl)pentacene, TIPS-pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylenetetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등 다양한 물질을 사용할 수 있으며, 유기 박막 트랜지스터의 사용 목적 및 요구되는 특성에 따라서 선택될 수 있다. 바람직하게는 우수한 전하 이동도를 갖고 용액 공정을 사용하여 손쉽게 형성할 수 있는 팁스-펜타센으로 유기 반도체층(170)을 형성하는 것이 좋다.
폴리머층(160)에 유기 반도체층(170)을 형성하게 됨에 따라, 폴리머층(160)과 유기 반도체층(170)은 물리, 화학적 작용으로 유기 박막 트랜지스터의 문턱 전압을 결정한다. 물리, 화학적 작용의 예로서, 폴리머층(160)이 폴리비닐페놀(polyvinylphenol)로 형성된 경우, 수산기(hydroxyl group : - OH)에 의해 유기 반도체층(170)과 폴리머층(160)의 계면 사이의 전하 밀도(charge density)의 변화가 발생하거나, 혹은 수산기에 의해 폴리머층(160)에서 유기 반도체층(170)으로의 도핑(doping) 효과가 생기게 되어 문턱 전압의 변화가 발생한다. 이러한 작용을 위한 방법으로, 상기 수산기 외에도 polymeric acid 물질, 예컨대 polysulfonate acid, phosphonic acid 등도 사용이 가능하다.
상술한 공정 과정을 통하여 본 발명의 실시예에 따른 유기 박막 트랜지스터를 완성할 수 있다. 이와 같이, 용액 공정(solution process)을 사용하여 유기 박막 트랜지스터를 형성함으로써, 대기 중(in air)에서 유기 박막 트랜지스터를 형성할 수 있다. 이를 통하여, 생산 시간을 단축시킬 수 있으며, 생산비용을 절감할 수 있는 효과가 있다. 그리고 상술한 바와 같이 폴리비닐페놀(polyvinylphenol) 또는 폴리스티렌(polystyrene)으로 형성된 폴리머층(160)과 유기 반도체층(170)은 물리, 화학적 작용으로 유기 박막 트랜지스터의 문턱 전압을 결정하게 된다.
도 1 및 도 2를 참조하여 설명한 본 실시예에 따른 유기 박막 트랜지스터는 폴리비닐페놀(polyvinylphenol) 또는 폴리스티렌(polystyrene)으로 형성된 폴리머층(160)에 의해 문턱 전압이 조절되어 증가 모드(enhancement mode) 트랜지스터 또는 공핍 모드(depletion mode) 트랜지스터가 된다.
구체적으로, 유기 박막 프랜지스터의 폴리머층(160)이 폴리스티렌(polystyrene)으로 형성되는 경우, 문턱 전압은 음(negative)의 값을 갖게 되어 증가 모드(enhancement mode) 트랜지스터가 되고, 폴리머층(160)이 폴리비닐페놀(polyvinylphenol)로 형성되는 경우 문턱 전압은 양(positive)의 값을 갖게 되어 공핍 모드(depletion mode) 트랜지스터가 된다.
도 3a는 종래 기술에 따른 폴리머층이 없는 유기 박막 트랜지스터의 특성을 나타낸 그래프이고, 도 3b는 본 발명의 일 실시예에 따른 폴리스티렌(polystyrene)의 폴리머층을 구비한 유기 박막 트랜지스터의 특성을 나타낸 그래프이며, 도 3c는 본 발명의 일 실시예에 따른 폴리비닐페놀(polyvinylphenol)의 폴리머층을 구비한 유기 박막 트랜지스터의 특성을 나타낸 그래프이다. 도 3a 내지 도 3c에서 (a)는 전류-전압 특성이며 (b)는 출력 특성을 나타낸다.
도 3a 내지 도 3c에 도시된 바와 같이, 종래 기술에 따른 폴리머층이 없는 유기 박막 트랜지스터와 비교하여, 폴리스티렌(polystyrene)의 폴리머층을 구비한 유기 박막 트랜지스터는 문턱 전압이 음(negative)의 값을 갖게 되어 증가 모드(enhancement mode) 트랜지스터가 되고 폴리비닐페놀(polyvinylphenol)의 폴리머층을 구비한 유기 박막 트랜지스터는 문턱 전압이 양(positive)의 값을 갖게 되어 공핍 모드(depletion mode) 트랜지스터가 된다. 즉, 폴리머층(160)에 따라 유기 박막 트랜지스터는 문턱 전압이 조절되어 증가 모드 트랜지스터 또는 공핍 모드 트랜지스터의 특성을 나타낸다. 구체적인 수치로 나타내면 다음 [표1]과 같다.
분류 μsat
(㎠/Vs)
Vth
(V)
SS
(mV/dec)
종래 기술 0.13 -1.49 134
공핍 모드
(폴리비닐페놀)
0.05 1.53 134
증가 모드
(폴리스티렌)
1.23 -0.12 139
여기서 μsat는 모빌리티이고, Vth는 문턱 전압이며, SS는 sub threshold slope(swing)이다.
이러한 본 발명에 따른 유기 박막 트랜지스터를 이용하여 회로 장치의 제작이 가능하다.
도 4는 본 발명에 따른 폴리스티렌(polystyrene)의 폴리머층을 구비한 유기 박막 트랜지스터(증가 모드 : enhancement mode)와 폴리비닐페놀(polyvinylphenol)의 폴리머층을 구비한 유기 박막 트랜지스터(공핍 모드 : depletion mode)를 연결하여 회로 장치를 나타낸 도면으로, 도 4의 (a)는 회로 장치의 단면이고 도 4의 (b)는 회로 장치의 평면 도식도이다.
도 4에 도시된 바와 같이, 증가 모드의 유기 박막 트랜지스터(도면에서 폴리스티렌(PS) 도포)의 드레인 전극과 공핍 모드의 유기 박막 트랜지스터(도면에서 폴리비닐페놀(PVP) 도포)의 소스 전극이 연결되고, 증가 모드의 유기 박막 트랜지스터의 게이트 전극이 입력단이 되고, 공핍 모드의 유기 박막 트랜지스터의 게이트 전극이 출력단이 된다.
또는, 증가 모드의 유기 박막 트랜지스터(도면에서 폴리스티렌(PS) 도포)의 소스 전극과 공핍 모드의 유기 박막 트랜지스터(도면에서 폴리비닐페놀(PVP) 도포)의 드레인 전극이 연결될 수 있다.
도 5는 도 4의 회로 장치의 출력 특성과 회로도를 나타낸 도면으로, 도 5의 (a)는 회로 장치의 출력 특성이고 도 5의 (b)는 회로도를 나타낸다. 도 5에 도시된 바와 같이, 본 발명에 따른 폴리스티렌(polystyrene)의 폴리머층을 구비한 유기 박막 트랜지스터(증가 모드 : enhancement mode)와 폴리비닐페놀(polyvinylphenol)의 폴리머층을 구비한 유기 박막 트랜지스터(공핍 모드 : depletion mode)를 연결하여 회로 장치는 이득(gain)이 커지고 인버트(invert) 특성이 향상된다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
110 : 기판 120 : 게이트 전극
130 : 게이트 절연층 150a : 소스 전극
150b : 드레인 전극 160 : 폴리머층
170 : 유기 반도체층

Claims (10)

  1. 게이트 전극을 덮는 게이트 절연층 상에 소스 및 드레인 전극이 형성되고, 그 소스 및 드레인 전극이 형성된 게이트 절연층과 유기 반도체층 사이에 문턱 전압을 조절하기 위한 제 1 폴리머층을 포함하는 제 1 유기 박막 트랜지스터; 및
    게이트 전극을 덮는 게이트 절연층 상에 소스 및 드레인 전극이 형성되고, 그 소스 및 드레인 전극이 형성된 게이트 절연층과 유기 반도체층 사이에 문턱 전압을 조절하기 위한 제 2 폴리머층을 포함하는 제 2 유기 박막 트랜지스터;를 포함하고,
    상기 제 1 유기 박막 트랜지스터의 소스 전극과 상기 제 2 유기 박막 트랜지스터의 드레인 전극이 연결되거나, 상기 제 1 유기 박막 트랜지스터의 드레인 전극과 상기 제 2 유기 박막 트랜지스터의 소스 전극이 연결되며,
    상기 제 1 폴리머층은, 폴리비닐페놀이고,
    상기 제 2 폴리머층은, 폴리스티렌이며,
    상기 제 1 유기 박막 트랜지스터는, 게이트 절연층에 독립적으로, 상기 폴리비닐페놀의 수산기(hydroxyl group : - OH)에 의해 유기 반도체층과 폴리머층의 계면 사이의 전하 밀도(charge density)에 변화가 발생하여 문턱 전압이 변하는 것을 특징으로 하는 회로 장치.
  2. 제 1 항에 있어서,
    상기 제 1 유기 박막 트랜지스터는, 공핍 모드(depletion mode)이고,
    상기 제 2 유기 박막 트랜지스터는, 증가 모드(enhancement mode)인 것을 특징으로 하는 회로 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1, 2 유기 박막 트랜지스터 각각은,
    상기 제 1, 2 폴리머층과 유기 반도체층의 계면 사이의 전하 밀도(charge density)에 변화가 발생하여 문턱 전압이 변하는 것을 특징으로 하는 회로 장치.
  4. 제 3 항에 있어서,
    상기 제 1, 2 유기 박막 트랜지스터의 유기반도체층은 펜타센(pentacene)으로 이루어인 것을 특징으로 하는 회로 장치.
  5. 제 3 항에 있어서,
    상기 제 1, 2 유기 박막 트랜지스터의 제 1, 2 폴리머층은, 용액 공정으로 프린팅되는 것을 특징으로 하는 회로 장치.
  6. 삭제
  7. 삭제
  8. 유기 박막 트랜지스터에 있어서,
    기판;
    상기 기판 상에 형성된 게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연층;
    상기 게이트 절연층 상에 형성된 소스 및 드레인 전극;
    상기 소스 및 드레인 전극이 형성된 상기 게이트 절연층 상에 형성되어 문턱 전압을 조절하는 폴리머층; 및
    상기 폴리머층 상에 형성된 유기 반도체층;을 포함하고,
    상기 폴리머층은,
    폴리비닐페놀(polyvinylphenol) 또는 폴리스티렌(polystyrene) 중 어느 하나로 형성되며,
    상기 폴리머층이 폴리비닐페놀(polyvinylphenol)로 형성된 경우,
    상기 게이트 절연층에 독립적으로, 상기 폴리비닐페놀의 수산기(hydroxyl group : - OH)에 의해 상기 유기 반도체층과 상기 폴리머층의 계면 사이의 전하 밀도(charge density)에 변화가 발생하여 문턱 전압이 변하는 것을 특징으로 하는 유기 박막 트랜지스터.
  9. 삭제
  10. 삭제
KR1020120073499A 2012-07-05 2012-07-05 유기 박막 트랜지스터 및 이를 이용한 회로 장치 KR101388124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120073499A KR101388124B1 (ko) 2012-07-05 2012-07-05 유기 박막 트랜지스터 및 이를 이용한 회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120073499A KR101388124B1 (ko) 2012-07-05 2012-07-05 유기 박막 트랜지스터 및 이를 이용한 회로 장치

Publications (2)

Publication Number Publication Date
KR20140005637A KR20140005637A (ko) 2014-01-15
KR101388124B1 true KR101388124B1 (ko) 2014-04-23

Family

ID=50140999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120073499A KR101388124B1 (ko) 2012-07-05 2012-07-05 유기 박막 트랜지스터 및 이를 이용한 회로 장치

Country Status (1)

Country Link
KR (1) KR101388124B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3155623B1 (en) * 2014-06-11 2019-05-08 Eastman Kodak Company Devices having dielectric layers with thiosulfate-containing polymers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060070350A (ko) * 2004-12-20 2006-06-23 재단법인서울대학교산학협력재단 풀 스윙 유기 반도체 회로
KR20060133248A (ko) * 2005-06-20 2006-12-26 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터 소자 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060070350A (ko) * 2004-12-20 2006-06-23 재단법인서울대학교산학협력재단 풀 스윙 유기 반도체 회로
KR20060133248A (ko) * 2005-06-20 2006-12-26 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20140005637A (ko) 2014-01-15

Similar Documents

Publication Publication Date Title
Leydecker et al. Organic-based inverters: basic concepts, materials, novel architectures and applications
KR100790761B1 (ko) 인버터
Baeg et al. Low-voltage, high speed inkjet-printed flexible complementary polymer electronic circuits
Yu et al. Fully printed flexible dual-gate carbon nanotube thin-film transistors with tunable ambipolar characteristics for complementary logic circuits
Kim et al. Fully solution-processed organic thin-film transistors by consecutive roll-to-roll gravure printing
TW200843118A (en) Ambipolar transistor design
CN102144311A (zh) 用于顶栅有机薄膜晶体管的经表面处理的基板
CN110265548A (zh) 一种铟掺杂n型有机薄膜晶体管及其制备方法
EP1665355B1 (en) Electronic devices
JP5477750B2 (ja) 有機電界効果型トランジスタ
Guo et al. Insights into the device structure, processing and material design for an organic thin-film transistor towards functional circuit integration
Xiang et al. High mobility n-channel organic field-effect transistor based a tetratetracontane interfacial layer on gate dielectrics
JP5176444B2 (ja) 半導体装置
KR101388124B1 (ko) 유기 박막 트랜지스터 및 이를 이용한 회로 장치
Sun et al. Flexible organic amplifiers
JP2008034529A (ja) 有機トランジスタとその製造方法
US20110053314A1 (en) Method of Fabricating Top Gate Organic Semiconductor Transistors
KR100976572B1 (ko) 유기 박막 트랜지스터의 제조방법
JP5098159B2 (ja) 薄膜トランジスタの製造方法
Wang et al. Fabricating an organic complementary inverter by integrating two transistors on a single substrate
KR100982952B1 (ko) 단채널 효과를 방지하는 유기 박막 트랜지스터, 그것의제조방법 및 이를 포함하는 박막 트랜지스터 어레이 기판
KR102126526B1 (ko) 나노 구조를 이용한 유기 반도체 소자 및 이의 제조방법
Ajayan et al. An intensive study on organic thin film transistors (OTFTs) for future flexible/wearable electronics applications
KR20060070220A (ko) 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법
Ohmi et al. AuGe-Alloy Source and Drain Formation by the Lift-Off Process for the Scaling of Bottom-Contact Type Pentacene-Based OFETs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee