KR101372379B1 - 반도체 패키지용 회로기판의 검사방법 - Google Patents

반도체 패키지용 회로기판의 검사방법 Download PDF

Info

Publication number
KR101372379B1
KR101372379B1 KR1020120063195A KR20120063195A KR101372379B1 KR 101372379 B1 KR101372379 B1 KR 101372379B1 KR 1020120063195 A KR1020120063195 A KR 1020120063195A KR 20120063195 A KR20120063195 A KR 20120063195A KR 101372379 B1 KR101372379 B1 KR 101372379B1
Authority
KR
South Korea
Prior art keywords
unit
vision
circuit board
bonding
inspecting
Prior art date
Application number
KR1020120063195A
Other languages
English (en)
Other versions
KR20130139595A (ko
Inventor
정현권
이정균
Original Assignee
한미반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한미반도체 주식회사 filed Critical 한미반도체 주식회사
Priority to KR1020120063195A priority Critical patent/KR101372379B1/ko
Priority to CN201310164735.3A priority patent/CN103426787B/zh
Priority to CN201610172885.2A priority patent/CN105845594B/zh
Priority to TW102116432A priority patent/TWI516759B/zh
Publication of KR20130139595A publication Critical patent/KR20130139595A/ko
Application granted granted Critical
Publication of KR101372379B1 publication Critical patent/KR101372379B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H05K13/081—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30141—Printed circuit board [PCB]

Abstract

본 발명은 반도체 패키지용 회로기판의 검사방법에 관한 것으로, 보다 구체적으로 UPH를 저하시키지 않으면서도 충분한 전수검사 시간을 확보하고, 장비 내 외의 요인으로 발생되는 진동에 의한 오차값을 줄이면서도, 회로기판의 실장영역의 패턴 촬영시 정밀도를 높일 수 있는 반도체 패키지용 회로기판의 검사방법에 관한 것이다.

Description

반도체 패키지용 회로기판의 검사방법{Method for inspecting PCB of semiconductor packages}
본 발명은 반도체 패키지용 회로기판의 검사방법에 관한 것으로, 보다 구체적으로 회로기판의 실장영역의 패턴 촬영시 정밀도를 높일 수 있고, UPH를 저하시키지 않고 충분한 전수검사 시간을 확보할 수 있는 반도체 패키지용 회로기판의 검사방법에 관한 것이다.
일반적으로 반도체 칩을 회로기판에 부착하기 위한 공정은 매우 정밀히 수행되어야 하며, 기판에는 반도체 칩이 고정되는 복수의 실장영역이 마련된다.
한편 반도체 칩과 회로기판의 실장영역은 정확한 전기적 연결이 수행되어야 하고, 불량률을 줄이기 위하여 상기 실장영역의 정확한 위치(패턴)에 반도체 칩이 실장되어야 한다.
전술한 반도체 칩 실장 공정은 본딩 공정이라 지칭될 수 있다. 정밀한 작업이 요구되는 공정의 특수성에 따라 회로기판의 전체적인 위치와 회로기판의 반도체 칩 고정부의 위치(실장영역) 검사가 완료된 후 반도체 칩이 기판에 실장된다.
한편 회로기판의 위치 정보와 회로기판에 마련된 반도체 칩 고정부(실장영역)의 위치 정보를 비전을 통해 얻을 수 있다. 회로기판의 위치는 회로기판에 형성된 복수 개의 기준 좌표점(예를 들면, 피듀셜 마크(fiducial mark))들을 통해 파악될 수 있고, 또한, 상기 회로기판에 마련된 실장영역의 위치 정보는 해당 실장영역의 패턴을 촬영함으로써 얻을 수 있다.
실장공정은 매우 높은 정밀도를 요하는 작업이기 때문에 반도체 칩 고정부들 모두에 대한 위치 정보를 정확히 파악하여야 한다. 따라서 실장영역의 패턴 검사는 매우 정교하게 이루어져야 한다.
한편 플립칩 본딩장치는 복수의 본딩헤드를 구비할 수 있으며, 상기 본딩헤드는 본딩장치의 미리 결정된 위치로 각각 이송되며, 반도체 칩을 픽업 또는 실장할 수 있다.
이때 본딩헤드는 각각 x축 방향 및 y축 방향으로 크로스 설치된 갠트리(gantry) 타입의 이송장치에 의하여 x-y평면 상에서 미리 결정된 위치로 이송될 수 있다.
상기 본딩헤드는 고속으로 가속되며 이송될 수 있으며, 고속으로 이송되는 과정이 반복되는 경우, 각각의 이송라인을 구성하는 부품에는 발열이 발생될 수 있으며, 발열에 의하여 특정 부품의 열팽창에 의하여 상기 이송위치의 정밀성이 저하될 수 있다.
또한, 상기 본딩헤드의 이송은 상기 비전의 촬영시에도 진동 등의 영향을 미치게 되며 이러한 진동에 가해짐에 따라 상기 비전의 촬영 시 정밀도가 떨어지는 문제가 발생한다.
또한, 상기 플립칩 본딩장치에는 서로 다른 작업공간에 복수의 비전이 마련될 수 있고, 상기 비전은 상기 본딩헤드와 일체로 이송될 수 있다. 이때 서로 다른 작업공간에 마련된 비전의 이동에 따른 진동이 상호 영향을 미쳐 패턴 촬영시 정밀도가 떨어지는 문제가 발생한다.
따라서 실장영역의 위치 정보를 획득하기 위한 패턴 검사를 신속/정확하게 수행할 수 있는 반도체 패키지용 회로기판의 검사방법이 요구된다.
본 발명은 회로기판의 실장영역의 패턴검사를 신속/정확하게 검사할 수 있는 반도체 패키지용 회로기판의 검사방법을 제공하는 것을 해결하고자 하는 과제로 한다.
또한, 본 발명은 실장영역의 패턴 촬영시 정밀도를 높일 수 있는 반도체 패키지용 회로기판의 검사방법을 제공하는 것을 해결하고자 하는 과제로 한다.
또한, 본 발명은 플립칩 본딩장치에서 장치 전체의 UPH(Unit per hour)를 저하시키지 않고 충분한 전수검사 시간을 확보할 수 있는 반도체 패키지용 회로기판의 검사방법을 제공하는 것을 해결하고자 하는 과제로 한다.
또한, 본 발명은 이송라인의 이송동작을 최소화하고 발열에 의한 위치 오차 문제를 완화하고 이송동작의 진동에 따른 촬영 정밀도의 저하를 방지할 수 있는 반도체 패키지용 회로기판의 검사방법을 제공하는 것을 해결하고자 하는 과제로 한다.
상기한 과제를 해결하기 위하여, 본 발명의 일 측면에 따르면, 웨이퍼공급부;와 본딩부;와 웨이퍼로부터 절단된 복수의 단위유닛을 상기 본딩부로 이송하기 위한 본딩픽커; 및 상기 단위유닛이 각각 실장되는 회로기판의 실장영역을 촬영하기 위한 비전;을 포함하는 본딩장치의 반도체 패키지용 회로기판의 검사방법에 있어서, (a) 웨이퍼로부터 절단된 복수의 단위유닛이 실장되고, 패턴이 형성된 복수의 실장영역을 갖는 회로기판을 준비하는 단계;와 (b) 상기 본딩부에서 상기 비전으로 상기 회로기판의 상기 실장영역에 형성된 각각의 패턴 위치값을 복수회 검사하는 단계; 및 (c) 상기 복수회 검사된 개별 패턴의 위치값들로부터 실장영역의 패턴 위치를 결정하는 단계를 포함하는 반도체 패키지용 회로기판의 검사방법이 제공된다.
또한, 본 발명의 또 다른 측면에 따르면, 웨이퍼공급부;와 웨이퍼로부터 절단된 복수의 단위유닛이 각각 실장되는 회로기판의 실장영역을 촬영하기 위한 제1비전을 구비한 프리얼라인부;와 본딩부; 및 상기 웨이퍼공급부로부터 각각의 단위유닛을 상기 본딩부로 이송하기 위한 본딩픽커; 상기 본딩부에서 회로기판의 실장영역을 촬영하기 위한 제2비전을 포함하는 본딩장치의 반도체 패키지용 회로기판의 검사방법에 있어서, (a)웨이퍼로부터 절단된 복수의 단위유닛이 실장되고, 패턴이 형성된 복수의 실장영역을 갖는 회로기판을 준비하는 단계;와 (b) 상기 프리얼라인부에서 상기 제1비전으로 상기 회로기판의 상기 실장영역에 형성된 각각의 패턴 위치값을 복수회 검사하는 단계; 및 (c)상기 복수회 검사된 개별 패턴의 위치값들로부터 실장영역의 패턴 위치를 결정하는 단계를 포함하는 반도체 패키지용 회로기판의 검사방법이 제공된다.
또한, 상기 제2비전은 상기 본딩픽커의 일측에 나란히 배치될 수 있다.
또한, 상기 단계 (c) 이후에, 상기 본딩부에서 상기 제2비전으로 상기 실장영역에 형성된 패턴 위치를 복수회 검사하는 단계를 수행할 수 있다.
또한, 상기 본딩부에서 복수회 검사하는 단계는 상기 회로기판의 특정 실장 영역에 대해서만 수행될 수 있다.
또한, 상기 본딩장치는 상기 본딩부에서 실장이 완료된 상기 단위유닛과 상기 인쇄회로기판의 실장 상태를 검사하기 위한 제3비전을 구비한 검사부를 더 포함하며, 상기 검사부에서 상기 제3비전을 이용하여 상기 인쇄회로기판에 실장된 상기 단위유닛을 각각 복수회 검사하는 단계를 수행할 수 있다.
또한, 상기 실장영역의 패턴 위치는 상기 복수회 검사된 개별 패턴의 위치값들로부터 산출된 패턴 위치값들의 평균값일 수 있다.
또한, 상기 실장영역의 패턴 위치는 상기 복수회 검사된 개별 패턴의 위치값들의 필터링을 통해 구해진 평균값일 수 있다.
또한, 패턴 위치 값을 복수회 검사하는 단계는 복수회 촬영 회차에 따라 빛의 노출량, 노출시간, 광원 종류, 회로기판과의 거리 중 하나 이상의 조건을 변화시켜 촬영 영상을 얻을 수 있다.
또한, 상기 제1 비전은 x-y 평면 상의 임의의 위치로 이송될 수 있도록 갠트리 구조의 이송라인에 장착될 수 있다.
또한, 상기 제1 비전은 x축 또는 y축 방향으로 이동가능하게 마련되고, 상기 프리얼라인부 상의 회로기판은 y축 또는 x축 방향으로 이동가능하게 마련됨으로써, 상기 제 1비전과 상기 회로기판의 상대 운동을 통해 상기 회로기판을 검사할 수 있다.
또한, 상기 제1비전으로 상기 실장영역에 형성된 각각의 패턴 위치값을 복수회 검사하는 단계는 상기 본딩픽커가 등속 이동하는 구간 또는 상기 본딩픽커가 정지하는 구간에서 수행될 수 있다.
또한, 상기 본딩장치는 상기 본딩픽커에 의해 웨이퍼공급부로부터 이송되는 각각의 단위유닛에 도포될 플럭스를 수용하는 플럭스부; 및 상기 플럭스부의 일측에서 상기 본딩픽커에 이송되는 단위유닛의 하부를 검사하는 제4 비전;을 더 포함하며, 상기 플럭스부와 상기 제4 비전은 y축 방향과 평행한 임의의 동축 상에 각각 마련될 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 일 실시예와 관련된 반도체 패키지용 회로기판의 검사방법에 따르면, 회로기판의 실장영역의 패턴검사를 신속/정확하게 수행할 수 있다.
또한, 본 발명의 일 실시예와 관련된 반도체 패키지용 회로기판의 검사방법에 따르면, 실장영역의 패턴 촬영시 정밀도를 높일 수 있다.
또한, 본 발명의 일 실시예와 관련된 반도체 패키지용 회로기판의 검사방법에 따르면, 장치 전체의 UPH(Unit per hour)를 저하시키지 않고 충분한 전수검사 시간을 확보할 수 있다.
또한, 본 발명의 일 실시예와 관련된 반도체 패키지용 회로기판의 검사방법에 따르면, 이송라인의 이송동작을 최소화하고 발열에 의한 위치 오차 문제를 완화하고 이송동작의 진동에 따른 촬영 정밀도의 저하를 방지할 수 있다.
도 1은 본 발명과 관련된 플립칩 본딩장치의 평면도.
도 2는 본 발명과 관련된 본딩헤드의 측면도.
도 3은 본 발명의 일 실시예와 관련된 반도체 패키지용 회로기판의 검사방법을 설명하기 위한 개념도.
도 4는 본 발명의 또 다른 실시예와 관련된 반도체의 패키지용 회로기판의 검사방법을 설명하기 위한 개념도.
도 5는 본 발명과 관련된 반도체 패키지용 회로기판의 검사방법을 설명하기 위한 그래프.
도 6은 본 발명과 관련된 반도체 패키지용 회로기판의 검사방법을 설명하기 위한 회로기판의 평면도.
도 7은 본 발명과 관련된 반도체 패키지용 회로기판의 검사방법의 효과를 설명하기 위한 그래프.
도 8은 본 발명과 관련된 반도체 패키지용 회로기판의 검사방법을 설명하기 위한 그래프.
이하, 본 발명의 일 실시예에 따른 반도체 패키지용 회로기판의 검사방법을 첨부된 도면을 참고하여 상세히 설명한다. 첨부된 도면은 본 발명의 예시적인 형태를 도시한 것으로, 이는 본 발명을 상세히 설명하기 위해 제공되는 것일 뿐, 이에 의해 본 발명의 기술적인 범위가 한정되는 것은 아니다.
또한, 도면 부호에 관계없이 동일하거나 대응되는 구성요소는 동일한 참조번호를 부여하고 이에 대한 중복 설명은 생략하기로 하며, 설명의 편의를 위하여 도시된 각 구성 부재의 크기 및 형상은 과장되거나 축소될 수 있다.
한편, 제 1 또는 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들이 상기 용어들에 의해 한정되지 않으며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별시키는 목적으로만 사용된다.
도 1은 본 발명의 일 실시예와 관련된 플립칩 본딩장치의 평면도이고, 도 2는 본 발명과 관련된 본딩헤드의 측면도이다.
플립칩 본딩공정은 쏘잉머신을 사용하여 복수 개의 단위유닛으로 절단된 웨이퍼에서 각각의 단위유닛을 파지하여 인쇄회로기판에서 상기 각각의 단위유닛이 위치될 기준 본딩위치(실장영역)에 상기 각각의 단위유닛을 실장시키는 공정이다.
플립칩 본딩공정은, 픽커로 각각의 단위유닛의 상부면을 흡착하는 방식으로 상기 단위유닛을 파지하는 단계와, 상기 단위유닛의 상부면 및 하부면이 반전되도록 상기 픽커를 상하로 180°만큼 회전시키는 반전단계와, 본딩픽커를 사용하여 상기 픽커에 파지된 단위유닛을 파지하여 단위유닛을 상기 본딩픽커로 전달하는 전달단계와, 상기 본딩픽커를 이동시켜 상기 단위유닛의 하부면에 플럭스가 도포되도록 상기 단위유닛을 플럭스에 침지시키는 플럭스 도포단계와, 상기 플럭스가 도포된 단위유닛의 픽업위치를 검사하는 단계와, 상기 본딩픽커를 본딩부로 이동하여 상기 본딩부에 안착된 회로기판에서 기준 본딩위치에 상기 단위유닛을 실장하는 본딩단계를 포함할 수 있다.
이하, 본 발명과 관련된 플립칭 본딩장치(1000, 이하 본딩장치라고도 함)의 각 구성요소를 첨부된 도면을 참조하여 구체적으로 설명한다.
도 1 및 도 2를 참조하면, 본 발명과 관련된 플립칩 본딩장치(1000)는, 웨이퍼(W)를 공급하는 웨이퍼공급부(100)와, 상기 웨이퍼공급부(100)에서 공급된 웨이퍼(W)가 제공되는 웨이퍼부(200)와, 상기 웨이퍼부(200)에 제공된 웨이퍼(W)에서 복수개의 단위유닛으로 절단된 각각의 단위유닛(U)을 파지하는 플립오버 픽커(300)와, X축, Y축, Z축으로 이동가능하고, Z축을 중심으로 θ 각도로 회전가능하며, 상기 플립오버 픽커(300)로부터 각각의 단위유닛을 전달받아 파지하는 본딩헤드(400(1), 400(2))와, 상기 본딩헤드(400(1), 400(2))를 이동하여 본딩픽커에 파지된 각각의 단위유닛의 하부면에 도포할 플럭스(f)를 담고 있는 플럭스부((510(1), 510(2)))와, 하부면에 상기 플럭스(f)가 도포된 각각의 단위유닛(U)을 실장할 인쇄회로기판(PCB)이 배치되어 있는 본딩부(700)와, 상기 플립오버 픽커(300), 상기 본딩헤드(400(1), 400(2)) 및 상기 플럭스부((510(1), 510(2))를 제어하는 제어부를 포함한다.
또한, 상기 본딩헤드(400(1), 400(2))는 상기 픽커에 의해 상하면이 반전된 단위유닛을 파지하는 본딩픽커(410(1), 410(2))와 본딩픽커(410(1), 410(2))로부터 일 측 방향으로 기설정된 거리만큼 이격되어 구비된 제2 비전(430(1), 430(2))을 포함할 수 있다.
또한, 상기 플립칩 본딩장치(1000)는 피두셜마크(FM)(fiducial mark)를 포함하는 적어도 하나 이상의 정렬정보제공부(520)를 포함하고, 상기 정렬정보제공부(520)는 본딩헤드(400(1), 400(2))에 구비된 제2 비전(430(1), 430(2))에 상기 피두셜마크(FM)의 위치정보를 제공할 수 있다.
상기 정렬정보제공부(520)는 플립칩 본딩장치(1000)에 포함되는 각각의 장치들(예를 들어, 플립오버 픽커(300), 본딩헤드(400(1), 400(2)), 플럭스부(510(1), 510(2)), 본딩부(700), 웨이퍼부(200), 웨이퍼공급부(100), 이송라인 등)이 반복되는 공정으로 인해 열변형되거나 또는 장비 자체에서 발생되거나 외부 요인에 의해 발생되는 진동으로 상대위치가 변화되는 경우 각 장치들의 상대위치가 변화된 정도(즉, 변화거리 및 변화방향)에 대한 정보를 제공할 수 있다.
특히, 플립칩 본딩장치(1000)의 구성 요소 중에 본딩헤드(400(1), 400(2))는 도 1에 도시된 바와 같은 갠트리구조 등에 의해 이동되므로 구동을 위한 모터에 의해 열이 발생하고 열에 의해 본딩헤드(400)의 셋팅값에 오차가 발생하기 쉽고, 장비 가동 중 발생되는 진동 등에 의해 공정 중에 어느 정도 틀어졌는지 변화된 정도를 검사하고, 틀어짐을 보정하는 것이 중요하며, 상기 본딩헤드(400(1), 400(2))를 x-y평면 상 임의의 위치로 이송시키기 위한 갠트리 구조는 후술하기로 한다.
한편, 본딩헤드(400(1), 400(2))는 웨이퍼부(200) 및 플립오버 픽커(300)의 상부, 플럭스부(510(1), 510(2)), 제4비전(530(1), 530(2)), 본딩부(700)에서 승강가능하게 설치되고, 웨이퍼부(200), 본딩부(700), 플럭스부(510(1), 510(2)) 및 플립오버 픽커(300) 사이를 병진이동가능하게 설치된다. 구체적으로, 상기 본딩헤드(400(1), 400(2))는 도 1에 도시된 바와 같이 제1 이송라인(1300(1), 1300(2))을 따라 X축 방향을 따라 이동가능하게 설치되고, 제2 이송라인(1100(1), 1100(2))을 따라 Y축 방향을 따라 이동가능하게 설치된다.
여기서 제1 이송라인(1300(1), 1300(2))과 제2 이송라인(1100(1), 1100(2))은 중첩된 갠트리 구조로서 본딩헤드(400(1), 400(2))를 x-y평면 상의 임의의 위치로 이송시키도록 구성될 수 있으며, 각 이송라인의 개수는 필요에 따라 증감될 수 있음은 물론이다.
또한, 상기 제1 이송라인(1300(1), 1300(2))과 상기 제2 이송라인(1100(1), 1100(2))이 형성하는 공간 내부에는, 웨이퍼부(200), 플럭스부(510(1), 510(2)), 본딩부(700) 및 플립오버 픽커(300)가 설치될 수 있다.
도 1을 참조하면, 상기 본딩헤드(400(1), 400(2))는 동일한 구조를 갖는 한 쌍으로 구비될 수 있으며, 소정의 간격으로 떨어진 제2 이송라인(1100(1), 1100(2))에 각각 장착될 수 있다.
도 2를 참조하면, 상기 본딩픽커(410(1))는 단위유닛에 진공흡착력을 직접 전달하여 상기 단위유닛을 파지하는 흡착헤드(411)와, 상기 흡착헤드(411)와 상기 본딩헤드(400(1)) 본체를 연결하며 상기 흡착헤드(411)에 진공흡입력을 전달하는 연결부재(415)를 포함한다. 상기 흡착헤드(411)는 파지된 단위유닛을 Z축에 대해 시계방향 및/또는 반시계방향으로 회전시킬 수 있도록 구성된다. 이로 인해, 흡착헤드(411)는 제어부의 제어에 의해 단위유닛의 위치를 θ(theta) 보정할 수 있다.
제2 비전(430(1))은 본딩헤드(400(1))에서 상기 본딩픽커(410(1))로부터 일 측방향으로(예를 들어, 도 2에 도시된 바와 같이 Y축 방향으로) 기설정된 제1 거리만큼 이격되어 설치된다. 본딩픽커(410(1))가 단위유닛을 파지하거나 상기 단위유닛을 플럭스(f)에 침지시킬 때 제2 비전(430(1))과의 공간적 간섭이 발생하지 않도록 하기 위하여, 상기 제2 비전(430(1))은 상기 제2 비전(430(1))의 렌즈면이 상기 본딩픽커(410(1))의 흡착헤드(411)의 흡착면보다 높은 위치에 위치되도록 설치될 수 있다.
제2 비전(430(1))은 적어도 하나 이상의 정렬정보제공부(520)에서 피두셜마크(FM)의 위치정보를 획득하고, 상기 웨이퍼(W)에서 각각의 단위유닛의 위치정보를 획득하며, 상기 본딩부(700)에서 회로기판(PCB)에 각각의 단위유닛이 실장될 기준 본딩위치의 위치정보를 획득한다.
이와 같이 제2 비전(430(1), 430(2))을 통하여 획득된 위치정보들은 제어부로 전송되고, 상기 제어부는 상기 위치정보들을 계산하여 본딩헤드(400(1), 400(2)) 및/또는 본딩픽커(410(1), 410(2))를 이동하여 단위유닛의 위치에 대해 X축 보정 및 Y축 보정을 실행한다.
또한, 플럭스부(510(1), 510(2))와 본딩부(700) 사이에서 상기 본딩헤드(400(1), 400(2))의 이동경로 상에는, 상기 본딩픽커(410(1), 410(2))의 하부에서 상부 방향으로 본딩픽커(410(1), 410(2))의 흡착헤드(411)와 단위유닛을 촬영하는 제4 비전(530(1), 530(2): 하부 비전)이 구비될 수 있다.
상기 제4 비전(530(1), 530(2))은 본딩픽커(410(1), 410(2))에 대한 단위유닛의 위치정보를 수집하는 카메라로서, 구체적으로 상기 제4 비전(530(1), 530(2))은 본딩픽커(410(1), 410(2))의 흡착헤드(411)의 중심이 단위유닛의 중심과 일치하는지 여부, 본딩픽커(410, 410(2))의 흡착헤드(411)의 중심이 단위유닛의 중심으로부터 이탈된 거리, 본딩픽커(410(1), 410(2))의 흡착헤드(411)에 대해 단위유닛의 이탈된 각도 및 상기 단위유닛에 형성된 범프(볼) 정렬 상태 등을 촬영한다.
한편 상기 제4 비전(530(1), 530(2))은 상기 본딩 헤드(400(1), 400(2))의 이송경로의 하방에 배치되어 상방향(up-looking)으로 촬상이 가능하도록 배치될 수 있다.
상기 본딩헤드(400(1), 400(2))에 의하여 흡착된 단위유닛(플립칩)의 하면을 촬상하여 이송되는 단위유닛의 위치 등에 관한 정보를 획득할 수 있으며, 상기 제4 비전(530(1), 530(2))은 이송되는 단위유닛의 하면의 1 지점의 영역 촬상 만으로도 초기 입력된 단위유닛의 위치 정보에 기초하여 단위유닛의 틀어짐(회전) 정도 및 특정 방향으로의 변위량을 판단할 수도 있지만, 바람직하게는 2 지점 이상의 영역을 촬상함으로써 보다 정확한 이미지를 추출할 수 있다.
또한, 상기 단위유닛이 상기 제4 비전(530(1), 530(2))의 화각(FOV) 내에 다 들어오는 경우에는 1회 2지점 촬상(원샷 촬상)하여 그 이미지로부터 각각의 단위유닛의 위치를 파악할 수 있다. 그러나, 상기 단위유닛이 상기 제4 비전(530(1), 530(2))의 화각(FOV) 내에 다 들어오지 못할 경우에는 2회 2지점 촬상할 수 있다. 전술한 바와 같이 플럭스부(510(1), 510(2))에서 플럭스에 하면이 침지된 단위유닛은 본딩부(700)로 이송된다.
한편 제1 이송라인(1300(1), 1300(2))과 제2 이송라인(1100(1), 1100(2))을 통해 이송되는 각 구성요소를 이송시키기 위한 가동부 및 구동수단에서 발생하는 열은 위치 오차를 발생시킬 수 있으며, 이러한 열팽창에 의한 위치 오차는 플립칩 본딩과정에 정밀도를 저해할 수 있다. 따라서 열팽창량을 최소화하기 위하여 각 이송라인을 따라 x축 방향 또는 y축 방향으로 이송되는 각 구성요소(예를 들어, 제3 비전(530(1), 530(2))의 이송횟수 또는 이송거리를 최소화하는 방법이 고려될 수 있다.
이를 위하여, 본 발명과 관련된 플립칩 본딩장치(1000)에서는 상기 제3 비전(530(1), 530(2))과 플럭스부(400(1), 400(2))가 제2 이송라인(1100(1), 1100(2): y축 방향)과 평행한 임의의 축 상에 나란히 배치될 수 있으며, 이러한 구조를 통해 x축 방향의 이송횟수를 1회 줄일 수 있고, x축 방향의 이송횟수를 1회 쉬는 동안에 갠트리 구동모터의 열을 식힐 수 있으므로 열변형을 줄일 수 있다.
또한, 전술한 플립오버 픽커(300)와 상기 제4 비전(530(1), 530(2)) 및 플럭스부(400(1), 400(2))가 제2 이송라인(1100(1), 1100(2): y축 방향)과 평행한 임의의 축 상에 나란히 배치될 수 있으며, 이러한 구조를 통해 x축 방향의 이송횟수를 2회 줄일 수 있고, x축 방향의 이송횟수를 2회 쉬는 동안에 갠트리 구동모터의 열을 식힐 수 있으므로 열변형을 줄일 수 있다.
한편 상기 본딩부(700)에는 단위유닛이 실장되는 회로기판(PCB)이 배치된다.
또한, 상기 본딩부(700)의 전방에는, 회로기판(PCB)의 위치 정렬정보를 미리 검사하는 프리얼라인부(600)가 구비된다.
상기 프리얼라인부(600)에는 제1 비전(610)이 구비될 수 있고, 상기 제1 비전(610)은 각각의 회로기판(PCB)의 위치정보 및 인쇄된 회로상태를 수집 및 검사(전수검사)하고, 인쇄회로기판(PCB)에서 단위유닛들이 각각 실장될 위치인 기준 본딩위치에 대한 위치정보(패턴)를 수집한다.
프리얼라인부(600)가 구비되는 경우, 위치 정렬정보(실장 영역, 패턴 위치 등)가 미리 검사된 회로기판(PCB)이 본딩부(700)로 전달되어 본딩부에서 회로기판(PCB)의 위치 정렬정보 검사 시간이 단축 될 수 있는 이점이 있다. 즉, 프리얼라인부(600)에서 회로기판의 전체 실장영역에 대해 각각 전수 검사하고, 본딩부(700)에서는 프리얼라인부(600)로부터 전달받은 회로기판(PCB)의 일부의 실장영역 또는 회로기판(PCB)에 형성된 피두셜마크 만을 검사함으로써 매핑(mapping)과정을 통해 회로기판(PCB)의 위치 정렬정보를 얻을 수 있으므로 본딩부(700)에서 회로기판(PCB)의 위치 정렬정보 검사시간을 단축할 수 있다.
또한, 제어부는 상기 플립오버 픽커(300), 상기 본딩헤드(400(1), 400(2)) 및 상기 플럭스부(510(1), 510(2))를 제어한다. 특히, 상기 제어부는 제1 비전(610), 제2 비전(430(1), 430(2)), 및 제4 비전(530(1), 530(2))을 통하여 획득된 위치정보에 기초하여 본딩부(700)에서 회로기판(PCB)의 기준 본딩위치(실장영역)에 대한 단위유닛의 위치를 보정한다. 즉, 상기 제어부는 제1 비전(610), 제2 비전(430(1), 430(2)), 및 제4 비전(530(1), 530(2))을 통해 획득한 위치정보에 기초하여 단위유닛의 위치에 대해 X축 보정, Y축 보정 및 세타(θ) 보정을 실행한다.
또한, 상기 제어부는 제2 비전(430(1), 430(2))을 통하여 획득된 적어도 하나 이상의 정렬정보제공부의 위치정보에 기초하여 플립칩 본딩장치(1000)를 구성하는 각각의 장치들(예를 들어, 플립오버 픽커(300), 본딩헤드(400), 플럭스부(510), 본딩부(700), 웨이퍼부(200), 웨이퍼공급부(100), 이송라인 등)이 반복되는 공정으로 인해 열변형된 경우 이의 틀어진 정도(오차값)를 계산하여 회로기판(PCB)의 기준 본딩영역의 위치를 정확하게 계산하여, 본딩시 픽커의 기준 좌표를 조정함으로써 단위유닛의 위치를 보정한다.
또한, 상기 제어부는 상기 플립오버 픽커(300)가 상기 단위유닛을 파지한 후 상기 웨이퍼부(200)의 상부에서 기설정된 위치로 복귀하도록 상기 플립오버 픽커(300)를 제어한다. 즉, 상기 제어부는 플립오버 픽커(300)로부터 플립오버된(상하면이 반전된) 단위유닛을 본딩픽커로 전달하는 과정이 항상 기설정된 위치에서 실행되도록 상기 플립오버 픽커(300)를 제어한다. 여기서 상기 기설정된 위치는 플립오버 픽커(300)가 상하면이 반전된 단위유닛을 본딩픽커로 전달하는 지점이다.
전술한 바와 같이, 불량률을 줄이기 위하여 회로기판의 실장영역의 패턴을 촬영하는 과정은 매우 중요하다. 특히, 수마이크로미터의 정밀도를 요구하는 플립칩 본딩장치(1000) 등에 있어서는 진동에 의한 오차값도 장비의 정밀도에 큰 영향을 주기 때문에, 정확한 위치 촬영을 위하여 해당 비전의 자체 진동뿐만 아니라 이송되는 구성요소로부터 해당 비전에 가해지는 진동 및 기타 외부 요인 등에 의해 발생되는 진동을 최소화하고, 진동이 가해지는 경우 촬영된 실장영역의 위치정보(패턴)로부터 진동의 영향을 제거하는 방법이 요구된다.
이하 첨부된 도면을 참조하여 본 발명의 일 실시예와 관련된 반도체 패키지용 회로기판의 검사방법을 구체적으로 살펴본다.
도 3은 본 발명의 일 실시예와 관련된 반도체 패키지용 회로기판의 검사방법을 설명하기 위한 개념도이고, 도 4는 본 발명의 또 다른 실시예와 관련된 반도체의 패키지용 회로기판의 검사방법을 설명하기 위한 개념도이며, 도 5는 본 발명과 관련된 반도체 패키지용 회로기판의 검사방법을 설명하기 위한 그래프이다.
본 발명의 일 실시예와 관련된 반도체 패키지용 회로기판의 검사방법은 전술한 웨이퍼공급부(100)와 플럭스부(510(1), 510(2))와 프리얼라인부(600)와 본딩부(700) 및 웨이퍼(W)로부터 절단된 복수의 단위유닛이 각각 실장되는 회로기판(10)의 실장영역(11)을 촬영하기 위한 복수의 비전(430, 610)을 포함하는 플립칩 본딩장치(1000)에서의 회로기판(10)의 패턴 촬영방법과 관련된다.
상기 본딩장치(100)는 웨이퍼공급부(100)와 본딩부(700)와 웨이퍼로부터 절단된 복수의 단위유닛을 상기 본딩부로 이송하기 위한 본딩픽커(410(1), 410(2)) 및 상기 단위유닛이 각각 실장되는 회로기판의 실장영역을 촬영하기 위한 비전을 포함할 수 있다.
본 발명의 일 실시예와 관련된 반도체 패키지용 회로기판의 검사방법은 (a)웨이퍼로부터 절단된 복수의 단위유닛이 실장되고, 패턴이 형성된 복수의 실장영역을 갖는 회로기판(PCB)을 준비하는 단계 (a)와 상기 본딩부(700)에서 상기 비전으로 상기 실장영역에 형성된 각각의 패턴 위치값을 복수회 검사하는 단계 (b) 및 상기 복수회 검사된 개별 패턴의 위치값들로부터 실장영역(11)의 패턴 위치를 결정하는 단계를 포함한다.
또한, 상기 본딩장치(1000)는 웨이퍼공급부(100)와 웨이퍼로부터 절단된 복수의 단위유닛이 각각 실장되는 회로기판의 실장영역을 촬영하기 위한 제1비전(610)을 구비한 프리얼라인부(600)와 본딩부(700) 및 상기 웨이퍼공급부로부터 각각의 단위유닛을 상기 본딩부로 이송하기 위한 본딩픽커(410(1), 410(2)) 및 상기 본딩부(700)에서 회로기판의 실장영역을 촬영하기 위한 제2비전(430(1), 430(2))을 포함할 수 있다.
또한, 본 발명의 또 다른 실시예와 관련된 반도체 패키지용 회로기판의 검사방법은 본딩장치(1000)의 회로기판의 검사방법에 있어서, 웨이퍼로부터 절단된 복수의 단위유닛이 실장되고, 패턴이 형성된 복수의 실장영역을 갖는 회로기판을 준비하는 단계 (a)와 상기 프리얼라인부(600)에서 상기 제1비전(610)으로 상기 실장영역에 형성된 각각의 패턴 위치값을 복수회 검사하는 단계 (b) 및 상기 복수회 검사된 개별 패턴의 위치값들로부터 실장영역의 패턴 위치를 결정하는 단계 (c)를 포함한다.
또한, 상기 제2비전(430(1), 430(2))은 상기 본딩픽커(410(1), 410(2))의 일측에 나란히 배치될 수 있다.
또한, 상기 단계 (c) 이후에, 상기 본딩부(700)에서 상기 제2비전(430(1), 430(2))으로 상기 실장영역에 형성된 패턴 위치를 복수회 검사하는 단계를 수행할 수 있다.
또한, 상기 본딩부(700)에서 복수회 검사하는 단계는 상기 회로기판의 특정 실장 영역에 대해서만 수행될 수 있다.
또한, 상기 본딩장치(1000)는 상기 본딩부에서 실장이 완료된 상기 단위유닛과 상기 인쇄회로기판의 실장 상태를 검사하기 위한 제3비전(810)을 구비한 검사부(800)를 더 포함하며, 상기 검사부(800)에서 상기 제3비전(810)을 이용하여 상기 인쇄회로기판에 실장된 상기 단위유닛을 각각 복수회 검사하는 단계를 수행할 수 있다.
또한, 상기 실장영역의 패턴 위치는 상기 복수회 검사된 개별 패턴의 위치값들로부터 산출된 패턴 위치값들의 평균값일 수 있다.
또한, 상기 실장영역의 패턴 위치는 상기 복수회 검사된 개별 패턴의 위치값들의 필터링을 통해 구해진 평균값일 수 있다.
또한, 상기 비전으로 복수회 검사하는 단계는 복수회 촬영 회차에 따라 빛의 노출량, 노출시간, 광원 종류, 기판과의 거리 중 하나 이상의 조건을 변화시켜 촬영 영상을 얻을 수 있다.
또한, 상기 제1 비전(610)은 x-y 평면 상의 임의의 위치로 이송될 수 있도록 갠트리 구조의 이송라인에 장착될 수 있다.
또한, 상기 제1 비전(610)은 x축 또는 y축 방향으로 이동가능하게 마련되고, 상기 프리얼라인부(600) 상의 회로기판은 y축 또는 x축 방향으로 이동가능하게 마련됨으로써, 상기 제 1비전(610)과 상기 회로기판의 상대 운동을 통해 상기 회로기판을 검사할 수 있다.
또한, 상기 제1비전(610)으로 상기 실장영역에 형성된 각각의 패턴 위치값을 복수회 검사하는 단계는 상기 본딩픽커(410(1), 410(2))가 등속 이동하는 구간 또는 상기 본딩픽커(410(1), 410(2))가 정지하는 구간에서 수행될 수 있다.
또한, 상기 본딩장치(1000)는 상기 본딩픽커(410(1), 410(2))에 의해 웨이퍼공급부로부터 이송되는 각각의 단위유닛에 도포될 플럭스를 수용하는 플럭스부(510(1), 510(2)) 및 상기 플럭스부(510(1), 510(2))의 일측에서 상기 본딩픽커(410(1), 410(2))에 이송되는 단위유닛의 하부를 검사하는 제4 비전(530(1), 530(2))을 더 포함하며, 상기 플럭스부(510(1), 510(2))와 상기 제4 비전(530(1), 530(2))은 y축 방향과 평행한 임의의 동축 상에 각각 마련될 수 있다.
이하, 첨부된 도면을 참조하여 회로기판의 실장영역의 패턴을 복수 회 촬영(이하 멀티샷(multi-shot)이라고도 함)하는 각 단계를 구체적으로 살펴본다.
상기 단계 (c)에서, 복수의 패턴의 평균으로 각 실장영역(11)의 패턴이 결정될 수 있다. 상기 복수회 검사된 개별 패턴 위치값들을 단순히 취합하여 평균을 낼 수도 있지만, 보다 정밀도 있는 패턴 위치값을 구하기 위하여 상기 검사된 개별 패턴의 위치값들의 필터링을 통해 구할 수도 있다. 필터링은 개별 패턴 위치값들 중 ±3σ(시그마) 범위 안에 드는 값들만을 취함으로써, 이를 벗어나는 위치값들을 제외한 평균값을 통해 실장영역의 패턴 위치를 결정할 수도 있다.
상기 회로기판(10)의 실장영역(11)의 패턴을 촬영하는 단계 (b)는 전술한 프리얼라인부(600)에서 수행될 수도 있고, 본딩부(700)에서 단위유닛의 본딩 공정 전에 수행될 수도 있다. 구체적으로 프리얼라인부(600)에서 단계 (b)가 수행되는 경우 제1 비전(610)에 의하여 상기 회로기판(10)의 실장영역(11)의 패턴이 촬영될 수 있고, 본딩부(700)에서 본딩 공정 전에 수행될 경우 제2 비전(430(1), 430(2))에 의하여 상기 회로기판(10)의 실장영역(11)의 패턴이 촬영될 수 있다.
그러나 바람직하게는 프리얼라인부(600)에서 회로기판의 전체 실장영역에 대해 각각 전수 검사하고, 본딩부(700)에서는 프리얼라인부로부터 전달받은 회로기판의 일부의 실장영역 또는 회로기판에 형성된 피두셜마크 만을 검사함으로써 매핑(mapping)과정을 통해 회로기판의 위치 정렬정보를 얻을 수 있으므로 본딩부(700)에서 회로기판의 위치 정렬정보 검사시간을 단축할 수 있다
한편 플럭스부(510(1), 510(2))와 프리얼라인부(600) 및 본딩부(700)에서 수행되는 작업은 동시적/연속적으로 이루어지며, 플럭스부(510(1), 510(2))와 본딩부(700)에서는 많은 작업이 이루어지므로 전체 공정시간의 상당부분 소요된다. 반면에 프리얼라인부(600)에서는 작업 특성상 상기한 플럭스부(510(1), 510(2)), 프리얼라인부(600) 및 본딩부(700)에서 수행되는 작업과 별도로 진행되고, 이들의 작업에 영향을 받지않고 동시에 수행될 수 있으므로, 실장영역(11)의 패턴을 복수 회 촬영하더라도 전체 UPH에 영향을 미치지 않는다.
따라서 전체 실장영역(11)을 복수 회 촬영하여 각 실장영역(11)의 패턴을 결정하는 단계 (b)는 프리얼라인부(600)에서 수행되는 것이 바람직하다.
이하, 도 3과 도 4를 참조하여 제1 비전(610) 또는 제2 비전(430(1), 430(2): 430)을 통해 실장영역의 패턴을 적어도 2회 이상 촬영하는 과정을 구체적으로 설명한다.
도 3을 참조하면, 상기 제1 비전(610) 또는 제2 비전(430(1), 430(2): 430)에 정지신호가 입력되고, 제1 기준위치(R1)에 제1 비전(610) 또는 제2 비전(430(1), 430(2): 430)이 정지하면 갠트리 타입 또는 리니어 모터 등에 따라 이동되므로, 상기 제1 비전(610) 또는 제2 비전(430(1), 430(2): 430)에도 미세한 진동이 발생하게 된다. 따라서 원래의 위치에서 소정의 진폭(d)을 갖는 진동이 발생하며 상기 제1 비전(610) 또는 제2 비전(430(1), 430(2): 430)의 위치가 미세하게 이동하게 된다.
이때 전술한 제어부로부터 촬영신호가 입력되면 의도하지 않은 위치(R2, R3)에서 해당 실장영역(11)의 패턴 촬영이 이루어질 수 있다. 이러한 경우 실장영역(11)의 패턴이 정확히 촬영되지 않으므로 실장영역의 위치 정보가 정확히 얻어지지 않는다. 특히, 수마이크로미터의 정밀도를 요구하는 플립칩 본딩장치(1000)에서 이와 같이 미세한 오차를 갖는 위치 정보를 기준으로 본딩 공정이 수행되는 경우 불량률이 높아지게 되므로 정밀도를 보장할 수 없다.
도 5를 참조하면, 상기 제1 비전(610) 또는 제2 비전(430(1), 430(2): 430)의 진동은 시간이 지날수록 작아지므로, 이에 따라 진폭이 작아지게 되서 상기 실장영역(11)의 패턴은 특정한 값으로 수렴되는 데이터들을 갖게 될 것이지만, 이와 별도로 장비 외적인 요인들에 의해 발생되는 진동은 언제 발생되지, 언제 작아지게 될지 예측할 수 없으므로 상기 촬영횟수가 많으면 많을수록 보다 정확한 값을 얻을 수 있을 것이다.
1 Shot 2 Shot 3 Shot 4 Shot 5 Shot 최소(MIN) 최대(MAX) 변동량(DIFF) 평균(AVERAGE)
1회 -1171.8 -1169.4 -1167.2 -1167.3 -1174.6 -1174.6 -1167.2 7.4 -1170.1
2회 -1177.3 -1177.0 -1172.0 -1166.8 -1169.8 -1177.3 -1166.8 10.5 -1172.6
3회 -1172.2 -1169.1 -1166.7 -1167.7 -1175.1 -1175.1 -1166.7 8.4 -1170.2
4회 -1172.1 -1169.2 -1166.7 -1167.3 -1174.6 -1174.6 -1166.7 7.9 -1170.0
5회 -1171.9 -1170.1 -1166.9 -1166.3 -1172.8 -1172.8 -1166.3 6.5 -1169.6
6회 -1171.6 -1168.1 -1166.3 -1168.7 -1175.9 -1175.9 -1166.3 9.6 -1170.1
7회 -1171.6 -1171.1 -1170.0 -1168.0 -1167.0 -1171.6 -1167.0 4.6 -1169.5
8회 -1171.0 -1171.1 -1169.4 -1166.5 -1166.7 -1171.1 -1166.5 4.6 -1169.0
9회 -1171.6 -1170.2 -1166.6 -1165.8 -1170.7 -1171.6 -1165.8 5.8 -1169.0
10회 -1167.5 -1167.0 -1170.7 -1175.3 -1174.7 -1175.3 -1167.0 8.3 -1171.0
최소(MIN) -1177.3 -1177.0 -1172.0 -1175.3 -1175.9 -1177.3 -1172.6
최대(MAX) -1167.5 -1167.0 -1166.3 -1165.8 -1166.7 -1165.8 -1169.0
변동량(DIFF) 9.8 10.0 5.7 9.5 9.2 3.6
상기 [표 1] 이를 뒷받침하는 자료로서, 한 회로기판의 실장영역들 중 한 영역에 대하여 각각 5회씩 연속 촬영하고, 이를 전체적으로 10회 반복한 결과값을 나타내는 표이다. 1 Shot은 5회 연속 촬영 중 1번째 촬영 한 위치 값이고, 2 Shot은 5회 연속 촬영 중 2번째 촬영시의 위치값이고, 3 Shot은 3번째 촬영시의 위치값이고, 4 Shot은 4번째 촬영시의 위치값이며, 5 Shot은 5번째 촬영시의 위치값이다.
상기 데이터에 따르면, 1 Shot의 위치값 변동량(DIFF)은 9.8이고, 5 Shot의 위치값 변동량은 9.2로서 5번째 샷이 완료될 때까지도 진동에 의한 위치값이 수렴되지 않음을 알 수 있다. 그러나 각각의 위치값을 모두 합하여 평균을 내면 그 변동량은 3.6으로 변동량 폭이 적어짐을 알 수 있다.
참고로, 상기 [표 1]에 따르면, 한 회로기판에 대한 멀티샷 수행을 1회 하는 것보다 2회 이상 반복 수행, 즉 멀티샷 과정을 한 기판에 대하여 2회 이상 반복 수행하여 평균값을 도출하면 위치 오차값을 더욱 줄일 수 있는 효과가 있음을 확인할 수 있다.
이때 한 기판에 대하여 멀티샷을 2회 이상 반복 수행하여 측정된 위치값의 평균은 2가지 방식으로 산출할 수 있다.
첫 번째, 한 회로기판에 대한 멀티샷 수행을 1회하여 얻은 개별 위치값들과, 다시 이 회로기판에 대한 멀티샷을 2차, 3차 수행하여 얻어진 개별 위치값들을 모두 합하여 평균을 산출하여 최종 위치값을 얻을 수 있다.
두 번째, 한 회로기판에 대한 멀티샷 수행을 1회 한 이후에 이들의 평균값으로 1차 실장영역의 값을 구하고, 다시 반복 수행하여 이 회로기판에 대한 멀티샷 수행을 통해 이들의 평균 값으로 2차 실장영역의 값을 구하고, 이러한 과정을 N차 반복 수행하여 각각의 평균 값으로 1차, 2차..N차의 실장영역의 값을 구하고, 이들의 실장영역의 값을 평균내어 최종 위치값을 얻을 수도 있다.
바람직하게 상기 촬영횟수와 촬영시점 및 촬영간격은 측정의 정확도를 위해 미리 설정될 수 있으며, 측정시 사용자가 임의로 정하여 측정할 수도 있다. 상술한 실험에서는 제1 비전(610, 프리얼라인부)에 정지신호가 입력된 후 7ms 간격으로 5회(t1 내지 t5) 연속으로 멀티샷을 수행하였으나, 이에 제한되는 것은 아니다. 예를 들면, 상기 제1 비전(610)에 정지신호가 입력된 후 소정의 시간(예를 들어10~30ms(t1))이 경과한 후, 소정의 시간간격(예를 들어, 5~10ms)으로 2 회 이상 연속 촬영할 수 있다.
이때 촬영된 복수의 개별 패턴 위치값들의 평균으로 해당 실장영역(11)의 패턴 위치를 결정할 수 있다. 한편, 상기 패턴은 상기 제1 비전(610) 또는 제2 비전(430(1), 430(2))에 정지신호가 입력된 후 적어도 2회 이상 촬영될 수 있다. 정지신호가 입력된 후 바로 복수회 촬영을 할 수도 있고, 소정의 시간이 경과한 후에 복수회 촬영을 할 수도 있다. 이때 소정의 시간이라 함은 제1 비전(610) 또는 제2비전(430(1), 430(2))에 정지신호가 입력된 후 제1 비전(610) 또는 제2 비전(430(1), 430(2))의 진동이 허용될 수 있는 진폭 이하로 떨어질 수 있는 구간일 수도 있다.
이와 유사하게, 제1 비전(610) 또는 제2 비전(430(1), 430(2))에 정지신호가 입력된 후 제1 비전(610) 또는 제2 비전(430(1), 430(2))의 진동을 감지하고, 상기 제1 비전(610) 또는 제2 비전(430(1), 430(2))의 진동이 허용될 수 있는 진폭 이하로 떨어진 구간에 진입하면 적어도 2회 이상 소정의 시간간격에 맞추어 연속적으로 촬영하고, 이의 촬영값들의 평균을 산출하여 위치값으로 설정할 수 있다.
한편, 평균을 산출하는 경우 패턴 위치값들의 필터링을 통해 오차가 큰 패턴의 경우에는 평균에 합산시키지 않을 수도 있다. 구체적으로 상기 복수의 측정 패턴 위치 값의 평균을 산출하여 결정하게 된다. 이때 복수의 측정 위치 값들 중 상대적으로 오차가 커서(±3σ(시그마) 범위를 벗어나는 경우) 신뢰도가 낮은 위치 값이 발생할 수 있다. 따라서 상기 신뢰도가 낮은 측정값을 제거하고 평균을 산출하는 것이 오차의 신뢰도를 높일 수가 있다.
이에 따라 상기 복수의 측정 위치 값의 평균을 통해 각 측정 위치 값의 표준 편차를 산출하고, 산출된 표준 편차가 설정된 값을 초과하는 경우 편차가 큰 위치 값을 유효하지 않은 값으로 제거하게 된다. 이와 같은 절차를 반복함으로써 표준 편차를 유효한 수준까지 감소시킬 수 있다. 그 중에서도 개별 패턴 위치값들 중 ±3σ(시그마) 범위 안에 드는 값들만을 취함으로써, 이를 벗어나는 위치값들을 제외한 평균값을 통해 실장영역의 패턴 위치를 결정할 수도 있다.
한편, 단계 (b)에서, 촬영 회차에 따라 빛의 노출량, 노출시간, 광의 종류 및 초점거리 중 적어도 하나 이상을 변화시킬 수도 있다. 예를 들어 빛의 노출량이나 노출시간 등의 조건에 따라 밝은 이미지 및 어두운 이미지가 각각 얻어질 수 있고, 이러한 이미지들을 통합하여 고른 휘도의 이미지를 얻을 수도 있다. 또는 촬영 회차에 따라 상기한 조건들을 달리하여 촬영한 이후에 선명하게 잘 나온 이미지들만을 별도로 취할 수도 있다.
한편, 실장영역의 패턴을 촬영하는 방법은 비전의 시야 범위에 따라 달라질 수 있으며, 비전의 시야 범위가 넓은 경우 실장영역의 전체 패턴을 한번에 촬영하는 방법이 사용될 수 있고, 비전의 시야 범위가 좁은 경우 실장영역의 복수의 부분 패턴(예를 들어, 제1 범프와 제2 범프)을 촬영하는 방법이 사용될 수 있다. 도 3을 통하여 설명한 실시예는 전체 패턴을 한번에 촬영하는 방법이 적용된 것이고, 도 4에는 부분 패턴을 촬영하는 방법이 적용된 것이다.
도 4를 참조하면, 회로기판(20)의 실장영역(21)의 제1 범프(21a)와 제2 범프(21b)의 패턴을 촬영하는 방법이 도시되어 있으며, 제1 범프(21a)의 패턴을 결정하기 위하여 상기 제1 범프(21a)를 적어도 2회 이상 촬영할 수 있고, 제2 범프(21b)의 패턴을 결정하기 위하여 상기 제2 범프(21b)를 적어도 2회 이상 촬영할 수 있으며, 전술한 바와 같이 복수의 패턴의 평균으로 해당 실장영역(21)의 패턴을 각각 결정할 수 있으며, 상기 촬영 대상인 제1 범프(21a)와 제2 범프(21b)는 대각선 방향으로 각각 위치될 수 있다.
도 6은 본 발명과 관련된 반도체 패키지용 회로기판의 검사방법을 설명하기 위한 회로기판의 평면도이며, 도 7은 본 발명과 관련된 반도체 패키지용 회로기판의 검사방법의 효과를 설명하기 위한 그래프이고, 도 8은 본 발명과 관련된 반도체 패키지용 회로기판의 검사방법을 설명하기 위한 그래프이다.
전술한 바와 같이, 회로기판의 실장영역의 패턴을 촬영하는 단계는 프리얼라인부(600)에서 수행되는 것이 바람직하지만, 전술한 단계 (b)는 본딩부(700)에서도 수행될 수 있고, 상기 단위유닛과 상기 인쇄회로기판의 실장 상태를 검사하기 위한 제3비전을 구비한 검사부에서 수행될 수도 있다. 또한 전체 기판에 대하여 각각 복수회 검사할 수도 있고, 기판 중에 일부의 실장영역 또는 피두셜마크에 한정하여 복수회 검사할 수도 있다.
바람직하게는, 프리얼라인부(600)나 검사부(800)에서는 단계 (b)가 회로기판의 모든 실장영역에 대하여 각각 수행될 수 있고, 본딩부(700)에서는 단계 (b)가 선별적으로 특정 실장영역에 대하여만 수행될 수 있다. 이것은 프리얼라인부(600)에서 충분한 시간을 가지고 모든 실장영역에 대한 패턴이 촬영되었으므로 본딩부(700)에서는 확인 차 선별적으로 특정 실장영역에 대해서만 패턴을 촬영하는 것이 바람직하다. 그리고, 프리얼라인부(600)나 검사부(800)는 작업 특성상 상기한 플럭스부, 프리얼라인부 및 본딩부에서 수행되는 작업과 별도로 진행되고, 이들의 작업에 영향을 받지않고 동시에 수행될 수 있으므로, 실장영역(11)의 패턴을 회로기판 전체에 걸쳐 복수 회 촬영하더라도 전체 UPH에 영향을 미치지 않는다.
도 6을 참조하면, 본딩부(700)에서 본딩 공정이 수행되기 전 회로기판의 전체 실장영역(PCB(1)의 1 내지 50과 PCB(2)의 1 내지 50)의 패턴을 촬영할 수 있으며, 장비의 UPH 향상 및 본딩헤드(400(1),400(2))의 이동경로를 최소화하기 위해 상기 회로기판의 실장영역을 양분하여 한 쌍의 제2 비전(430(1), 430(2), 도 1참조)을 통해 각각 촬영할 수 있다.
1회 촬영측정 정밀도(㎛)
 범프 1 범프 2 멀티 샷 측정정밀도(㎛)
 범프 1 범프 2
X Y X Y X Y X Y
최소(MIN) -0.9 -0.6 -1.1 -0.8 최소(MIN) -0.8 -0.4 -0.9 -0.4
최대(MAX) 1.1 1.9 0.9 1.9 최대(MAX) 1.1 1.7 0.8 1.8
평균(AVERAGE) 0.0 0.8 -0.2 0.7 평균(AVERAGE) 0.1 0.8 -0.2 0.7
3시그마(SIG) 1.2 1.7 1.3 1.7 3시그마(SIG) 1.1 1.5 1.1 1.5
정확도(ACCURACY) 1.3 2.5 1.4 2.5 정확도(ACCURACY) 1.1 2.2 1.2 2.2
1회 촬영측정 정밀도(㎛)
 범프 1 범프 2 멀티 샷 측정정밀도(㎛)
 범프 1 범프 2
X Y X Y X Y X Y
최소(MIN) -7.0 -0.2 -7.0 -0.3 최소(MIN) -1.8 0.0 -2.0 -0.1
최대(MAX) 3.9 1.6 3.8 1.5 최대(MAX) 2.1 1.6 1.9 1.4
평균(AVERAGE) -1.0 0.4 -1.3 0.4 평균(AVERAGE) -0.2 0.6 -0.5 0.6
3시그마(SIG) 9.8 1.3 9.7 1.3 3시그마(SIG) 2.5 1.2 2.5 1.0
정확도(ACCURACY) 10.9 1.7 11.0 1.6 정확도(ACCURACY) 2.7 1.9 2.9 1.6
[표 2]는 제1 비전(610)이 X축 정지상태에서 Y축 이동 후 촬영한 각 범프(2지점)의 위치값을 나타내고, [표3]은 제1 비전(610)이 Y축 정지상태에서 X축 이동 후 촬영한 각 범프의 위치값을 나타낸다.
[표 2]는 제1 비전(610)을 통해 프리얼라인부(600)에서 회로기판 당 10회 반복하여 1회 찍거나, 5회 멀티샷 수행한 경우, 제1 비전(610)이 X축 이동없이 Y축으로만 이동할 때 한번 찍은 샷(좌측)과 멀티샷(우측)의 변동량을 나타내며, 이를 참조하면, Y축으로만 이동시에는 장비 내 진동이 별로 발생하지 않지만 멀티샷을 통해 정밀도가 좀더 좋아진 것을 확인할 수 있다.
또한, 범프 1, 범프 2의 하단에 기재된 x,y는 x축 변위량, y축 변위량을 나타내며(진동이 흔들릴 때 촬영값은 x,y방향으로 다 흔들릴 것이므로), 10회 반복 촬영한 것에 대한 최소, 최대, 평균, 3시그마, 정확도(진동 발생에 따른 최소값과 최대값의 차이: 진폭)를 나타낸다.
[표 3]은 제1 비전(610)이 Y축 이동없이 X축으로 이동할 때 한번 찍은 샷(좌측)과 멀티샷(우측)의 변동량을 나타내며, 특히 X축 이동시에 큰 진동이 발생하여 1번 찍을 때 X축의 정확도(진폭)가 10.9~11.0을 나타낸 반면에 멀티샷을 통해 X축 이동시에 X축의 정확도가 2.7~2.9로 대폭 개선된 것을 알 수 있다. 즉, 진동이 큰 경우에 멀티샷을 수행하면 정밀도 보장이 큰 장점이 있음을 확인할 수 있다.
따라서, 1회만 촬영하는 경우, 진동에 의해 위치 오차값이 커지므로 정밀도가 떨어지는 문제가 발생하게 되나, 실장영역의 패턴을 멀티샷을 통해 촬영하고 촬영된 패턴의 평균을 통해 실장영역의 패턴을 결정함으로써 정밀도를 높일 수 있는 효과가 있다.
1회 2회 평균 3회 평균 4회 평균 5회 평균
적용전(누적오차) 9.8 10.3 11.0 11.5 11.5
적용후(평균값 적용) 9.8 9.9 7.0 4.7 3.6
감쇄효과 0% 4% 36% 59% 68%
촬영시간(프리얼라인부) 1ms 11ms 21ms 31ms 41ms
[표 4]와 도 7을 참조하면, 1회에서 5회로 갈수록(여러 번 찍은 후 이들의 평균 값을 경우) 진동 감쇄효과가 더 좋은 것을 확인할 수 있다. 다만, 여러 번 찍을수록 촬영시간은 더 많이 걸릴 것이므로 적당한 횟수 선정이 필요하다. 그러나, 본 발명은 프리얼라인부(600)에서 메인 공정부와 별도로 진행되고 이들의 작업과 무관하게 동시에 수행될 수 있으므로 장비의 UPH를 저하하지 않는다.
도 7은 본 발명의 일 실시예와 관련된 반도체 패키지용 회로기판의 검사방법이 적용된 경우의 그래프로서, 이를 통하여 촬영횟수가 증가됨에 따라 진동에 의한 감쇄효과가 커지는 것을 확인할 수 있다.
도 8을 참조하면, 프리얼라인부(600)에서 제1 비전(610)이 실장영역의 패턴을 촬영하는 동안 플럭스부(510(1), 510(2)) 또는 본딩부(700)에서 본딩헤드(400(1), 400(2))를 통한 작업이 계속적으로 이루어질 수 있으며, 이러한 본딩헤드(400(1), 400(2))의 이송과정은 프리얼라인부(600)에서 작업 중인 제1 비전(610)에 진동 등을 통하여 정밀도를 떨어뜨리는 영향을 미치게 된다.
한편, 본딩헤드(400(1), 400(2))의 이송과정을 살펴보면, 상기 이송과정은 이동을 시작할 때의 가속구간(a1, a2)과 등속으로 이동되는 등속구간(b1, b2)과 정지를 위한 감속구간(c1, c2) 및 정지구간(d1)으로 구분될 수 있다.
여기서 가속구간(a1, a2)과 감속구간(c1, c2)의 경우 프리얼라인부(600)에서 작업 중인 제2 비전(610)에 진동 등을 통하여 정밀도를 떨어뜨리는 영향을 크게 미치게 될 것이며, 본딩헤드(400(1), 400(2))의 등속구간(b1, b2) 및 정지구간(d1)에서 제2 비전(610)이 실장영역의 패턴을 촬영하게 된다면 진동에 의한 영향을 더욱 받지 않게 될 것이다.
이와 같이, 등속구간(b1, b2) 및 정지구간(d1)에 촬영을 진행하는 것이 바람직할 수 있으나, 복수 회의 촬영을 통해 패턴을 획득하는 본 발명의 경우 패턴의 평균을 통해 진동에 의한 오차값을 감쇄시킬 수 있으므로 프리얼라인부(600)에서는 상기 본딩헤드(400(1), 400(2))의 전체 이송과정에서 걸쳐 단계 (b)와 (c)가 수행될 수 있음은 물론이다. 본 발명의 복수회 촬영은 진동이 클 경우 특히 유효하지만, 진동이 작을 경우나, 진동이 발생하지 않더라도 복수회 촬영을 통해 더욱 정확한 위치를 얻을 수 있다.
한편 갠트리 구조에 의한 열팽창(열변형)에 의한 위치 오차를 줄이는 방법을 전술하였다.　 이처럼 위치 오차를 줄이는 방법을 통해 패턴 촬영시 정밀도를 보다 높일 수 있다.
본 발명의 도면에서는 프리얼라인부(600)에서 제1비전(610)이 x-y 평면 상의 임의의 위치로 이송될 수 있도록 갠트리 구조의 이송라인에 장착되어 있지만, 이에 제한되지 않으며, 일 실시태양으로 프리얼라인부(600)에서 상기 제1비전(610)은 x축 방향으로 이동가능하게 마련될 수 있고, 상기 프리얼라인부(600)는 상기 회로기판을 y축 방향으로 이동시키도록 구성될 수 있으며, 반대로 상기 제1비전(610)은 y축 방향으로 이동가능하게 마련될 수 있고, 상기 프리얼라인부(600)는 상기 회로기판을 x축 방향으로 이동시키도록 구성될 수 있으며, 상기 제1비전(610)과 상기 회로기판의 상대 운동을 통해 제1비전(610)의 이송횟수를 줄일 수 있다. 이러한 구성은 프리얼라인부(600)뿐만 아니라 검사부(800)에서도 적용될 수 있다.
또한, 전술한 바와 같이 상기 플럭스부(510(1), 510(2))와 상기 제3 비전(530(1), 530(2))은 본딩헤드의 이송라인(y축 방향)과 평행한 임의의 동축 상에 각각 마련될 수도 있고, 플립오버 픽커(300)와 플럭스부(510(1), 510(2)) 및 제3 비전(530(1), 530(2))은 y축 방향과 평행한 임의의 동축 상에 각각 마련될 수도 있으며, 이러한 구조를 통하여 x축 방향의 이송횟수를 1회 또는 2회 줄일 수 있다. x축 방향의 이송횟수를 줄임으로써 갠트리 구동부의 열변형을 억제할 수 있으며, 장비 내 진동 발생량도 줄일 수 있다.
한편, 상기 플립칩 본딩장치(1000)는 본딩부(700)에서 본딩작업이 완료된 회로기판을 검사하기 위한 제3 비전(810)이 마련된 검사부(800)를 추가로 포함할 수 있으며, 상기 검사부에서 제3 비전(810)에 정지신호가 입력된 후 소정의 시간 간격으로 실장영역을 적어도 2회 이상 촬영하는 단계를 통해 최종적으로 본딩이 완료된 회로기판을 정밀하게 검사할 수도 있다.
이상에서 살펴본 바와 같이, 본 발명의 일 실시예와 관련된 반도체 패키지용 회로기판의 검사방법에 따르면, 회로기판의 실장영역의 패턴검사를 신속/정확하게 수행할 수 있다.
또한, 본 발명의 일 실시예와 관련된 반도체 패키지용 회로기판의 검사방법에 따르면, 실장영역의 패턴 촬영시 정밀도를 높일 수 있다.
또한, 본 발명의 일 실시예와 관련된 반도체 패키지용 회로기판의 검사방법에 따르면, 장치 전체의 UPH(Unit per hour)를 저하시키지 않고 충분한 전수검사 시간을 확보할 수 있다.
또한, 본 발명의 일 실시예와 관련된 반도체 패키지용 회로기판의 검사방법에 따르면, 이송라인의 이송동작을 최소화하고 발열에 의한 위치 오차 문제를 완화하고 이송동작의 진동에 따른 촬영 정밀도의 저하를 방지할 수 있다.
위에서 설명된 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
W: 웨이퍼
PCB: 회로기판
100: 웨이퍼공급부
200: 웨이퍼부
300: 픽커
400(1), 400(2): 본딩헤드
410: 본딩픽커
411: 흡착헤드
430: 제2 비전
610: 제1 비전
530(1), 530(2): 제4 비전
600: 프리얼라인부
700: 본딩부
810: 제3 비전
1000 : 플립칩 본딩장치

Claims (13)

  1. 웨이퍼공급부; 본딩부; 웨이퍼로부터 절단된 복수의 단위유닛을 상기 본딩부로 이송하기 위한 본딩픽커; 및 상기 단위유닛이 각각 실장되는 회로기판의 실장영역을 촬영하기 위한 비전;을 포함하는 본딩장치의 반도체 패키지용 회로기판의 검사방법에 있어서,
    (a) 웨이퍼로부터 절단된 복수의 단위유닛이 실장되고, 패턴이 형성된 복수의 실장영역을 갖는 회로기판을 준비하는 단계;
    (b) 상기 본딩부에서 상기 비전으로 상기 회로기판의 실장영역들 중 하나의 실장영역에 대한 패턴 위치값을 각각 복수회 검사하는 단계; 및
    (c) 상기 복수회 검사된 개별 패턴의 위치값들로부터 실장영역의 패턴 위치를 결정하는 단계를 포함하는 반도체 패키지용 회로기판의 검사방법.
  2. 웨이퍼공급부; 웨이퍼로부터 절단된 복수의 단위유닛이 각각 실장되는 회로기판의 실장영역을 촬영하기 위한 제1비전을 구비한 프리얼라인부; 본딩부; 상기 웨이퍼공급부로부터 각각의 단위유닛을 상기 본딩부로 이송하기 위한 본딩픽커; 및 상기 본딩부에서 회로기판의 실장영역을 촬영하기 위한 제2비전을 포함하는 본딩장치의 반도체 패키지용 회로기판의 검사방법에 있어서,
    (a)웨이퍼로부터 절단된 복수의 단위유닛이 실장되고, 패턴이 형성된 복수의 실장영역을 갖는 회로기판을 준비하는 단계;
    (b) 상기 프리얼라인부에서 상기 제1비전으로 상기 회로기판의 실장영역에 형성된 각각의 패턴 위치값을 복수회 검사하는 단계; 및
    (c) 상기 복수회 검사된 개별 패턴의 위치값들로부터 실장영역의 패턴 위치를 결정하는 단계를 포함하는 반도체 패키지용 회로기판의 검사방법.
  3. 제 2 항에 있어서,
    상기 제2비전은 상기 본딩픽커의 일측에 나란히 배치되는 것을 특징으로 하는 반도체 패키지용 회로기판의 검사방법.
  4. 제 2항에 있어서, 상기 단계 (c) 이후에, 상기 본딩부에서 상기 제2비전으로 상기 회로기판의 실장영역에 형성된 패턴 위치를 복수회 검사하는 단계를 수행하는 것을 특징으로 하는 반도체 패키지용 회로기판의 검사방법.
  5. 제 4항에 있어서, 상기 본딩부에서 복수회 검사하는 단계는 상기 회로기판의 특정 실장 영역에 대해서만 수행되는 것을 특징으로 하는 반도체 패키지용 회로기판의 검사방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 본딩장치는 상기 본딩부에서 실장이 완료된 상기 단위유닛과 상기 인쇄회로기판의 실장 상태를 검사하기 위한 제3비전을 구비한 검사부를 더 포함하며,
    상기 검사부에서 상기 제3비전을 이용하여 상기 인쇄회로기판에 실장된 상기 단위유닛을 각각 복수회 검사하는 단계를 수행하는 것을 특징으로 하는 반도체 패키지용 회로기판의 검사방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 실장영역의 패턴 위치는 상기 복수회 검사된 개별 패턴의 위치값들로부터 산출된 패턴 위치값들의 평균값인 것을 특징으로 하는 반도체 패키지용 회로기판의 검사방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 실장영역의 패턴 위치는 상기 복수회 검사된 개별 패턴의 위치값들의 필터링을 통해 구해진 평균값인 것을 특징으로 하는 반도체 패키지용 회로기판의 검사방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    패턴 위치 값을 복수회 검사하는 단계는 복수회 촬영 회차에 따라 빛의 노출량, 노출시간, 광원 종류, 회로기판과의 거리 중 하나 이상의 조건을 변화시켜 촬영 영상을 얻는 것을 특징으로 하는 반도체 패키지용 회로기판의 검사방법.
  10. 제 2 항 내지 제 5항 중 어느 한 항에 있어서,
    상기 제1 비전은 x-y 평면 상의 임의의 위치로 이송될 수 있도록 갠트리 구조의 이송라인에 장착된 것을 특징으로 하는 반도체 패키지용 회로기판의 검사방법.
  11. 제 2 항 내지 제 5항 중 어느 한 항에 있어서,
    상기 제1 비전은 x축 또는 y축 방향으로 이동가능하게 마련되고, 상기 프리얼라인부 상의 회로기판은 y축 또는 x축 방향으로 이동가능하게 마련됨으로써, 상기 제 1비전과 상기 회로기판의 상대 운동을 통해 상기 회로기판을 검사하는 것을 특징으로 하는 반도체 패키지용 회로기판의 검사방법.
  12. 제 2 항 내지 제 5항 중 어느 한 항에 있어서,
    상기 제1비전으로 상기 실장영역에 형성된 각각의 패턴 위치값을 복수회 검사하는 단계는 상기 본딩픽커가 등속 이동하는 구간 또는 상기 본딩픽커가 정지하는 구간에서 수행되는 것을 특징으로 하는 반도체 패키지용 회로기판의 검사방법.
  13. 제 2 항 내지 제 5항 중 어느 한 항에 있어서,
    상기 본딩장치는 상기 본딩픽커에 의해 웨이퍼공급부로부터 이송되는 각각의 단위유닛에 도포될 플럭스를 수용하는 플럭스부; 및 상기 플럭스부의 일측에서 상기 본딩픽커에 이송되는 단위유닛의 하부를 검사하는 제4 비전;을 더 포함하며,
    상기 플럭스부와 상기 제4 비전은 y축 방향과 평행한 임의의 동축 상에 각각 마련되는 것을 특징으로 하는 반도체 패키지용 회로기판의 검사방법.
KR1020120063195A 2012-05-08 2012-06-13 반도체 패키지용 회로기판의 검사방법 KR101372379B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120063195A KR101372379B1 (ko) 2012-06-13 2012-06-13 반도체 패키지용 회로기판의 검사방법
CN201310164735.3A CN103426787B (zh) 2012-05-08 2013-05-07 检查半导体封装的印刷电路板的方法
CN201610172885.2A CN105845594B (zh) 2012-05-08 2013-05-07 检查半导体封装的印刷电路板的方法
TW102116432A TWI516759B (zh) 2012-05-08 2013-05-08 半導體封裝的印刷電路板之檢測方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120063195A KR101372379B1 (ko) 2012-06-13 2012-06-13 반도체 패키지용 회로기판의 검사방법

Publications (2)

Publication Number Publication Date
KR20130139595A KR20130139595A (ko) 2013-12-23
KR101372379B1 true KR101372379B1 (ko) 2014-03-12

Family

ID=49984746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120063195A KR101372379B1 (ko) 2012-05-08 2012-06-13 반도체 패키지용 회로기판의 검사방법

Country Status (1)

Country Link
KR (1) KR101372379B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101711020B1 (ko) * 2014-10-17 2017-03-06 주식회사 파인텍 마크 및 패턴 인식을 통한 ｔｆｏｇ 본딩 얼라인 검사장치
CN116500050B (zh) * 2023-06-28 2024-01-12 四川托璞勒科技有限公司 一种pcb板视觉检测系统
CN117197247B (zh) * 2023-11-08 2024-03-29 湖南才道半导体科技有限公司 基于人工智能的晶圆切割道视觉定位方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183698A (ja) * 1993-12-22 1995-07-21 Hitachi Denshi Ltd 電子部品実装位置決め方法
JP2006019469A (ja) 2004-07-01 2006-01-19 Hitachi Communication Technologies Ltd 電子部品の実装方法及び実装装置
JP2009170465A (ja) * 2008-01-10 2009-07-30 Yamaha Motor Co Ltd 電子部品の実装方法、及び表面実装機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183698A (ja) * 1993-12-22 1995-07-21 Hitachi Denshi Ltd 電子部品実装位置決め方法
JP2006019469A (ja) 2004-07-01 2006-01-19 Hitachi Communication Technologies Ltd 電子部品の実装方法及び実装装置
JP2009170465A (ja) * 2008-01-10 2009-07-30 Yamaha Motor Co Ltd 電子部品の実装方法、及び表面実装機

Also Published As

Publication number Publication date
KR20130139595A (ko) 2013-12-23

Similar Documents

Publication Publication Date Title
JP6212507B2 (ja) 切断装置及び切断方法
TWI506749B (zh) 倒裝晶片焊接裝置
TWI593005B (zh) 切斷裝置及切斷方法
KR101404516B1 (ko) 전자부품 실장장치의 교정방법
KR100894051B1 (ko) 전자 소자 검사, 회전장치 및 방법
TWI516759B (zh) 半導體封裝的印刷電路板之檢測方法
KR20140022582A (ko) 플립칩 본딩장치 및 본딩장치의 교정방법
KR101275133B1 (ko) 플립칩 본딩장치
US20050035182A1 (en) Circuit board transferring apparatus and method and solder ball mounting method
KR101372379B1 (ko) 반도체 패키지용 회로기판의 검사방법
JP6545085B2 (ja) 導電性ボールを搭載するシステム
KR101360007B1 (ko) 플립칩 본딩장치
KR100639401B1 (ko) 기준마크가 구비된 흡착패드 및 이를 이용한 흡착패드얼라인 방법
KR102510457B1 (ko) 표면실장 장치 및 방법
KR101325634B1 (ko) 반도체 패키지용 회로기판의 검사방법
US6315185B2 (en) Ball mount apparatus
JP7417371B2 (ja) 実装装置
JP6896859B2 (ja) 撮像装置、表面実装機及び検査装置
JP4712766B2 (ja) 部品移載装置
KR101340486B1 (ko) 플립칩 본딩장치 및 이의 제어방법
KR101788556B1 (ko) 칩 실장 장치
TWI784051B (zh) 半導體材料附接方法
JP7451259B2 (ja) 電子部品の実装装置
JP7450429B2 (ja) 電子部品の実装装置
JP2009010176A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 7