KR101362750B1 - 박막 신경전극, 이의 제조방법 및 이를 이용한 인쇄회로기판 연결방법 - Google Patents

박막 신경전극, 이의 제조방법 및 이를 이용한 인쇄회로기판 연결방법 Download PDF

Info

Publication number
KR101362750B1
KR101362750B1 KR1020120106471A KR20120106471A KR101362750B1 KR 101362750 B1 KR101362750 B1 KR 101362750B1 KR 1020120106471 A KR1020120106471 A KR 1020120106471A KR 20120106471 A KR20120106471 A KR 20120106471A KR 101362750 B1 KR101362750 B1 KR 101362750B1
Authority
KR
South Korea
Prior art keywords
thin film
metal
electrode
neural electrode
pad
Prior art date
Application number
KR1020120106471A
Other languages
English (en)
Inventor
이상훈
백동현
정하철
오현직
Original Assignee
(주) 마이크로핏
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 마이크로핏 filed Critical (주) 마이크로핏
Priority to KR1020120106471A priority Critical patent/KR101362750B1/ko
Application granted granted Critical
Publication of KR101362750B1 publication Critical patent/KR101362750B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component

Abstract

본 발명은 박막 신경전극, 이의 제조방법 및 이를 이용한 인쇄회로기판 연결방법에 관한 것으로 제1 폴리머, 금속박막 및 제2 폴리머가 적층된 구조로서 금속도금층이 형성된 관통홀이 구비된 인터커넥션 패드, 인터커넥션 라인, 레코딩 패드 및 바이패스 라인을 포함함으로써, 종래 박막 신경전극과 인쇄회로기판을 연결하는 방법과 달리 납땜으로 박막 신경전극과 인쇄회로기판을 연결하여 제작시간이 단축되며 안정적으로 전기적 연결이 용이할 수 있다.

Description

박막 신경전극, 이의 제조방법 및 이를 이용한 인쇄회로기판 연결방법{Thin film neural electrode, its manufacturing method and PCB connecting method using the same}
본 발명은 종래 박막 신경전극과 인쇄회로기판을 연결하는 방법과 달리 납땜으로 박막 신경전극과 인쇄회로기판을 연결할 수 있는 박막 신경전극, 이의 제조방법 및 이를 이용한 인쇄회로기판 연결방법에 관한 것이다.
뇌-기계 인터페이스는 인간의 두뇌와 컴퓨터를 연결하여 뇌에서 발생되는 신경신호를 측정하고, 컴퓨터를 제어하는 기술을 총칭한다.
이러한 뇌-컴퓨터 인터페이스는 뇌의 신경신호를 분석하여, 사람 또는 동물의 의도를 미리 예측하는 연구를 진행하고 있다.
뇌신경 신호를 검출하기 위해서는 고 해상도, 고 집적도의 성능을 가진 특정영역에 삽입 가능한 니들 형태의 전극, 대뇌피질 혹은 머리뼈에 고정시킬 수 있는 전극들이 연구되고 있다.
유연한 박막형태의 상기 뇌신경 측정용 전극들은 반도체 공정을 이용하여 집적도를 높일 수 있었지만, 다채널들을 전기적으로 연결하기에는 많은 어려움을 겪고 있다.
이러한 문제들을 해결하기 위하여 기존 연구에서는 유연한 박막형태의 전극을 제조시 전압 자극에 의한 전기생리적 신호를 측정하기 위해 전극의 본딩부와 인쇄회로기판(PCB)으로 제작된 커넥터를 와이어(wiring)로 연결하는 방법 또는 표면 실장(surface mount) 형태의 커넥터(zero-insertion-force, ZIF)를 전극의 본딩부에 연결하는 방법 등을 이용하였지만, 상기 방법들 모두 생산 수율이 낮고 노동 집약적이기 때문에 제작하는데 시간이 오래 걸리는 문제가 있다.
상기 방법들을 대신하기 위한 방법으로 박막 전극과 PCB를 납땜으로 연결하는 방법이 있으나, 상기 박막 전극에 형성된 금속층이 매우 얇기 때문에 납땜 성분인 주석에 의해 금속이 확산되어 사라지는 현상이 발생되므로 박막 전극과 PCB를 납땜으로 연결할 수 없다.
따라서 박막 전극과 PCB를 납땜으로 연결시 박막 전극의 금속층이 그대로 유지되는 방법이 요구되고 있다.
한국등록특허 제1033907호
본 발명의 목적은 종래 박막 신경전극과 인쇄회로기판을 연결하는 방법과 달리 납땜으로 박막 신경전극과 인쇄회로기판(PCB)을 연결할 수 있는 박막 신경전극을 제공하는데 있다.
또한, 본 발명의 다른 목적은 상기 박막 신경전극을 제조하는 방법을 제공하는데 있다.
또한, 본 발명의 또 다른 목적은 상기 박막 신경전극과 PCB를 연결하는 방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명의 박막 신경전극은 제1 폴리머, 금속박막 및 제2 폴리머가 적층된 구조로서 관통홀이 구비된 인터커넥션 패드, 인터커넥션 라인, 레코딩 패드 및 바이패스 라인을 포함하여 이루어지며; 상기 인터커넥션 패드의 관통홀은 전해도금으로 금속도금층이 형성된 관통홀일 수 있다.
상기 제1 및 제2 폴리머는 폴리이미드일 수 있으며, 상기 금속박막의 금속은 금, 백금, 티타늄, 은, 구리 및 텅스텐으로 이루어진 군에서 선택된 1종일 수 있다.
상기 전해도금은 0.20 내지 0.80 A/㎠의 전류밀도로 15 내지 25분 동안 수행될 수 있으며, 전해도금에 사용되는 금속은 니켈, 금, 구리, 백금, 은 및 니켈코발트로 이루어진 군에서 선택된 1종 이상일 수 있다.
상기 금속도금층의 두께는 20.0 내지 45.0 ㎛일 수 있다.
또한, 상기한 다른 목적을 달성하기 위한 본 발명의 박막 신경전극의 제조방법은 (a)기판의 상면에 희생층을 증착하는 단계; (b)상기 증착된 희생층 상면에 제1 폴리머를 도포하여 패터닝한 후 열경화하여 제1 폴리머층을 형성하는 단계; (c)상기 경화된 제1 폴리머층 상면에 인터커넥션 패드 영역, 인터커넥션 라인 영역, 레코딩 패드 영역 및 바이패스 라인 영역을 형성하도록 금속박막을 패터닝하는 단계; (d)상기 인터커넥션 라인 영역 및 바이패스 라인 영역을 폐쇄하고, 인터커넥션 패드 영역 및 레코딩 패드 영역을 패터닝하도록 제2 폴리머를 도포하여 전극체를 제조하는 단계; (e)상기 전극체에서 기판 및 희생층을 전극으로부터 분리하여 전극을 얻는 단계; 및 (f)상기 분리된 전극에서 인터커넥션 패드 영역의 관통홀에 전해도금으로 금속도금층을 형성하는 단계를 포함할 수 있다.
상기 (a)단계에서 희생층은 알루미늄일 수 있으며, (b)단계 및 (d)단계에서 제1, 제2 폴리머는 폴리이미드일 수 있다.
상기 (d)단계에서 제2 폴리머가 도포된 레코딩 패드 영역에 금속을 증착하여, 금속박막과 접하는 레코딩 패드를 형성하는 단계를 더 포함할 수 있으며, 상기 금속을 증착하기 전에 레코딩 패드가 형성될 영역에 대해 음각 형태로 포토레지스트를 패터닝하며, 금속이 증착되어 레코딩 패드가 형성된 후에 상기 포토레지스트를 제거하는 단계를 더 포함할 수 있다. 상기 레코딩 패드 영역에 증착되는 금속은 금, 백금, 티타늄, 은, 구리 및 텅스텐으로 이루어진 군에서 선택된 1종일 수 있다.
상기 바이패스 라인은 전해도금시 음극으로 사용될 수 있다.
또한, 상기한 또 다른 목적을 달성하기 위한 본 발명의 박막 신경전극과 인쇄회로기판(PCB)을 연결하는 방법은 박막 신경전극의 인터커넥션 패드와 인쇄회로기판의 각 관통홀을 정렬하는 단계; 및 상기 인터커넥션 패드와 접하지 않은 인쇄회로기판의 다른 면에서 납 페이스트를 녹여 정렬된 인터커넥션 패드와 인쇄회로기판의 관통홀에 납을 채워 전기적으로 연결하는 단계;를 포함할 수 있다.
상기 인터커넥션 패드의 관통홀에 도금된 금속도금층의 두께는 20.0 내지 45.0 ㎛일 수 있다.
본 발명은 종래 박막 신경전극과 인쇄회로기판을 연결하는 방법과 다르며, 납땜방법으로 인쇄회로기판과 연결할 수 없는 박막 신경전극을 전해도금함으로써 납땜방법으로 인쇄회로기판과 연결할 수 있다. 상기 전해도금을 수행하기 위하여 박막 신경전극에 바이패스 라인을 구비한다.
본 발명은 박막 신경전극과 인쇄회로기판을 납땜으로 연결함으로써 제작시간을 단축할 수 있으며 안정적으로 전기적 연결이 용이하다.
또한 본 발명은 정규화된 임피던스 값을 가지므로 안정적으로 인쇄회로기판과 신경전극이 연결된 것을 알 수 있을 뿐만 아니라 금속도금을 하여 박막 신경전극의 기계적 강도를 높일 수 있다.
도 1a는 본 발명의 일 실시예에 따라 제조된 박막 신경전극을 나타낸 사시도이다.
도 1b는 상기 도 1a의 레코딩 영역을 확대한 확대도이다.
도 2는 본 발명의 일 실시예에 따라 박막 신경전극을 형성하는 방법을 나타낸 도면이다.
도 3a는 본 발명의 일 실시예에 따라 제조된 박막 신경전극에 대한 인터커넥션 패드 영역의 관통홀에 도금된 도금층을 관통홀 위쪽에서 촬영한 SEM사진이다.
도 3b는 상기 도 3a의 관통홀 아래쪽에서 촬영한 SEM사진이다.
도 3c는 인터커넥션 패드 영역의 관통홀에 도금된 도금층을 측면에서 촬영한 SEM사진이다.
도 3d는 상기 도 3b 및 도 3c의 구조를 나타낸 단면도이다.
도 4a는 본 발명의 일 실시예에 따라 제조된 박막 신경전극과 PCB를 정렬시킨 단면도이다.
도 4b는 본 발명의 일 실시예에 따라 금속층이 도금된 박막 신경전극을 나타낸 사진이다.
도 4c는 본 발명의 일 실시예에 따라 제조된 박막 신경전극과 PCB를 정렬시킨 사진이다.
도 4d는 본 발명의 일 실시예에 따라 제조된 박막 신경전극과 PCB를 납땜으로 연결시킨 단면도이다.
도 4e는 본 발명의 일 실시예에 따라 제조된 박막 신경전극과 PCB를 납땜으로 연결시킨 사진이다.
도 5는 본 발명의 실시예 및 비교예에서 제조된 박막 신경전극에 형성된 니켈도금층의 두께를 측정한 그래프이다.
도 6a, 도 6b는 본 발명의 일실시예에 따라 제조된 박막 신경전극과 PCB를 연결한 장치를 마우스의 두개골 위의 S1 체감각에 위치시킨 도면 및 사진이다.
도 6c는 마우스 뒷발의 전기자극에 대해 활성화된 S1 체감각에서의 체성감각유발전위(SEP)를 나타낸 그래프이다.
도 6d는 상기 도 6c의 체성감각유발전위(SEP)를 나타낸 도면이다.
본 발명은 종래 박막 신경전극과 인쇄회로기판을 연결하는 방법과 달리 납땜으로 박막 신경전극과 인쇄회로기판을 연결하여 제작시간이 단축되며 안정적으로 전기적 연결이 용이한 박막 신경전극, 이의 제조방법 및 이를 이용한 인쇄회로기판 연결방법에 관한 것이다.
이하, 본 발명을 상세하게 설명한다.
도 1에 도시된 바와 같이, 본 발명의 박막 신경전극(100)은 폴리머와 금속박막이 적층된 구조로서 금속도금층이 형성된 관통홀(111)이 구비된 인터커넥션 패드(110), 인터커넥션 라인(120), 레코딩 패드(130) 및 바이패스 라인(140)을 포함한다. 특히, 본 발명에서는 관통홀(111)에 금속도금층을 형성하기 위하여 인터커넥션 라인(120) 및 레코딩 패드(130)와는 이격되도록 형성되면서 인터커넥션 패드(110)와는 연결되도록 바이패스 라인(140) 구조를 설계하는 것이 바람직하다.
이러한 박막 신경전극(100)은 (a)기판의 상면에 희생층을 증착하는 단계; (b)상기 증착된 희생층 상면에 제1 폴리머를 도포하여 패터닝한 후 열경화하여 제1 폴리머층을 형성하는 단계; (c)상기 경화된 제1 폴리머층 상면에 인터커넥션 패드 영역, 인터커넥션 라인 영역, 레코딩 패드 영역 및 바이패스 라인 영역을 형성하도록 금속박막을 패터닝하는 단계; (d)상기 인터커넥션 라인 영역 및 바이패스 라인 영역을 폐쇄하고, 상기 인터커넥션 패드 영역 및 레코딩 패드 영역을 패터닝하도록 제2 폴리머를 도포하여 전극체를 제조하는 단계; (e)상기 전극체에서 기판 및 희생층을 전극으로부터 분리하여 전극을 얻는 단계; 및 (f)상기 분리된 전극에서 인터커넥션 패드 영역의 관통홀에 전해도금으로 금속도금층을 형성하는 단계를 포함하여 제조될 수 있으며, 이를 도 2를 참조하여 설명한다.
도 2는 본 발명의 일 실시예에 따라 기판 상에 박막 신경전극을 형성하는 방법을 나타낸 도면이며, 구체적으로 도 1a의 박막 신경전극에 대한 A-A'의 단면 흐름도이다.
먼저, 상기 (a)단계에서는 기판(210), 바람직하게는 실리콘 기판의 상면에 희생층(220)을 증착한다(도 2a). 희생층(220)은 알루미늄(Al)을 전자빔 증발기(e-beam evaporator) 또는 스퍼터(sputter) 장비를 통해 실리콘 기판(210)상에 증착시켜 형성된다.
상기 희생층(220)은 박막 신경전극에 전해도금을 수행하기 전에, 박막 신경전극으로부터 기판(210)과 함께 제거된다. 이러한 박막 신경전극의 분리는 트위저(tweezers) 또는 핀셋을 이용하여 수행될 수 있다.
다음으로, 상기 (b)단계에서는 (a)단계에서 기판에 증착된 희생층(220) 상면에 제1 폴리머를 도포하여 패터닝한 후 열경화하여 제1 폴리머층(230)을 형성한다(도 2b).
상기 제1 폴리머는 유연한 박막 신경전극을 형성하도록 생체적합하고 강도가 높은 폴리이미드인 것이 바람직하며, 공정 단계를 줄이기 위하여 감광성의 폴리이미드일 수 있다.
다음으로, 상기 (c)단계에서는 (b)단계에서 경화된 제1 폴리머층(230) 상에 인터커넥션 패드 영역, 인터커넥션 라인 영역, 레코딩 패드 영역(미도시) 및 바이패스 라인 영역을 형성하도록 리프트 오프(lift off)공정에 따라 금속박막을 패터닝한다(240)(도 2c). 이때 도 2에는 레코딩 패드 영역은 도시되지 않았지만 도 2에 따라 인터커넥션 라인 영역을 수행하는 방법과 동일한 방법으로 수행된다.
열경화된 제1 폴리머층(230)의 표면은 소수성(hydrophobic)이어서 금속 증착 시 접착성이 좋지 않으므로, 금속이 증착될 표면의 접착성을 개선하기 위한 공정이 먼저 실시된 후, 금속이 증착되어 금속박막이 형성될 수 있다. 상기 접착성을 개선하는 방법으로는 예를 들어, 산소 플라즈마에 의한 표면 개질 또는 아르곤(Ar) 등을 이용한 물리적 러핑(roughing) 등이 될 수 있다.
상기 금속박막의 금속으로는 생체적합하고 화학적으로 안정한 금, 백금, 티타늄, 은, 구리 및 텅스텐으로 이루어진 군에서 선택된 1종을 들 수 있으며, 바람직하게는 금 또는 백금을 들 수 있다.
다음으로, 상기 (d)단계에서는 인터커넥션 라인 영역 및 바이패스 라인 영역(미도시)의 금속박막을 폐쇄하고, 인터커넥션 패드 영역 및 레코딩 패드 영역을 패터닝하도록 제2 폴리머를 도포하여 제2 폴리머층(250)을 형성함으로써 전극체를 제조한다(도 2d). 이때 제2 폴리머는 제1 폴리머와 동일한 폴리이미드일 수 있다.
또한 제2 폴리머층(250)이 형성된 레코딩 패드 영역에 증착기 또는 스퍼터를 이용하여 금속을 증착할 수 있으며, 레코딩 패드는 금속박막과 접하여 형성될 수 있다(도 1b). 상기 금속을 증착하기 전에 레코딩 패드가 형성될 영역에 대해 음각 형태로 포토레지스트를 패터닝하며, 금속이 증착되어 레코딩 패드가 형성된 후에 상기 포토레지스트를 제거할 수 있다. 이때 레코eld 패드 영역에 증착되는 금속은 금, 백금, 티타늄, 은, 구리 및 텅스텐으로 이루어진 군에서 선택된 1종일 수 있다.
다음으로, 상기 (e)단계에서는 (d)단계에서 제조된 전극체로부터 기판(210) 및 희생층(220)을 분리하여 박막 신경전극을 얻는다(도 2e). 기판(210) 및 희생층(220)은 상기에서 언급한 대로 트위저 또는 핀셋으로 제거될 수 있다.
다음으로, 상기 (f)단계에서는 분리된 박막 신경전극의 인터커넥션 패드 영역의 관통홀(111)에 전해도금으로 금속도금층(260, 270)을 형성한다.
상기 전해도금에 사용되는 금속으로는 니켈, 금, 구리, 백금, 은 및 니켈코발트로 이루어진 군에서 선택된 1종 또는 2종 이상을 들 수 있으며, 바람직하게는 니켈과 금을 순차적으로 도금하는 것이다. 도 2에서는 금속도금층으로 2종의 금속을 순차적으로 도금한 도금층을 예시한 것이다.
전해도금은 0.20 내지 0.80 A/㎠, 바람직하게는 0.40 내지 0.60 A/㎠의 전류밀도로 15 내지 25분, 바람직하게는 18 내지 20분 동안 수행된다. 전해도금을 서로 다른 금속으로 2회 이상 실시할 경우에는 상기 시간 내에서 도금을 실시하는 것이 바람직하다.
상기 금속도금층의 두께는 20.0 내지 45.0 ㎛, 바람직하게는 30.0 내지 40.0 ㎛일 수 있다. 두께가 상기 상한치 초과인 경우에는 두꺼운 도금층으로 인하여 관통홀(111)이 막혀 인쇄회로기판(PCB)과 납땜으로 연결되지 못하므로 신경신호를 측정하지 못할 수 있다.
도 3에 도시된 바와 같이, SEM으로 촬영된 금속도금층은 인터커넥션 패드 영역의 관통홀(111)을 위와 아래에서 잡고 있는 형태로 형성되므로 본 발명의 신경전극과 도금층이 강하게 결합됨으로써 신경전극이 PCB와 결합 후 외부 충격에 의하여 신경신호가 전달되지 못하는 경우가 발생되지 않는다.
전해도금은 구체적으로 도금할 금속의 전해도금 용액에 본 발명 박막 신경전극의 인터커넥션 패드를 침지시켜 인터커넥션 패드의 관통홀(111)을 도금하는데, 이때 음극으로 종래 신경전극과 달리 본 발명에서 구비된 바이패스 라인을 이용한다. 추가로 설계된 바이패스 라인으로 음극의 전압이 가해지면 박막 신경전극의 성능저하 없이 전해도금을 수행할 수 있다. 만약 바이패스 라인이 아닌 레코딩 패드 또는 인터커넥션 라인을 음극으로 사용하면 박막 신경전극의 성능이 저하될 수 있다.
또한, 본 발명은 신경계에 부착되는 박막 신경전극과 신호처리회로인 인쇄회로기판(PCB)을 연결하는 방법을 제공하며, 이를 도 4는 참조하여 설명한다.
본 발명의 박막 신경전극과 PCB를 연결하는 방법은 박막 신경전극의 인터커넥션 패드와 인쇄회로기판의 각 관통홀을 정렬하는 단계; 및 상기 인터커넥션 패드와 접하지 않은 인쇄회로기판의 다른 면에서 납 페이스트를 녹여 정렬된 인터커넥션 패드와 인쇄회로기판의 관통홀에 납을 채워 전기적으로 연결하는 단계;를 포함한다.
먼저, 금속도금층이 형성된 인터커넥션 패드의 관통홀(도 4b)과 PCB의 관통홀을 정렬한다(도 4a, 도 4c).
다음으로, 인터커넥션 패드와 접하지 않은 PCB의 다른 면에서 납 페이스트를 녹여 모세관 현상을 이용하여 정렬된 인터커넥션 패드의 관통홀과 PCB의 관통홀에 납을 채워 전기적으로 연결한다(도 4d, 도 4e).
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명의 범주 및 기술사상 범위 내에서 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
실시예 1.
실리콘 기판의 상면에 알루미늄을 전자빔 증발기로 증착시킨 후 알루미늄 상에 폴리이미드(Durimide7510TM, Fuji-film Electronic Materials)를 3,000rpm으로 스핀코팅하여 7 ㎛의 두께의 폴리이미드층을 형성하고 패터닝한 후 100℃의 온도 조건에서 3분 동안 소프트베이킹 하였다. 상기 패턴된 폴리이미드층 상에 인터커넥션 패드 영역(관통홀 형성됨), 인터커넥션 라인 영역, 레코딩 패드 영역 및 바이패스 라인 영역을 형성하도록 리프트 오프(lift off)공정에 따라 금(Au)을 패터닝하였다(Au: 1,000Å의 두께, 1 Å/s). 상기 패턴된 박막 금층 상에 폴리이미드(Durimide7510TM, Fuji-film Electronic Materials)를 3,000rpm으로 스핀코팅하여 7 ㎛의 두께의 폴리이미드층을 형성하고 페터닝한 후 100℃의 온도 조건에서 3분 동안 소프트베이킹 한 다음 실리콘 기판 및 알루미늄층을 핀셋으로 제거하여 박막 신경전극을 제조하였다.
상기 분리된 박막 신경전극의 인터커넥션 패드를 니켈 전해도금 용액에 침지시켜 0.5 A/㎠의 전류밀도로 20분 동안 전해도금한 후 다시 금 전해도금 용액에 침지시켜 0.5 A/㎠의 전류밀도로 5분 동안 전해도금하여 전해도금된 박막 신경전극을 제조하였다.
실시예 2.
상기 실시예 1과 동일하게 실시하되, 상기 인터커넥션 패드를 니켈 전해도금 용액에 침지시켜 0.25 A/㎠의 전류밀도로 20분 동안 전해도금하여 박막 신경전극을 제조하였다.
비교예 1.
상기 실시예 1과 동일하게 실시하되, 상기 인터커넥션 패드를 니켈 전해도금 용액에 침지시켜 1 A/㎠의 전류밀도로 10분 동안 전해도금하여 박막 신경전극을 제조하였다.
비교예 2.
상기 실시예 1과 동일하게 실시하되, 상기 인터커넥션 패드를 니켈 전해도금 용액에 침지시켜 0.5 A/㎠의 전류밀도로 10분 동안 전해도금하여 박막 신경전극을 제조하였다.
비교예 3.
상기 실시예 1과 동일하게 실시하되, 상기 인터커넥션 패드를 니켈 전해도금 용액에 침지시켜 1 A/㎠의 전류밀도로 20분 동안 전해도금하여 박막 신경전극을 제조하였다.
비교예 4.
상기 실시예 1과 동일하게 실시하되, 상기 인터커넥션 패드를 니켈 전해도금 용액에 침지시켜 1 A/㎠의 전류밀도로 30분 동안 전해도금하여 박막 신경전극을 제조하였다.
비교예 5.
상기 실시예 1과 동일하게 실시하되, 상기 인터커넥션 패드를 니켈 전해도금 용액에 침지시켜 0.5 A/㎠의 전류밀도로 30분 동안 전해도금하여 박막 신경전극을 제조하였다.
비교예 6.
상기 실시예 1과 동일하게 실시하되, 상기 인터커넥션 패드를 니켈 전해도금 용액에 침지시켜 0.25 A/㎠의 전류밀도로 30분 동안 전해도금하여 박막 신경전극을 제조하였다.
시험예 1. 니켈도금층의 두께 측정
도 5는 본 발명의 실시예 및 비교예에서 제조된 박막 신경전극에 형성된 니켈도금층의 두께를 측정한 그래프이다.
도 5에 도시된 바와 같이, 실시예 1 및 실시예 2의 니켈도금층은 각각 36.83 ㎛, 23.38 ㎛의 균일한 두께로 형성되었으나, 비교예 1 내지 6의 니켈도금층은 균일하지 못한 두께로 형성된 것을 확인하였다.
본 발명의 신경전극은 신경신호의 포텐셜(potential)을 측정하는 전극이기 때문에 측정전극 채널의 저항, 예컨대 임피던스가 일정해야 하는데, 만약 서로 다른 임피던스를 가지면 측정된 신호의 레벨이 달라진다.
본 발명의 실시예 1 및 2와 같이 도금두께가 일정한 경우에는 임피던스가 일정하지만, 비교예 1 내지 6과 같이 도금두께가 일정하지 못한 경우에는 임피던스가 달라지므로 측정신호의 레벨이 달라진다.
시험예 2. 박막 신경전극과 PCB 사이의 전기적 연결 측정
도 6a, 도 6b는 본 발명의 일실시예에 따라 제조된 박막신경전극과 PCB를 연결한 장치를 마우스의 두개골 위의 S1 체감각에 위치시킨 도면 및 사진이며, 도 6c는 마우스 뒷발의 전기자극에 대해 활성화된 S1 체감각에서의 체성감각유발전위(SEP)를 나타낸 그래프이고, 도 6d는 상기 도 6c의 체성감각유발전위(SEP)를 나타낸 도면이다.
실험 쥐(rat)는 5주령의 수컷 Sprague Dawley Rat를 사용하였으며 바이오링크로부터 구입하였으며, 실험 시작 전 1주일간 적응시킨 후 실험에 이용하였다.
도 6에 도시된 바와 같이, PCB와 결합된 박막 신경전극이 위치한 체감각에서 체성감각유발전위가 측정되므로 박막 신경전극과 PCB 사이에 안정적으로 전기적 연결이 되었음을 알 수 있다.
100: 박막 신경전극 110: 인터커넥션 패드
111: 인터커넥션 패드의 관통홀 120: 인터커넥션 라인
130: 레코딩 패드 140: 바이패스 라인
210: 기판 220: 희생층
230: 제1 폴리머층 240: 금속박막
250: 제2 폴리머층 260, 270: 금속도금층

Claims (15)

  1. 제1 폴리머, 금속박막 및 제2 폴리머가 적층된 구조로서 관통홀이 구비된 인터커넥션 패드, 인터커넥션 라인, 레코딩 패드 및 바이패스 라인을 포함하여 이루어지며,
    상기 인터커넥션 패드의 관통홀은 전해도금으로 금속도금층이 형성된 관통홀인 것을 특징으로 하는 박막 신경전극.
  2. 제1항에 있어서, 상기 제1 및 제2 폴리머는 폴리이미드인 것을 특징으로 하는 박막 신경전극.
  3. 제1항에 있어서, 상기 금속박막의 금속은 금, 백금, 티타늄, 은, 구리 및 텅스텐으로 이루어진 군에서 선택된 1종인 것을 특징으로 하는 박막 신경전극.
  4. 제1항에 있어서, 상기 전해도금은 0.20 내지 0.80 A/㎠의 전류밀도로 15 내지 25분 동안 수행되는 것을 특징으로 하는 박막 신경전극.
  5. 제1항에 있어서, 상기 전해도금에 사용되는 금속은 니켈, 금, 구리, 백금, 은 및 니켈코발트로 이루어진 군에서 선택된 1종 이상인 것을 특징으로 하는 박막 신경전극.
  6. 제1항에 있어서, 상기 금속도금층의 두께는 20.0 내지 45.0 ㎛인 것을 특징으로 하는 박막 신경전극.
  7. (a)기판의 상면에 희생층을 증착하는 단계;
    (b)상기 증착된 희생층 상면에 제1 폴리머를 도포하여 패터닝한 후 열경화하여 제1 폴리머층을 형성하는 단계;
    (c)상기 경화된 제1 폴리머층 상면에 인터커넥션 패드 영역, 인터커넥션 라인 영역, 레코딩 패드 영역 및 바이패스 라인 영역을 형성하도록 금속박막을 패터닝하는 단계;
    (d)상기 인터커넥션 패드 영역, 인터커넥션 라인 영역, 레코딩 패드 영역 및 바이패스 라인 영역에 제2 폴리머를 도포하되, 인터커넥션 라인 영역 및 바이패스 라인 영역은 폐쇄되도록 도포하고 인터커넥션 패드 영역 및 레코딩 패드 영역은 금속박막이 노출되어 패터닝되도록 도포하여 전극체를 제조하는 단계;
    (e)상기 전극체에서 기판 및 희생층을 전극으로부터 분리하여 전극을 얻는 단계; 및
    (f)상기 분리된 전극에서 인터커넥션 패드 영역의 관통홀에 전해도금으로 금속도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 신경전극의 제조방법.
  8. 제7항에 있어서, 상기 (a)단계에서 희생층은 알루미늄인 것을 특징으로 하는 박막 신경전극의 제조방법.
  9. 제7항에 있어서, 상기 (b)단계 및 (d)단계에서 제1, 제2 폴리머는 폴리이미드인 것을 특징으로 하는 박막 신경전극의 제조방법.
  10. 제7항에 있어서, 상기 (d)단계에서 제2 폴리머가 도포된 레코딩 패드 영역에 금속을 증착하여, 금속박막과 접하는 레코딩 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 신경전극의 제조방법.
  11. 제10항에 있어서, 상기 금속을 증착하기 전에 레코딩 패드가 형성될 영역에 대해 음각 형태로 포토레지스트를 패터닝하며, 금속이 증착되어 레코딩 패드가 형성된 후에 상기 포토레지스트를 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 신경전극의 제조방법.
  12. 제10항에 있어서, 상기 증착되는 금속은 금, 백금, 티타늄, 은, 구리 및 텅스텐으로 이루어진 군에서 선택된 1종인 것을 특징으로 하는 박막 신경전극의 제조방법.
  13. 제7항에 있어서, 상기 바이패스 라인은 전해도금시 음극으로 사용되어 전압이 가해지는 것을 특징으로 하는 박막 신경전극의 제조방법.
  14. 신경계에 부착되는 박막 신경전극과 신호처리회로인 인쇄회로기판(PCB)을 연결하는 방법으로서,
    상기 제1항 내지 제6항 중 어느 한 항에 따른 박막 신경전극의 인터커넥션 패드와 인쇄회로기판의 각 관통홀을 정렬하는 단계; 및
    상기 인터커넥션 패드와 접하지 않은 인쇄회로기판의 다른 면에서 납 페이스트를 녹여 정렬된 인터커넥션 패드와 인쇄회로기판의 관통홀에 납을 채워 전기적으로 연결하는 단계;를 포함하는 것을 특징으로 하는 박막 신경전극과 인쇄회로기판(PCB)을 연결하는 방법.
  15. 제14항에 있어서, 상기 인터커넥션 패드의 관통홀에 도금된 금속도금층의 두께는 20.0 내지 45.0 ㎛인 것을 특징으로 하는 박막 신경전극과 인쇄회로기판(PCB)을 연결하는 방법.
KR1020120106471A 2012-09-25 2012-09-25 박막 신경전극, 이의 제조방법 및 이를 이용한 인쇄회로기판 연결방법 KR101362750B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120106471A KR101362750B1 (ko) 2012-09-25 2012-09-25 박막 신경전극, 이의 제조방법 및 이를 이용한 인쇄회로기판 연결방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120106471A KR101362750B1 (ko) 2012-09-25 2012-09-25 박막 신경전극, 이의 제조방법 및 이를 이용한 인쇄회로기판 연결방법

Publications (1)

Publication Number Publication Date
KR101362750B1 true KR101362750B1 (ko) 2014-02-18

Family

ID=50270885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120106471A KR101362750B1 (ko) 2012-09-25 2012-09-25 박막 신경전극, 이의 제조방법 및 이를 이용한 인쇄회로기판 연결방법

Country Status (1)

Country Link
KR (1) KR101362750B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150109032A (ko) 2014-03-19 2015-10-01 서울대학교산학협력단 폴리머 기반 신경 전극 및 이의 제조 방법
CN112080031A (zh) * 2020-08-13 2020-12-15 哈尔滨工业大学 一种用于柔性神经电极的具有自我修复功能的可拉伸导电聚合物膜的制备方法
KR20210060273A (ko) 2019-11-18 2021-05-26 재단법인대구경북과학기술원 신경전극 배열체 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033907B1 (ko) * 2010-02-23 2011-05-11 한국과학기술연구원 미세전극 어레이 제조방법 및 이를 이용한 커넥터 연결방법
KR101125603B1 (ko) * 2010-02-23 2012-03-27 한국과학기술연구원 미세전극 어레이 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033907B1 (ko) * 2010-02-23 2011-05-11 한국과학기술연구원 미세전극 어레이 제조방법 및 이를 이용한 커넥터 연결방법
KR101125603B1 (ko) * 2010-02-23 2012-03-27 한국과학기술연구원 미세전극 어레이 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150109032A (ko) 2014-03-19 2015-10-01 서울대학교산학협력단 폴리머 기반 신경 전극 및 이의 제조 방법
KR20210060273A (ko) 2019-11-18 2021-05-26 재단법인대구경북과학기술원 신경전극 배열체 및 이의 제조방법
CN112080031A (zh) * 2020-08-13 2020-12-15 哈尔滨工业大学 一种用于柔性神经电极的具有自我修复功能的可拉伸导电聚合物膜的制备方法
CN112080031B (zh) * 2020-08-13 2022-05-20 哈尔滨工业大学 一种用于柔性神经电极的具有自我修复功能的可拉伸导电聚合物膜的制备方法

Similar Documents

Publication Publication Date Title
US7846285B2 (en) Biocompatible electroplated interconnection bonding method and electronics package suitable for implantation
KR101033907B1 (ko) 미세전극 어레이 제조방법 및 이를 이용한 커넥터 연결방법
US20070207569A1 (en) Biocompatible bonding method and electronics package suitable for implantation
JP5207986B2 (ja) 生体組織細胞または神経に対して接触または電気刺激を行うフレキシブル多層システムを備えた装置
CN108175937B (zh) 一种连接探针、其制备方法及在微电极阵列连接中的用途
CN105704926B (zh) 电子模块的制备方法以及电子模块
Du et al. Dual-side and three-dimensional microelectrode arrays fabricated from ultra-thin silicon substrates
KR101362750B1 (ko) 박막 신경전극, 이의 제조방법 및 이를 이용한 인쇄회로기판 연결방법
TW200908823A (en) Circuit assembly including a metal core substrate and process for preparing the same
CN113416988A (zh) 一种电镀方法
KR100671748B1 (ko) 스티프너를 이용한 박형 인쇄회로기판 및 그 제조방법
JPH08330710A (ja) プリント配線板電極部の金属めっき加工方法
CN105432156A (zh) 微制造群组电镀技术
US20040185593A1 (en) Wafer-level inter-connector formation method
US6967152B1 (en) Multilevel electronic circuit and method of making the same
JPH0727789A (ja) 回路配線板およびその製造方法
JP2006294670A (ja) 半導体装置の製造方法
JP5980554B2 (ja) 電気的接続部材、検査方法及び電気的接続部材の製造方法
CN113038724A (zh) 电路板的制造方法、电路板及电子设备
TW201515543A (zh) 配線基板之製造方法
Deckert et al. Polyimide foil flip-chip direct bonding
US11832397B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP3733644B2 (ja) ２層配線基板及びその製造方法
JP3709035B2 (ja) ２層配線基板、及びその製造方法
JPH11102937A (ja) 両面配線ｔａｂ用テープ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 5