KR101357952B1 - 고장 위치 검출 시스템 및 고장 위치 검출 방법 - Google Patents

Abstract

다중 단자 전력 시스템 전송 라인 상에서 고장을 위치 지정하는 시스템 및 방법은 동기화된 페이저 측정치를 이용하여 고장 유형, 고장 저항 및 다른 인접하는 전력 시스템 전송 라인에 대한 커플링과 관계없이 고장 위치 및 고장 임피던스를 정확하게 판정한다.

Description

고장 위치 검출 시스템 및 고장 위치 검출 방법{MULTI-ENDED FAULT LOCATION SYSTEM}

본 발명의 분야는 선택적인 전력 전송 라인에서의 고장의 식별 및 위치 검출에 관한 것이다.

전력 시스템 라인 상에서 고장의 위치를 정확하게 판정하고 적절한 고장 임피던스를 추정하는 성능은 필드 크루(filed crews)의 신속한 디스패치, 보다 바른 검사 및 보다 짧은 보수 시간을 촉진하여 영향을 받는 전송 라인의 보다 빠른 복구가 이루어지게 됨에 따라 중요하다. 이와 동시에 정확한 고장 위치 지정은 라인 단자에서만 수집된 매우 제한된 양의 정보에 근거하여 고장 위치 추정이 주로 행해지기 때문에 기술적인 도전 과제이다. 극복되어야 할 문제점으로는 전송 라인의 유한 모델링(modeling) 정확도, 기구 측정 에러, 라인 및 시스템 모델의 파라미터 추정에 있어서의 에러, 인접하는 전력 시스템 전송 라인에 대한 커플링(coupling), 미지의 통상적인 비선형 고장 저항, 이용 가능한 데이터의 단시간 윈도우(window) 를 초래하는 고장의 유한 지속 기간을 들 수 있다.

고장 위치 지정은 통상적으로 거리 기반형 전력 시스템 보호 릴레이의 기능에 대한 부수물로서 수행된다. 가장 통상적인 접근법은 각종 가정 및 근사를 이용하여 고장 위치를 추정하도록 단일 라인 단자로부터의 전압 및 전류 측정치를 이용하는 것이다. 이러한 접근법은 단일 종단형 방법으로서 지칭되며 매우 정확하지는 않다. 절대적인 정확도의 결핍은 주로 라인의 한쪽 단부로부터의 측정치에 근거하여 라인 및 시스템 모델로부터 도출될 수 있는 수학식보다 많은 미지수를 가짐으로 인한 것이다. 그 결과 가정이 행해진다. 각종의 가정이 각종 단일 종단형 고장 위치 지정 방법을 초래한다. 가정이 소정의 고장 상황에서 충족되는 경우, 고장 위치 결과는 정확하다. 가정이 충족되지 않는 경우, 방법의 본질적이고, 때때로 매우 중대한 에러가 발생할 것이다.

2 이상의 라인 단자로부터의 정보를 이용하는 고장 위치 시스템은 다중 종단형 고장 로케이터(locators)로서 지칭된다. 다중 종단형 고장 로케이터는 단일 종단형 접근법의 중요한 단점을 제거하지만, 지리적으로 분산된 라인 단자로부터의 데이터를 실제의 고장 위치 계산이 수행되는 단일 위치로 중개하는 통신 채널을 필요로 한다. 몇몇 다중 종단형 고장 위치 지정 방법은 라인 단자 사이의 데이터 동기화를 또한 필요로 한다. 이들 2개의 측정치는 다중 종단형 고장 위치 방법을 구현하기 어렵게 한다. 미국 특허 제 6,256,592 호는, 예를 들어, 음의 시퀀스 전류의 크기 값 및 음의 시퀀스 임피던스의 크기 및 각도 값을 이용하여 고장이 발생하는 동시에 전력 라인 상에서 고장을 위치 지정하는 다중 종단형 시스템을 기술한 다. 고장 위치 지점이 정보로부터 판정될 수 있도록 다중 종단형 시스템의 2개의 단자 사이에 크기 및 각도 정보가 전송된다. 미국 특허 제 6,256,592 호는 음의 시퀀스 전류 정보를 이용하여 단자들 사이에 전송되어야 할 데이터의 양을 감소시킴으로써 실시간에 근접하게 결과를 생성한다. 미국 특허 제 6,879,917 호는 양 또는 음의 시퀀스 전류 및 전압을 이용하여 고장을 위치 지정한다. 대부분의 고장 유형은 상기 특허의 음의 시퀀스 방법에 의해 커버된다. 3상 밸런스(balanced) 고장은 미국 특허 제 6,879,917 호의 음의 시퀀스 방법을 소용없게 하는 임의의 음의 시퀀스 신호를 생성하지 않는다. 그러므로 상기 특허된 방법은 이러한 단점을 제거하기 위해 양의 시퀀스 기반형 수학식을 부가한다. 따라서, 2개의 계산 세트가 병렬로 실행되어야 하거나, 혹은 개략적인 고장 유형 식별이 수행되어야 한다.

고장 유형 식별에 대한 필요성은 제한된 통신 대역폭을 갖는 실시간 시스템에 대한 단점이다. 로케이터의 원격 부분은 음 및 양의 시퀀스 기반형 신호를 전송할 필요가 있거나, 혹은 로케이터 중 2개의 부분은 고장 유형 식별의 관점에서 결점 없이 작동해야 한다. 하나의 부분이 음의 시퀀스 기반형 정보를 전송하는 한편, 다른 부분이 이를 양의 시퀀스 기반형 정보와 결합하는 경우, 고장 거리 추정에서 중대한 에러가 발생할 것이다.

전형적인 단일 또는 다중 종단형 고장 로케이터는 고장 유형의 지식, 즉, 고 장에 어떤 도전체가 얼마나 많이 수반되는지, 동일한 타워 상에 위치하거나 또는 근접하여 위치하는 인접 라인에 대한 상호 커플링의 지식, 및 몇몇 다른 보조 정보를 필요로 한다. 이들 추가의 인자는 개별적인 프로시쥬어(procedure)를 통해 발견되며, 에러에 의해 주요한 고장 위치 지정 프로시쥬어로 전달되는 경우, 이들은 전체적인 고장 위치 지정 정확도에 영향을 줄 것이다.

전력 전송 라인 상에서 고장 위치를 정확하게 판정하여 에러를 더 감소시키고 고장에 신속하게 추종하는 결과를 생성할 수 있는 다른 방법에 대한 필요성이 여전히 존재한다. 보호 릴레이와 함께 일체화된 로케이터와 같은 실시간으로 또는 실시간에 근접하게 작동하는 다중 종단형 시스템의 경우, 통신에 대한 대역폭 요건, 및 특히, 전송 라인의 각종 단자들 사이에 전송될 필요가 있는 정보의 양을 제한하는 것이 중요하다.

본 발명의 실시예에 따른 고장 위치 검출 시스템은 전력 전송 라인의 모든 단부 및 기본 네트워크 수학식으로부터 고유하게 설계된 복합 전류 및 전압의 동기화된 페이저 측정치를 이용한다. 시스템은 2개 이상의 단자를 갖는 전송 라인에 적용 가능하다. 특별히 생성된 복합 신호만을 이용하여, 본 방법은 고장 유형, 고장 저항, 인접하는 라인과의 상호 커플링의 양, 또는 소정의 라인의 제로 시퀀스 임피던스의 지식을 필요로 하지 않는다. 최종 값을 무시하는 성능은 제로 시퀀스 임피던스가 가변적이고 다루기에 곤란한 케이블 라인 상에서의 적용에 대해 본 방 법을 매우 유용하게 한다.

본 발명의 다른 실시예에서, 고장이 일단 위치하면, 고장 임피던스가 추정된다. 본 발명의 또 다른 실시예에서, 시스템은 충전 전류의 효과에 대해 보상된다.

본 발명을 특징짓는 신규성의 각종 피쳐(features)는 본 개시 내용의 일부분을 형성하여 첨부된 청구 범위에 특히 특정되어 있다. 본 발명의 보다 나은 이해를 위해, 그 동작에 따른 장점 및 그 사용에 의해 얻어진 장점은 첨부 도면 및 상세한 설명을 참조하여 이루어진다. 첨부 도면은 본 발명의 다수의 형태의 예를 나타내도록 의도되어 있다. 도면은 본 발명이 행해지고 사용될 수 있는 모든 방식의 제한을 나타내는 것으로서 의도되어 있지는 않다. 본 발명의 각종 구성요소에 대한 변경 및 대체가 물론 행해질 수 있다. 본 발명은 기술된 요소의 세부결합 및 부시트템과, 이들을 이용하는 방법에 역시 상주한다.

본 발명의 고장 위치 검출 시스템 및 방법에 의하면, 동기화된 페이저 측정치를 이용하여 고장 유형, 고장 저항 및 다른 인접하는 전력 시스템 전송 라인에 대한 커플링과 관계없이 고장 위치 및 고장 임피던스를 정확하게 판정할 수 있게 된다.

본 명세서에서 구현된 본 발명의 고장 검출 시스템은 복합 신호 및 연관된 네트워크만을 이용하여, 전송 라인의 모든 단부에서 동기화된 전압 및 전류가 가정 또는 근사 없이 고장 위치를 직접 연산하는 네트워크 수학식을 사용할 수 있게 한다는 개념에 근거한다. 복합 신호는 고장 유형에 관계없이, 복합 신호에 교란이 존재하는 방식으로 생성된다. 단자에서의 복합 전압, 복합 전류 및 적절한 임피던스를 이용하여 해당 단부에서의 전압으로부터 고장에 대한 라인 드롭(line drop)을 감산함으로써 라인의 각 단부로부터 고장에서의 복합 신호가 연산될 수 있다. 이러한 복합 신호 모델에서 미지수보다 많은 수학식이 존재함에 따라, 라인의 모든 단부로부터 행해진 고장 전압 추정에 부합할 고장 위치에 대해 해결하는 것이 가능하다. 이는 라인의 제로 시퀀스 임피던스와 같은 고유의 정확도 제한을 가질 수 있는 모델 파라미터 및 가정을 제거함으로써 시스템을 간략화하고 매우 정확하게 만든다. 시스템과 2 종단형 및 3 종단형 시스템에 대한 연산은 유사하며 본 명세서에서 더 기술될 것이며, 먼저 개요에 대해, 그리고 나서 첨부 도면을 참조하여 기술될 것이다.

2 종단형 시스템은 각각의 단자 상에서 측정치에 대한 알고리즘을 개별적으로 실행한다. 양 결과는 고장을 위치 지정시키는데 충분하다. 양 단자는 동일한 데이터에 대해 적용된 동일한 수학식을 정확하게 사용하기 때문에, 동일한 고장 위치를 정확하게 연산할 것이다. 이는 연산이 라인의 양 단부에서 실행된 동일한 수학식의 관점에서 대칭적이며, 선험적인 알려진 관계에서 유지되는 결과의 관점에서 잉여적이라는 것으로 요약될 수 있다. 따라서, 2 종단형 시스템은 연산 결과를 비교하여 정확도를 보증할 수 있다. 2 종단형 시스템의 다른 실시예에서, 시스템은 고장 위치 및 국부적 측정치로부터 각 단자에서의 고장 저항을 후속적으로 연산하도록 구성될 수 있어, 각 단자는 약간 상이한 추정을 연산할 수 있다. 2개의 추정 값은 정확도를 증대시키도록 평균화될 수 있다.

3 단자 시스템은 모든 3개의 단자로부터 정보를 갖는 각 단자에서의 알고리즘을 실행한다. 하나의 통신 채널이 다운(down)인 경우, 이는 3개의 단자 중 단지 하나의 단자일 수 있다. 시스템 알고리즘은 2개의 부분, 즉, 라인 세그먼트가 고장인지를 판정하는 하나의 부분, 및 고장난 세그먼트 상에서 고장을 위치 지정하는 또 하나의 부분을 갖는다. 2 단자 시스템으로서, 알고리즘은 각 단자로부터 동일한 고장 위치를 정확하게 연산할 것이다. 그러나, 각 단자는 약간 상이한 고장 저항을 보고할 수 있다. 고장 저항 계산의 정확도는 후속 단계에서 각 단자로부터 얻어진 결정된 값을 평균화함으로써 증대될 수 있다.

참조 부호가 동일 또는 관련 요소를 표시하는데 사용되는 도면을 참조하면, 도 1은 2개의 단자 전력 전송 라인에 대한 복합 신호 네트워크(100)를 도시한다. 제 1 및 제 2 단자(105, 110) 사이의 고장 위치에서 복합 신호 네트워크 내의 교란이 고장(150)을 특징짓는다. 시스템의 고장 위치 지정 알고리즘은 고장(150)의 복합 전압을 명시적으로 판정할 필요가 없다. 그 대신에, 이는 다른 정보를 이용함으로써 고장 위치에 대한 수학식으로부터 고장 전압 V(F)를 제거한다.

시스템 알고리즘은 이하의 고장 측정치 및 설정에 근거한다.

I(1) = 제 1 단자(105)에서 라인으로 흐르는 복합 전류 페이저

I(2) = 제 2 단자(110)에서 라인으로 흐르는 복합 전류 페이저

V(1) = 제 1 단자(105)에서의 복합 전압 페이저

V(2) = 제 2 단자(110)에서의 복합 전압 페이저

Z = 복합 라인 임피던스

L = 제 1 및 제 2 단자(105, 110) 사이의 라인 길이

먼저 복합 신호가 정의되어야 한다. 이들 신호는 임의의 고장 유형(대칭적, 언밸런스(unbalanced), 접지 또는 접지로부터 분리된)에 대해 비제로 동작하는 양을 제공하는 목표에 의해 선택됨에 따라, 이러한 복합 동작 신호를 생성하기 이전에 고장 유형 식별이 요구되지 않는다. 다른 목표는 접지로 흐르는 전류의 영향이 제거되는 방식으로 복합 신호를 생성하는 것이다. 이것은 다른 라인과의 상호 커플링 효과에 대해 정확도를 증대시키는 것이다. 또 다른 목표는 전송 라인의 각종 단자에서 위치하는 고장 위치 지정 시스템의 부분들 사이에서 최소 데이터 양이 교환되도록 단일의 전류 및 전압에 의해 상황을 나타내는 것이다.

본 발명은 일반화된 클라크(Clarke) 변환을 이용하여 고장 위치 지정을 위한 전압 및 전류를 나타내는 것이다. 통상적인 클라크 변환은 순간적인 값 및 페이저 값에 대해 동작하며, 그 구성요소 중 하나에 대해 이하의 수학식을 이용한다.

상기 수학식은 BC 고장에 대한 제로 아웃(zeroing out)의 단점을 가지며, 그와 같이 모든 상황 하에서 고장을 나타내는 신호를 전달하는 요건을 충족하지 않는다. 따라서 수학식 (1)은 본 발명에 의해 다음과 같이 일반화될 수 있다.

여기서 b는

에 의해 주어지는 복소수이고,

b^*는 b의 켤레 복소수이거나, 혹은 수학적으로

여기서 알파는 임의의 각도이다. 알파 = 0에 의해, 본 발명의 일반화된 클라크 변환은 통상적인 클라크 변환이 된다는 점에 주목해야 한다. 개시된 방법의 특정의 일 구현예는 알파 = pi/45, 또는 45도를 이용한다. 그러나, 다수의 각도가 임의의 유형의 고장을 나타내는 요건을 충족하며 접지 전류 커플링에 민감하지 않다는 것에 주목해야 할 것이다. 또한, 위상 신호(A, B, C)의 다수의 다른 결합이 임의의 유형의 고장을 나타내는 요건을 형성하며 접지 전류 커플링에 민감하지 않다는 것에 주목해야 할 것이다. 본 발명은 접지 전류가 상기 신호에 영향을 주지 않고, 상기 신호가 모든 고장 유형에 대해 비제로인 방식으로, 고장 위치 지정을 위해 3개의 측정된 신호(A, B, C)를 나타내도록 단일의 신호가 생성되는 방법을 청구한다. 따라서 수학식 (1) 내지 (3)은 단지 일례이며, 당 분야에서 통상의 지식을 가진 자라면 이러한 접근법의 다수의 대안을 도출할 수 있다.

관심 대상의 모든 지점에서 위상 전류(IA, IB, IC) 및 전압(VA, VB, VC)은 관심 대상의 네트워크 전체에 걸쳐 동일한 변환 방법을 이용하여 일반화된 클라크 변환과 같은 복합 신호로 변환된다. 이러한 변환은 고장을 위치 지정하는 장치에 서 발생하며, 고장 위치 지정 방법 및 수학식을 도출하는 경우 모든 신호에 대해 수학적으로 수행된다.

전송 라인의 충전 전류에 대해 보상되는 위상 전류 측정치의 경우, 보상된 위상 전류 페이저는 복합 전류 신호를 도출하는 경우에 사용되며, 보상의 전적인 장점을 취하는 고장 위치 지정 추정치를 제공할 것이다. 충전 전류의 효과를 이하에 더 기술한다.

이러한 지점으로부터 모든 계산에 대해 복합 전류 및 전압을 참조한다.

단편적인 또는 절대적인 단위로 고장 위치 지정을 알 것이 요구된다.

F = 제 1 단자(105)로부터의 단편적인 고장 위치

D = F·L = 제 1 단자(105)로부터 고장(150) 위치까지의 거리

단편적인 고장 위치 및 고장에 대한 거리 사이의 상기 직선적인 비례는 호모지니어스(homogeneous) 라인, 즉, 라인의 길이를 따라 임피던스가 균일하게 분배되는 라인에 적용된다는 것에 주목해야 한다. 논호모지니어스(non-homogeneous) 라인의 경우, 직선적인 비례는 적용되지 않는다. 그러나, 본 개시 내용의 방법은 논호모지니어스 라인 상에서 용이하게 확장될 수 있다. 설명의 간략화를 위해, 호모지니어스 라인의 경우는 이하의 설명에서 고려된다.

단편적인 고장 위치는

에 의해 주어진다.

수학식 (4)는 데이터의 리던던시(redundancy)를 이용한다. 미지수보다 많은 수학식이 존재하므로, 최소 평균 제곱 피트(fit)가 사용된다. 이러한 수학식은 벗어난 위상, 고장 유형, 고장 저항, 및 필요하다면, 인접하는 전송 라인에 대한 제로 시퀀스(접지 전류) 커플링과는 독립적이다.

수학식 (4)에서 사용된 전송 라인 Z의 총 라인 임피던스의 값을 이해하는 것이 중요하다. 이 값은 고장 하의 한쪽 단부에서 다른 단부와 함께 라인이 측정된 복합 전압 및 복합 전류의 복합 비이다. 고장 유형은 관련되지 않으며, 상기 비는 고장 유형에 관계없이 동일할 것임에 주목해야 한다. 실제로 이러한 임피던스는 라인의 음 또는 양의 시퀀스 임피던스이며 용이하게 이용 가능하다.

수학식 (4)는 제 1 및 제 2 단자(105, 110)에서 연산되어, 라인이 대향 단부로부터 측정된 것을 제외하고, 동일한 고장 위치 추정을 정확하게 생성할 수 있다. 당업자가 인지하는 바와 같이, 2개의 단자(105, 110)의 역할은 수학식 (1)이 연산되는 단자를 변경하는 경우에 교환된다. 2개의 F 값은 동일하게 1에 합산해야 한다.

측정치 및 파리미터 에러의 결과로서 수학식 (1)에 의해 생성된 에러는 CT 유형 디바이스 에러와 같은 최악의 상대적인 센서 에러의 1/2임을 알 수 있다. 이것은 전형적인 CT 및 고장 위치 지정 기구 에러에 대해 2.5-5%인 것으로 알려져 있다.

상술한 2 단자 알고리즘은 도 2에 도시한 바와 같이, 3 단자 시스템(200)으로 용이하게 확장될 수 있다. 고장(150)이 제 1 단자(105)로부터 탭(tap)(220)까 지의 라인 상에 있는 경우에 대해 3 단자 시스템에 대한 상황이 도시되어 있다. 다른 2개의 라인 세그먼트 중 하나의 세그먼트 상에 위치하는 고장(150)에 대한 상황은 도시되어 있지 않으나, 라인 인덱스의 순환적인 순열에 의해 얻어질 수 있다.

이하의 측정치 및 파라미터가 이용 가능한 것으로 가정된다.

I(1), I(2), I(3) = 제 1, 제 2 및 제 3 라인 세그먼트로 흐르는 복합 전류 페이저

V(1), V(2), V(3) = 제 1 단자(105), 제 2 단자(110) 및 제 3 단자(115)에서의 복합 전압 페이저

Z(1), Z(2), Z(3) = 제 1, 제 2 및 제 3 라인 세그먼트의 복소 복합 임피던스

L(1), L(2), L(3) = 제 1, 제 2 및 제 3 라인 세그먼트의 라인 길이

이는 물론 어느 라인 세그먼트가 고장(150)을 갖는지, 및 대응하는 라인 단자(105, 110, 115)로부터의 고장(150)의 거리를 결정하는 목적이다. 이하의 파라미터는 고장(150)을 갖는 라인 및 주어진 단자로부터 고장(150)까지의 거리를 결정하는데 사용된다.

N = 고장난 라인 세그먼트의 단자 인덱스(= 1, 2, 또는 3)

F = 제 N 단자(105, 110, 115)로부터의 단편적인 고장 위치

D = F·L(N) = 제 N 단자(105, 110, 115)로부터 고장(150) 위치까지의 거리

먼저, 제 1, 제 2 및 제 3 단자(105, 110, 115)의 각각에서 개시하는, 주어진 단자 및 탭 포인트 사이의 고장나지 않은 상태를 가정하여, 탭(220)에서 3개의 개별적인 전압 추정이 이루어진다. 따라서 고장 위치 지정 알고리즘은 이하와 같은 탭 전압의 추정을 이용한다.

여기서 VT(1), VT(2) 및 VT(3)는 각각, 제 1, 제 2 및 제 3 단자(105, 110, 115)의 각각으로부터 계산된 탭 전압이다.

다음에, 고장(150)을 포함하는 라인 세그먼트가 결정된다. 라인의 결정은 고장나지 않은 라인 세그먼트를 통해 루프 근처의 전압 드롭이 0에 합산될 것임을 인식함으로써 행해질 수 있다. 나머지 전압 페이저는 각 루프에 대해 연산된다. 최저 나머지 전압을 갖는 루프는 2개의 고장나지 않은 라인 세그먼트를 포함한다. 즉, 단지 하나의 라인 세그먼트가 고장나 있으며 2개의 고장나지 않은 세그먼트는 2개의 단자가 실제의 탭 전압을 추정 가능하게 한다. 따라서 주어진 단자의 쌍이 동일한 탭 전압을 결정하는 경우, 고장은 탭 및 제 3 단자 사이에 있어야 한다. 이하의 수학식은 각 루프에서 나머지 전압 페이저의 제곱 크기를 표시자로서 계산하는데 사용된다.

여기서 R²(1), R²(2) 및 R²(3)는 제곱 크기이다. 고장(150)을 포함하는 라인의 인덱스 N = 1, 2 또는 3은 최소 나머지 전압 페이저 표시자와 동일하다. 모든 표시자 R²(1), R²(2) 및 R²(3)가 대략적으로 서로 동일한 경우에, 고장은 탭(220)에 근접한다.

일단 고장(150)을 포함하는 라인의 인덱스 N이 결정되면, 고장(150)은 해당 라인 세그먼트에 대해 적절한 데이터가 공급된 2개의 단자 라인에 대해 도출되는 공식을 이용하여 위치 지정된다. 각각의 공식은 인덱스 N의 순환적 순열에 의해 임의의 다른 공식으로부터 얻어진다. 각 인덱스 또는 라인에 대한 공식은 이하와 같이 주어진다. 먼저, 탭 포인트(220)에서의 전압 페이저의 최상의 추정 및 탭(220)으로부터의 고장 전류 기여는 수학식 (6)에서 연산된 탭 전압 추정치 및 전류 페이저를 이용하여 연산되며, 이를 나타내면,

고장(150)을 포함하는 라인 세그먼트의 단자 단부(105)로부터의 단편적인 고장 위치는 단자(105)와 탭 전류 및 전압 페이저로부터 연산된다. 탭 포인트(220)는 2개의 단자 알고리즘에서 다른 단자로서 정확하게 작용한다. 따라서,

특정 라인 아래의 실제의 거리는 실질적으로 단편적인 거리를 영향 받은 라인 세그먼트의 길이와 승산함으로써 연산된다.

수학식 (8)은 이용 가능한 필요한 정보를 갖는 3개의 단자(105, 110, 115) 중 임의의 단자 혹은 모든 단자에서 구현될 수 있다. 모든 3개의 결과는 동일할 것이다. 3개의 단자(105, 110, 115)가 도 2의 실시예에서 기술한 바와 같은 피어 투 피어(peer-to-peer) 아키텍처의 각 단자 내에서 상이한 인덱스를 갖는다는 사실을 염두해야 한다는 것에 주목해야 한다. 이해되는 바와 같이, 모든 3개의 통신 채널이 동작 중인 경우, 모든 3개의 단자는 고장(150) 위치를 연산할 수 있는 반면, 단지 2개만이 동작 중인 경우에는, 단자(105, 110, 115)의 단지 하나만이 양 동작 채널에 접속된 단자(105, 110, 115)에 대한 연산을 수행할 수 있다. 단지 하나의 채널이 동작하는 경우, 고장은 시스템(200)을 이용하여 검출되거나 위치 지정될 수 없다. 이해되는 바와 같이, 본 명세서에서 기술된 실시예에 따라 구성된 전송 라인 회로 및 통신 경로와 통신하거나 혹은 이와 접속된 통상적인 측정 및/또는 연산 장치를 이용하여 모든 요구된 측정치가 얻어질 수 있고 계산이 행해질 수 있다.

다른 실시예에서, 고장 저항은 단자 전압에서 개시하여 전압 드롭을 알려진 고장 위치(150)로 감산함으로써 고장(150)에서의 접지 전압에 대한 위상을 계산하여 연산될 수 있다.

고장 저항은 시스템(100, 200)을 이용하여 역시 연산될 수 있다. 일단 고 장(150)이 위치 지정되면, 고장 저항을 추정하는 것은 간단한 문제이다. 세부 사항은 고장 유형 및 단자의 수에 따라 달라진다. 이하의 설명은 2 단자 수학식을 고려한다. 3 단자 수학식은 유사하며, 당업자라면 이하의 2 단자 설명으로부터 이들 수학식을 어떻게 얻는지를 이해랄 것이다.

접지 고장에 대한 단일 라인의 경우, 고장 저항은 벗어난 위상에 대한 고장 전압 및 전류 페이저의 비의 실수 부분을 취함으로써 추정된다. 전압 페이저는 단자 단부(105, 110, 115)에서 개시함으로써 추정되며, 여기서 위상 전압 페이저는 알려져 있으며 고장(150)에서의 전압 드롭을 감산한다. 인접하는 라인으로부터의 상호 커플링의 가능한 효과가 고려된다. 도 1 및 도 3을 참조하여, 접지 고장에 대한 위상 A의 경우가 고려된다. 적절한 위상으로부터의 양이 사용되는 것을 제외하면, 접지 고장에 대한 B 혹은 접지 고장에 대한 C(도 3에 도시되지 않음)에 대한 수학식은 유사하다.

먼저, 인접하는 라인으로부터 제로 시퀀스 상호 커플링을 계산하면,

그 다음에 고장에 대한 거리를 연산한다.

상호 커플링의 부분을 계산하면,

인접하는 라인의 310M을 3으로 나누면, 다음과 같다.

전송 라인의 국부적 단부로 흐르는 제로 시퀀스 전류를 연산하면,

여기서 인덱스 1은 국부적 단자(105, 110)로부터 취해진 전류 측정치를 지칭한다. 그 다음에, 고장(150)에서 접지 전압에 대한 위상을 추정하면,

그리고 고장 전류를 연산하면,

여기서 인덱스 1은 국부적 단자(105, 110)로부터 취해진 전류 측정치를 지칭하고, 인덱스 2는 원격 단자(110, 105)로부터 취해진 전류 측정치를 지칭한다. 마지막으로, 고장 저항을 연산하면,

위상 대 위상 고장 저항은 다음과 같이 보다 용이하게 얻어질 수 있다.

먼저, 고장에서의 위상 대 위상 전압을 추정하면,

여기서 A 및 B는 위상을 나타내며, 1은 국부적 단자(105, 110)의 인덱스이다. 그 다음에 위상 대 위상 고장 전류를 추정하면,

마지막으로, 수학식 (18) 및 (19)의 결과를 이용하여 위상 대 위상 저항을 연산하면,

이해되는 바와 같이, 위상 대 위상 고장의 분석은 제로 시퀀스 커플링이 중요하지 않기 때문에 보다 간단하다.

3상 고장 상황의 경우, 동등한 고장 저항은 고장(150)에서 복합 전압 대 전류의 비의 실수 부분으로서 보고되어 있다. 3상 고장의 경우, 고장(150)에서의 전압의 보다 나은 추정은 양 단부로부터의 복합 전압 및 전류를 이용하여 추정치를 평균화함으로써 다음과 같이 구성될 수 있다.

따라서 고장 저항은

도 3을 다시 참조하면, A 위상 대 B 위상 접지 고장은 도 3에 도시된 회로 모델을 이용하여 고려된다. 제로 시퀀스 네트워크 개선을 설명하기 위해, 신호 라인 대 접지 고장 수학식이 위상 A 및 B의 각각에 적용되다. 먼저, 인접하는 라인으로부터의 제로 시퀀스 상호 커플링이 연산된다.

고장에 대한 거리는 다음과 같이 계산된다.

상호 커플링의 부분을 계산하면,

인접하는 라인의 310M을 3으로 나누면,

전송 라인의 국부적 단부(105, 110)로 흐르는 제로 시퀀스 전류를 연산하면,

다음에, 위상 A 및 B의 각각에 대해 고장에서의 위상 대 접지 전압을 추정하면,

위상 A 및 B의 각각에 대해 고장 전류를 계산하면,

위상 대 위상 저항을 결정하기 위해 수학식 (28) 내지 (31)의 결과를 이용하면,

마지막으로 고장(150)의 접지 저항을 연산하기 위해

따라서, 고장(150)의 저항은 고장 유형 및 상호 커플링을 고려하기 위해 전술한 바와 같은 각종 방식으로 연산될 수 있다. 고장 위치와 결합된 고장 저항 정보는 전력 전송 라인의 조작자가 그 시스템을 보다 효과적으로 관리할 수 있도록 한다. 전술한 바와 같이, 고장 위치 및/또는 고장 저항을 결정하는데 필요한 데이터를 수신하기 위해 최소 수의 다른 단자에 접속된 임의의 단자로부터 정보가 얻어질 수 있다.

본 발명의 다른 실시예에서, 다중 종단형 고장 위치 지정 시스템은 고장 위치 지정 시스템의 정확도를 더 증대시키기 위해 고장 위치의 결정에 있어 충전 저류 보상을 포함할 수 있다. 고장 위치 지정 시스템은 복합 신호 네트워크를 이용하기 때문에, 도 4에 도시된 모델 회로는 네트워크를 매우 합리적으로 근사화한다. 도 4의 모델은 총 충전 전류가 라인의 양 단부에서 전압 V(1), V(2)의 평균치 및 총 라인 캐패시턴스에 의존한다는 가정과 동등하다. 이러한 전류 보상 모델의 암시적인 가정은 라인 상에서의 전압이 한족 단부로부터 다른족 단부로 라인을 따라 선형적으로 가변한다는 것이다. 이것은 정상(고장나지 않은) 상태 동안에는 적용되지만, 고장난 상태 동안에는 적용되지 않는다. 따라서, 그 결과는 이들 가정이 고장 상태에 의해 성립되지 않는다는 것이다. 이는 고장 검출에 대해 잘 작용되지만, 고장 위치에 대한 충전 전류의 효과의 다른 조사를 필요로 한다.

고장 동안, 라인 상에서의 전압 프로파일은 대략적으로 단자로부터 고장까지의 2개의 직선이며, 이는 도 5에 도시된 모델로 되어 있다. 충전 전류 보상 모드에서 디바이스가 시스템 상에서 동작하는 경우, 각 라인 상에서의 복합 전류 페이저는 다음과 같이 된다.

여기서 C는 복합 여기 전압 하에서 라인의 복합 충전 전류를 나타내는 것으로서 이해되는 캐패시턴스이다. 실제의 상황에서 이러한 캐패시턴스는 소위 라인의 양 또는 음의 시퀀스 캐패시턴스와 동등하다.

상기 고장 위치 지정 알고리즘 (6), (7) 및 (8)에서 라인 전류의 보상 전류 값을 간단히 사용하는 것이 편리하다는 것이 이해될 것이다. 다행스럽게는, 도 4의 모델 및 도 5의 모델 간의 차이를 무시하는 몇몇 근사치에 의해 수학식을 수정한 후에, 수학식 (34)의 전류가 사용될 수 있다.

도 5에 도시한 바와 같이, 제 1 단자(105)로부터 고장(150)까지의 복합 전압 드롭에 대한 수학식은

제 2 단자(110)로부터 고장(150)까지의 전압 드롭은

수학식 (35) 및 (36)은 고장 위치의 추정치의 정확도를 결정하기 위해 후속적으로 사용될 수 있는 전압 및 전류 사이의 관계를 결정한다. 이와 달리 수학식 은 고장 위치의 최소 평균 제곱 추정치를 결정하기 위해 사용될 수 있다. 그러나, 프로세스는 다소 복잡한 계수를 갖는, F에 있어 4차 다항식을 초래하여, 실시간으로 또는 실시간에 근접하게 해법을 생성하기 위한 이러한 알고리즘을 구현하는데 효율적이지 않은데, 그 이유는 일반적인 경우에서 4차 다항식은 선험적으로 해결될 수 없음에 따라 수치적인 해법이 실시간으로 사용되어야 하기 때문이다. 여하간 근사화가 요구되므로, 보다 효율적이고 보다 간단한 접근법은 위치 지정 알고리즘에서 수학식 (34)에 의해 주어지는 보상 전류를 이용하여 고장 위치에 대한 결과 에러를 분석하는 것이다. 따라서, 보상 복합 전류 패이저를 이용하는 2 단자 위치 지정 알고리즘은

여기서 보상 전류 페이저는 수학식 (34)에 의해 주어진다.

본 발명자는 상기 간략화된 수학식이 충분히 정확하다는 것을 나타낼 것이다. 복합 전류 페이저는 수학식 (35), (36)을 재배열함으로써 고장(150) 및 단자(105, 110)에서의 전압의 관점에서 표현될 수 있다. 제 1 단자(105)에서의 전류는

로 주어지고, 제 2 단자(110)에서의 전류는

로 주어진다.

이해되는 바와 같이, 이하의 수학식에 의해 고장(150)에서의 개방 회로 전압에 대한 교란의 관점에서 고장 전압을 표현하는 것이 편리하다.

수학식 (40)을 수학식 (39) 및 (39)에 대입하면, 교란 전압의 관점에서 보상되지 않은 전류에 대해 이하와 같은 동등한 방정식을 생성한다.

수학식 (41) 및 (42)를 수학식 (34)에 대입하면, 보상된 전류 페이저에 대해 이하와 같은 동등한 방정식을 생성한다.

그러면, 수학식 (43) 및 (44)가 수학식 (37)에 대입되어 연산된 고장 위치의 이하와 같은 방정식이 초래된다.

수학식 (45)의 위치 지정 알고리즘은 충전 전류가 없는 경우에 정확하다는 것이 관측될 것이다. 또한, 수학식 (45)는 F가 0 또는 1로 진행함에 따라 에러 항이 제로(zero)가 되므로 라인의 양 단부 근처에서 발생하는 고장에 대해 매우 정확한 정확도를 제공한다. 이와 동시에, 수학식 (45)는 라인 상의 다른 위치에 고장이 또한 위치하는 경우에 매우 정확한 결과를 생성한다. 라인의 중간 근처의 고장에 대해 최악의 경우이더라도, 에러는 매우 적으며, 이는 이하의 분석에 의해 나타내어질 것이다. 라인의 중간점 근처에 위치하는 고장의 경우, 수학식 (45)는 실질적인 고장 위치에 대해 이하와 같은 근사를 제공한다.

간략한 분석에 의해 고장(150)이 전송 라인의 중간점 근처에 위치하는 경우 수학식 (45) 및 (46)이 작은 에러를 갖는 이유를 밝힌다. 수학식 (46)의 이하의 관점은 나머지 에러를 나타낸다.

수학식 (47)에서 이하와 같은 인자가 몇몇 위치에서 나타난다.

j·Z·ω·C (48)

이 인자는 수학식 (49)에 의해 라인의 캐패시턴스 및 인덕턴스에 대해 대략 관련된다.

수학식 (49)에 의해 주어진 인자는 라인의 공진 주파수에 의해 나누어진 전력 시스템 주파수의 비의 제곱이며, 이는 또한 전력 시스템에서 하나의 파장에 의해 나누어진 라인 길이의 비의 제곱이다.

수학식 (50)에 의해 주어진 인자는 다소 작은 값이므로, 수학식 (47)은 수학식 (51)에 의해 근사화될 수 있다.

수학식 (51)에서 인자의 각각은 작은 값이므로, 라인의 중간점 근처의 고장인 경우이더라도, 고장 위치의 추정치의 에러가 작다.

이하의 수치적인 예는 정확도를 또한 도시한다. 라인의 중간점 근처의 단일 위상 고장을 갖는, 단부 사이의 30도 전압 각도차 하에 동작하는 160km 라인을 가정한다. 라인의 중간점 근처의 단일 위상 고장의 경우, 고장에서의 교란 전압이 시스템 전압의 대략 1/3임을 알 수 있다. 전형적인 라인에 대해 60Hz에서 전체 파장에 대한 거리는 약 800km이다. 라인 양단의 전압의 크기는 라인 양단의 각도 절반의 사인파 2배의 시스템 전압과 대략 동등하다. 따라서, 이러한 예에 대한 에러는 다음과 같다.

따라서, 수학식 (37)을 이용하여 160km 길이 라인에 대해 충전 전류 보상 전류와 연관된 에러는 무시할 정도이다. 수학식 (51)을 이용하여 나머지 에러가 라인 길이의 제곱으로서 증대할 것임을 또한 알 수 있다. 예를 들어, 앞의 예에서 라인의 길이를 160km으로부터 800km으로 증대시키면 에러를 0.2%로부터 5%로 증대시켜, 간단한 전하 보상의 적용성에 대해 실용적인 상한을 설정할 것이다. 800km보다 긴 전송 라인과 같은 매우 긴 전송 라인의 경우에, 당 분야에서는 충전 전류가 긴 전송 라인을 기술하는 미분 방정식에 의해 모델링되어야 한다는 것이 잘 알려져 있다.

본 발명은 바람직한 실시예를 참조하여 기술하였으나, 본 발명에 관한 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적인 범위로부터 벗어나지 않고, 각종 변경 및 대체가 이루어질 수 있다.

본 명세서에서 기술되고 첨부된 도면에서 도시된 바와 같이, 고장 위치 지정시스템의 적용 및 구성은 단지 예시적이다. 본 개시 내용에서 본 발명의 소수의 실시예만이 상세하게 기술되었으나, 본 개시 내용을 검토하는 당 분야에서 통상의 지식을 가진 자라면 첨부된 청구 범위에 인용된 요지의 신규한 개시 내용 및 장점으로부터 실질적으로 벗어나지 않고, (예를 들어, 복소수를 나타내는 극좌표 대 이차원 좌표를 이용하거나, 확장된 클라크 변환과 상이한 복합 신호의 형태를 이용하되, 모든 고장 유형을 또한 반영하며 접지 고장 전류 등에 민감하지 않은 등) 다수의 변형예가 가능하다는 것을 용이하게 이해할 것이다. 따라서, 이러한 모든 수정예는 첨부된 청구 범위에서 정의하는 바와 같이 본 발명의 범위 내에 포함되는 것으로 의도된다. 임의의 프로세스 또는 방법의 단계에 대한 순서 혹은 시퀀스는 대안적인 실시예에 따라 가변되거나 또는 재순차화될 수 있다. 청구 범위에서, 임의의 수단 및 기능 구절은 본 명세서에서 기술된 구조를, 인용된 기능을 수행하되 구조적 등가물 뿐만 아니라 등가의 구조를 수행하는 것으로서 포함하도록 의도된다. 바람직한 실시예 및 다른 예시적인 실시예의 설계, 동작 조건 및 배치에 있어, 첨부된 청구 범위에서 표현되는 바와 같이 본 발명의 실시예의 정신으로부터 벗어나지 않고 다른 대체, 수정, 변형 및 생략이 이루어질 수 있다. 따라서, 본 발명의 기술적인 범위는 전술한 실시예 뿐만 아니라, 첨부된 청구 범위의 범위 내에 해당하는 모든 실시예를 포함한다.

도 1은 본 발명의 일 실시예에 따른 2 단자 고장 검출 시스템의 개략적인 회로도,

도 2는 본 발명의 다른 실시예에 따른 3 단자 고장 검출 시스템의 개략적인 회로도,

도 3은 도 1의 2 단자 회로에 대한 고장 저항 모델의 개략적인 회로도,

도 4는 본 발명의 또 다른 실시예에 따른 충전 전류 보상 복합 신호의 개략적인 회로도,

도 5는 도 4의 충전 전류 보상 복합 신호의 변형된 개략적인 회로도.

Claims (10)

1. 적어도 2개의 단자 및 적어도 하나의 라인 세그먼트를 갖는 전력 전송 라인에 대한 고장 위치 검출 시스템으로서,

   상기 적어도 2개의 단자의 각각에서 복합 전류 신호 및 복합 전압 신호에 의해 3상 전압 및 3상 전류를 나타내는 제 1 수단과,

   상기 복합 전류 신호 및 상기 복합 전압 신호의 복합 전압 페이저(phasor) 측정치 및 복합 전류 페이저 측정치를 이용하여, 전력 전송 라인 중 어느 라인 세그먼트가 고장을 포함하는 고장난 라인 세그먼트인지를 판정하는 제 2 수단과,

   상기 적어도 2개의 단자 중 하나의 단자로부터의 단편적인 고장 위치 및 고장이 위치하는 고장난 라인 세그먼트의 길이를 이용하여 상기 고장난 라인 세그먼트 상의 고장의 위치를 판정하는 제 3 수단을 포함하는

   고장 위치 검출 시스템.
2. 제 1 항에 있어서,

   단일의 복합 전압 및 단일의 복합 전류는 상기 적어도 2개의 단자 중 하나의 단자에서 상기 복합 전압 페이저 측정치 및 상기 복합 전류 페이저 측정치를 나타내는 데 사용되는

   고장 위치 검출 시스템.
3. 제 1 항에 있어서,

   상기 복합 전압 신호 및 상기 복합 전류 신호는 모든 고장 유형에 대해 비제로(non-zero)인

   고장 위치 검출 시스템.
4. 제 1 항에 있어서,

   상기 복합 전압 신호 및 상기 복합 전류 신호는 접지, 또는 제로 시퀀스(zero-sequence) 전류에 의해 영향을 받지 않는

   고장 위치 검출 시스템.
5. 제 1 항에 있어서,

   상기 고장 위치는 인접하는 라인 세그먼트와의 상호 커플링(mutual coupling)의 양을 알지 않고도 판정될 수 있는

   고장 위치 검출 시스템.
6. 적어도 2개의 단자 및 적어도 하나의 라인 세그먼트를 갖는 전력 전송 라인 상에서 고장 위치를 검출하는 방법으로서,

   상기 적어도 2개의 단자의 각각에서 복합 전류 신호 및 복합 전압 신호에 의해 3상 전압 및 3상 전류를 나타내는 단계와,

   상기 복합 전류 신호 및 상기 복합 전압 신호의 복합 전압 페이저 측정치 및 복합 전류 페이저(phasor) 측정치를 이용하여, 전력 전송 라인 중 어느 라인 세그먼트가 고장을 포함하는 고장난 라인 세그먼트인지를 판정하는 단계와,

   상기 적어도 2개의 단자 중 하나의 단자로부터의 단편적인 고장 위치 및 고장이 위치하는 고장난 라인 세그먼트의 길이를 이용하여 상기 고장난 라인 세그먼트 상의 고장의 위치를 판정하는 단계를 포함하는

   고장 위치 검출 방법.
7. 제 6 항에 있어서,

   단일의 복합 전압 및 단일의 복합 전류는 상기 적어도 2개의 단자 중 하나의 단자에서 상기 복합 전압 페이저 측정치 및 상기 복합 전류 페이저 측정치를 나타내는 데 사용되는

   고장 위치 검출 방법.
8. 제 6 항에 있어서,

   상기 복합 전압 신호 및 상기 복합 전류 신호는 모든 고장 유형에 대해 비제로인

   고장 위치 검출 방법.
9. 제 6 항에 있어서,

   상기 복합 전압 신호 및 상기 복합 전류 신호는 접지, 또는 제로 시퀀스(zero-sequence) 전류에 의해 영향을 받지 않는

   고장 위치 검출 방법.
10. 제 6 항에 있어서,

    상기 고장 위치를 판정하는 단계는 인접하는 라인 세그먼트와의 상호 커플링(mutual coupling)의 양을 알지 않고도 행해지는

    고장 위치 검출 방법.

Images