KR101354490B1 - 확장된 커맨드 세트를 갖는 멀티 비트 셀 플래시 메모리 디바이스 - Google Patents

확장된 커맨드 세트를 갖는 멀티 비트 셀 플래시 메모리 디바이스 Download PDF

Info

Publication number
KR101354490B1
KR101354490B1 KR1020097000356A KR20097000356A KR101354490B1 KR 101354490 B1 KR101354490 B1 KR 101354490B1 KR 1020097000356 A KR1020097000356 A KR 1020097000356A KR 20097000356 A KR20097000356 A KR 20097000356A KR 101354490 B1 KR101354490 B1 KR 101354490B1
Authority
KR
South Korea
Prior art keywords
flash memory
memory device
value
reference voltages
command
Prior art date
Application number
KR1020097000356A
Other languages
English (en)
Other versions
KR20090033867A (ko
Inventor
마크 머린
Original Assignee
샌디스크 아이엘 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 아이엘 엘티디 filed Critical 샌디스크 아이엘 엘티디
Publication of KR20090033867A publication Critical patent/KR20090033867A/ko
Application granted granted Critical
Publication of KR101354490B1 publication Critical patent/KR101354490B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

멀티 비트 셀 플래시 메모리 디바이스는 이러한 디바이스의 호스트에 의한 커맨드의 각각의 요청에 의해 이러한 디바이스의 하나 이상의 타입의 기준 전압 (예를 들어, 모든 판독 기준 전압 및/또는 모든 프로그램 검증 기준 전압)의 각각의 값이 각각의 새로운 값으로 변경되도록 커맨드를 지원한다.
멀티 비트 셀 플래시 메모리 디바이스, 호스트, 커맨드, 판독 기준 전압, 프로그램 검증 기준 전압, 인수, 디폴트 값, 산술 연산

Description

확장된 커맨드 세트를 갖는 멀티 비트 셀 플래시 메모리 디바이스{MULTI-BIT-PER-CELL FLASH MEMORY DEVICE WITH AN EXTENDED SET OF COMMANDS}
본 발명은 멀티 비트 셀(multi-bit-per-cell) 플래시 메모리 디바이스에 관한 것이고, 특히, "실제" 동작에서 향상된 디바이스 성능을 얻기 위해 플래시 내부 파라미터 값의 효율적인 수정을 가능케하는 확장된 세트의 커맨드를 갖는 NAND 플래시 메모리 디바이스에 관한 것이다.
시장에서 유용한 NAND 플래시 메모리 디바이스는 페이지 판독, 페이지 프로그램, 블록 소거 및 상태 및 ID 판독과 같은 기본적인 플래시 동작의 실행을 허용하는 커맨드 세트를 사용하여 동작된다. 상이한 판매자로부터의 상이한 디바이스는 이러한 커맨드 세트에 경미한 변형을 포함할 수 있지만 모든 디바이스에서 구현되는 공통 그룹의 커맨드가 존재하고, 이러한 그룹의 커맨드에 의해 상술된 기본 동작의 실행이 가능하다. 하나의 예로서, 미국 아이다호 보이스의 마이크론 테크놀로지에 의해 제조된 디바이스 MT29F2G08AABWP가 고려될 수 있다. 이러한 디바이스의 데이터 시트는 마이크론 테크놀로지로부터 주문될 수 있다. 다음의 디바이스 커맨드는 MT29F2G08AABWP 데이터 시트의 22 페이지에 나열되어 있다.
PAGE READ
PAGE READ CACHE MODE START
PAGE READ CACHE MODE START LAST
READ for INTERNAL DATA MOVE
RANDOM DATA READ
READ ID
READ STATUS
PROGRAM PAGE
PROGRAM PAGE CACHE
PROGRAM for INTERNAL DATA MOVE
RANDOM DATA INPUT for PROGRAM
BLOCK ERASE
RESET
애플리케이션에 일반적으로 유용한 "스탠더드" 커맨드 세트에 더하여, 플래시 판매자는 플래시 동작의 내부 파라미터의 값을 설정하기 위한 추가 "특수" 커맨드의 세트를 보통 구현한다. 이러한 커맨드는 플래시 디바이스의 디버깅 및 평가 프로세스를 소거하고 각각의 플래시 파라미터를 별개로, 커맨드 당 단일 파라미터로 어드레싱하도록 의도되어 있다.
이러한 "특정" 커맨드에 의해 설정된 값을 갖는 내부 플래시 디바이스 파라미터의 하나의 예로서, 첸 등의 미국 특허 제7,020,017호에 기술된 바와 같은 판독 기준 전압, 프로그램 검증 기준 전압, 프로그래밍 전압 스텝과 같은 프로그래밍 및 판독 파라미터를 고려할 수 있다. 이러한 특허는 여기에 모두 언급된 모든 목적을 위해 여기에 언급되어 통합되어 있다.
그러나, 첸 등의 특허가 제안하는 바와 같이, 때로 개발 목적뿐만 아니라, 플래시 메모리 디바이스의 "실제" 동작에서 표준 실시로서 플래시 메모리 디바이스의 내부 파라미터 값을 수정하는 것이 중요하다. 첸 등의 특허는 플래시 메모리내의 상이한 워드 라인에 의해 제시된 상이한 신뢰도의 현상에 대한 대책으로서, 플래시 메모리 디바이스의 상이한 페이지를 다룰 때 플래시 파라미터 값의 상이한 세팅을 사용하는 것을 제안하고 있다. 구체적으로, 첸 등의 특허는 멀티 비트 셀 플래시 메모리 디바이스의 상이한 워드 라인에 대한 판독 기준 전압 및/또는 프로그램 검증 기준 전압의 상이한 값을 사용하는 단계를 제시하고 있다.
실제 애플리케이션에서 플래시 파라미터 값을 수정할 필요에 대한 또 다른 예는 머린 등의 미국 특허 출원 제11/651,483호, "METHOD FOR GENERATING SOFT BITS IN FLASH MEMORIES"에서 발견될 수 있다. 이러한 특허 출원은 여기에 모두 언급된 모든 목적을 위해 여기에 언급되어 통합되어 있다.
머린 등의 특허 출원이 제안하는 바와 같이, ECC 계산을 위한 소프트 비트 정보를 취득하기 위해, 모든 전압 레벨에 대한 상이한 판독 레퍼런스를 갖는 플래시 데이터의 다수의 판독이 실행되어야만 한다.
상술된 모든 경우(소프트 비트의 계산을 위한 워드 라인 프로그래밍 세팅 또는 판독 정보의 변경)에서, 다수의 플래시 파라미터(판독 전압, 프로그램 검증 전 압, 프로그래밍 파라미터)의 값의 수정은 플래시에 의해 수용가능한 "특정 커맨드"를 사용하여 현재 하나씩 이루어진다. 그러나, (특히, 전압 레벨 파라미터의 수가 각각의 셀에 저장된 비트의 수와 함께 기하급수적으로 증가하는 멀티 비트 셀 디바이스에서) 모든 모드 변경을 위해 다수의 파라미터 값이 변경되어야 하기 때문에, 파라미터 값을 변경하는 동작은 애플리케이션에 대해 매우 부담이 되고 시간을 낭비하게 된다.
따라서, 모드 변경을 위한 방대한 수의 특정 커맨드를 내지 않고 효율적인 방법으로 애플리케이션에 의한 플래시 파라미터의 전 세트를 변경하는 방법의 필요가 널리 인식되어 있다.
본 발명에 따라, 멀티 비트 셀 플래시 메모리 디바이스의 호스트에 의한 커맨드의 각각의 요청에 의해 상기 플래시 메모리 디바이스의 적어도 하나의 타입의 모든 기준 전압의 각각의 현재값이 상기 기준 전압의 각각의 새로운 값으로 변경되도록 커맨드를 지원하는 멀티 비트 셀 플래시 메모리 디바이스가 제공된다.
상기 커맨드는 단일 타입의 모든 기준 전압의 각각의 현재값을 변경하는 것이 바람직하다. 예를 들어, 본 발명의 일부 바람직한 실시예에서, 상기 커맨드는 상기 플래시 메모리 디바이스의 모든 판독 기준 전압의 각각의 현재값을 변경한다.
대안으로, 상기 커맨드는 모든 판독 기준 전압 및 모든 프로그램 검증 기준 전압의 각각의 현재값을 변경한다.
본 발명의 바람직한 실시예의 하나의 클래스에서, 상기 커맨드는 단일 인수(argument)를 갖는다. 상기 플래시 메모리 디바이스는 상기 적어도 하나의 타입의 기준 전압의 복수의 저장된 세트의 값을 포함하고, 상기 단일 인수는 상기 세트중 하나의 인덱스이어서, 새로운 값이 지시된 저장된 세트의 값인 것이 바람직하다. 대안으로, 상기 인수는 적어도 하나의 타입의 각각의 기준 전압의 새로운 값을 산출하기 위해 상기 적어도 하나의 타입의 상기 각각의 기준 전압과 연관된 각각의 값과, 가산 (또는 값이 마이너스라면 감산) 또는 승산 (또는 값의 절대값이 1 보다 작다면 제산)과 같은 산술 연산에 의해, 조합되는 값이다. 상기 연관된 각각의 값은 상기 적어도 하나의 타입의 기준 전압의 디폴트 값 또는 상기 적어도 하나의 타입의 기준 전압 전압의 현재값인 것이 가장 바람직하다.
본 발명의 바람직한 실시예의 또 다른 클래스에서, 상기 커맨드는 상기 적어도 하나의 타입의 기준 전압과 수에 있어서 동일한 복수의 인수를 갖는다. 상기 인수는 새로운 값인 것이 바람직하다. 대안으로, 상기 인수는 상기 적어도 하나의 타입의 기준 전압의 새로운 각각의 값을 산출하기 위해 상기 적어도 하나의 타입의 기준 전압과 연관된 제2 각각의 값과, 공통 산술 연산에 의해, 조합되는 제1 각각의 값이다. 상기 제2 각각의 값은 상기 적어도 하나의 타입의 기준 전압의 디폴트 값 또는 상기 적어도 하나의 타입의 기준 전압의 현재값인 것이 가장 바람직하다.
본 발명은 다음의 도면을 참조하여 단지 예로서 기술되어 있다.
도 1은 본 발명의 플래시 메모리 디바이스의 블록도이다.
본 발명에 따른 플래시 메모리 디바이스의 원리 및 동작은 도면 및 다음의 설명을 참조하여 보다 더 잘 이해될 수 있다.
상이한 방식으로 플래시 파라미터 값의 세트를 동시에 수정하는 상술된 목적을 얻기 위해, 본 발명은 애플리케이션에 의해 동시에 변하는 값을 가진 다양한 관련된 파라미터를 그룹화하고, 애플리케이션에 의해 발행될 때 하나의 동작에서 파라미터 그룹내의 모든 파라미터의 값을 수정하는 상응하는 플래시 커맨드를 이러한 파라미터 그룹에 할당한다.
다양한 파라미터 그룹 및 커맨드 동작의 다양한 방법이 구현될 수 있다. 다음은 파라미터 그룹핑의 예들이다.
-> 멀티 비트 셀 플래시 메모리내의 모든 판독 기준 전압의 그룹
-> 멀티 비트 셀 플래시 메모리내의 모든 프로그램의 검증 기준 전압의 그룹
-> 멀티 비트 셀 플래시 메모리내의 모든 판독 기준 전압 및 모든 프로그램 검증 기준 전압을 조합하는 그룹.
이러한 모든 3개의 그룹은 첸 등의 특허에서 기술된 바와 같이, 상이한 워드 라인과 관련하여 유리하도록 사용될 수 있다. (모든 전압 레벨에 대한 모든 판독 기준 전압을 설정하는) 제1 그룹은 머린 등의 특허 출원에 설명된 바와 같이 "소프트 비트" 계산에 대한 플래시 메모리로부터 데이터를 취득할 때 유리하도록 사용될 수 있다.
다음은 다수의 파라미터 값 설정 동작에 영향을 주는 특수 커맨드를 구성하는 가능한 방법이다.
-> 이러한 커맨드는 모든 세트의 모든 파라미터 값이 미리 존재하는 다수의 세트의 파라미터 값으로부터 하나의 세트의 파라미터 값을 선택한다. 예를 들어, 이러한 커맨드는 5개의 가능한 세트로부터 판독 기준 전압의 세트 No.3을 기동하기 위해 플래시 디바이스를 명령하고, 이러한 디바이스는 각각의 판독 기준 전압의 어느 값이 세트 No.3에 상응하는 지를 알기 위해 설계된다.
-> 이러한 커맨드는 상기 세트내의 파라미터 각각에 대한 가산 또는 승산 오프셋 값을 선택하고, 이러한 오프셋 값은 커맨드 체계의 일부로서 커맨드내에 명시되어 있다. 이러한 오프셋은 디폴트 값 또는 현재 값과 관련되어 있을 수 있다. 이러한 오프셋은 그룹내의 모든 파라미터에 대하여 동일할 수 있거나 상이한 파라미터에 대하여 상이할 수 있다. 예를 들어, 이러한 커맨드는 플래시 디바이스가 모든 현 판독 기준 전압을 100밀리볼트만큼 증가시키도록 명령하거나, 플래시 디바이스가 모든 현 판독 기준 전압을 1.05만큼 배가시키도록 명령한다.
-> 이러한 커맨드는 그룹내의 파라미터 각각에 대하여 값을 명시하는데, 이러한 값은 커맨드 체계의 일부이다.
본 발명은 상이한 방법, 즉, 플래시 메모리 디바이스에 대한 새로운 커맨드를 디자인함으로써, 상응하는 데이터 (즉, 파라미터 세트 선택 또는 파라미터 값)를 플래시 메모리 디바이스내의 구성 레지스터에 기록함으로써, 또는 플래시 메모리 디바이스에 의해 사용되도록 특정 논-디폴트 세트의 파라미터를 명기하는 새롭게 구현된 커맨드 프리픽스를 갖는 기존의 커맨드를 사용함으로써 구현될 수 있다는 것에 주목해야 한다.
첸 등의 특허의 도 5에 기초한 본 발명의 도면은 본 발명의 (바람직하게) 멀티 비트 셀 플래시 메모리 디바이스의 하나의 실시예의 블록도이다. 메모리 셀 어레이(302)는 열 컨트롤 회로(304), 행 컨트롤 회로(306), c-소스 컨트롤 회로(310) 및 p-웰 컨트롤 회로(308)에 의해 제어된다. 열 컨트롤 회로(304)는 메모리 셀 어레이(302)의 메모리 셀에 저장된 데이터를 판독하고, 프로그램 동작 동안 메모리 셀의 상태를 결정하고, 프로그래밍을 촉진시키거나 금지시키도록 비트 라인의 포텐셜 레벨을 제어하기 위한 메모리 셀 어레이(302)의 비트 라인(BLs)에 접속되어 있다. 행 컨트롤 회로(306)는 워드 라인중 하나를 선택하고, 판독 전압을 인가하고, 열 컨트롤 회로(304)에 의해 제어된 비트 라인 포텐셜 레벨과 조합된 프로그램 전압을 인가하고, 소거 전압을 인가하도록 메모리 셀 어레이(302)의 워드 라인(WLs)에 접속되어 있다. C-소스 컨트롤 회로(310)는 메모리 셀에 접속된 공통 소스 라인을 제어한다. P-웰 컨트롤 회로(308)는 p-웰 전압을 제어한다.
메모리 셀에 저장된 데이터는 열 컨트롤 회로(304)에 의해 판독되고 데이터 입출력 버퍼(312)를 통해 외부 I/O에 출력된다. 메모리 셀에 저장되는 프로그램 데이터는 외부 I/O 라인을 통해 데이터 입출력 버퍼(312)에 입력되고, 열 컨트롤 회로(304)에 전송된다. 외부 I/O 라인은 컨트롤러(318)에 접속되어 있다.
플래시 메모리 디바이스를 제어하기 위한 커맨드 데이터는 컨트롤러(318)에 입력된다. 이러한 커맨드 데이터는 플래시 메모리에 어떠한 동작이 요구되는지를 알린다. 입력된 커맨드는 열 컨트롤 회로(304), 행 컨트롤 회로(306), c-소스 컨트롤 회로(310), p-웰 컨트롤 회로(308) 및 데이터 입출력 버퍼(312)를 제어하는 상태 머신(316)에 전송된다. 상태 머신(316)은 또한 READ/BUSY 또는 PASS/FAIL과 같은 플래시 메모리의 상태 데이터를 출력할 수 있다.
컨트롤러(318)는 퍼스널 컴퓨터, 디지털 카메라, 또는 퍼스널 디지털 어시스턴트 등과 같은 호스트 시스템(도시되지 않음)에 접속되거나 접속가능할 수 있다. 컨트롤러(318)는 메모리 어레이(302)로부터 또는 메모리 어레이(302)로 데이터를 저장하거나 판독하도록 커맨드를 시작하는 호스트와 통신하고, 이러한 데이터를 제공하거나 수신한다. 컨트롤러(318)는 이러한 커맨드를, 상태 머신(316)과 통신하는 커맨드 회로(314)에 의해 해석되고 실행될 수 있는 커맨드 신호로 전환한다. 컨트롤러(318)는 메모리 셀 어레이(302)는 보통 메모리 셀 어레이(302)로 기록되거나 메모리 셀 어레이(302)로부터 입력되는 사용자 데이터에 대한 버퍼 메모리를 담고 있다.
컨트롤러(318)는 상기 기술분야 및 배경기술 분야에서 기재된 모든 종래의 호스트 커맨드를 지원한다. 컨트롤러(318)는 또한 본 발명의 멀티 파라미터 커맨드를 지원한다.
본 발명이 제한된 수의 실시예에 대해 기술되었지만, 본 발명의 많은 변형, 수정 및 다른 적용이 이루어질 수 있다는 것을 이해할 것이다.

Claims (19)

  1. 멀티 비트 셀 플래시 메모리 디바이스의 호스트에 의한 커맨드의 각각의 요청에 의해 상기 플래시 메모리 디바이스의 하나의 타입 또는 복수의 타입의 모든 기준 전압의 각각의 현재값이 상기 기준 전압의 각각의 새로운 값으로 변경되도록 커맨드를 지원하는 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  2. 제1항에 있어서, 상기 커맨드는 상기 하나의 타입의 모든 기준 전압의 각각의 현재값을 변경하는 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  3. 제2항에 있어서, 상기 커맨드는 상기 플래시 메모리 디바이스의 모든 판독 기준 전압의 각각의 현재값을 변경하는 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  4. 제2항에 있어서, 상기 커맨드는 상기 플래시 메모리 디바이스의 모든 프로그램 검증 기준 전압의 각각의 현재값을 변경하는 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  5. 제1항에 있어서, 상기 커맨드는 상기 플래시 메모리 디바이스의 모든 판독 기준 전압 및 모든 프로그램 검증 기준 전압의 각각의 현재값을 변경하는 것을 특 징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  6. 제1항에 있어서, 상기 커맨드는 단일 인수를 갖는 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  7. 제6항에 있어서, 상기 플래시 메모리 디바이스는 상기 하나의 타입 또는 복수의 타입의 기준 전압의 복수의 저장된 세트의 값을 포함하고, 상기 단일 인수는 상기 저장된 세트중 하나의 인덱스인 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  8. 제6항에 있어서, 상기 인수는 상기 하나의 타입 또는 복수의 타입의 각각의 기준 전압의 새로운 값을 산출하기 위해 상기 하나의 타입 또는 복수의 타입의 상기 각각의 기준 전압과 연관된 각각의 값과, 산술 연산에 의해, 조합되는 값인 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  9. 제8항에 있어서, 상기 연관된 각각의 값은 상기 하나의 타입 또는 복수의 타입의 기준 전압의 디폴트 값인 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  10. 제8항에 있어서, 상기 연관된 각각의 값은 상기 하나의 타입 또는 복수의 타입의 기준 전압의 현재값인 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  11. 제8항에 있어서, 상기 산술 연산은 가산인 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  12. 제8항에 있어서, 상기 산술 연산은 승산인 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  13. 제1항에 있어서, 상기 커맨드는 상기 하나의 타입 또는 복수의 타입의 기준 전압과 수에 있어서 동일한 복수의 인수를 갖는 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  14. 제13항에 있어서, 상기 인수는 상기 하나의 타입 또는 복수의 타입의 기준 전압의 새로운 값인 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  15. 제13항에 있어서, 상기 인수는 상기 하나의 타입 또는 복수의 타입의 기준 전압의 새로운 각각의 값을 산출하기 위해 상기 하나의 타입 또는 복수의 타입의 기준 전압과 연관된 제2 각각의 값과, 공통 산술 연산에 의해, 조합되는 제1 각각의 값인 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  16. 제15항에 있어서, 상기 제2 각각의 값은 상기 하나의 타입 또는 복수의 타입의 기준 전압의 디폴트 값인 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  17. 제15항에 있어서, 상기 제2 각각의 값은 상기 하나의 타입 또는 복수의 타입의 기준 전압의 현재값인 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  18. 제15항에 있어서, 상기 산술 연산은 가산인 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
  19. 제15항에 있어서, 상기 산술 연산은 승산인 것을 특징으로 하는 멀티 비트 셀 플래시 메모리 디바이스.
KR1020097000356A 2006-07-03 2007-07-01 확장된 커맨드 세트를 갖는 멀티 비트 셀 플래시 메모리 디바이스 KR101354490B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US80647706P 2006-07-03 2006-07-03
US60/806,477 2006-07-03
US11/785,302 2007-04-17
US11/785,302 US7616483B2 (en) 2006-07-03 2007-04-17 Multi-bit-per-cell flash memory device with an extended set of commands
PCT/IL2007/000814 WO2008004216A2 (en) 2006-07-03 2007-07-01 Multi-bit-per-cell flash memory device with an extended set of commands

Publications (2)

Publication Number Publication Date
KR20090033867A KR20090033867A (ko) 2009-04-06
KR101354490B1 true KR101354490B1 (ko) 2014-01-23

Family

ID=38876452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097000356A KR101354490B1 (ko) 2006-07-03 2007-07-01 확장된 커맨드 세트를 갖는 멀티 비트 셀 플래시 메모리 디바이스

Country Status (4)

Country Link
US (1) US7616483B2 (ko)
KR (1) KR101354490B1 (ko)
TW (1) TWI345784B (ko)
WO (1) WO2008004216A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8737138B2 (en) 2010-11-18 2014-05-27 Micron Technology, Inc. Memory instruction including parameter to affect operating condition of memory
US9032269B2 (en) 2011-07-22 2015-05-12 Sandisk Technologies Inc. Systems and methods of storing data
US10446254B1 (en) * 2018-05-03 2019-10-15 Western Digital Technologies, Inc. Method for maximizing power efficiency in memory interface block
CN111863074B (zh) 2019-04-28 2024-03-01 桑迪士克科技有限责任公司 块中不同字线上的每单元具有不同位的存储器设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020017B2 (en) * 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6119252A (en) * 1998-02-10 2000-09-12 Micron Technology Integrated circuit test mode with externally forced reference voltage
EP0945869B1 (en) * 1998-03-27 2004-11-17 STMicroelectronics S.r.l. Method for reading a multiple-level memory cell
JP4963144B2 (ja) * 2000-06-22 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4413406B2 (ja) * 2000-10-03 2010-02-10 株式会社東芝 不揮発性半導体メモリ及びそのテスト方法
JP4291505B2 (ja) * 2000-10-30 2009-07-08 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP2002163900A (ja) * 2000-11-22 2002-06-07 Hitachi Ltd 半導体ウエハ、半導体チップ、半導体装置および半導体装置の製造方法
JP4068863B2 (ja) * 2002-03-08 2008-03-26 富士通株式会社 不揮発性多値半導体メモリ
JP2004071095A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体記憶装置
KR100506450B1 (ko) * 2003-01-24 2005-08-05 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 이용한 테스트 모드 제어 장치
JP4010995B2 (ja) * 2003-07-31 2007-11-21 Ｎｅｃエレクトロニクス株式会社 半導体メモリ及びそのリファレンス電位発生方法
US7299380B2 (en) * 2004-01-27 2007-11-20 Hewlett-Packard Development Company, L.P. Testing a receiver connected to a reference voltage signal
US7102933B2 (en) * 2004-10-15 2006-09-05 Infineon Technologies Ag Combined receiver and latch
US7502254B2 (en) * 2006-04-11 2009-03-10 Sandisk Il Ltd Method for generating soft bits in flash memories

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020017B2 (en) * 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory

Also Published As

Publication number Publication date
WO2008004216A3 (en) 2009-04-30
TWI345784B (en) 2011-07-21
US20080002465A1 (en) 2008-01-03
US7616483B2 (en) 2009-11-10
WO2008004216A2 (en) 2008-01-10
KR20090033867A (ko) 2009-04-06
TW200814060A (en) 2008-03-16

Similar Documents

Publication Publication Date Title
US10296231B2 (en) Data-storage device and data maintenance method thereof
KR101925384B1 (ko) 불휘발성 메모리를 포함하는 메모리 시스템 및 불휘발성 메모리의 제어 방법
JP5002201B2 (ja) メモリシステム
JP4406339B2 (ja) コントローラ、メモリカード及びその制御方法
US10042754B2 (en) User device including a nonvolatile memory device and a data write method thereof
US12001413B2 (en) Key-value storage device and operating method thereof
KR101635446B1 (ko) 반도체 메모리 장치의 블록 병합 방법
US9281068B2 (en) Nonvolatile memory and related reprogramming method
US8433980B2 (en) Fast, low-power reading of data in a flash memory
JP2018514892A (ja) メモリアクセス動作中に、メモリの複数のメモリプレーンに同時にアクセスするための装置および方法
JP5368735B2 (ja) ソリッドステートディスクコントローラ及びソリッドステートディスクコントローラのデータ処理方法
US10140024B2 (en) Data storage device and data reading method thereof
US20090204748A1 (en) Multi-channel flash memory system and access method
US20130019054A1 (en) Flash memory device and method performing erase operation using over program
US7278001B2 (en) Memory card, semiconductor device, and method of controlling semiconductor memory
KR20210026431A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR101354490B1 (ko) 확장된 커맨드 세트를 갖는 멀티 비트 셀 플래시 메모리 디바이스
US9507710B2 (en) Command execution using existing address information
JP2003067244A (ja) 不揮発性記憶装置及びその制御方法
JP2007034581A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
WO2017047272A1 (ja) 半導体記憶装置および半導体記憶装置におけるデータ消去方法
KR20190047391A (ko) 블록 주소 없이 액세스되는 불휘발성 메모리 장치 및 그 동작 방법
KR20180008172A (ko) 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템
JP4697146B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
KR20100040426A (ko) 불휘발성 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6