KR101346449B1 - 구성가능한 안테나 인터페이스 - Google Patents

구성가능한 안테나 인터페이스 Download PDF

Info

Publication number
KR101346449B1
KR101346449B1 KR1020127004776A KR20127004776A KR101346449B1 KR 101346449 B1 KR101346449 B1 KR 101346449B1 KR 1020127004776 A KR1020127004776 A KR 1020127004776A KR 20127004776 A KR20127004776 A KR 20127004776A KR 101346449 B1 KR101346449 B1 KR 101346449B1
Authority
KR
South Korea
Prior art keywords
signal
phase
antenna array
antenna
paths
Prior art date
Application number
KR1020127004776A
Other languages
English (en)
Other versions
KR20120037501A (ko
Inventor
솔론 조세 스피겔
베레드 바르 브라차
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20120037501A publication Critical patent/KR20120037501A/ko
Application granted granted Critical
Publication of KR101346449B1 publication Critical patent/KR101346449B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array

Abstract

일 세트의 능동 엘리먼트들을 안테나 어레이와 인터페이싱하는 기법들. 일 예시적인 실시형태에서, 능동 엘리먼트들은 복수의 신호 경로들을 포함하고, 각각의 신호 경로는 조정가능한 위상을 갖는 국부 발진기 (LO) 신호에 결합되는 믹서를 포함한다. 능동 엘리먼트가 비평형 안테나와 인터페이싱 될 때, 비평형 안테나에 결합되는 각각의 신호 경로에 대한 LO 신호의 위상은 다른 신호 경로들에 대해 독립적으로 조정될 수도 있다. 능동 엘리먼트들이 평형 안테나와 인터페이싱 될 때, 평형 안테나에 결합되는 2개의 신호 경로들에 대한 LO 신호들의 위상들은 서로 π 라디안 만큼 차이가 나도록 조정된다. 기법들은 밸룬들의 사용 없이 안테나 어레이와 집적 회로 (IC) 사이의 유연한 인터페이스를 제공하도록 수신기 또는 송신기 애플리케이션들에 적용될 수도 있다

Description

구성가능한 안테나 인터페이스 {CONFIGURABLE ANTENNA INTERFACE}
본 공개물은 안테나 어레이들을 활용한 시스템들의 설계에 관련된 것이고, 더욱 특정하게는 안테나 어레이와 송수신기 사이의 인터페이스에 관련된 것이다.
안테나 어레들은, 예를 들어 레이더 시스템들뿐만 아니라 무선 주파수 (RF) 및 밀리미터 파 (millimeter-wave) 주파수들에서의 통신 시스템들에서 애플리케이션을 찾는다. 어레이에서 제공되는 다중 안테나 엘리먼트들은 통신 링크 손실들을 보상하는데 및 다중경로 전파 (multipath propagation) 의 효과들을 완화하는데 사용된다. 통상, 안테나 어레이는 안테나 어레이를 통해 송신 및 수신되는 신호들을 프로세싱하는 능동 엘리먼트 (active element) 들을 포함하는 디바이스 예를 들어 무선 송수신기 집적회로 (IC) 에 결합된다.
안테나 어레이와 능동 엘리먼트들 사이의 물리적 인터페이스는 어레이에서의 안테나 엘리먼트들의 타입에 기초하여 구성될 수도 있다. 예를 들면, 다이폴 안테나 (dipole antenna) 엘리먼트는 통상 2 개의 차분 단자 (differential terminal) 들을 포함하는 평형 (balanced) 구조이다. 다른 한편으로, 패치 안테나 (patch antenna) 는 접지 평면 (ground plane) 에 참조된 (referenced) 유일한 하나의 단자를 포함하는 비평형 구조일 수도 있다.
안테나 엘리먼트들을 능동 엘리먼트들에 적절히 연결하기 위해, 평형 대 비평형 또는 비평형 대 평형 전환을 수행하는데 밸룬 (balun) 이 필요로 될 수도 있다. 밸룬은 보통, 능동 엘리먼트들과 인터페이싱 (interfacing) 하기 전에 안테나 피드 (antenna feed) 에 배치되거나, 능동 엘리먼트로서 직접 구현된다. 밸룬은 일반적으로 시스템으로의 바람직하지 않은 삽입 손실들을 가져온다. 또한, 능동 엘리먼트로서 구현된 밸룬은 상당한 전력을 손실할 수도 있고, 그리고 그 대역폭은 능동 디바이스들의 차단 주파수 (cutoff frequency) 로 제한된다.
추가적인 삽입 손실들 또는 상당한 면적 요건들 없이, 평형 또는 비평형 안테나 구조들을 쉽게 수용할 수 있는 능동 엘리먼트들과 안테나 어레이를 인터페이싱하는 기법들을 제공하는 것이 바람직할 것이다.
도 1 은 안테나 어레이 상에서 수신된 신호들을 프로세싱하는 수신기의 종래 기술 구현형태를 도시한다.
도 2 는 통신 시스템에서, 비평형 안테나 엘리먼트들을 갖는 안테나 어레이와 무선 송수신기 사이의 종래 기술 인터페이스를 도시한다.
도 3 은 통신 시스템에서, 평형 안테나 엘리먼트들을 갖는 안테나 어레이와 무선 송수신기 사이의 종래 기술 인터페이스를 도시한다.
도 4 는 통신 시스템을 위한, 다중 비평형 안테나 엘리먼트들과 수신기에서의 능동 엘리먼트들 사이의 인터페이스의 예시적인 실시형태를 도시한다.
도 4a 는 다중 평형 안테나 엘리먼트들과 수신기에서의 능동 엘리먼트들 사이의 인터페이스의 예시적인 실시형태를 도시한다.
도 4b 는 적어도 하나의 비평형 안테나 및 적어도 하나의 평형 안테나를 포함하는 안테나 어레이를 구비한, 안테나 어레이와 수신기에서의 능동 엘리먼트들 사이의 인터페이스의 예시적인 실시형태를 도시한다.
도 5 및 도 5a 는 통신 시스템을 위한, 다중 비평형 안테나 엘리먼트들과 송신기에서의 능동 엘리먼트들 사이의 인터페이스의 예시적인 실시형태들을 도시한다.
도 6 은 본 개시물에 따른 방법의 예시적인 실시형태를 도시한다.
첨부된 도면들과 관련하여 하기에 기재된 상세한 설명은 본 발명의 예시적인 실시형태들의 설명으로서 의도되고, 본 발명이 실시될 수 있는 유일한 예시적인 실시형태들을 나타내는 것으로 의도되지 않는다. 이 설명 전반에 사용되는 "예시적인 (exemplary) " 이라는 용어는 "예, 예시, 예증으로서 제공되는 것" 을 의미하고, 반드시 다른 예시적인 실시형태들에 대하여 바람직한 또는 유리한 것으로서 해석될 필요는 없다. 상세한 설명은 본 발명의 예시적인 실시형태들의 완전한 이해를 제공할 목적으로 구체적인 세부사항들을 포함한다. 본 발명의 예시적인 실시형태들은 이러한 구체적인 세부사항들 없이도 실시될 수도 있다는 것은 본 기술분야의 기술자들에게는 명백할 것이다. 몇몇 예시들에서, 주지된 구조들 및 디바이스들은 여기에 제시된 예시적인 실시형태들의 신규성을 불명료하게 하는 것을 피하기 위해 블록 다이어그램 형태로 나타나 있다.
도 1 은 안테나 어레이 (110) 상에서 수신되는 신호들을 프로세싱하는 수신기 (100) 의 종래 기술 구현형태를 도시한다. 도 1 에서, 안테나 어레이 (110) 의 출력 신호들은 신호 컨디셔닝 블록 (signal conditioning block; 120) 에 결합된다. 신호 컨디셔닝 블록 (120) 은 안테나 어레이 (110) 로부터의 신호들에 관해 필터링 및 증폭과 같은 기능들을 수행할 수도 있다. 신호 컨디셔닝 블록 (120) 의 출력 신호들은, 주파수 변환 예를 들어 컨디셔닝된 신호들의 주파수 하향 변환 (down-conversion) 을 수행할 수도 있는 주파수 변환 블록 (130) 에 결합된다. 주파수 변환의 출력 신호들은 후속적으로 아날로그 대 디지털 변환기 (ADC; 140) 에 의해 디지털화 될 수도 있으며 또한 프로세서 (150) 에 의해 프로세싱될 수도 있다.
본 기술의 통상의 기술자는 수신기 (100) 의 구조가 각종 애플리케이션들 예를 들어 무선 주파수 (RF) 통신들, 밀리미터 파 통신들 및/또는 레이더를 위해 설계된 수신기들에서 채택될 수도 있다는 것을 이해할 것이다.
도 1 은, 본 개시물의 기법들이 적용될 수도 있지만 본 개시물의 범위를 임의의 방식으로 제한하려는 의도가 아닌, 종래 기술 시스템의 예를 도시한다는 것을 유의한다. 여기서 개시된 기법들은 도 1 에 묘사된 기능 블록들을 생략 및/또는 기능 블록들에 부가하는 시스템들에 적용될 수도 있다. 예를 들어, ADC (140) 은 일부 구현형태들에서 생략될 수도 있으며, 프로세서 (150) 에 의해 수행되는 프로세싱은 아날로그 영역에서 직접 수행될 수도 있다.
도 2 는 통신 시스템 (200) 에서, 비평형 안테나 엘리먼트들을 갖는 안테나 어레이와 무선 송수신기 (291) 사이의 종래 기술 인터페이스를 도시한다.
도 2 에서 안테나 어레이는 복수 N 개의 비평형 안테나 엘리먼트들 (201.1 에서 201.N 까지) 을 포함한다. 각각의 비평형 안테나 엘리먼트는 안테나 엘리먼트의 입력과 출력 양자로서 기능하는 싱글 엔드형 (single-ended) 단자를 갖는다. 비평형 안테나 엘리먼트의 타입의 예는 패치 안테나이다. 본 기술분야의 통상의 기술자는 본 시스템 (200) 에서, 나타낸 모든 엘리먼트들에 공통인 접지 평면 (미도시) 이 존재한다는 것을 이해할 것이다. 비평형 안테나 엘리먼트의 단일 단자는 그러한 접지 평면에 참조될 수도 있다.
안테나 엘리먼트들 (201.1에서 201.N까지) 은 상응하는 밸룬 엘리먼트들 (210.1부터 21O.N까지) 의 "A" 단자들에 결합된다. 밸룬 엘리먼트는 "A" 단자에서의 비평형 신호로부터 "+" 및 "-" 단자들에서의 한 쌍의 평형 신호들로, 즉 싱글 엔드형으로부터 차분 전환으로 비평형 대 평형 전환을 수행한다. 전환은, 밸룬의 "A" 단자에서의 비평형 신호와 공통 모드 평면 사이의 차이가 밸룬의 "+" 및 "-" 단자들에서의 신호들 사이의 차이로서 보존되도록 수행된다. 밸룬에서의 "B" 단자는 예를 들어 공통 모드 전압에 또는 접지 평면 (예를 들어 0 공통 모드 전압) 에 직접 결합될 수도 있다.
밸룬으로부터 나오는 각각의 신호는 또한 이득 엘리먼트 (221.n 또는 222.n) 에 결합되며, 여기서 n 은 1 부터 N 까지의 임의의 인덱스이다. 밸룬들의 "+" 단자들로부터의 신호들은 상응하는 이득 엘리먼트들 (221.1에서 221.N 까지) 에 결합되며, 반면에 밸룬들의 "-" 단자들로부터의 신호들은 상응하는 이득 엘리먼트들 (222.1에서 222.N 까지) 에 결합된다. 이득 엘리먼트는 예를 들어 최소 추가 잡음을 초래하면서 신호를 증폭하도록 설계된 저잡음 증폭기일 수도 있다. 이득 엘리먼트는 또한 명백히 나타내거나 설명되지 않은 추가 기능들, 예를 들어 본 기술분야의 통상의 기술자에게 분명할 기능인, 증폭하기 전 또는 증폭 후에 입력 신호를 더 필터링하는 것을 또한 구현할 수도 있다
이득 엘리먼트로부터 나오는 각각의 신호는 또한 믹서 엘리먼트 (231.n 또는 232.n) 에 결합되어, 이득 엘리먼트들 (221.1에서 221.N까지) 로부터의 출력 신호들은 상응하는 믹서 엘리먼트들 (231.1에서 231.N까지) 에 결합되며 이득 엘리먼트들 (222.1에서 222.N까지) 로부터의 신호들은 상응하는 믹서 엘리먼트들 (232.1에서 232.N까지) 에 결합된다. 믹서 엘리먼트들은 주파수 변환 예를 들어 이득 엘리먼트들의 출력들 상에 주파수 하향 변환을 수행하여, 밀리미터 파장 또는 무선 주파수 (RF) 신호들을 그 다음의 프로세싱을 위한 중간 주파수 (IF) 또는 기저대역 주파수로 바꾼다. 각각의 믹서에서의 주파수 변환은 상응하는 국부 발진기 (LO) 신호와 믹싱함으로써 달성되며, 믹서들 (231.1에서 231.N까지 및 232.1에서 232.N 까지) 로의 입력 신호들은 LO 생성기들 (241.1에서 241.N까지) 에 의해 생성되는 상응하는 LO 신호들과 믹싱된다. 믹서들 (231.1에서 231.N까지 및 232.1에서 232.N까지) 의 출력들은 결합기 (250) 에 의해 결합된다.
본 기술분야의 통상의 기술자는 "빔포밍 (beamforming)" 으로서 알려진 종래 기술 기법에서, LO 생성기들 (241.1에서 241.N까지) 에 의해 생성된 LO 신호들의 위상들 (Φ1에서 ΦN까지) 은 결합기 (250) 에서 믹서 출력들을 최적으로 결합하도록 개별적으로 조정될 수도 있다는 것을 이해할 것이다. 예를 들어, 안테나 엘리먼트 (201.1) 에 해당하는 신호들은 제 1 위상 (Φ1) 을 갖는 LO 신호에 의해 곱해질 수도 있고, 안테나 엘리먼트 (201.2) 로부터 유래된 신호들은 제 2 위상 (Φ2) 을 갖는 LO 신호와 믹싱될 수도 있으며, Φ1과 Φ2는 예를 들어 2개의 안테나 엘리먼트들에 의해 수신되는 신호들 사이의 위상 차이를 설명하는 차이를 갖는다. 임의의 복수 N개의 안테나 엘리먼트들에 대한 빔포밍의 일반화들은 본 기술의 통상의 기술자에게 공지되어 있고, 여기서는 더 설명되지는 않을 것이다.
일 구현형태에서, RF 송수신기 (291) 에서 제공되는 엘리먼트들은 "능동" 엘리먼트들로서 표시될 것이고, RF 송수신기 (291) 는 예를 들어 집적 회로 (IC) 일 수도 있다. 도 2 에서, 밸룬 엘리먼트들 (210.1에서 210.N까지) 는 안테나 엘리먼트들과 능동 엘리먼트들로부터 별개로 제공되는 수동 엘리먼트들로서 나타낸다. 대안으로, 밸룬 엘리먼트들 (210.1에서 210.N까지) 은 또한 IC 상에서 제공되는 능동 엘리먼트들일 수도 있다.
도 3 은 통신 시스템 (300) 에서, 평형 안테나 엘리먼트들을 갖는 안테나 어레이와 무선 송수신기 (391) 사이의 종래 기술 인터페이스를 도시한다.
도 3 에서, 안테나 어레이는 복수 N 개의 평형 안테나 엘리먼트들 (301.1에서 301.N까지) 을 포함한다. 각각의 평형 안테나 엘리먼트는 "a" 와 "b" 로 라벨링된 2개의 차분 단자들을 가지며, 안테나 엘리먼트의 신호 입력과 출력은 차분 단자들에서의 신호들 사이의 차이로서 제공된다. 평형 안테나 엘리먼트 타입의 예는 다이폴 안테나이다.
도 3 에서, 평형 안테나 엘리먼트들 (301.1에서 301.N까지) 의 "a" 단자들은 상응하는 밸룬 엘리먼트들 (310.1에서 310.N까지) 의 "+" 단자들에 결합되고, 반면에 "b" 단자들은 그 밸룬 엘리먼트들의 "-" 단자들에 결합된다. 각각의 밸룬 엘리먼트는 "+" 와 "-" 단자들 사이의 차이를 "A" 단자에서 이용가능하게 되는 비평형 신호로 전환하고, 여기서 비평형 공통 모드 신호는 예를 들어 B 단자에서 접지 평면에 참조될 수도 있다. 이런 방식으로, 밸룬 엘리먼트는 평형 대 비평형 전환 즉 차분 대 싱글 엔드형 전환을 수행한다.
밸룬 엘리먼트들 (310.1에서 310.N까지) 의 "A" 단자들로부터 나오는 비평형 신호들은 또한 상응하는 이득 엘리먼트들 (320.1에서 320.N까지) 에 결합되고, 이어서 상응하는 믹서 엘리먼트들 (330.1에서 330.N까지) 이 이어진다. 믹서 엘리먼트들 (330.1에서 330.N까지) 은 LO 생성기들 (340.1에서 340.N까지) 에 의해 생성되는 상응하는 LO 신호들과 믹싱하는 것을 수행한다. 믹서들 (330.1에서 330.N까지) 의 출력들은 결합기 (350) 에 의해 결합된다.
본 시스템 (300) 을 이용한 빔포밍의 구현형태에서, LO 신호들의 위상들 (Φ1에서 ΦN까지) 은 결합기 (350) 에서 믹서 출력들을 최적으로 결합하도록 독립적으로 조정될 수도 있다는 것은 이해될 것이다.
안테나 엘리먼트들과 능동 엘리먼트들 사이의, 즉 도시된 밸룬 엘리먼트들 (210.1에서 210.N까지, 또는 310.1에서 31O.N까지) 을 통한 접속성은 안테나 어레이의 특정 안테나 엘리먼트들이 비평형 또는 평형인지에 의존한다는 것이 도 2 및 도 3의 상기 설명으로부터 이해될 것이다. 따라서, 하나의 타입의 안테나 엘리먼트를 지원하도록 설계된 무선 송수신기 구조는 상이한 타입의 안테나 엘리먼트를 지원하기에는 유연하지 (flexible) 않을 수도 있다. 또한, 본 기술분야의 통상의 기술자는, 도시된 밸룬 엘리먼트들을 구현하는 것은 바람직하지 않게 시스템에 손실들을 초래할 수도 있다는 점 및 밸룬 엘리먼트들을 무선 송수신기 (291 또는 391) 에서의 능동 엘리먼트들로서 구현하는 것은 추가적으로 IC 에서 상당한 다이 (die) 면적을 소비할 수도 있다는 점을 이해할 것이다. 평형 또는 비평형 안테나 엘리먼트들을 수용할 수 있는 쉽게 구성가능한 방식으로 안테나 엘리먼트들을 능동 엘리먼트들과 인터페이싱하는 기법들을 제공하는 것이 바람직할 것이다. 그러한 기법들을 이용하여 삽입 손실들 및 소비되는 다이 면적을 최소화하는 것이 더욱 바람직할 것이다.
도 4 는 통신 시스템을 위한, 다중 비평형 안테나 엘리먼트들과 수신기 (400) 에서의 능동 엘리먼트들 (491) 사이의 인터페이스의 예시적인 실시형태를 도시한다.
도 4 에서, 비평형 안테나 엘리먼트들 (201.1에서 201.N까지) 은 일 세트의 능동 엘리먼트들 (491) 에 결합된다. 수신기 (400) 의 능동 엘리먼트들 (491) 은 이득 엘리먼트들 (420.1에서 420.N까지) 을 포함하고, 이어서 LO 생성기들 (440.1에서 440.N까지) 에 의해 생성되는 상응하는 LO 신호들과 이득 엘리먼트들의 출력들을 믹싱하는 상응하는 믹서 엘리먼트들 (430.1에서 430.N까지) 이 이어진다. 믹서들 (430.1에서 430.N까지) 의 출력들은 결합기 (450) 에 의해 결합된다. 이득 엘리먼트 (420.n), 믹서 엘리먼트 (430.n), 및 LO 생성기 (440.n) 의 각각의 결합은 신호 경로 (405.n) 를 형성하여, 수신기 (400) 는 별개의 신호 경로들 (405.1에서 405.N) 을 포함한다.
도 4 에서, LO 생성기들 (440.1에서 440.N까지) 에 의해 생성되는 각각의 LO 신호의 위상 (Φn) 은 다른 LO 신호들의 위상과 독립적으로 조정될 수도 있다. 예시적인 실시형태에서, 각각의 LO 신호의 위상 (Φn) 은 상응하는 LO 생성기로 디지털하게 프로그래밍 될 수도 있다. 예를 들어, 각각의 LO 생성기들 (440.1에서 440.N까지) 에게는 생성될 LO 신호의 위상을 구체화하는 레지스터 (미도시) 가 제공될 수도 있다. 예시적인 실시형태에서, 위상은 2π 라디안의 풀 사이클 (full cycle) 에 완전히 걸쳐 이어지는 (span) 5 비트 (bit) 들을 사용하여 디지털하게 구체화될 수도 있다.
도 4a 는 다중 평형 안테나 엘리먼트들과 수신기 (400A) 에서의 능동 엘리먼트들 (491) 사이의 인터페이스의 예시적인 실시형태를 도시한다. 능동 엘리먼트들 (491) 은 도 4 에서 나타낸 수신기 (400) 에서 사용된 동일한 능동 엘리먼트들 (491) 에 해당할 수도 있으며, 이때 하기에서 더 설명되는 바와 같이 LO 위상들 (Φ1에서 ΦN까지) 에 제공되는 값들은 차이가 난다.
도 4a 에서, 평형 안테나 엘리먼트들 (301.1에서 301.(N/2)까지) 은 능동 엘리먼트들에 결합된다. 각각의 평형 안테나 엘리먼트의 각각의 "a"와 "b" 단자들은 신호 경로들 (405.1에서 405.N까지) 중 상응하는 하나에 결합되며, 이때 단일 평형 안테나의 2개의 단자들은 도시된 바와 같이 2개의 신호 경로들에 결합된다. 또한, 단일 평형 안테나에 해당하는 2개의 신호 경로들에 있어서, LO 위상들은 정확히 π 라디안 차이가 나도록 조정된다. 본 기술분야의 통상의 기술자는 이것이 단일 평형 안테나에 해당하는 2개의 신호 경로들의 출력들 사이의 위상 반전을 효과적으로 가져올 것이라는 것을 이해할 것이다. 따라서, LO 생성기들 (440.1에서 440.N까지) 의 위상들 (Φ1에서 ΦN/2까지) 을 적절히 조정함으로써 동일한 세트의 능동 엘리먼트들 (491) 이, 임의의 하드웨어 변형 없이 및 임의의 밸룬들에 대한 필요성 없이 비평형 또는 평형 안테나 엘리먼트들을 수용하도록 구성될 수도 있다. 이것은 밸룬들의 사용과 관련된 가능한 손실들과 면적 트레이드 오프(trade-off) 들을 유리하게 회피한다.
본 개시물의 기법들은 밀리미터 파 기반 통신 시스템에서의 사용에 특히 적합할 수도 있다는 것은 이해될 것이다. 그러한 시스템들에서, 통상의 통신들 채널의 대역폭들은 GHz의 크기일 수도 있으며, 따라서 신호 경로들에서의 능동 엘리먼트들은 이미 GHz 크기의 신호 대역폭들을 수용하도록 설계될 수도 있다. 수동 밸룬들과 같은 종래 기술 기법들을 사용하여 그러한 대역폭들을 수용하는 것은 바람직하지 않게도 과도한 면적 및/또는 비용을 소비할 수도 있으며, 왜냐하면 수동 밸룬들은 일반적으로 제한된 대역폭을 가지며 면적 및 비용의 대가로 다수의 섹션들의 제공 (provisioning) 을 요구할 수도 있기 때문이다.
본 개시물의 기법들의 추가적인 이점은 신호 경로들에서의 능동 엘리먼트들 예를 들어 이득 엘리먼트들 또는 믹서 엘리먼트들이 서로에게 잘 매칭 되도록 구성가능할 수도 있어 전체적인 시스템이 양호한 광대역 공통 모드 소거 (broadband common-mode rejection) 특징들을 보인다는 것이다.
본 개시물의 추가의 예시적인 실시형태에서, 상기에서 설명된 구조의 유연성은 비평형 및 평형 안테나 엘리먼트들 양자 모두를 동시에 수용할 수도 있는 시스템들의 설계를 가능하게 한다. 도 4b 는 안테나 어레이와 수신기 (400B) 에서의 능동 엘리먼트들 사이의 인터페이스의 예시적인 실시형태를 도시하며, 이때 안테나 어레이는 적어도 하나의 비평형 안테나와 적어도 하나의 평형 안테나를 포함한다.
도 4b 에서, 비평형 안테나 엘리먼트들 (201.1 및 201.2) 은 신호 경로들 (405.1 및 405.2) 에 각각 결합되어 있다. LO 생성기 (440.1 및 440.2) 의 위상들 (Φ1 및 Φ2) 은 비평형 안테나 엘리먼트들을 수용하도록 본 개시물의 원리들에 따라 독립적으로 조정될 수도 있다. 또한, 평형 안테나 엘리먼트 (301.M) 의 단자들 "a" 와 "b" 는 신호 경로들 (405.(N-1) 및 405.N) 에 각각 결합된다. 도 4b 에서 나타낸 바와 같이, LO 생성기들 (440.(N-1) 및 440.N) 의 위상들은 일 자유도 (one degree of freedom; ΦM) 가 다르도록 및 π 라디안 만큼 서로 차이가 나도록 조정된다.
본 개시물의 예시적인 실시형태들이 수신기에서 안테나 어레이로부터의 신호들을 프로세싱하는 것과 관련하여 설명되어 온 동안, 여기서의 기법들은 또한 송신기와 안테나 어레이 사이의 인터페이스에 쉽게 적용될 수도 있다는 것이 이해될 것이다. 예를 들어, TX 신호 경로에서의 기저대역 신호를 상향변환 (upconvert) 하는데 사용되는 LO 신호의 위상은 또한 조정가능하게 될 수도 있으며, 비평형 및/또는 평형 안테나 엘리먼트들은 상향변환에 사용되는 LO 신호들의 위상들을 적절하게 선택함으로써 수용될 수도 있다.
도 5 및 도 5a 는 통신 시스템을 위한, 다중 안테나 엘리먼트들과 송신기에서의 능동 엘리먼트들 (591) 사이의 인터페이스의 예시적인 실시형태들을 도시한다.
도 5 에서, 비평형 안테나 엘리먼트들 (201.1에서 201.N까지) 은 일 세트의 능동 엘리먼트들 (591) 에 연결된다. 능동 엘리먼트들 (591) 은, 복수의 상응하는 믹서들 (530.1에서 530.N까지) 에 결합되는 복수의 기저대역 신호들 (550.1에서 550.N까지) 을 생성하는 프로세서 (550) 를 포함한다. 믹서들 (530.1에서 530.N까지) 은 LO 생성기들 (540.1에서 540.N까지) 에 의해 생성되는 상응하는 LO 신호들과 믹싱함으로써 기저대역 신호들의 상향변환을 수행한다. 여기서 상기에서 설명된 바와 같이, LO 신호들은 상응하는 위상 오프셋들 (Φ1에서 ΦN까지) 로 조정가능하다. 믹서들의 출력들은 상응하는 이득 엘리먼트들 (520.1에서 520.N까지) 에 결합되고, 이득 엘리먼트들 (520.1에서 520.N까지) 은 복수의 안테나 엘리먼트들 (201.1에서 201.N까지) 과 결합하기 전에 믹서 출력의 증폭을 수행할 수도 있다.
도 5a 에서, 평형 안테나 엘리먼트들 (301.1에서 301.N까지) 은 일 세트의 능동 엘리먼트들 (591) 에 결합된다. 능동 엘리먼트들 (591) 은 도 5 에서 나타낸 것들과 동일할 수도 있다. 이득 엘리먼트들 (520.1에서 520.N까지) 의 출력들은 평형 안테나 엘리먼트들 (301.1에서 301.(N/2)까지) 의 차분 단자들 (a 및 b) 에 결합된다. 도 4a 에서 수신기 구조와 관련하여 상기에서 설명된 바와 같이, 동일한 평형 안테나 엘리먼트 (301.n) 에 제공되는 신호 경로들에서의 2개의 LO 신호들의 위상들은 일 자유도 (ΦM) 가 다르도록 및 π 라디안 만큼 서로 차이가 나도록 조정될 수도 있다.
본 기술분야의 통상의 기술자는 수신의 맥락에서의 도 4b 에서 설명된 바와 같이, 능동 엘리먼트들 (591) 이 또한 안테나 어레이 상에 송신을 위한 평형 및 비평형 안테나 엘리먼트들의 혼합된 세트들을 수용하도록 구성될 수도 있다는 것을 이해할 것이다. 또한 대안적인 실시형태들 (미도시) 에서, 단일 세트의 능동 엘리먼트들이 예를 들어 듀플렉서 (duplexer) 또는 본 기술의 통상의 기술자에게 알려진 다른 수단을 사용함으로써 복수의 안테나 엘리먼트들로의 송신 및 수신 신호 경로들 양자 모두를 동시에 수용할 수도 있다는 것은 이해될 것이다. 그러한 대안의 예시적인 실시형태들은 본 개시물의 범위 내에 있는 것으로 의도된다.
도 6 은 본 개시물에 따른 방법 (600) 의 예시적인 실시형태를 도시한다. 방법은 오직 예시적인 목적들로 나타낸 것이고, 설명된 임의의 특정 방법에 본 개시물의 범위를 제한하는 것으로 의도되지 않는다는 것을 유의한다. 나타낸 방법은 복수의 신호 경로들을 안테나 어레이와 인터페이싱하는 데 있다.
블록 (610) 에서, 제 1 및 제 2 신호 경로들이 안테나 어레이의 제 1 및 제 2 비평형 안테나 엘리먼트들에 각각 결합될 때 제 1 신호 경로의 제 1 LO 신호의 위상은 제 2 신호 경로의 제 2 LO 신호의 위상에 대해 독립적으로 조정되며, 여기서 제 1 국부 발진기 (LO) 신호는 제 1 신호 경로에서의 신호와 믹싱되며, 제 2 국부 발진기 (LO) 신호는 제 2 신호 경로에서의 신호와 믹싱된다.
블록 (620) 에서, 제 1 및 제 2 신호 경로들이 안테나 어레이의 평형 안테나 엘리먼트의 제 1 및 제 2 평형 노드들에 각각 결합될 때, 제 1 LO 신호의 위상은 제 2 LO 신호의 위상과 π 라디안 만큼 차이가 나도록 조정된다.
이 명세서 및 청구항들에서, 엘리먼트가 다른 엘리먼트에 "연결된" 또는 "결합된" 것으로서 지칭될 때 엘리먼트는 다른 엘리먼트에 직접 연결 또는 결합될 수 있고, 또는 매개 엘리먼트들이 존재할 수도 있다는 것은 이해될 것이다. 반대로, 엘리먼트가 다른 엘리먼트에 "직접 연결된" 또는 "직접 결합된" 것으로서 지칭될 때는, 존재하는 매개 엘리먼트들은 없다.
본 기술분야의 통상의 기술자는, 정보 및 신호들이 임의의 다양한 서로 다른 기술들 및 기법들을 사용하여 표현될 수도 있음을 이해할 것이다. 예를 들어, 상기 설명 전반에 걸쳐 참조될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장 또는 자기입자, 광학 필드 또는 광학 입자, 또는 이들의 임의의 조합에 의해 표현될 수도 있다.
또한, 본 기술분야에서의 기술자는, 여기에 개시된 예시적인 실시형태들과 관련하여 설명된 각종의 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어 또는 이들의 조합으로서 구현될 수도 있음을 이해할 것이다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 도시하기 위해, 각종의 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들은 그들의 기능의 관점으로 일반적으로 상술되었다. 그러한 기능이 하드웨어 또는 소프트웨어로 구현될지는, 특정 애플리케이션 및 전체 시스템에 부과된 설계 제약들에 의존한다. 당업자는 각각의 특정한 애플리케이션에 대한 다양한 방식으로 설명된 기능을 구현할 수도 있지만, 그러한 구현 결정들이 본 발명의 예시적인 실시형태들의 범위를 벗어나게 하는 것으로 해석되지는 않아야 한다.
여기에 개시된 예시적인 실시형태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은, 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적 회로 (ASIC), 필드 프로그래밍가능한 게이트 어레이 (FPGA) 또는 다른 프로그래밍가능한 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 여기에 설명된 기능들을 수행하도록 설계된 이들의 임의의 조합으로 구현 또는 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 그 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 조합, 예를 들어, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로서 구현될 수도 있다.
여기에 개시된 예시적인 실시형태들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어로 직접, 프로세서에 의해 실행되는 소프트웨어 모듈, 또는 이 둘의 조합으로 구현될 수도 있다. 소프트웨어 모듈은, 랜덤 액세스 메모리 (RAM), 플래시 메모리, 판독 전용 메모리 (ROM), 전기적으로 프로그래밍가능한 ROM (EPROM), 전기적으로 소거가능한 프로그래밍가능 ROM (EEPROM), 레지스터들, 하드 디스크, 착탈형 디스크, CD-ROM, 또는 본 기술분야에 알려진 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체는 프로세서에 결합되어, 그 프로세서가 저장 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기입할 수 있게 한다. 대안적으로, 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수도 있다. ASIC는 사용자 단말기에 상주할 수도 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 단말기 내의 별개의 컴포넌트들로서 상주할 수도 있다.
하나 이상의 예시적인 실시형태들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현되면, 그 기능들은 컴퓨터-판독가능 매체 상에 저장될 수도 있거나, 컴퓨터-판독가능 매체 상의 하나 이상의 명령들 또는 코드로서 송신될 수도 있다. 컴퓨터-판독가능 매체는, 일 장소로부터 또 다른 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체 및 컴퓨터 저장 매체 양자를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수도 있다. 제한이 아닌 예로서, 그러한 컴퓨터-판독가능 매체는, RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장부, 자성 디스크 저장부 또는 다른 자성 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 운반 또는 저장하는데 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속은 컴퓨터-판독가능 매체로 적절히 명칭될 수도 있다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 꼬인 쌍, 디지털 가입자 라인 (DSL), 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광섬유 케이블, 꼬인 쌍, DSL, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들은 매체의 정의 내에 포함된다. 여기에 사용된 바와 같이, 디스크 (disk) 및 디스크 (disc) 는, 컴팩트 disc (CD), 레이저 disc, 광학 disc, DVD (digital versatile disc), 플로피 디스크 및 블루-레이 disc 를 포함하며, 여기서, 디스크 (disk) 들은 일반적으로 데이터를 자기적으로 재생하지만, 디스크 (disc) 들은 데이터를 레이저들을 이용하여 광학적으로 재생한다. 상기의 조합들은 또한 컴퓨터-판독가능 매체의 범위 내에 포함되어야 한다.
개시된 예시적인 실시형태들의 이전 설명은 본 기술분야의 통상의 기술자가 본 발명을 수행 또는 이용할 수 있도록 제공된다. 이러한 예시적인 실시형태들에 대한 각종의 변형들은 본 기술분야의 통상의 기술자에게는 용이하게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 사상 또는 범위를 벗어나지 않고서 다른 예시적인 실시형태들에 적용될 수도 있다. 따라서, 본 발명은 여기에 나타낸 예시적인 실시형태들로 제한되도록 의도되는 것이 아니라, 여기에 개시된 신규한 특성들 및 원리들에 부합하는 최광의 범위를 허여하려는 것이다.

Claims (15)

  1. 복수의 신호 경로들을 안테나 어레이와 인터페이싱 (interfacing) 하는 방법으로서,
    제 1 및 제 2 신호 경로들이 상기 안테나 어레이의 제 1 및 제 2 비평형 안테나 엘리먼트들에 각각 결합될 때 상기 제 1 신호 경로의 제 1 국부 발진기 (LO) 신호의 위상을 상기 제 2 신호 경로의 제 2 국부 발진기 (LO) 신호의 위상에 대해 독립적으로 조정하는 단계로서, 상기 제 1 LO 신호는 상기 제 1 신호 경로에서의 신호와 믹싱되며, 상기 제 2 LO 신호는 상기 제 2 신호 경로에서의 신호와 믹싱되는, 상기 독립적으로 조정하는 단계; 및
    상기 제 1 및 제 2 신호 경로들이 상기 안테나 어레이의 평형 안테나 엘리먼트의 제 1 및 제 2 평형 노드들에 각각 결합될 때 상기 제 1 LO 신호의 위상을 상기 제 2 LO 신호의 위상과 π 라디안 만큼 차이가 나도록 조정하는 단계를 포함하는, 복수의 신호 경로들을 안테나 어레이와 인터페이싱 하는 방법.
  2. 제 1 항에 있어서,
    복수의 제 1 및 제 2 신호 경로들 각각이 상기 안테나 어레이의 비평형 안테나 엘리먼트들에 각각 결합될 때 상기 복수의 1 신호 경로들의 각각의 제 1 LO 신호의 위상을 상기 복수의 제 2 신호 경로들의 각각의 제 2 LO 신호의 위상에 대해 독립적으로 조정하는 단계로서, 각각의 제 1 LO 신호는 상응하는 제 1 이득 경로에서의 신호와 믹싱되며, 각각의 제 2 LO 신호는 상응하는 제 2 이득 경로에서의 신호와 믹싱되는, 상기 독립적으로 조정하는 단계; 및
    상기 복수의 제 1 및 제 2 신호 경로들이 상기 안테나 어레이의 평형 안테나 엘리먼트들의 평형 노드들에 결합될 때 각각의 제 1 LO 신호의 위상을 상응하는 제 2 LO 신호의 위상과 π 라디안 만큼 차이가 나도록 조정하는 단계를 더 포함하는, 복수의 신호 경로들을 안테나 어레이와 인터페이싱 하는 방법.
  3. 제 1 항에 있어서,
    상기 안테나 어레이 상의 각각의 복수의 신호 경로들에 의해 생성되는 신호를 송신하는 단계를 더 포함하는, 복수의 신호 경로들을 안테나 어레이와 인터페이싱 하는 방법.
  4. 제 3 항에 있어서,
    송신기 빔포밍 (beamforming) 애플리케이션에서 상기 안테나 어레이의 출력을 최대화하도록 상기 각각의 신호 경로들의 LO 신호들의 위상들을 공동으로 프로그래밍하는 단계를 더 포함하는, 복수의 신호 경로들을 안테나 어레이와 인터페이싱 하는 방법.
  5. 제 1 항에 있어서,
    상기 신호 경로들을 사용하여 상기 안테나 어레이의 각각의 안테나 엘리먼트로부터의 신호를 수신하는 단계를 더 포함하는, 복수의 신호 경로들을 안테나 어레이와 인터페이싱 하는 방법.
  6. 제 5 항에 있어서,
    결합기를 사용하여 상기 신호 경로들의 출력들을 결합하는 단계; 및
    수신기 빔포밍 애플리케이션에서 상기 결합기 출력을 최대화하도록 상기 각각의 신호 경로들의 LO 신호들의 위상들을 공동으로 프로그래밍하는 단계를 더 포함하는, 복수의 신호 경로들을 안테나 어레이와 인터페이싱 하는 방법.
  7. 안테나 어레이와 인터페이싱 하기 위한 능동 엘리먼트들을 포함하는 장치로서,
    상기 능동 엘리먼트들은,
    조정가능한 위상을 갖는 제 1 LO 신호를 생성하도록 구성된 제 1 신호 경로에 대한 LO 생성기로서, 상기 제 1 LO 신호는 상기 제 1 신호 경로의 신호와 믹싱되도록 구성되는, 상기 제 1 신호 경로에 대한 LO 생성기;
    조정가능한 위상을 갖는 제 2 LO 신호를 생성하도록 구성된 제 2 신호 경로에 대한 LO 생성기로서, 상기 제 2 LO 신호는 상기 제 2 신호 경로의 신호와 믹싱되도록 구성되는, 상기 제 2 신호 경로에 대한 LO 생성기를 포함하며,
    상기 제 1 및 제 2 신호 경로들이 상기 안테나 어레이의 제 1 및 제 2 비평형 안테나 엘리먼트들에 각각 결합될 때 상기 제 1 LO 신호의 위상은 상기 제 2 LO 신호의 위상에 대해 독립적으로 조정되도록 구성되며,
    상기 제 1 및 제 2 신호 경로들이 상기 안테나 어레이의 평형 안테나 엘리먼트의 제 1 및 제 2 평형 노드들에 각각 결합될 때 상기 제 1 LO 신호의 위상은 상기 제 2 LO 신호의 위상과 π 라디안 만큼 차이가 나도록 더 구성되는, 장치.
  8. 제 7 항에 있어서,
    상기 능동 엘리먼트들은, 추가적인 쌍 (pair) 들의 제 1 및 제 2 신호 경로들을 더 포함하고,
    상기 제 1 및 제 2 신호 경로들 각각이 상기 안테나 어레이의 비평형 안테나 엘리먼트들에 결합될 때 각각의 제 1 신호 경로들의 LO 신호의 위상은 각각의 상응하는 제 2 신호 경로들의 LO 신호의 위상에 대해 독립적으로 조정되도록 구성되며,
    상기 제 1 및 제 2 신호 경로들이 상기 안테나 어레이의 평형 안테나 엘리먼트의 평형 노드들에 결합될 때 각각의 제 1 신호 경로들의 LO 신호의 위상은 각각의 상응하는 제 2 신호 경로들의 LO 신호의 위상과 π 라디안 만큼 차이가 나도록 더 구성되는, 장치.
  9. 제 8 항에 있어서,
    수신기 빔포밍 애플리케이션에서 결합기 출력을 최대화하도록 상기 각각의 신호 경로들의 LO 신호들의 위상들을 공동으로 프로그래밍하도록 구성되는 프로세서를 더 포함하는, 장치.
  10. 제 7 항에 있어서,
    상기 능동 엘리먼트들은 집적 회로 (IC) 상에서 배치되고,
    상기 장치는 상기 집적 회로에 전기적으로 결합되는 상기 안테나 어레이를 더 포함하는, 장치.
  11. 제 7 항에 있어서,
    상기 제 1 LO 신호와 믹싱되도록 구성되는 상기 제 1 신호 경로의 신호는 상기 제 1 신호 경로에서의 이득 엘리먼트의 출력을 포함하는, 장치
  12. 제 8 항에 있어서,
    송신기 빔포밍 애플리케이션에서 상기 안테나 어레이의 출력을 최대화하도록 상기 각각의 신호 경로들의 LO 신호들의 위상들을 공동으로 프로그래밍하도록 구성되는 프로세서를 더 포함하는, 장치.
  13. 삭제
  14. 안테나 어레이와 인터페이싱 하기 위한 능동 엘리먼트들을 포함하는 장치로서,
    상기 능동 엘리먼트들은,
    제 1 및 제 2 신호 경로들이 상기 안테나 어레이의 제 1 및 제 2 비평형 안테나 엘리먼트들에 각각 결합될 때 상기 제 1 신호 경로의 제 1 국부 발진기 (LO) 신호의 위상을 상기 제 2 신호 경로의 제 2 국부 발진기 (LO) 신호의 위상에 대해 독립적으로 조정하는 수단으로서, 상기 제 1 LO 신호는 상기 제 1 신호 경로에서의 신호와 믹싱되며, 상기 제 2 LO 신호는 상기 제 2 신호 경로에서의 신호와 믹싱되는, 상기 독립적으로 조정하는 수단; 및
    상기 제 1 및 제 2 신호 경로들이 상기 안테나 어레이의 평형 안테나 엘리먼트의 제 1 및 제 2 평형 노드들에 각각 결합될 때 상기 제 1 LO 신호의 위상을 상기 제 2 LO 신호의 위상과 π 라디안 만큼 차이가 나도록 조정하는 수단을 포함하는, 장치.
  15. 컴퓨터로 하여금 안테나 어레이와 인터페이싱 되는 복수의 신호 경로들의 위상을 프로그래밍하도록 하는 코드를 저장하는 컴퓨터 판독가능 저장 매체로서,
    상기 코드는,
    컴퓨터로 하여금, 제 1 및 제 2 신호 경로들이 상기 안테나 어레이의 제 1 및 제 2 비평형 안테나 엘리먼트들에 각각 결합될 때 상기 제 1 신호 경로의 제 1 국부 발진기 (LO) 신호의 위상을 상기 제 2 신호 경로의 제 2 국부 발진기 (LO) 신호의 위상에 대해 독립적으로 프로그래밍하도록 하는 코드로서, 상기 제 1 LO 신호는 상기 제 1 신호 경로에서의 신호와 믹싱되며, 상기 제 2 LO 신호는 상기 제 2 신호 경로에서의 신호와 믹싱되는, 상기 독립적으로 프로그래밍하도록 하는 코드; 및
    컴퓨터로 하여금, 상기 제 1 및 제 2 신호 경로들이 상기 안테나 어레이의 평형 안테나 엘리먼트의 제 1 및 제 2 평형 노드들에 각각 결합될 때 상기 제 1 LO 신호의 위상을 상기 제 2 LO 신호의 위상과 π 라디안 만큼 차이가 나도록 프로그래밍하도록 하는 코드를 포함하는, 컴퓨터 판독가능 저장 매체.
KR1020127004776A 2009-07-30 2010-07-30 구성가능한 안테나 인터페이스 KR101346449B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/512,956 US8149165B2 (en) 2009-07-30 2009-07-30 Configurable antenna interface
US12/512,956 2009-07-30
PCT/US2010/044031 WO2011014847A1 (en) 2009-07-30 2010-07-30 Configurable antenna interface

Publications (2)

Publication Number Publication Date
KR20120037501A KR20120037501A (ko) 2012-04-19
KR101346449B1 true KR101346449B1 (ko) 2014-01-02

Family

ID=43037895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127004776A KR101346449B1 (ko) 2009-07-30 2010-07-30 구성가능한 안테나 인터페이스

Country Status (6)

Country Link
US (1) US8149165B2 (ko)
EP (1) EP2460228B1 (ko)
JP (2) JP5684258B2 (ko)
KR (1) KR101346449B1 (ko)
CN (1) CN102474007B (ko)
WO (1) WO2011014847A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8670322B2 (en) 2011-06-06 2014-03-11 Wilocity, Ltd. Single transmission line for connecting radio frequency modules in an electronic device
US9525439B2 (en) * 2011-12-06 2016-12-20 Qualcomm Incorporated Fully integrated millimeter-wave radio frequency system
US9331632B2 (en) * 2012-04-18 2016-05-03 Qualcomm Incorporated Integrated circuit for mixing millimeter-wavelength signals
JP6318548B2 (ja) * 2013-10-29 2018-05-09 富士通株式会社 増幅回路
CN111903099A (zh) * 2018-04-09 2020-11-06 克利尔温公司 在差分信号对上发送信息信号

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005515A (en) * 1999-04-09 1999-12-21 Trw Inc. Multiple scanning beam direct radiating array and method for its use

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5678219A (en) 1991-03-29 1997-10-14 E-Systems, Inc. Integrated electronic warfare antenna receiver
DE4420377C2 (de) * 1993-09-22 1998-08-27 Hewlett Packard Co Verfahren zum Erzeugen von Quadratursignalen
US5818385A (en) * 1994-06-10 1998-10-06 Bartholomew; Darin E. Antenna system and method
GB2296613A (en) * 1994-12-21 1996-07-03 Univ Bristol Image-reject mixers
US5745075A (en) * 1996-06-05 1998-04-28 Trimble Navigation Limited Multi-tone DGPS beacon transmitter and receiver
JP4011230B2 (ja) * 1998-04-13 2007-11-21 住友電気工業株式会社 送受共用フェーズドアレイアンテナ
KR100275071B1 (ko) * 1998-06-23 2000-12-15 윤종용 이동통신기지국의스마트안테나시스템용송수신장치
US20030119473A1 (en) * 1998-11-09 2003-06-26 Smith Stephen H. Adjustable balanced modulator
US7088765B1 (en) * 2000-03-15 2006-08-08 Ndsu Research Foundation Vector calibration system
JP3664657B2 (ja) * 2001-02-21 2005-06-29 アールエフ・チップス・テクノロジー株式会社 ローノイズアンプ回路
US6411256B1 (en) * 2001-05-16 2002-06-25 Lockheed Martin Corporation Reduction of local oscillator spurious radiation from phased array transmit antennas
PL369524A1 (en) * 2001-11-14 2005-05-02 Qinetiq Limited Antenna system
US6909886B2 (en) * 2002-08-30 2005-06-21 Microtune ( Texas), L.P. Current driven polyphase filters and method of operation
JP2004120478A (ja) * 2002-09-27 2004-04-15 Matsushita Electric Ind Co Ltd ミキサ回路及び差動増幅回路
JP2004320293A (ja) * 2003-04-15 2004-11-11 Renesas Technology Corp 通信用半導体集積回路
US7113756B2 (en) * 2003-08-19 2006-09-26 Honeywell International, Inc. Passive mixer with improved linearity
JP4800963B2 (ja) * 2003-11-13 2011-10-26 カリフォルニア インスティテュート オヴ テクノロジー 通信とレーダー用のモノリシックシリコンベース位相配列受信機
JP2005223742A (ja) * 2004-02-06 2005-08-18 Sony Corp 受信回路および受信装置
US7088232B2 (en) * 2004-03-03 2006-08-08 Evans Wetmore System and method for reducing radiation when distributing broadband communication signals over power lines
US7164324B2 (en) * 2004-10-27 2007-01-16 Phaselink Semiconductor Corporation CMOS single-ended frequency doubler
DE102004053319A1 (de) * 2004-11-04 2006-05-11 Epcos Ag Frequenzweiche
US7830954B2 (en) * 2006-06-14 2010-11-09 Broadcom Corporation Method and apparatus for I/Q imbalance compensation
US7769361B2 (en) * 2006-07-19 2010-08-03 Qualcomm Incorporated Systems, methods, and apparatus for frequency conversion
DE102006037193A1 (de) * 2006-08-09 2008-02-14 Atmel Duisburg Gmbh Integrierbare Schaltungsanordnung zum Einstellen einer vorgebbaren Phasendifferenz
US7538618B2 (en) * 2006-12-05 2009-05-26 Electronics And Telecommunications Research Institute Wideband active balun circuit based on differential amplifier
US7352325B1 (en) * 2007-01-02 2008-04-01 International Business Machines Corporation Phase shifting and combining architecture for phased arrays
US7633353B2 (en) * 2007-10-22 2009-12-15 Advantest Corporation Balun circuit and frequency converting apparatus
US8497743B2 (en) * 2007-12-24 2013-07-30 Telefonaktiebolaget L M Ericsson (Publ) Passive fourier transform circuits and butler matrices
TW200937881A (en) * 2008-02-21 2009-09-01 Univ Nat Central Wideband active balance converter of Darlington pair

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005515A (en) * 1999-04-09 1999-12-21 Trw Inc. Multiple scanning beam direct radiating array and method for its use

Also Published As

Publication number Publication date
EP2460228B1 (en) 2013-11-20
JP5684258B2 (ja) 2015-03-11
CN102474007A (zh) 2012-05-23
KR20120037501A (ko) 2012-04-19
US20110025431A1 (en) 2011-02-03
JP2015046895A (ja) 2015-03-12
WO2011014847A1 (en) 2011-02-03
US8149165B2 (en) 2012-04-03
EP2460228A1 (en) 2012-06-06
JP2013501428A (ja) 2013-01-10
CN102474007B (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
US10063211B2 (en) Compact bypass and decoupling structure for millimeter-wave circuits
US10256865B2 (en) Bidirectional transceiver circuits
US9490886B2 (en) RF beamforming in phased array application
WO2010149689A9 (en) Efh wireless communication receiver using beamforming with scalable number of antenna paths
US10886612B2 (en) Bi-directional active phase shifting
KR101346449B1 (ko) 구성가능한 안테나 인터페이스
US10784636B1 (en) Asymmetrical quadrature hybrid coupler
EP4022776A2 (en) Bidirectional variable gain amplification
Gao et al. A 20–42-GHz IQ receiver in 22-nm CMOS FD-SOI with 2.7–4.2-dB NF and− 25-dBm IP1dB for wideband 5G systems
US11569555B2 (en) Phase shifter with active signal phase generation
CN115152151A (zh) 多频带发射器
US9500740B2 (en) Receiver circuit, phased-array receiver and radar system
CN110764061B (zh) 一种正交变频接收机
US9026060B2 (en) Bidirectional matching network
US20230170861A1 (en) Integrated directional coupler for broadband amplifier
EP4092912A1 (en) Digital pre-processing chip for mmwave transceiver architectures
Wilson et al. Mixer-first MIMO receiver with reconfigurable multi-port decoupling and matching
WO2022067609A1 (zh) 多频段相控阵和电子设备
KR100777188B1 (ko) 발룬을 내장한 알에프 리시버, 알에프 트랜시버 및다중입출력 알에프 트랜시버
EP3651368B1 (en) Band sharing technique of receiver
US10938369B1 (en) Front-end circuitry for coexistence of two radios sharing an antenna and a frequency band
US20220416751A1 (en) Impedance matching circuit and an impedance matching element
Amin et al. 1.2–3.8 GHz active quasi-circulator with> 30 dB transmit-receive isolation
CN117917003A (zh) 用于收发器的接口
CN116455355A (zh) 一种双向矢量调制有源移相器及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 7