KR101345893B1 - 바이어스 웰을 갖는 고전압 저항 - Google Patents

바이어스 웰을 갖는 고전압 저항 Download PDF

Info

Publication number
KR101345893B1
KR101345893B1 KR1020110075243A KR20110075243A KR101345893B1 KR 101345893 B1 KR101345893 B1 KR 101345893B1 KR 1020110075243 A KR1020110075243 A KR 1020110075243A KR 20110075243 A KR20110075243 A KR 20110075243A KR 101345893 B1 KR101345893 B1 KR 101345893B1
Authority
KR
South Korea
Prior art keywords
doped
well
resistor
terminal
doped region
Prior art date
Application number
KR1020110075243A
Other languages
English (en)
Other versions
KR20120125139A (ko
Inventor
루-이 수
후-치 양
천 린 챠이
치-창 쳉
루이-신 리우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20120125139A publication Critical patent/KR20120125139A/ko
Application granted granted Critical
Publication of KR101345893B1 publication Critical patent/KR101345893B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Micromachines (AREA)

Abstract

고전압 반도체 장치가 제공된다. 반도체 장치는 반대로 도핑된 기판에 위치하는 도핑 웰을 포함한다. 반도체 장치는 도핑 웰 상에 배치되는 유전체 구조물을 포함한다. 유전체 구조물에 인접하는 도핑 웰의 일부는 도핑 웰의 나머지 부분보다 더 높은 도핑 농도를 갖는다. 반도체 장치는 유전체 구조물 상에 배치되는 길쭉한 폴리실리콘 구조물을 포함한다. 길쭉한 폴리실리콘 구조물은 길이(L)를 갖는다. 유전체 구조물에 인접하는 도핑 웰의 일부는 길쭉한 폴리실리콘 구조물을 따라 측정된 소정의 거리만큼 길쭉한 폴리실리콘 구조물의 중간점으로부터 떨어져 위치하는 길쭉한 폴리실리콘 구조물의 세그먼트에 전기적으로 결합된다. 소정의 거리는 약 0*L 내지 0.1*L의 범위 내에 있다.

Description

바이어스 웰을 갖는 고전압 저항 {HIGH VOLTAGE RESISTOR WITH BIASED-WELL}
본 발명은 고전압 반도체 장치에 관한 것이다.
반도체 집적 회로(IC, integrated circuit) 산업이 급속히 성장하여 왔다. IC 물질 및 설계의 기술적 진보는 IC의 생성을 초래하고, 각 IC의 생성은 이전의 생성보다 더 작고 더 복잡한 회로를 갖는다. 그러나, 이러한 진보는 IC의 프로세싱 및 제조의 복잡성을 증가시키고, 이러한 진보가 실현되기 위해서는, IC 프로세싱 및 제조에 있어서 유사한 개발이 필요하다. IC가 진화하는 동안, 기하학적 사이즈(즉, 제조 프로세스를 이용하여 생성될 수 있는 가장 작은 구성요소)가 감소하면서 기능적 밀도(즉, 칩 면적당 서로 연결된 소자의 수)가 일반적으로 증가한다.
다양한 타입의 수동 회로 구성요소는 반도체 웨이퍼 상에 제조될 수 있다. 예를 들어, 저항은 웨이퍼 상의 수동 회로 구성요소로서 형성될 수 있다. 일부의 애플리케이션은 이들 저항이 고전압, 예를 들어, 수백 볼트 이상의 높은 전압을 견딜 필요가 있다. 그러나, 종래의 고전압 저항은 충분히 높은 저항에 도달하기 전에 장치 브레이크다운이 발생할 수 있다.
그러므로, 기존의 고전압 저항 장치는 일반적으로 의도된 목적에 적합하지만, 모든 형태에서 완전히 만족스러운 것은 아니다.
본 발명의 목적은 개선된 브레이크다운 성능을 갖는 저항 장치를 제공하는 것이다.
본 개시의 더 넓은 형태 중의 하나는 도핑 영역, 상기 도핑 영역의 일부 상에 배치되는 절연 소자, 상기 절연 소자 상에 배치되고, 하나의 말단에 위치하는 제1 단자와 반대 말단에 위치하는 제2 단자를 포함하는 저항, 및 상기 저항 상에 배치되고 상기 도핑 영역 및 상기 제1 단자와 제2 단자 사이에 배치된 저항의 일부 둘 다에 결합되는 배선 구조물을 포함하는 반도체 장치를 포함한다.
본 개시의 더 넓은 형태 중의 다른 하나는 제1 도핑 극성으로 도핑된 기판, 상기 기판에 위치되며 상기 제1 도핑 극성과 반대인 제2 도핑 극성을 갖는 도핑 웰, 상기 도핑 웰 상에 위치되는 유전체 구조물 - 상기 유전체 구조물에 인접한 상기 도핑 웰의 일부가 상기 도핑 웰의 나머지 부분보다 더 높은 도핑 농도를 가짐 -, 및 상기 유전체 구조물 상에 위치되는 길쭉한 폴리실리콘 구조물을 포함하고, 상기 길쭉한 폴리실리콘 구조물은 길이(L)를 갖고, 상기 유전체 구조물에 인접한 상기 도핑 웰의 일부는 상기 길쭉한 폴리실리콘 구조물의 중간점으로부터 상기 길쭉한 폴리실리콘 구조물을 따라 측정되는 소정의 거리만큼 떨어져 위치되는 상기 길쭉한 폴리실리콘 구조물의 세그먼트에 전기적으로 결합되고, 상기 소정의 거리는 약 0*L 내지 약 0.1*L의 범위 내에 있는 반도체 장치를 포함한다.
본 개시의 더 넓은 형태 중의 다른 하나는 방법을 포함한다. 방법은 기판에 도핑 웰을 형성하는 단계, 상기 도핑 웰 상에 부분적으로 유전체 구조물을 형성하는 단계, 상기 유전체 구조물 상에 길쭉한 저항을 형성하는 단계 - 상기 길쭉한 저항은 제1 말단 및 상기 제1 말단에 반대인 제2 말단을 가짐 -, 및 상기 길쭉한 저항 상에 배선 구조물을 형성하는 단계를 포함하고, 상기 배선 구조물은 상기 도핑 웰을 상기 제1 및 제2 말단 사이에 배치되는 상기 길쭉한 저항의 세그먼트와 결합시킨다.
본 발명에 따르면, 고전압 N웰의 적절한 바이어싱을 통해 저항 장치의 브레이크다운 성능이 상당히 개선할 수 있다.
본 개시의 형태는 첨부된 도면과 함께 다음의 상세한 설명으로부터 잘 이해될 것이다. 산업의 표준 실행에 따르면, 다양한 특징부분은 일정한 비례로 확대되어 그려진 것은 아니다. 다양한 특징부분의 치수는 설명의 명료화를 위해 임의로 증가되거나 감소될 수 있다.
도 1은 본 개시의 다양한 형태에 따른 고전압 반도체 장치를 제조하는 방법을 나타내는 플로우챠트.
도 2 내지 5는 본 개시의 다양한 형태에 따른 다양한 제조 단계에서의 웨이퍼의 일부의 부분 단면 측면도.
도 6 내지 8은 본 개시의 다양한 형태에 따른 고전압 저항의 상이한 실시예의 간략화된 상면도.
도 9는 본 개시의 다양한 형태에 따른 고전압 N-웰의 브레이크다운 전압 대 전기 바이어스 전압 간의 관계를 나타내는 챠트.
다음의 개시는 본 발명의 상이한 특징부분을 구현하기 위한 많은 상이한 실시예 또는 예를 제공할 수 있다. 본 개시를 간략하게 하기 위하여 구성요소 및 배치의 특정 예가 기재된다. 이들은 물론 단지 예이며 제한적 의미로 의도되지 않는다. 또한, 다음의 설명에서의 제2 특징부분 상의 제1 특징부분의 형성은 제1 및 제2 특징부분이 직접 접촉하여 형성되는 실시예 및 추가의 특징부분이 제1 및 제2 특징부분 사이에 개재되어 제1 및 제2 부분이 직접 접촉하지 않는 실시예를 포함한다. 다양한 특징부분은 간략화 및 명료화를 위하여 상이한 비례로 임의로 그려질 수 있다.
도 1은 본 개시의 다양한 형태에 따른 방법(20)의 플로우챠트이다. 방법(20)은 제1 도핑 웰이 기판에 형성되는 블록(22)에서 시작한다. 방법(20)은 도핑 웰 상에 부분적으로 유전체 구조물이 형성되는 블록(24)으로 진행한다. 방법(20)은 그 후 유전체 구조물 상에 길쭉한 저항을 형성하는 블록(26)으로 진행한다. 길쭉한 저항은 제1 말단 및 제1 말단과 반대편에 있는 제2 말단을 갖는다. 방법(20)은 배선 구조물이 길쭉한 저항 상에 형성되는 블록(28)으로 진행한다. 배선 구조물은 도핑 웰을 길쭉한 저항의 세그먼트와 결합시킨다. 세그먼트는 제1 및 제2 말단 사이에 배치된다.
도 2 내지 5는 본 개시의 실시예에 따른 다양한 제조 단계에서의 반도체 웨이퍼의 다양한 부분의 부분 단면 측면도이다. 도 2 내지 5는 본 개시의 개념을 더 잘 이해하기 위하여 간략화되었음을 이해해야 한다.
도 2를 참조하면, 기판(50)의 일부가 도시된다. 기판(50)은 붕소 등의 P형 도펀트로 도핑된다. 다른 실시예에서, 기판(50)은 인 또는 비소 등의 N형 도펀트로 도핑될 수 있다. 기판(50)은 또한 다이아몬드 또는 게르마늄 등의 다른 적절한 기본 반도체 물질; 실리콘 카바이드, 인듐 아세나이드 또는 인듐 포스파이드 등의 적절합 복합 반도체; 또는 실리콘 게르마늄 카바이드, 갈륨 아세닉 포스파이드 또는 갈륨 인듐 포스파이드 등의 적절합 합금 반도체를 포함할 수 있다. 또한, 기판(50)은 에피택셜층(에피층)을 포함할 수 있고, 성능 향상을 위해 변형될 수 있고, SOI(silicon-on-insulator) 구조물을 포함할 수 있다.
도핑 웰(60)이 기판에 형성된다. 도핑 웰(60)은 기판과 동일한 도핑 극성으로 도핑된다. 도시된 실시예에서, 도핑 웰(60)은 P 웰로 형성될 수 있다. 그 후, 고전압 웰(70)이 기판(50)에 형성된다. 고전압 웰(70)은 기판(50)과 반대의 도핑 극성을 갖는 도펀트로 도핑된다. 따라서, 고전압 웰(70)은 도시된 실시예에서 고전압 N 웰(HVNW, high voltage N-well)이다. HVNW(70)이 형성되기 전에 하나 이상의 매립 N 웰(미도시)이 기판(50)에 형성될 수 있다. 도핑 웰(60), HVNW(70) 및 매립 N 웰은 본 기술에 공지된 복수의 이온 주입 프로세스에 의해 형성될 수 있다. 예를 들어, HVNW(70)는 약 3×1012 atoms/cm2 내지 약 4×1012 atoms/cm2의 범위 내인 도즈량을 갖는 주입 프로세스에 의해 형성될 수 있다. 매립 N 웰은 약 1×1012 atoms/cm2 내지 약 2×1012 atoms/cm2의 범위 내인 도즈량을 갖는 주입 프로세스에 의해 형성될 수 있다. 도핑 웰(60), HVNW(70) 및 매립 N 웰은 또한 도핑 영역이라 할 수 있다.
분리 구조물(80 내지 81)이 도핑 웰(60) 상에 형성되고, 분리 구조물(82; 예컨대, 절연 소자 또는 유전체 구조물)이 HVNW(70) 상에 형성된다. 분리 구조물(80 내지 82)은 유전체 물질을 포함할 수 있다. 분리 구조물(82)은 두께(90)를 갖는다. 실시예에서, 두께(90)는 약 0.2 미크론(μm) 내지 약 1 μm의 범위 내에 있다. 도 2에 도시된 실시예에서, 분리 구조물(80 내지 82)은 LOCOS(Local Oxidation of Silicon) 소자(필드 산화물이라 한다)이다. LOCOS 소자는, 질화물 마스크를 이용하고 마스크 개구를 통해 산화물 물질을 열적으로 성장시킴으로써 형성될 수 있다. 대안으로, 분리 구조물(80 내지 82)는 STI(shallow trench isolation) 소자 또는 DTI(deep trench isolation) 소자를 포함할 수 있다.
그 후, 트랜지스터의 액티브 영역이 정의되고, 트랜지스터 소자(미도시)가 형성된다. 예를 들어, 이들 트랜지스터 소자는 FET(Field Effect Transistor)이고, 소스/드레인 영역 및 게이트 구조물을 포함할 수 있다. 소스/드레인 영역은 기판(50) 또는 도핑 웰에 형성된 도핑 영역일 수 있고, 게이트 구조물은 폴리실리콘 게이트 구조물 또는 금속 게이트 구조물을 포함할 수 있다. 이들 게이트 구조물은 수 볼트의 높은 전압을 처리하도록 설계되기 때문에 저전압(LV) 게이트 구조물이라 할 수 있다.
도 3을 참조하면, 저항 장치(100; 예컨대, 길쭉한 폴리실리콘 구조물)가 분리 구조물(82) 상에 형성된다. 저항 장치(100)는 길고(elongate) 구불구불한 형상을 갖는다. 일 실시예에서, 저항 장치(100)는 지그재그 형상(또는 S 형상)을 갖는다. 다른 실시예에서, 저항 장치(100)는 나선형상을 갖는다. 다른 실시예에서, 저항 장치(100)는 사각 형상을 갖는다. 이들 형상은 저항 장치(100)의 상면도를 나타내는 도 6 내지 8을 참조하여 더 명백히 알 수 있을 것이다. 도 3의 단면도에서, 저항 장치(100)는 복수의 저항 블록(100A 내지 100G)으로서 나타난다. 그러나, 이들 저항 블록(100A 내지100G)은 실제로 개별의 길쭉한 저항 장치의 일부임을 이해해야 한다.
실시예에서, 저항 장치(100)는 폴리실리콘 물질을 포함하고, 따라서, 폴리실리콘 저항이라 한다. 폴리실리콘 저항(100)은 고전압, 예를 들어, 약 100 볼트보다 큰 전압을 처리하도록 설계되며, 수백 볼트로 높을 수 있다. 따라서, 폴리실리콘 저항(100)은 고전압 장치라 할 수 있다. 이 경우, 폴리실리콘 저항(100)은 다른 고전압 폴리실리콘 게이트가 형성될 때 동시에 형성될 수 있다. 즉, 폴리실리콘 저항(100)은 다른 고전압 폴리실리콘 게이트를 형성하는 동일한 프로세스를 이용하여 형성될 수 있다.
그 후, 고농도 도핑된 영역(110 내지 111)이 HVNW(70)의 상면에 분리 구조물(82)에 인접하게 형성된다. 도시된 실시예에서, 고농도 도핑된 영역(110 내지 111)은 각각 분리 구조물(80-82 및 81-82) 사이에 형성된다. 고농도 도핑된 영역(110 내지 111)은 하나 이상의 이온 주입 프로세스에 의해 형성된다. 고농도 도핑된 영역(110 내지 111)은 HVNW(70)와 동일한 도핑 극성(이 경우, N형)을 가지지만, 더 높은 도핑 농도를 갖는다. 고농도 도핑된 영역(110 및 111)은 약 1×1019 atoms/cm3 내지 약 1×1020 atoms/cm3의 범위 내의 도핑 농도 레벨을 갖는다.
도 4를 참조하면, 배선 구조물(150)이 분리 구조물(80 내지 82), 고농도 도핑된 영역(110 내지 111) 및 저항 장치(100) 상에 형성된다. 배선 구조물(150)은 복수의 패터닝된 유전체층 및 회로, 입력/출력 및 다양한 도핑 부분(예를 들어, HVNW(70)) 사이에 상호접속부(즉, 배선)를 제공하는 도전층을 포함한다. 보다 상세하게, 배선 구조물(150)은 복수의 배선층을 포함하며, 이는 금속층이라 한다. 배선층의 각각은 복수의 배선 부분을 포함하며, 이는 금속 라인이라 한다. 금속 라인은 알루미늄 배선 라인 또는 구리 배선 라인일 수 있으며, 알루미늄, 구리, 알루미늄 합금, 구리 합금, 알루미늄, 알루미늄/실리콘/구리 합금, 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 텅스텐, 폴리실리콘, 금속 실리사이드 또는 그 조합 등의 도전 물질을 포함할 수 있다. 금속 라인은 PVD(physical vapor deposition), CVD(chemical vapor deposition), 스퍼터링, 도금 또는 그 조합을 포함하는 프로세스에 의해 형성될 수 있다.
배선 구조물(150)은 배선층 사이에 분리부(isolation)를 제공하는 층간 유전체(ILD)를 포함한다. ILD는 로우-k(low-k) 물질 또는 산화물 물질 등의 유전체 물질을 포함할 수 있다. 배선 구조물(150)은 또한, HVNW(70) 또는 저항 장치(100) 등의, 기판 상의 상이한 배선층 및/또는 특징부분 사이에 전기적 접속을 제공하는 복수의 콘택/콘택을 제공한다.
배선 구조물의 일부로서, 콘택(160; 예컨대, 제1 콘택)은 고농도 도핑된 영역(110) 상에 형성된다. 이처럼, 콘택(160)은 고농도 도핑된 영역(110)에 전기적으로 결합되어 HVNW(70)에 전기적으로 결합된다. 반면에, 다른 콘택(161; 예컨대, 제2 콘택)은 저항 장치의 세그먼트(100D) 상에 형성된다. 세그먼트(100D)는 저항 장치(100)의 2개의 반대 말단[예를 들어, 100A(예컨대, 제1 단자) 및 100G(예컨대, 제2 단자)] 사이에 배치되어 저항 장치(100)의 중간점 또는 그 부근에 위치한다.
저항 장치의 중간점은 2개의 반대 말단으로부터 동일한 거리에 있는 저항 장치 상의 점이다. 예로서, 저항 장치(100)가 저항 장치의 모든 권선 또는 턴(turns)을 따라 측정된 총 길이(L)를 가지면, 저항 장치(100)의 중간점은 2개의 말단으로부터 0.5*L만큼 떨어진 점이다. 장치의 저항은 장치의 길이, 폭, 높이 및 물질의 함수이다. 따라서, 저항 장치(100)가 비교적 균일한 폭, 높이 및 물질 구성을 갖는 실시예에서, 중간점의 어느 한쪽 상의 저항 장치의 일부의 저항은 0.5*(저항 장치의 전체 저항)이다. 키르히호프의 법칙에 따르면, 저항=전류*저항이다. 따라서, 전류가 고정되면, 전압은 저항에 따라 선형적으로 변한다. 이것은 저항 장치의 중간점에서의 전압이 약 0.5*(VHigh-Vlow)라는 것을 의미하고, VHigh는 말단 중의 하나에서의 고전압으로 정의되고, Vlow는 말단 중의 하나에서의 저전압으로 정의된다(일반적으로 전기적으로 접지된다).
본 실시예에서, (콘택(161)에 결합된) 세그먼트(100D)는 저항 장치(100)의 중간점의 0.1*L 내에 있고, 여기서, L은 저항 장치의 전체 길이이다. 다르게 말하면, 세그먼트는 중간점으로부터 0.1*L만큼 떨어져 있거나 또는 그보다 더 멀지 않을 수 있다. 이 관계를 표현하는 다른 방법은 세그먼트(100D) 및 말단(100A) 또는 말단(100G) 사이의 거리가 약 0.4*L 내지 약 0.6*L의 범위 내에 있다는 것이다.
배선 구조물(150)은 콘택(160) 및 콘택(161)에 전기적으로 결합된 금속 라인(또는 배선 라인)(170)을 포함한다. 이 방식으로, HVNW(70)는 저항 장치의 세그먼트(100D)와 동일한 전압으로 전기적으로 바이어스된다. 즉, 저항 장치(100)의 말단 중의 하나에 인가되는 전압의 비율인 세그먼트(100D)에서의 전압은 HVNW(70)에서의 전압이다. 이러한 타입의 바이어싱 방식은 이하에서 더 상세히 설명하는 이점을 제공한다.
도 5를 참조하면, 저항 장치의 말단(100A)이 단자(200)에 결합되고, 저항 장치의 말단(100G)이 단자(201)에 결합된다. 단자(200 및 201)는 Al 또는 Cu 또는 그 조합 등의 도전 물질을 포함한다. 단자(200 및 201)는 간략화를 위해 상세히 도시될 필요 없는 하나 이상의 콘택/콘택 및/또는 금속 라인을 통해 말단(100A 및 100G)에 전기적으로 결합될 수 있다. 단자(200 및 201)는 또한 저항 장치(100) 상에 직접 형성될 수도 있고 형성되지 않을 수도 있다.
단자(200 및 201)는 저항 장치(100)에 대한 전기적 입력/출력점(또는 액세스 포인트)로서 기능한다. 예를 들어, 고전압(약 수백 볼트)이 단자(200)에 인가되고, 단자(201)는 접지될 수 있다. 반대로, 고전압이 단자(201)에 인가되고 단자(200)는 접지될 수 있다.
상술한 바와 같이, 세그먼트(100D)는 단자(200) 또는 단자(201)에 인가된 고전압의 일부를 경험한다. 일 예로서, 약 500볼트의 전압이 단자(201)에 인가되고 단자(200)는 접지되고, 세그먼트(100D)가 저항 장치(100)의 거의 중심점에 위치하는 실시예에서, 세그먼트(100D)에서의 전압은 약 250 볼트이다. 세그먼트(100D)의 위치가 중간점으로부터 멀어지고 말단(100A 또는 100G)으로 향함에 따라, 세그먼트(100D)에서 측정된 전압은 250 볼트로부터 멀어진다.
단자(200 및 201) 중의 하나에 VHigh가 인가되고 단자 중의 다른 하나가 접지되고, 세그먼트(100D)의 위치가 저항 장치의 중간점으로부터 0.1*L 내에 있는 실시예에서, 세그먼트(100D)에서의 전압은 약0.4*VHigh 내지 약 0.6*VHigh의 범위 내, 예를 들어 약 0.5*VHigh이다. 고농도 도핑된 영역(110)(및 HVNW(70))이 세그먼트(100D)에 고정되므로, 이것은 HVNW(70)이 세그먼트(100D)에서의 전압에 전기적으로 바이어스된다는 것을 의미한다. 즉, HVNW(70)는 2개의 단자(200 및 201) 사이의 전압차의 중간에 근접하여 전기적으로 바이어스되며, 이는 종래의 고전압 장치에서는 수행되지 않았다. 따라서, 종래의 고전압 장치에서는, HVNW 및 저항 장치의 말단 중의 하나 사이에 고전압 전위가 존재한다. 따라서, 장치에서 이러한 고전압 전위에 의해 브레이크다운이 발생할 수 있다. 장치 브레이크다운은 분리 구조물(82)의 두께(90)에 의해 제한된다. 일반적으로, 종래의 고전압 장치는 VHigh가 약 470 볼트를 초과할 때 장치 브레이크다운 발생을 경험할 수 있다.
비교하여, 본 실시예는 HVNW(70)를 2개의 단자(200 및 201) 사이의 전압차의 중간에 근접한 전압을 갖도록 전기적으로 바이어스한다. 이처럼, HVNW(70)에서의 전압이 VHigh 또는 VLow와 너무 다르지 않기 때문에 장치는 브레이크다운이 발생하기 전에 더 높은 전압차를 견딜 수 있다. 일 예로서, HVNW(70)이 730 볼트의 약 절반, 즉, 약 365 볼트로 바이어스됨에 따라, 장치는 실시예에서 약 730 볼트의 전압차를 견딜 수 있다. 다르게 말하면, 장치는 약 730 볼트의 고전압이 단자 중의 하나(다른 단자는 접지됨)에 인가되도록 약 365 볼트를 참을 필요가 있다. 반면에, 본 실시예는 고전압의 내성을 개선하기 위하여 분리 구조물(82)의 두께의 증가에 의존할 필요가 없기 때문에, 분리 구조물의 두께(90)는 종래 장치와 동일할 수 있다. 또한, 바이어스된 HVNW(70)는 기판(50) 내의 공핍 영역을 확장하여 장치의 전기적 성능을 더 개선할 수 있다.
추가의 제조 장법이 수행되어 도 2 내지 5에서 도시된 반도체 장치의 제조를 완료한다. 예를 들어, 반도체 장치에 대하여 패시베이션(passivation), 웨이퍼 수용 테스트, 웨이퍼 다이싱 프로세스가 수행된다. 간략화를 위하여, 이들 추가의 프로세스는 도시하거나 설명하지 않는다.
도 6을 참조하면, 저항 장치(100A)의 실시예의 간략화된 상면도가 도시된다. 이 실시예에서, 저항 장치(100A)는 긴 지그재그 형상 또는 S 형상을 갖는다. 저항 장치(100A)는 2개의 반대 말단(260 및 270)을 갖는다. 말단(260 및 270)은 각각 단자(280 및 290)에 전기적으로 결합된다. 단자(280)에 고전압이 인가되고 단자(290)는 접지될 수 있으며, 그 반대일 수 있다. 그러나, 고전압 전위가 단자(260 및 270)를 통해 저항 장치(100A)에 걸쳐 존재한다. 저항 장치(100A)는 2개의 말단(260 및 270)으로부터 동일한 거리(2 점간의 절대 거리 보다는 저항(100A)을 따르는 거리의 관점에서)의 중간점(300)을 갖는다. 본 개시의 다양한 형태에 따르면, 저항 장치(100A) 아래의 고전압 N웰은 중간점(300)에 전기적으로 결합되거나 근접할 수 있다(예를 들어, 저항 장치(100A)의 총 거리의 10% 이내). 상술한 바와 같이, 이러한 구성은 저항 장치(100A)가 더 나은 브레이크다운 성능을 갖도록 하고, 브레이크다운이 발생하기 전에 더 높은 저항을 견딜 수 있다.
도 7은 저항 장치(100B)의 실시예의 다른 간략화된 상면도이다. 이 실시예에서, 저항 장치(100B)는 긴 사각형상을 갖는다. 저항 장치(100B)는 2개의 반대 말단(330 및 340)을 갖는다. 말단(330 및 340)은 각각 단자(350 및 360)에 전기적으로 결합된다. 고전압이 단자(350)에 인가되고 단자(360)는 접지될 수 있으며, 그 반대일 수 있다. 따라서, 고전압 전위가 단자(350 및 360)를 통해 저항 장치(100B)에 걸쳐 존재한다. 저항 장치(100B)는 2개의 말단(330 및 340)으로부터 동일한 거리(2 점간의 절대 거리 보다는 저항(100B)을 따르는 거리의 관점에서)의 중간점(370)을 갖는다. 본 개시의 다양한 형태에 따르면, 저항 장치(100B) 아래의 고전압 N 웰은 중간점(370)에 전기적으로 결합되거나 근접할 수 있다(예를 들어, 저항 장치(100B)의 총 거리의 10% 이내). 도 6을 참조하여 상술한 것과 동일한 이유로, 이러한 구성은 저항 장치(100B)가 더 나은 브레이크다운 성능을 갖도록 한다.
도 8은 저항 장치(100C)의 실시예의 다른 간략화된 상면도이다. 이 실시예에서, 저항 장치(100C)는 긴 나선형상을 갖는다. 저항 장치(100C)는 2개의 반대 말단(410 및 420)을 갖는다. 말단(410 및 420)은 각각 단자(430 및 440)에 전기적으로 결합된다. 고전압이 단자(430)에 인가되고 단자(440)는 접지될 수 있으며, 그 반대일 수 있다. 따라서, 고전압 전위가 단자(430 및 440)를 통해 저항 장치(100C)에 걸쳐 존재한다. 저항 장치(100C)는 2개의 말단(410 및 420)으로부터 동일한 거리(2 점간의 절대 거리 보다는 저항(100C)을 따르는 거리의 관점에서)의 중간점(450)을 갖는다. 본 개시의 다양한 형태에 따르면, 저항 장치(100C) 아래의 고전압 N 웰은 중간점(450)에 전기적으로 결합되거나 근접할 수 있다(예를 들어, 저항 장치(100C)의 총 거리의 10% 이내). 도 6을 참조하여 상술한 것과 동일한 이유로, 이러한 구성은 저항 장치(100C)가 더 나은 브레이크다운 성능을 갖도록 한다.
도 9는 고전압 N웰의 바이어스 전압 및 브레이크다운 전압 간의 관계를 나타내는 챠트(500)이다. 챠트(500)의 X축은 저항 장치 하부의 고전압 N웰에서의 바이어스 전압의 양을 나타낸다. 바이어스 전압은 고전압 N웰이 저항 장치의 어디에 고정되는지에 따라 변한다. 챠트(500)의 Y축은 브레이크다운 전압(BV)을 나타낸다. 예를 들어, 점(510)에서, 고전압 N웰이 고전압 단말로부터 0.1*L만큼 떨어진 저항 장치 상의 점에 고정되고, 여기서 L은 저항 장치의 총 길이이다. 따라서, 점(510)에서의 바이어스 전압은 0.9*VH이고, VH는 저항 장치 양단에 인가된 전압차이다. 점(510)은 말단에 비교적 가깝고 저항 장치의 중감점에는 가깝지 않기 때문에, 점(510)에서의 브레이크다운 전압은 최적이 아니며, 이 경우, 약 400 볼트보다 약간 작다.
마찬가지로, 점(520)에서, 고전압 N웰은 고전압 말단으로부터 0.3*L만큼 떨어진 저항 장치 상의 점에 고정되고, 점(520)에서의 N웰의 바이어스 전압은 0.7*VH이다. 점(520)이 점(510)보다 저항 장치의 중간점에 더 가깝기 때문에, 점(520)에서의 브레이크다운 전압은 여전히 충분히 최적이진 않지만 더 나으며, 이 경우, 약 520 볼트보다 약간 크다.
점(530)에서, 고전압 N웰은 저항 장치의 거의 중간점에 고정되고, 점(530)에서의 N웰의 바이어스 전압은 0.5*VH이다. 점(530)에서의 브레이크다운 전압은 거의 최적이며 약 730 볼트에 달한다.
점(540 및 550)에서, 고전압 N웰은 고전압 말단으로부터 0.7*L 및 0.9*L만큼 떨어진 (또는 저전압 말단으로부터 0.3*L 및 0.1*L만큼 떨어진) 저항 장치 상의 점에 고정된다. 따라서, 점(540 및 550)에서의 N웰의 바이어스 전압은 각각 0.3*VH 및 0.1*VH이고, 점(540 및 550)에서의 저항 장치의 브레이크다운 성능은 다시 악화된다. 따라서, 챠트(500)로부터, 고전압 N웰이 저항 장치의 중간점에 가깝게 고정될 때 저항 장치가 최적의 브레이크다운 성능을 도달할 수 있다는 것을 알 수 있다.
상술한 실시예는 종래의 고전압 장치보다 이점을 제공하고, 상이한 실시예는 상이한 이점을 제공하고 모든 실시예에 대하여 특정 이점이 요구되지 않는다. 하나의 이점은 고전압 N웰의 적절한 바이어싱을 통해 저항 장치의 브레이크다운 성능이 상당히 개선될 수 있다는 것이다. 또 다른 이점은 고전압 N웰의 바이어싱은 추가의 제조 프로세스를 필요로 하지 않으며 기존의 프로세스 플로우와 호환될 수 있다는 것이다. 따라서, 여기에 기재된 실시예의 구현예는 비용을 증가시키지 않는다.
상기 설명은 당업자가 상세한 설명을 더 잘 이해할 수 있도록 몇 가지 실시예의 개략적인 특징을 갖는다. 당업자는 여기에 소개된 실시예의 동일한 이점을 달성 및/또는 동일한 목적을 수행하기 위한 다른 프로세스 및 구조를 설계 또는 변경하기 위한 기초로서 본 개시를 용이하게 이용할 수 있다. 당업자는 본 개시의 사상과 범위를 벗어나지 않고 동등한 구성을 실현할 수 있고 본 개시의 사상과 범위를 벗어나지 않고 다양한 변경, 대체 및 변형이 가능하다.
50: 기판
60: 도핑 웰
70: HVNW
80-82: 분리 구조물
100: 저항 장치
150: 배선 구조물

Claims (10)

  1. 반도체 장치에 있어서,
    도핑 영역;
    상기 도핑 영역의 일부 상에 배치되는 절연 소자;
    상기 절연 소자 상에 배치되고, 하나의 말단에 위치하는 제1 단자와 반대 말단에 위치하는 제2 단자를 포함하는 저항; 및
    상기 저항 상에 배치되는 배선 구조물을 포함하고,
    상기 배선 구조물은 상기 제1 단자와 상기 제2 단자 사이에 배치된 저항의 일부 및 상기 도핑 영역 둘 다에 결합되어, 상기 도핑 영역이 상기 제1 단자 및 상기 제2 단자 사이에 배치된 상기 저항의 일부와 동일한 전압으로 전기적으로 바이어스되도록 하는 것인 반도체 장치.
  2. 제1항에 있어서,
    상기 저항은 길이(L)를 갖고,
    상기 도핑 영역에 전기적으로 결합된 상기 저항의 일부는 상기 제1 단자 및 제2 단자 중의 하나로부터 상기 저항을 따라 측정된 거리만큼 이격되고,
    상기 거리는 상기 길이(L)의 40% 내지 상기 길이(L)의 60%의 범위 내에 있는 것인 반도체 장치.
  3. 제1항에 있어서, 상기 도핑 영역에 전기적으로 결합된 상기 저항의 일부는 상기 제1 단자 및 제2 단자로부터 동일 거리에 있는 것인 반도체 장치.
  4. 제1항에 있어서, 상기 도핑 영역은 상기 도핑 영역과 반대의 도핑 극성을 갖는 기판에 배치되는 것인 반도체 장치.
  5. 제1항에 있어서,
    상기 도핑 영역은, 상기 도핑 영역의 상면에 배치되고 상기 절연 소자의 측단부에 인접하게 배치되는 도핑된 부분으로서, 상기 도핑 영역의 나머지 부분보다 높은 도핑 농도를 갖는 상기 도핑된 부분을 포함하고,
    상기 배선 구조물은,
    상기 도핑 영역의 상기 도핑된 부분에 결합된 제1 콘택;
    상기 저항의 일부에 결합된 제2 콘택; 및
    상기 제1 콘택 및 제2 콘택에 결합된 배선 라인
    을 포함하는 것인 반도체 장치.
  6. 반도체 장치에 있어서,
    제1 도핑 극성으로 도핑된 기판;
    상기 기판에 위치되며, 상기 제1 도핑 극성과 반대인 제2 도핑 극성을 갖는 도핑 웰;
    상기 도핑 웰 상에 위치되는 유전체 구조물 - 상기 유전체 구조물의 측단부에 인접한 상기 도핑 웰의 일부가 상기 도핑 웰의 나머지 부분보다 더 높은 도핑 농도를 가짐 -; 및
    상기 유전체 구조물 상에 위치되는 길쭉한(elongate) 폴리실리콘 구조물을 포함하고,
    상기 길쭉한 폴리실리콘 구조물은 길이(L)를 갖고,
    상기 유전체 구조물의 측단부에 인접한 상기 도핑 웰의 일부는, 상기 길쭉한 폴리실리콘 구조물의 중간점으로부터 0.1L의 거리 내에 위치되는 상기 길쭉한 폴리실리콘 구조물의 세그먼트에 전기적으로 결합되는 것인 반도체 장치.
  7. 제6항에 있어서, 상기 길쭉한 폴리실리콘 구조물 상에 위치되는 배선 구조물을 더 포함하고,
    상기 배선 구조물은 복수의 콘택들 및 배선 라인들을 포함하고,
    상기 유전체 구조물의 측단부에 인접한 상기 도핑 웰의 일부는 상기 복수의 콘택들 중 적어도 하나의 콘택 및 상기 배선 라인들 중 적어도 하나의 배선 라인에 의해 상기 길쭉한 폴리실리콘 구조물의 세그먼트에 전기적으로 결합되는 것인 반도체 장치.
  8. 제6항에 있어서,
    상기 길쭉한 폴리실리콘 구조물은 2개의 말단을 포함하고,
    상기 길쭉한 폴리실리콘 구조물의 중간점은 상기 2개의 말단으로부터 동일한 거리에 있는 것인 반도체 장치.
  9. 반도체 장치의 제조 방법에 있어서,
    기판에 도핑 웰을 형성하는 단계;
    상기 도핑 웰 상에 부분적으로 유전체 구조물을 형성하는 단계;
    상기 유전체 구조물 상에 길쭉한 저항을 형성하는 단계 - 상기 길쭉한 저항은 제1 말단 및 상기 제1 말단에 반대측에 있는 제2 말단을 가짐 -; 및
    상기 길쭉한 저항 상에 배선 구조물을 형성하는 단계
    를 포함하고,
    상기 배선 구조물은 상기 도핑 웰을 상기 제1 말단과 제2 말단 사이에 배치되는 상기 길쭉한 저항의 세그먼트와 함께 결합시키는 것인 반도체 장치의 제조 방법.
  10. 제9항에 있어서, 상기 도핑 웰에 도핑된 영역을 형성하는 단계를 더 포함하고, 상기 도핑된 영역은 상기 도핑 웰의 나머지 부분보다 높은 도핑 농도를 갖고, 상기 도핑된 영역은 상기 도핑 웰의 상면에 상기 유전체 구조물의 측단부에 인접하게 배치되고,
    상기 배선 구조물을 형성하는 단계는,
    상기 배선 구조물이 복수의 콘택들 및 복수의 배선 라인들을 포함하고,
    상기 콘택들 중 적어도 하나의 콘택이 상기 도핑된 영역 및 상기 길쭉한 저항의 세그먼트에 각각 결합되고,
    상기 콘택들 중 적어도 하나의 콘택이 상기 배선 라인들 중 적어도 하나의 배선 라인에 의해 결합되도록, 수행되는 것인 반도체 장치의 제조 방법.
KR1020110075243A 2011-05-04 2011-07-28 바이어스 웰을 갖는 고전압 저항 KR101345893B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/100,714 2011-05-04
US13/100,714 US8786050B2 (en) 2011-05-04 2011-05-04 High voltage resistor with biased-well

Publications (2)

Publication Number Publication Date
KR20120125139A KR20120125139A (ko) 2012-11-14
KR101345893B1 true KR101345893B1 (ko) 2013-12-30

Family

ID=47089702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110075243A KR101345893B1 (ko) 2011-05-04 2011-07-28 바이어스 웰을 갖는 고전압 저항

Country Status (4)

Country Link
US (2) US8786050B2 (ko)
KR (1) KR101345893B1 (ko)
CN (1) CN102769014B (ko)
TW (1) TWI512825B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20130541A1 (it) 2013-06-28 2014-12-29 St Microelectronics Srl Dispositivo a semiconduttore integrante un partitore resistivo e procedimento di fabbricazione di un dispositivo a semiconduttore
KR102163596B1 (ko) * 2014-12-22 2020-10-12 매그나칩 반도체 유한회사 초고전압 레지스터 및 제조방법, 그 반도체 소자
US9553139B2 (en) * 2015-01-30 2017-01-24 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US20160260704A1 (en) * 2015-03-04 2016-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. High Voltage Device with a Parallel Resistor
TWI683438B (zh) * 2017-04-19 2020-01-21 旺宏電子股份有限公司 半導體元件
US10651170B2 (en) 2017-07-11 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Isolated wells for resistor devices
CN111584462B (zh) * 2019-02-18 2022-05-06 无锡华润上华科技有限公司 多晶硅电阻结构及其制备方法
CN116075941A (zh) * 2020-08-10 2023-05-05 斯兰纳亚洲有限公司 具有电压感测的超高电压电阻器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041747A (ko) * 1996-11-29 1998-08-17 키타오카타카시 반도체 장치
KR100615099B1 (ko) * 2005-02-28 2006-08-22 삼성전자주식회사 저항 소자를 구비하는 반도체 소자 및 그 제조방법.

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8401983A (nl) 1984-06-22 1986-01-16 Philips Nv Halfgeleiderinrichting met verhoogde doorslagspanning.
US5382826A (en) 1993-12-21 1995-01-17 Xerox Corporation Stacked high voltage transistor unit
US5585640A (en) 1995-01-11 1996-12-17 Huston; Alan L. Glass matrix doped with activated luminescent nanocrystalline particles
US6337500B1 (en) 1997-06-19 2002-01-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6225647B1 (en) 1998-07-27 2001-05-01 Kulite Semiconductor Products, Inc. Passivation of porous semiconductors for improved optoelectronic device performance and light-emitting diode based on same
US6525390B2 (en) * 2000-05-18 2003-02-25 Fuji Electric Co., Ltd. MIS semiconductor device with low on resistance and high breakdown voltage
US6680515B1 (en) 2000-11-10 2004-01-20 Monolithic Power Systems, Inc. Lateral high voltage transistor having spiral field plate and graded concentration doping
US6677680B2 (en) 2001-02-28 2004-01-13 International Business Machines Corporation Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials
KR100940530B1 (ko) 2003-01-17 2010-02-10 삼성전자주식회사 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치
US6784077B1 (en) 2002-10-15 2004-08-31 Taiwan Semiconductor Manufacturing Co. Ltd. Shallow trench isolation process
US7642835B1 (en) 2003-11-12 2010-01-05 Robert Fu System for substrate potential regulation during power-up in integrated circuits
US7042052B2 (en) 2003-02-10 2006-05-09 Micron Technology, Inc. Transistor constructions and electronic devices
JP2005005443A (ja) 2003-06-11 2005-01-06 Toshiba Corp 高耐圧半導体装置
US20070020840A1 (en) 2005-07-25 2007-01-25 Freescale Semiconductor, Inc. Programmable structure including nanocrystal storage elements in a trench
US7361541B2 (en) 2005-07-27 2008-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Programming optical device
US8704312B2 (en) 2010-01-05 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage devices and methods of forming the high voltage devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041747A (ko) * 1996-11-29 1998-08-17 키타오카타카시 반도체 장치
KR100615099B1 (ko) * 2005-02-28 2006-08-22 삼성전자주식회사 저항 소자를 구비하는 반도체 소자 및 그 제조방법.

Also Published As

Publication number Publication date
KR20120125139A (ko) 2012-11-14
TWI512825B (zh) 2015-12-11
TW201246385A (en) 2012-11-16
CN102769014B (zh) 2015-11-25
CN102769014A (zh) 2012-11-07
US20140322889A1 (en) 2014-10-30
US20120280361A1 (en) 2012-11-08
US9111849B2 (en) 2015-08-18
US8786050B2 (en) 2014-07-22

Similar Documents

Publication Publication Date Title
US11676997B2 (en) High voltage resistor with high voltage junction termination
KR101345893B1 (ko) 바이어스 웰을 갖는 고전압 저항
US10103223B2 (en) High voltage resistor with pin diode isolation
KR101247696B1 (ko) 고전압 레지스터
KR102011942B1 (ko) 고전압 레지스터 디바이스
JP2018182324A (ja) 静電放電保護構造を含む半導体デバイス
US9299694B2 (en) Stacked and tunable power fuse
CN113206155A (zh) 具有并联电阻器的高压器件
US8278683B2 (en) Lateral insulated gate bipolar transistor
US9978867B1 (en) Semiconductor substrate structures, semiconductor devices and methods for forming the same
CN103367407B (zh) 不通电的伪栅极
CN107026166B (zh) 半导体装置及方法
US11695013B2 (en) Capacitor with an electrode well

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161208

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181207

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 7