KR101345815B1 - Latch construct and semiconductor package loading socket comprising the same - Google Patents
Latch construct and semiconductor package loading socket comprising the same Download PDFInfo
- Publication number
- KR101345815B1 KR101345815B1 KR1020120059240A KR20120059240A KR101345815B1 KR 101345815 B1 KR101345815 B1 KR 101345815B1 KR 1020120059240 A KR1020120059240 A KR 1020120059240A KR 20120059240 A KR20120059240 A KR 20120059240A KR 101345815 B1 KR101345815 B1 KR 101345815B1
- Authority
- KR
- South Korea
- Prior art keywords
- latch
- semiconductor package
- socket
- cover
- link
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은 일단이 커버에 회전가능하게 결합되어 커버가 상승할 때 탑재된 반도체 패키지 상면을 가압하는 방향으로 회전하는 타단부를 갖는 래치; 상기 래치에 회전가능하게 결합하는 일단부와 베이스에 회전가능하게 결합되는 타단부로 이루어져, 상기 커버가 상승할 때 래치의 타단부를 회전시키는 링크를 포함하는 반도체 패키지 탑재용 소켓에 장착되는 래치구조물 및 이를 포함하는 반도체 패키지 탑재용 소켓을 제공한다.The present invention includes a latch having one end rotatably coupled to a cover and the other end rotating in a direction in which the upper surface of the mounted semiconductor package is pressed when the cover is raised; A latch structure is mounted to a socket for mounting a semiconductor package comprising a first end rotatably coupled to the latch and the other end rotatably coupled to the base, the link including a link to rotate the other end of the latch when the cover is raised. And it provides a socket for mounting a semiconductor package comprising the same.
Description
본 발명은 래치구조물 및 이를 포함하는 반도체 패키지 탑재용 소켓에 관한 것으로, 보다 상세하게는 소켓에서 차지하는 래치구조물의 공간을 획기적으로 줄이고, 반도체 패키지를 가압하는 힘이 경사방향으로 작용하는 점접촉 방식에서 탈피하여 수직방향의 면접촉 방식으로 전환하여 가압하는 힘의 손실을 줄이고, 패키지에 가해지는 물리적인 스트레스를 감소시켜 패키지 파손을 방지하는 효과를 제공하는 래치구조물 및 이를 포함하는 반도체 패키지 탑재용 소켓에 관한 것이다.
The present invention relates to a latch structure and a socket for mounting a semiconductor package including the same, and more particularly, in a point contact method in which the space of the latch structure occupied by the socket is remarkably reduced and a force for pressing the semiconductor package acts in an inclined direction. Latch structure and a socket for mounting a semiconductor package including the same, which have the effect of preventing the damage of the package by reducing the loss of the pressurizing force by switching to the vertical surface contact method and reducing the physical stress applied to the package. It is about.
일반적으로, IC 장치나 IC 패키지 등과 같은 표면 실장형 반도체 패키지는 LGA(Land Grid Array), BGA(Ball Grid Array), CSP(Chip Sized Package) 타입 등으로 이루어져 있으며, 이들은 고객에게 출하되기 전에 신뢰성 확인을 위해 테스트를 거치게 된다.In general, surface-mount semiconductor packages such as IC devices or IC packages are composed of Land Grid Array (LGA), Ball Grid Array (BGA), and Chip Sized Package (CSP) types, which ensure reliability before shipping to customers. Tested for
예를 들어, 번인 테스트는 전술한 바와 같은 반도체 패키지가 해당 전자기기에 적용되기 전에 해당 반도체 패키지에 대해 평상시의 작동조건보다 높은 온도와 전압을 가했을 경우 해당 반도체 패키지가 그러한 조건을 만족시키는 지의 여부를 가리는 과정을 말한다. 전술한 바와 같은 반도체 패키지는 고객에게 출하되기 전에 번인 테스트용 소켓에 장착되어 번인 테스트를 거친다.For example, a burn-in test may be performed to determine whether a semiconductor package meets that condition if the semiconductor package, as described above, is subjected to a temperature and voltage higher than normal operating conditions for that semiconductor package before being applied to the electronic device. The process of screening. The semiconductor package as described above is mounted in a burn-in test socket and undergoes burn-in test before being shipped to the customer.
이러한 기존의 테스트 소켓의 경우 도 1에 도시된 바와 같이 베이스(10); 탄성부재를 사이에 두고 상기 베이스(10)에 상하이동 가능하게 결합하는 커버(30); 상기 베이스(10)의 개구부에 삽입되고, 복수의 콘택트핀(40)을 가지는 콘택트 지지부재; 및 상기 커버(30)의 상하이동에 따라 개방 및 지지 위치로 이동하는 래치(50)를 포함하고 있다.In the case of such a conventional test socket as shown in Figure 1 the
이러한 구성의 테스트 소켓의 경우 래치의 폭 d가 크게 되어 소켓의 측부의 공간이 많이 요구되어져 장치의 소형화에 장애요소가 되며, 더욱이 래치단부에 의한 패키지 상면의 가압이 수직한 방향으로 이루어지지 않고 경사방향으로 점접촉을 통해 이루어지기 때문에 패키지에 가해지는 물리적 스트레스가 매우 커져 패키지가 파손이 되어지는 문제가 있다.
In the case of the test socket having such a configuration, the width d of the latch is increased, which requires a lot of space on the side of the socket, which is an obstacle to miniaturization of the device. Furthermore, the pressing of the upper surface of the package by the latch end is not inclined in the vertical direction. Due to the point contact in the direction of the physical stress applied to the package is very large, there is a problem that the package is damaged.
본 발명은 상기한 바와 같이 종래기술이 가지는 문제를 해결하기 위해 안출된 것으로, 그 목적은 소켓에서 차지하는 래치구조물의 공간을 획기적으로 줄이고, 반도체 패키지를 가압하는 힘이 경사방향으로 작용하는 점접촉 방식에서 탈피하여 수직방향의 면접촉 방식으로 전환하여 가압하는 힘의 손실을 줄이고, 패키지에 가해지는 물리적인 스트레스를 감소시켜 패키지의 파손을 방지하는 효과를 제공하는 래치구조물 및 이를 포함하는 반도체 패키지 탑재용 소켓을 제공함에 있다.
The present invention has been made to solve the problems of the prior art as described above, the purpose is to significantly reduce the space of the latch structure occupied in the socket, the point contact method in which the force for pressing the semiconductor package acts in an oblique direction Latch structure and semiconductor package including the same to provide the effect of preventing the damage of the package by reducing the loss of the pressing force by switching to the vertical surface contact method to escape from the In providing a socket.
상기한 바와 같은 본 발명의 기술적 과제는 다음과 같은 수단에 의해 달성되어진다.The technical problem of the present invention as described above is achieved by the following means.
(1) 일단이 커버에 회전가능하게 결합되어 커버가 상승할 때 탑재된 반도체 패키지 상면을 가압하는 방향으로 회전하는 타단부를 갖는 래치; 상기 래치에 회전가능하게 결합하는 일단부와 베이스에 회전가능하게 결합되는 타단부로 이루어져, 상기 커버가 상승할 때 래치의 타단부를 회전시키는 링크를 포함하는 반도체 패키지 탑재용 소켓에 장착되는 래치구조물.
(1) a latch having one end rotatably coupled to the cover and having the other end rotating in a direction for pressing the upper surface of the mounted semiconductor package when the cover is raised; A latch structure is mounted to a socket for mounting a semiconductor package comprising a first end rotatably coupled to the latch and the other end rotatably coupled to the base, the link including a link to rotate the other end of the latch when the cover is raised. .
(2) 제 1항에 있어서, (2) The method according to claim 1,
상기 래치의 타단부를 수용하는 래치수용홈을 포함하며, 단부에 반도체 패키지 상면에 접촉하는 접촉가압부를 갖는 플리퍼를 포함하는 것을 특징으로 하는 래치구조물.
And a flipper having a latch accommodating groove for accommodating the other end of the latch, the flipper having a contact pressing portion in contact with an upper surface of the semiconductor package.
(3) 제 1항에 있어서,(3) The method according to claim 1,
상기 래치의 타단부 양측면에 측면돌부를 포함하고, 상기 플리퍼의 래치수용홈의 양단에 상기 측면돌부를 수용하는 결합요홈부를 포함하는 것을 특징으로 하는 래치구조물.
And latching recesses on both sides of the other end of the latch, and coupling recesses accommodating the side protrusions at both ends of the latch receiving groove of the flipper.
(4) 제 1항에 있어서,(4) The method according to claim 1,
상기 래치는 중앙에 결합홈을 갖고, 상기 결합홈을 가로질러 샤프트가 삽입된 제1관통홀이 형성된 양측부로 이루어지며, The latch has a coupling groove in the center, and consists of both sides formed with a first through hole in which a shaft is inserted across the coupling groove,
상기 링크의 일단부는 상기 샤프트가 관통하는 제1고정홀이 형성되어 상기 래치의 결합홈에 삽입되어진 것을 특징으로 래치구조물.
One end of the link is latch structure, characterized in that the first fixing hole through which the shaft is formed is inserted into the coupling groove of the latch.
(5) 제 1항에 의한 래치구조물이 장착된 반도체 패키지 탑재용 소켓.
(5) A socket for mounting a semiconductor package on which the latch structure according to claim 1 is mounted.
(6) 제 5항에 있어서,(6) The method according to claim 5,
반도체 패키지 테스트용 소켓인 것을 특징으로 하는 소켓.
A socket for semiconductor package test.
본 발명에 의하면 소켓에서 차지하는 래치구조물의 공간을 획기적으로 줄이고, 반도체 패키지를 가압하는 힘이 경사방향으로 작용하는 점접촉 방식에서 탈피하여 수직방향의 면접촉 방식으로 전환하여 가압하는 힘의 손실을 줄이고, 패키지에 가해지는 물리적인 스트레스를 감소시켜 패키지의 파손을 방지하는 효과를 제공한다.
According to the present invention, the space of the latch structure occupied by the socket is significantly reduced, and the force for pressing the semiconductor package is avoided from the point contact method in which the force acting in the inclined direction is reduced to the loss in force applied by switching to the vertical surface contact method. In addition, the physical stress applied to the package can be reduced to prevent damage to the package.
도 1은 종래 구성에 따른 래치구조물을 갖는 소켓의 구성 및 동작설명도이다.
도 2는 본 발명의 일실시예에 따른 래치구조물의 구성 및 조립도이다.
도 3a 내지 3b는 본 발명에 따른 래치구조물이 탑재된 소켓의 구성 및 동작설명도이다.1 is a diagram illustrating the configuration and operation of a socket having a latch structure according to a conventional configuration.
2 is a configuration and assembly diagram of a latch structure according to an embodiment of the present invention.
3A to 3B are diagrams illustrating the configuration and operation of a socket on which a latch structure according to the present invention is mounted.
본 발명은 일단이 커버에 회전가능하게 결합되어 커버가 상승할 때 탑재된 반도체 패키지 상면을 가압하는 방향으로 회전하는 타단부를 갖는 래치; 상기 래치에 회전가능하게 결합하는 일단부와 베이스에 회전가능하게 결합되는 타단부로 이루어져, 상기 커버가 상승할 때 래치의 타단부를 회전시키는 링크를 포함하는 반도체 패키지 탑재용 소켓에 장착되는 래치구조물을 제공한다.
The present invention includes a latch having one end rotatably coupled to a cover and the other end rotating in a direction in which the upper surface of the mounted semiconductor package is pressed when the cover is raised; A latch structure is mounted to a socket for mounting a semiconductor package comprising a first end rotatably coupled to the latch and the other end rotatably coupled to the base, the link including a link to rotate the other end of the latch when the cover is raised. To provide.
또한 본 발명은 의한 래치구조물이 장착된 반도체 패키지 탑재용 소켓을 제공한다.
In another aspect, the present invention provides a socket for mounting a semiconductor package equipped with a latch structure.
이하 본 발명의 내용을 실시예로서 도면을 참조하여 보다 상세하게 설명하면 다음과 같다. Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 래치구조물(100)은 래치(102) 및 이에 일단부가 회전가능하게 결합되는 링크(103)를 포함하며, 상기 링크(103)의 타단부는 베이스(10)에 회전가능하게 결합되어진다. 상기 래치(102)의 일단부는 커버(30)에 회전가능하게 결합되고, 필요에 따라 타단부에 플리퍼(101)가 장착되어질 수 있다.
2 is a
상기와 같은 구조를 갖는 본 발명에 따른 래치구조물(100)은 도 2에 도시된 바와 같이, 중앙이 굽은 형상의 양단부를 갖는 링크(103)의 일단부에 제1고정홀(103a)을 갖고, 타단부에 베이스(10)의 연결핀(도 3a의 105)이 삽입되어지도록 제2고정홀(103b)이 형성되어 있다.
As shown in FIG. 2, the
본 발명의 바람직한 실시예에서 래치(102)는 중앙에 상기 링크(103)의 일단부가 삽입되도록 결합홈(102b)을 갖고, 그 양측으로 나란하게 연장형성된 양측부가 구비되어 전체적으로 “ㄷ"자 형상을 갖는다.In a preferred embodiment of the present invention, the
또, 래치의 결합홈(102b)의 양단에 이를 가로질러 샤프트(104)가 삽입관통되어지도록 제1관통홀(102c)이 래치를 가로질러 형성되어진다.Further, a first through
래치의 양쪽 측면에는 각각 측면돌부(102a)가 형성되어질 수 있다.
또한, 상기 래치(102)의 양측부 말단 즉, 일단부의 각각에는 제2관통홀(102d)을 형성하여 상기 래치가 커버(30)의 연결핀(도 3c의 106)에 회전가능하도록 삽입고정되어지도록 한다.In addition, a second through
본 발명의 바람직한 실시예에서 상기 래치(102)의 타단부에 반도체 패키지(300)의 상면가압을 위한 플리퍼(101)가 장착되어질 수 있으며, 이를 위해 플리퍼(101)의 하단에는 접촉가압부(101c)가 형성되어진다. In a preferred embodiment of the present invention, the
상기 플리퍼(102)는 래치의 일단부를 수용하기 위한 수용홈(101b)을 포함하고, 수용홈의 양단에 래치(102)의 양쪽 측면에 돌설된 측면돌부(102a)를 수용하기 위한 결합요홈(101a)이 각각 형성되어진다.
The
이하, 상기와 같은 구성을 갖는 래치구조물의 조립과정에 대하여 설명하면 다음과 같다. Hereinafter, the assembly process of the latch structure having the above configuration will be described.
먼저, 제1고정홀(103a)이 형성된 링크(103)의 일단부를 래치의 결합홈(102b)에 삽입하고, 상기 제1고정홀(103a)과 래치의 제1관통홀(102c)이 동축선상으로 배치되도록 위치시킨다. First, one end of the
샤프트(104)를 래치의 제1관통홀(102c) 및 링크의 제1고정홀(103a)에 삽입하여 링크(103)의 일단부를 래치(102)에 회전가능하도록 결합시킨다.The
래치(102)의 타단부에 플리퍼(101)를 장착할 경우 래치(102)의 타단부는 플리퍼의 수용홈(101b)에 삽입되어 결합이 이루어진다. 이를 위해 래치의 측면돌부(102a)가 수용홈(101b)의 양단에 형성된 결합요홈(101a)에 착탈가능하게 삽입될 수 있도록 한다.
When the
도 3a 내지 도 3c는 본 발명의 실시예에 따른 래치구조물이 탑재된 반도체 패키지 탑재용 소켓의 구성 및 동작설명도이다.3A to 3C are diagrams illustrating the configuration and operation of a socket for mounting a semiconductor package having a latch structure according to an exemplary embodiment of the present invention.
먼저, 링크의 타단부에 형성된 제2고정홀(103b)은 베이스(10)에 결합되어 회전가능하도록 고정된다. 이를 위해 베이스 하부 일측에 연결핀(105)을 두고, 상기 제2고정홀(103b)을 연결핀(105)에 삽입하여 회전가능하도록 고정시킨다.First, the
이와 함께 래치(102)의 일단부는 커버(30)에 결합되어 회전이 가능하도록 한쌍의 제2관통홀(102d)을 고정할 수 있도록 커버의 일측에 돌설된 연결핀(106) 혹은 커버에 결합되는 샤프트(미도시)를 제2관통홀(102d)에 삽입하여 고정시킨다.One end of the
도 3a에 도시한 바와 같이 초기 동작과정에서 플리퍼(101)가 장착된 래치(102)는 링크(103)와 함께 소켓에 대하여 수직상태로 배치되어진다. 따라서, 도 1의 종래 일반적 구성의 소켓과 비교할 때, 래치가 차지하는 폭 d가 대폭 감소되어지는 효과를 얻을 수 있다.As shown in FIG. 3A, the
도 3b에서와 같이, 커버(30)가 상승하게 되면 커버의 연결핀(106)에 결합을 이룬 래치의 일단부가 함께 상승하게 된다. 이 과정에 의해 샤프트(104)를 회전축으로 하여 링크(103)의 일단부에 결합된 래치(102)가 회전되면서 래치의 일단부(혹은 플리퍼)가 반도체 패키지(300)의 상면을 향하여 회전을 개시한다.As shown in FIG. 3B, when the
도 3c에서와 같이 커버(30)의 상승이 완료되면, 래치(102)가 90도로 회전을 이루게 되어 플리퍼(101)의 가압접촉부가 반도체 패키지(300)의 상면을 수직한 방향으로 가압할 수 있게 위치된다.When the
도시하지는 않았지만, 베이스(10)와 커버(30) 사이에 용수철과 같은 탄성부재가 삽입되어 커버(30)에 물리적인 힘을 가하여 하강하게 한 후, 반도체 패키지를 베이스에 탑재한 다음 물리적인 힘을 배제하면 다시 커버가 탄성부재의 복원력에 의해 원위치로 상승하면서 래치(혹은 플리퍼)가 반도체 패키지를 가압하게 된다.
Although not shown, an elastic member such as a spring is inserted between the base 10 and the
상기 본 발명에 따른 반도체 패키지의 테스트 소켓은 바람직하게는 번인 테스트 소켓이며, 래치구조물의 구성을 제외하면 국내공개특허공보 제2003-0022736호에 개시된 어떠한 구성도 본 발명에 인용할 수 있다.
The test socket of the semiconductor package according to the present invention is preferably a burn-in test socket, and any configuration disclosed in Korean Laid-Open Patent Publication No. 2003-0022736 can be cited in the present invention except for the configuration of the latch structure.
상기와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. It can be understood that
10: 베이스
30: 커버
40: 컨택트
100: 래치구조물
101: 플리퍼
101a: 결합요홈
101b: 수용홈
101c: 접촉가압부
102: 래치
102a: 측면돌부
102b: 결합홈
102c: 제1관통홀
102d: 제2관통홀
103: 링크
103a: 제1고정홀
103b: 제2고정홀
104: 샤프트10: Base
30: cover
40: Contact
100: latch structure
101: flipper
101a: coupling groove
101b: receiving groove
101c: contact pressure unit
102: latch
102a: side protrusions
102b: coupling groove
102c: first through hole
102d: second through hole
103: link
103a: first fixing hole
103b: second fixing hole
104: shaft
Claims (6)
상기 래치의 타단부를 수용하는 래치수용홈을 포함하며, 단부에 반도체 패키지 상면에 접촉하는 가압부를 갖는 플리퍼를 포함하는 것을 특징으로 하는 래치구조물.The method of claim 1,
And a latch accommodating groove accommodating the other end of the latch, the flipper having a pressurizing portion in contact with an upper surface of the semiconductor package.
상기 래치의 타단부 양측면에 측면돌부를 포함하고, 상기 플리퍼의 래치수용홈의 양단에 상기 측면돌부를 수용하는 결합요홈부를 포함하는 것을 특징으로 하는 래치구조물.3. The method of claim 2,
And latching recesses on both sides of the other end of the latch, and coupling recesses accommodating the side protrusions at both ends of the latch receiving groove of the flipper.
상기 래치는 중앙에 결합홈을 갖고, 상기 결합홈을 가로질러 샤프트가 삽입된 제1관통홀이 형성된 양측부로 이루어지며,
상기 링크의 일단부는 상기 샤프트가 관통하는 제1고정홀이 형성되어 상기 래치의 결합홈에 삽입되어진 것을 특징으로 래치구조물.The method of claim 1,
The latch has a coupling groove in the center, and consists of both sides formed with a first through hole in which a shaft is inserted across the coupling groove,
One end of the link is latch structure, characterized in that the first fixing hole through which the shaft is formed is inserted into the coupling groove of the latch.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120059240A KR101345815B1 (en) | 2012-06-01 | 2012-06-01 | Latch construct and semiconductor package loading socket comprising the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120059240A KR101345815B1 (en) | 2012-06-01 | 2012-06-01 | Latch construct and semiconductor package loading socket comprising the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130135563A KR20130135563A (en) | 2013-12-11 |
KR101345815B1 true KR101345815B1 (en) | 2014-01-10 |
Family
ID=49982772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120059240A KR101345815B1 (en) | 2012-06-01 | 2012-06-01 | Latch construct and semiconductor package loading socket comprising the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101345815B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180071792A (en) | 2016-12-20 | 2018-06-28 | 주식회사 오킨스전자 | Soket comprising locker for fixing latch |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101585182B1 (en) | 2014-04-28 | 2016-01-14 | 황동원 | Socket device for testing an IC |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100898409B1 (en) | 2007-07-05 | 2009-05-21 | 주식회사 오킨스전자 | Burn-in socket for lead-frame type chip package |
-
2012
- 2012-06-01 KR KR1020120059240A patent/KR101345815B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100898409B1 (en) | 2007-07-05 | 2009-05-21 | 주식회사 오킨스전자 | Burn-in socket for lead-frame type chip package |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180071792A (en) | 2016-12-20 | 2018-06-28 | 주식회사 오킨스전자 | Soket comprising locker for fixing latch |
Also Published As
Publication number | Publication date |
---|---|
KR20130135563A (en) | 2013-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8388365B2 (en) | Semiconductor device burn-in test socket | |
JP2003217774A (en) | Contact pin and ic socket | |
JP4271406B2 (en) | Socket for electrical parts | |
KR101259264B1 (en) | Test socket for semiconductor device with Pressing lever unit | |
US20160308293A1 (en) | Electronic component socket | |
KR101912949B1 (en) | Test socket for ball grid array package | |
WO2020022051A1 (en) | Semiconductor ic socket | |
KR101345815B1 (en) | Latch construct and semiconductor package loading socket comprising the same | |
US20110039425A1 (en) | Burn-in socket assembly with base having protruding strips | |
TWI613869B (en) | Socket device for testing a semiconductor device | |
KR101245838B1 (en) | Socket device for testing a thin film ic package having an anti-warpage means | |
KR20140005775U (en) | Probe And Test Socket Including The Same | |
TW201839416A (en) | Socket for inspection of semiconductor devices | |
KR101373744B1 (en) | Socket-board fixing jig for memory package | |
JP3755715B2 (en) | Socket for electrical parts | |
US20140340107A1 (en) | Bga test socket | |
KR101345814B1 (en) | Semiconductor device carrier | |
KR101053462B1 (en) | Semiconductor device test socket | |
KR101345816B1 (en) | The socket for test of semiconductor package | |
KR101403049B1 (en) | Test socket preventing warpage of semiconductor package | |
KR102287237B1 (en) | Insert assembly for receiving semiconductor device and test tray including the same | |
JP2004079227A (en) | Ic socket | |
KR20080015621A (en) | Test tray for handler for testing semiconductors | |
KR101302112B1 (en) | Contact pin with multicontact point and the socket for test of semiconductor package comprising the same | |
JP2003303655A (en) | Socket for electric component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20171220 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20181129 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20191218 Year of fee payment: 7 |