KR101341775B1 - 유기 박막트랜지스터 어레이 기판 - Google Patents

유기 박막트랜지스터 어레이 기판 Download PDF

Info

Publication number
KR101341775B1
KR101341775B1 KR1020060119933A KR20060119933A KR101341775B1 KR 101341775 B1 KR101341775 B1 KR 101341775B1 KR 1020060119933 A KR1020060119933 A KR 1020060119933A KR 20060119933 A KR20060119933 A KR 20060119933A KR 101341775 B1 KR101341775 B1 KR 101341775B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
gate
polymer
metal
Prior art date
Application number
KR1020060119933A
Other languages
English (en)
Other versions
KR20080049414A (ko
Inventor
전웅기
김병걸
허재석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060119933A priority Critical patent/KR101341775B1/ko
Publication of KR20080049414A publication Critical patent/KR20080049414A/ko
Application granted granted Critical
Publication of KR101341775B1 publication Critical patent/KR101341775B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 고분자 물질에 금속산화물 또는 금속-졸 물질을 졸-겔 프로세스로 반응시켜 유무기 하이브리드 타입의 고분자 블렌딩 물질을 획득하고 이를 게이트 절연막으로 사용하여 고유전율을 달성하고자 하는 유기 박막트랜지스터 어레이 기판에 관한 것으로, 특히 기판 상에 형성된 게이트 전극과, 상기 게이트 전극과 절연되어 상기 게이트 전극의 일부와 오버랩되는 반도체층과, 상기 게이트 전극과 반도체층을 서로 절연시키기 위해서 그 사이에 구비되고, 금속산화물 또는 금속-졸 물질 중 적어도 어느 하나와 고분자 물질을 혼합하여 제조된 고분자 블렌딩 물질(polymer blending material)을 사용하여 형성한 게이트 절연막과, 상기 반도체층 양측에 각각 형성된 소스전극 및 드레인 전극을 포함하여 구성되는 것을 특징으로 한다.
유무기 하이브리드 타입의 게이트 절연막, 고분자 블렌딩 물질

Description

유기 박막트랜지스터 어레이 기판{Organic Thin Film Transistor Array Substrate}
도 1은 종래 기술에 의한 버텀-게이트 형 박막트랜지스터의 단면도.
도 2는 본 발명에 의한 유기 박막트랜지스터의 단면도.
도 3은 본 발명에 의한 유기 박막트랜지스터 어레이 기판의 단면도.
*도면의 주요 부분에 대한 부호설명
111 : 기판 112 : 게이트 배선
112a : 게이트 전극 113 : 유기 게이트 절연막
114 : 유기 반도체층 115 : 데이터 배선
115a : 소스 전극 115b : 드레인 전극
116 : 보호막 117 : 화소전극
본 발명은 다수개의 박막트랜지스터가 구비된 박막트랜지스터 어레이 기판에 관한 것으로, 특히 고분자 물질에 금속산화물 또는 금속-졸 물질을 졸-겔 프로세스로 반응시켜 유무기 하이브리드 타입의 고분자 블렌딩물질을 획득하고 이를 게이트 절연막으로 사용하여 고유전율을 달성하고자 하는 유기 박막트랜지스터 어레이 기판에 관한 것이다.
통상적으로, 박막트랜지스터(TFT ; Thin Film Transistor)는 이미지 표시용 디스플레이 소자 또는 반도체 소자에서 스위칭 소자로 사용되다.
상기 박막트랜지스터는 수직 교차되어 단위 화소영역을 정의하는 게이트 배선 및 데이터 배선의 교차 지점에 형성되어 상기 단위 화소영역에 대해 전류를 온(on) 또는 오프(off)로 스위칭하는 역할을 하는데, 온 상태인 경우에는 전류가 흘러 특정 단위 화소영역과 관련된 커패시터를 원하는 전압까지 충전(charge)시키고, 오프 상태인 경우에는 단위 화소영역이 다음에 어드레싱(addressing)될 때까지 충전 상태를 유지하도록 한다.
이 때, 전압 레벨은 단위 화소영역에 상응하는 액정을 통하여 투과되는 광량을 결정하여 그레이 레벨(gray level)을 결정한다.
이러한, 박막트랜지스터의 구조는 소스 전극과 게이트 전극이 한 평면상에 놓이는 코플레너(coplanar)형과 다른 평면상에 놓이는 스태거드(staggered)형의 두 종류가 있는데, 다결정 실리콘 TFT는 코플레너형 구조를 적용하고, 비정질 실리콘 TFT는 스태거드형 구조를 적용한다.
상기 스태거드형 TFT는 게이트 전극이 소스 전극과 드레인 전극의 밑에 놓인 역-스태거드(inverted staggered)형과 게이트 전극이 소스 전극과 드레인 전극보다 위에 있는 정상-스태거(normal staggered)형으로 다시 구별할 수 있는데, 전자를 버텀-게이트(bottom-gate)형 TFT라고 하고 후자를 탑-게이트(top-gate)형 TFT라고 한다.
일반적으로, 디스플레이 소자 또는 반도체 소자에 구비되는 박막트랜지스터는, 버텀-게이트 형 TFT로서, 도 1에 도시된 바와 같이, 기판(11) 상에 형성된 게이트 전극(12a)과, 상기 게이트 전극을 포함한 전면에 구비된 게이트 절연막(13)과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층(14)과, 상기 반도체층의 채널영역을 제외한 나머지 영역에 구비되는 오믹콘택층(14a)과, 상기 오믹콘택층 상에 형성되는 소스/드레인 전극(15a, 15b)으로 구성된다.
이때, 상기 반도체층(14)은 비정질 실리콘(a-Si)을 고온에서 500Å이하의 얇은 두께로 증착하여 형성한 것이고, 오믹콘택층(14a)은 n형 불순물을 주입된 비정질 실리콘(a-Si)을 고온에서 300~700Å 정도의 두께로 증착하여 형성한 것이다.
그리고, 상기 게이트 절연막(13)도 유전율이 7.5 정도의 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기재료를 통상, 고온 환경의 플라즈마 강화형 화학 증기 증착(PECVD: plasma enhanced chemical vapor deposition) 방법으로 증착하여 형성한다.
그러나, 상기와 같은 종래 기술에 의한 박막트랜지스터 어레이 기판은 다음과 같은 문제점이 있었다.
첫째, 점차적으로 무게가 가볍고 충격에 잘 견디며 유연성을 큰 디스플레이를 만들기 위해 플렉시블(flexible)한 기판에 대한 연구가 활발한데, 최근 유리 기판 대신에 플라스틱 기판으로 대체하고 있는 추세이다.
그러나, 플라스틱 기판은 통상 유리의 10 배에 해당하는 열팽창 계수(coefficient of thermal expansion: CTE)를 가지기 때문에, 약 150℃ 이하의 저온에서만 공정이 이루어져야 한다.
둘째, 게이트 절연막을 무기재료로 형성하는 경우, 시간을 충분히 길게 한다고 하더라도 1회의 증착공정만으로 균일한 두께의 게이트 절연막을 형성할 수 없는바, 2회로 나누어 증착공정을 수행하여야 하므로 공정이 번거로워진다는 단점이 있었다. 그리고, 증착 장비의 경우 고가의 장비이므로 장비 관리비용 및 투자비용이 많이 소모된다는 문제점이 있었다.
이러한 문제점을 해결하기 위해서 제안된 것이, 배선층, 반도체층, 각종 절연막이 저온 공정에 적합한 유기물질로 형성하는 유기 박막트랜지스터이다.
이때, 유기 박막트랜지스터의 유기 게이트 절연막으로 주로 사용되는 물질은 PVA(Poly Vinyl Alcohol), PVAc(Poly Vinyl Acetate), PVP(Poly Vinyl Pyrrolidone) 등의 유기 고분자 재료인데, 유기 게이트 절연막은 실리콘 질화물 등의 무기 게이트 절연막과 달리, PECVD 방법이 아닌 스핀 코팅, 슬릿 코팅 등의 코팅방법에 의해 형성되므로 제조공정이 보다 용이해지며 장비 비용면에서도 이익이 된다.
그러나, 이러한 유기 게이트 절연막은 유전율이 3~4로서 무기 게이트 절연막에 비해 동일 두께 대비 유전율 수치가 작은데, 유전율이 작으면 게이트 배선층과 데이터 배선층 사이에 형성되는 기생 커패시턴스(Cgs) 값이 작아지게 된다. 일반적으로, 대향하는 전극과 그 사이에 구비되어 있는 절연막의 경우, 그 커패시턴스 값 은 절연막의 유전율, 절연막의 두께에 비례하고, 대향하는 전극의 면적에 반비례하기 때문이다.
이와같이, 기생 커패시턴스(Cgs) 값이 작아지면, 하기의 수학식 1에서와 같이, 전압 강하 △Vp가 더 증가하게 되는데, 이에 따라 화면의 깜빡임(flicker), 이미지 고착(image sticking), 화면 밝기의 뷸균일성 등의 좋지 않은 효과를 일으키게 된다.
Figure 112006089084166-pat00001
이때, Cgs는 TFT 게이트 전극과 소스 전극(또는 드레인 전극) 사이에 형성되는 기생 커패시턴스이고, Clc는 액정셀에 축적되는 정전 커패시턴스이며, Cst는 스토리지 커패시터에 형성되는 커패시턴스이다. 그리고, △Vp는 소스전극에 인가되는 데이터 전압(Vd)과 액정셀에 충전되는 전압(Vlc)의 차전압이고, △Vg는 하이레밸의 게이트 전압(Vgh)과 로우레밸의 게이트 전압(Vgl)의 차전압이다.
즉, 기생 커패시턴스(Cgs)는 상기의 수학식 1에서와 같이, △Vp에 가장 크게 영향을 미치는 항목으로서, 패널 특성 및 화질 특성과 아주 밀접한 관련을 가지게 된다. 이때, △Vp를 낮추기 위해서는 상기 기생 커패시턴스(Cgs) 값을 크게 하면 되고, 상기 기생 커패시턴스(Cgs) 값을 크게 하기 위해서는 게이트 절연막의 유전율 값을 크게 하면 되므로 결국, 게이트 절연막은 유전율이 큰 물질로 형성하는 것 이 바람직할 것이다.
따라서, 본 발명은 고분자 물질에 금속산화물 또는 금속-졸 물질을 졸-겔 프로세스로 반응시켜 유무기 하이브리드 타입의 고분자 블렌딩물질을 획득하고 이를 게이트 절연막 형성용 물질로 사용하여 고유전율을 달성하고자 하는 유기 박막트랜지스터 어레이 기판을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 유기 박막트랜지스터 어레이 기판은 기판 상에 형성된 게이트 전극과, 상기 게이트 전극과 절연되어 상기 게이트 전극의 일부와 오버랩되는 반도체층과, 상기 게이트 전극과 반도체층을 서로 절연시키기 위해서 그 사이에 구비되고, 금속산화물 또는 금속-졸 물질 중 적어도 어느 하나와 고분자 물질을 혼합하여 제조된 고분자 블렌딩 물질(polymer blending material)을 사용하여 형성한 게이트 절연막과, 상기 반도체층 양측에 각각 형성된 소스전극 및 드레인 전극을 포함하여 구성되는 것을 특징으로 한다.
이때, 고분자 블렌딩 물질의 금속산화물 또는 금속-졸 물질에 의해서 유기 박막트랜지스터의 게이트 절연막 유전율 특성을 향상시킬 수 있다.
이하, 도면을 참조하여 본 발명에 따른 유기 박막트랜지스터 어레이 기판에 대해서 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 유기 박막트랜지스터의 단면도이고, 도 3은 본 발명에 의한 유기 박막트랜지스터 어레이 기판의 단면도이다.
본 발명에 의한 유기 박막트랜지스터는, 도 2에 도시된 바와 같이, 기 판(111) 상에 형성된 게이트 전극(112a)과, 상기 게이트 전극을 포함한 전면에 구비되고 고분자 물질과 금속산화물 또는 금속-졸 물질을 졸-겔 프로세스로 반응시켜 얻어진 고분자 블렌딩물질을 사용하여 형성한 고유전율 특성의 유기 게이트 절연막(113)과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 유기 반도체층(114)과, 상기 반도체층 양측의 오믹콘택층 상에 각각 형성되는 소스/드레인 전극(115a, 115b)으로 구성된다.
구체적으로, 상기 게이트 전극(112a)은 기판(111) 상에 n형 불순물을 주입한 비정질 실리콘(n+a-Si), ITO(Indium Tin Oxide) 또는 알루미늄(Al) 등을 증착한 후 포토식각기술로 패터닝하여 형성하거나 또는 도전성있는 유기 고분자계 물질인 PEDOT(Polyethylene-dioxythiophene)를 코팅방법으로 도포하거나 또는 인젝트-프린팅 방법으로 인쇄하여 형성한다.
그리고, 상기 게이트 절연막(113)은 고분자 물질에 금속산화물 또는 금속-졸 물질을 혼합시켜 얻은 고분자 블렌딩 물질을 슬릿 코팅 또는 스핀 코팅 등의 솔루션 프로세스(solution process)로 도포하여 형성한다.
이때, 상기 고분자 물질은 기질로서 PS(Polystyrene), PαMS(Poly(α-methylstyrene) 등의 스티렌(Styrene)계 고분자와, PMMA(Polymethylmethacrylate), PMA(Polymethylacrylate) 등의 아크릴레이트(Acrylate)계 고분자와, PET(Polyethylene terephthalate), PBT(Polybuthylene terephthalate) 등의 에스테르(Ester)계 고분자와, PVA(Poly Vinyl Alcohol), PVAc(Poly Vinyl Acetate), PVP(Poly Vinyl Pyrrolidone), PVC(Polyvinylchloride), PVDF(Polyvinylidenfluoride), PP(Polypropylene), PPB(Polypropylene-co-1-butene), PIB(Polyisobutylene) 등의 비닐(Vinyl)계 고분자와, CYPEL(Cyanoethylpullulan) 등의 시아노(Cyano)계 고분자와, 폴리에폭시(Polyepoxy)계 고분자와, 폴리이미드(Polyimide)계 고분자 중 적어도 어느 하나를 재료로 사용할 수 있고, 유전율 수치를 높이기 위해서 금속산화물과 금속-졸 물질 중 적어도 어느 하나의 물질을 첨가하는데, 졸-겔 프로세스로 반응으로 혼합하여 고분자 블렌딩 물질을 제조한다.
상기 금속산화물로서, 금속 알콕사이드를 사용할 수 있는데, 금속 알콕사이드의 금속입자는 티타늄(Ti), 지르코늄(Zr), 이트륨(Y), 알루미늄(Al), 하프늄(Hf) 중 적어도 어느 하나를 선택하여 사용하며, 약 7 가량의 높은 유전상수를 가지는 물질로 형성하여 게이트 절연막이 고유전율을 가지도록 한다. 알콕사이드라 함은 알코올의 히드록시기의 수소원자를 금속원자로 치환한 화합물을 총칭하는 말이다.
그리고, 금속-졸 물질은 상기 금속 알콕사이드를 포함하는 금속산화물을 졸-겔 프로세스로 제조한 것을 말한다.
이때, 상기 금속산화물 또는 금속-졸 물질에 포함되는 금속입자는 티타늄(Ti), 지르코늄(Zr), 이트륨(Y), 알루미늄(Al), 하프늄(Hf) 이외에 주기율표상 11번부터 103번까지 열거된 금속 중 적어도 하나 이상이면 된다. 금속산화물 단독 또는 두개 이상이 상호결합된 형태를 모두 포함한다.
기존에 사용된 고분자 물질의 유기 게이트 절연막은 유전상수가 낮고 유전상수를 변화시킬 수 없었지만, 상기와 같이, 기존의 고분자 물질에 금속산화물 또는 금속-졸 물질을 첨가하여 고분자 블렌딩 물질을 제조하여 이를 게이트 절연막으로 사용함으로써, 7이상의 고유전율 특성을 가지는 유기 게이트 절연막을 얻을 수 있다. 또한, 고분자 물질에 첨가되는 금속산화물 또는 금속-졸 물질의 몰비를 변화시켜 원하는 값의 유전상수를 가질 수 있다.
한편, 유기 반도체층(114)은 LCPBC(Liquid Crystalline Polyfluorene Block Copolymer), 펜탄센(pentacene)계, 티오펜(thiophene)계, 루브렌(rubrene)계, 카르바졸(carbazole)계, 트리페닐아민(triphenylamine)계, FPcCu(perfluorocopperphthalocyanine)계 고분자 물질을 코팅 또는 프린팅 방법으로 도포하여 형성한다.
상기 소스/드레인 전극은 일 함수(work function)가 상기 유기 반도체층과 비슷한 납(Pd), 은(Au), 알루미늄(Al), 니켈(Ni) 등의 금속을 사용하여 형성한다.
한편, 상기에서는 유기 박막트랜지스터의 구조에 한정하여 설명하였으나, 이러한 박막트랜지스터를 반도체 소자 및 디스플레이 소자의 유기 박막트랜지스터 어레이 기판에도 적용할 수 있을 것이다. 일예로, 액정표시소자의 유기 박막트랜지스터 어레이 기판에 본발명의 기술적 사상을 적용한 실시예를 살펴보면 다음과 같다.
본 발명에 의한 액정표시소자의 유기 박막트랜지스터 어레이 기판은, 도 3에 도시된 바와 같이, 기판(111) 상에 형성된 게이트 전극(112a)과, 상기 게이트 전극을 포함한 전면에 구비되고 고분자 물질과 금속산화물 또는 금속-졸 물질을 졸-겔 프로세스로 반응시켜 얻어진 고분자 블렌딩물질을 사용하여 형성한 고유전율 특성의 유기 게이트 절연막(113)과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성 된 유기 반도체층(114)과, 상기 유기 반도체층 양측에 각각 형성되는 소스/드레인 전극(115a, 115b)과, 상기 소스/드레인 전극을 포함한 전면에 형성된 보호막(116)과, 상기 보호막을 관통하여 상기 드레인 전극에 콘택되는 화소전극(117)으로 구성된다.
이때, 상기 게이트 전극과 동일층에 게이트 배선(112)이 더 구비되고, 상기 소스/드레인 전극과 동일층에 데이터 배선(미도시)이 더 구비되는데, 상기 게이트 배선과 데이터 배선이 수직교차하여 단위 화소를 정의하고, 각 단위 화소에 상기 화소전극이 구비되며, 상기 두 배선이 교차하는 지점에 상기 게이트전극(112a), 게이트 절연막(113), 반도체층(114), 오믹콘택층(114a) 및 소스/드레인 전극(115a, 115b)으로 적층된 박막트랜지스터(TFT)가 배치된다. 이때, 박막트랜지스터는 게이트 전극이 소스/드레인 전극 상부에 위치하는 탑-게이트 형 박막트랜지스터이어도 무방하고 유기 박막트랜지스터이어도 무방하다.
이때, 상기 게이트 배선 및 게이트 전극은 n+a-Si, ITO, Al, PEDOT(Polyethylene-dioxythiophene) 중 어느 하나를 사용하여 형성하고, 데이터 배선 및 소스/드레인 전극은 납(Pd), 은(Au), 알루미늄(Al), 니켈(Ni) 등의 금속 중 어느 하나를 사용하여 형성하고, 유기 반도체층은 LCPBC(Liquid Crystalline Polyfluorene Block Copolymer), 펜탄센(pentacene)계, 티오펜(thiophene)계, 루브렌(rubrene)계, 카르바졸(carbazole)계, 트리페닐아민(triphenylamine)계, FPcCu(perfluorocopperphthalocyanine)계 고분자 물질 중 어느 하나를 사용하여 형성할 수 있다.
상기 보호막은 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기재료를 도포하거나 또는 SiNx, SiOx와 같은 무기재료를 증착하여 형성되고, 화소전극은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)의 투명도전물질으로 형성된다.
그리고, 유기 게이트 절연막(113)은, 전술한 바와 같이, 고분자 물질에 금속산화물 또는 금속-졸 물질을 혼합시켜 얻은 고분자 블렌딩 물질을 슬릿 코팅 또는 스핀 코팅 등의 솔루션 프로세스(solution process)로 도포하여 형성하는데, 이때, 고분자 물질은 PS(Polystyrene), PαMS(Poly(α-methylstyrene) 등의 스티렌(Styrene)계 고분자와, PMMA(Polymethylmethacrylate), PMA(Polymethylacrylate) 등의 아크릴레이트(Acrylate)계 고분자와, PET(Polyethylene terephthalate), PBT(Polybuthylene terephthalate) 등의 에스테르(Ester)계 고분자와, PVA(Poly Vinyl Alcohol), PVAc(Poly Vinyl Acetate), PVP(Poly Vinyl Pyrrolidone), PVC(Polyvinylchloride), PVDF(Polyvinylidenfluoride), PP(Polypropylene), PPB(Polypropylene-co-1-butene), PIB(Polyisobutylene) 등의 비닐(Vinyl)계 고분자와, CYPEL(Cyanoethylpullulan) 등의 시아노(Cyano)계 고분자와, 폴리에폭시(Polyepoxy)계 고분자와, 폴리이미드(Polyimide)계 고분자 중 적어도 어느 하나를 재료로 사용할 수 있고, 금속산화물 또는 금속-졸 물질의 금속입자는 유전율 수치를 높이기 위해서 티타늄(Ti), 지르코늄(Zr), 이트륨(Y), 알루미늄(Al), 하프늄(Hf) 중 적어도 어느 하나를 선택하여 사용할 수 있다.
이와같이, 기존의 고분자 물질에 금속산화물 또는 금속-졸 물질을 첨가하여 고분자 블렌딩 물질을 제조하여 이를 게이트 절연막으로 사용함으로써, 7이상의 고유전율 특성을 가지는 유기 게이트 절연막을 얻을 수 있다. 또한, 고분자 물질에 첨가되는 금속산화물 또는 금속-졸 물질의 몰비를 변화시켜 원하는 값의 유전상수를 가질 수 있다.
상기와 같이 형성된 유기 박막트랜지스터 어레이 기판은, 도시하지는 않았으나, 대향기판에 대향합착되고 두 기판 사이에 액정층이 구비하는데, 상기 대향기판에는 빛의 누설을 방지하는 블랙 매트릭스와, 상기 블랙 매트릭스 사이에 R,G,B의 컬러 레지스트가 일정한 순서대로 형성된 컬러필터층과, 상기 컬러필터층 상부에서 상기 컬러필터층을 보호하고 컬러필터층의 표면을 평탄화하기 위한 오버코트층과, 상기 오버코트층 상에 형성되어 유기 박막트랜지스터 어레이 기판의 화소전극과 더불어 전계를 형성하는 공통전극이 형성된다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명에 의한 유기 박막트랜지스터 어레이 기판은 다음과 같은 효과가 있다.
기존에 사용된 고분자 물질의 유기 게이트 절연막은 유전상수가 낮고 유전상수를 변화시킬 수 없었지만, 본 발명에서와 같이 기존의 고분자 물질에 금속산화물 또는 금속-졸 물질을 첨가하여 고분자 블렌딩 물질을 제조하여 이를 게이트 절연막으로 사용함으로써, 7이상의 고유전율 특성을 가지는 유기 게이트 절연막을 얻을 수 있다.
또한, 고분자 물질에 첨가되는 금속산화물 또는 금속-졸 물질의 몰비를 변화시켜 원하는 값의 유전상수를 가질 수 있다.
둘째, 본 발명에 의한 유무기 복합재료인 고분자 블렌딩 물질은 스핀 코팅 또는 슬릿 코팅과 같은 솔루션 프로세스로 도포할 수 있으므로 그 공정이 용이하고 평탄성도 우수해진다.

Claims (13)

  1. 기판 상에 형성된 게이트 전극과,
    상기 게이트 전극과 절연되어 상기 게이트 전극의 일부와 오버랩되는 반도체층과,
    상기 게이트 전극과 반도체층을 서로 절연시키기 위해서 그 사이에 구비되고, 금속산화물 및 금속-졸 물질 중 적어도 어느 하나와 고분자 물질을 혼합하여 제조된 고분자 블렌딩 물질(polymer blending material)을 사용하여 형성한 게이트 절연막과,
    상기 반도체층 양측에 각각 형성된 소스전극 및 드레인 전극을 포함하고,
    상기 고분자 물질은 아크릴레이트(Acrylate)계, 에스테르(Ester)계, 시아노(Cyano)계 및 폴리에폭시(Polyepoxy)계 고분자 중 적어도 어느 하나로 선택되며,
    상기 금속산화물 및 금속-졸 물질 중 적어도 어느 하나에 포함된 금속은 티타늄(Ti), 지르코늄(Zr), 이트륨(Y), 알루미늄(Al) 및 하프늄(Hf) 중 적어도 어느 하나로 선택되고,
    상기 게이트 절연막은 7이상의 유전율을 가지며,
    상기 게이트 절연막의 유전율은 상기 고분자 물질에 첨가되는 상기 금속산화물 및 금속 졸 물질 중 적어도 어느 하나의 몰비에 대응하는 것을 특징으로 하는 유기 박막트랜지스터 어레이 기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 고분자 물질은 단독 고분자이거나 또는 두개 이상이 상호결합된 공중합 체인 것을 특징으로 하는 유기 박막트랜지스터 어레이 기판.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 고분자 블렌딩 물질은 유/무기 하이브리드 타입의 재료인 것을 특징으로 하는 유기 박막트랜지스터 어레이 기판.
  9. 제 1 항에 있어서,
    상기 금속산화물은 금속알콕사이드 물질인 것을 특징으로 하는 유기 박막트랜지스터 어레이 기판.
  10. 제 1 항에 있어서,
    상기 고분자 블렌딩 물질은 스핀코팅 또는 슬릿코팅의 방법으로 도포되는 것을 특징으로 하는 유기 박막트랜지스터 어레이 기판.
  11. 제 1 항에 있어서,
    상기 반도체층은 펜탄센(pentacene)계, 티오펜(thiophene)계, 루브렌(rubrene)계, 카르바졸(carbazole)계, 트리페닐아민(triphenylamine)계, FPcCu(perfluorocopperphthalocyanine)계 물질 중 어느 하나인 것을 특징으로 하는 유기 박막트랜지스터 어레이 기판.
  12. 제 1 항에 있어서,
    상기 게이트 전극과 동일층에 구비되는 게이트 배선과,
    상기 소스/드레인 전극과 동일층에 구비되는 데이터 배선과,
    상기 드레인 전극에 콘택되는 화소전극이 더 구비되는 것을 특징으로 하는 유기 박막트랜지스터 어레이 기판.
  13. 제 1 항에 있어서,
    상기 게이트 전극, 반도체층, 게이트 절연막 및 소스/드레인 전극으로 구성되는 박막트랜지스터는, 버텀-게이트 형 박막트랜지스터이거나 또는 탑-게이트 형 박막트랜지스터인 것을 특징으로 하는 유기 박막트랜지스터 어레이 기판.
KR1020060119933A 2006-11-30 2006-11-30 유기 박막트랜지스터 어레이 기판 KR101341775B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060119933A KR101341775B1 (ko) 2006-11-30 2006-11-30 유기 박막트랜지스터 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119933A KR101341775B1 (ko) 2006-11-30 2006-11-30 유기 박막트랜지스터 어레이 기판

Publications (2)

Publication Number Publication Date
KR20080049414A KR20080049414A (ko) 2008-06-04
KR101341775B1 true KR101341775B1 (ko) 2013-12-13

Family

ID=39805199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119933A KR101341775B1 (ko) 2006-11-30 2006-11-30 유기 박막트랜지스터 어레이 기판

Country Status (1)

Country Link
KR (1) KR101341775B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170031521A (ko) 2015-09-11 2017-03-21 주식회사 세화 피앤씨 진세노사이드 Rd의 함량이 증가된 발효 인삼 또는 홍삼 추출물의 제조방법 및 상기 방법에 의해 제조된 추출물을 포함하는 탈모방지 또는 발모촉진용 조성물

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040320B1 (ko) * 2008-08-29 2011-06-10 고려대학교 산학협력단 절연막 및 절연막의 제조 방법
US8778447B2 (en) 2011-03-09 2014-07-15 Electronics And Telecommunications Research Institute Hybrid compositions containing organic material and inorganic material, and hybrid dielectric layers including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255857A (ja) * 2002-02-28 2003-09-10 Nippon Hoso Kyokai <Nhk> 有機ｅｌディスプレイ
JP2004055649A (ja) * 2002-07-17 2004-02-19 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255857A (ja) * 2002-02-28 2003-09-10 Nippon Hoso Kyokai <Nhk> 有機ｅｌディスプレイ
JP2004055649A (ja) * 2002-07-17 2004-02-19 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170031521A (ko) 2015-09-11 2017-03-21 주식회사 세화 피앤씨 진세노사이드 Rd의 함량이 증가된 발효 인삼 또는 홍삼 추출물의 제조방법 및 상기 방법에 의해 제조된 추출물을 포함하는 탈모방지 또는 발모촉진용 조성물

Also Published As

Publication number Publication date
KR20080049414A (ko) 2008-06-04

Similar Documents

Publication Publication Date Title
KR101243809B1 (ko) 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
KR101287211B1 (ko) 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
US8586979B2 (en) Oxide semiconductor transistor and method of manufacturing the same
US9632382B2 (en) Array substrate comprising a barrier layer pattern and the method for manufacturing the same, and liquid crystal display device
US20100140623A1 (en) Array substrate for display device and method of fabricating the same
US10310338B2 (en) Manufacture method of IPS TFT-LCD array substrate and IPS TFT-LCD array substrate
US20190244975A1 (en) Light valve structure, manufacturing method therefor, operating method therefor, array substrate and electronic device
KR101174769B1 (ko) 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
KR101341775B1 (ko) 유기 박막트랜지스터 어레이 기판
JP2019040026A (ja) 表示装置
Gelinck et al. 3.1: Invited Paper: Rollable QVGA Active‐Matrix Displays Based on Organic Electronics
KR101274695B1 (ko) 박막트랜지스터 어레이 기판
JP2006058730A (ja) 表示装置
KR20120075803A (ko) 산화물 반도체를 포함한 박막 트랜지스터 기판 및 그 제조 방법
KR101255315B1 (ko) Ｔｆｔ 어레이 기판의 제조방법
JPH0580651B2 (ko)
KR101255320B1 (ko) Ｔｆｔ 어레이 기판의 제조방법
KR20170122320A (ko) 표시 장치
KR20080048684A (ko) 박막 트랜지스터, 이를 이용한 박막 트랜지스터 어레이기판 및 그 제조방법
KR20030050983A (ko) 액정표시소자 및 그 제조방법
KR20170125171A (ko) 표시 장치
KR20070071344A (ko) 박막트랜지스터기판 및 이의 제조방법
KR20080014243A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 6