KR101174769B1 - 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법 - Google Patents

박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법 Download PDF

Info

Publication number
KR101174769B1
KR101174769B1 KR1020060061429A KR20060061429A KR101174769B1 KR 101174769 B1 KR101174769 B1 KR 101174769B1 KR 1020060061429 A KR1020060061429 A KR 1020060061429A KR 20060061429 A KR20060061429 A KR 20060061429A KR 101174769 B1 KR101174769 B1 KR 101174769B1
Authority
KR
South Korea
Prior art keywords
nanoparticles
manufacturing
composite layer
forming
thin film
Prior art date
Application number
KR1020060061429A
Other languages
English (en)
Other versions
KR20080002542A (ko
Inventor
허재석
전웅기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060061429A priority Critical patent/KR101174769B1/ko
Publication of KR20080002542A publication Critical patent/KR20080002542A/ko
Application granted granted Critical
Publication of KR101174769B1 publication Critical patent/KR101174769B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 캡슐 형태의 폴리머 셀 내부에 최소 9이상의 고유전율을 가지는 나노입자를 채우는 구조의 복합층을 기판 상에 코팅하여 게이트 절연막을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법 및 이를 이용한 TFT 어레이 기판의 제조방법에 관한 것으로, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 고분자 셀 내부에 유전율 9이상의 나노입자가 캡슐화된 구조의 복합층을 형성하는 단계와, 상기 게이트 전극 상부의 상기 복합층 상에 반도체층을 형성하는 단계와, 상기 반도체층 양측에 소스/드레인 전극을 각각 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
유전율, 게이트 절연막, 폴리머 셀, 나노입자

Description

박막트랜지스터의 제조방법 및 이를 이용한 ＴＦＴ 어레이 기판의 제조방법{Method For Fabricating Thin Film Transistor And Method For Fabricating Thin Film Transistor Array Substrate By Applying Said Method}
도 1은 종래 기술에 의한 TFT 어레이 기판의 평면도.
도 2는 도 1의 Ⅰ-Ⅰ'선상에서의 TFT 어레이 기판의 단면도.
도 3은 본 발명에 의한 박막트랜지스터의 단면도.
도 4는 본 발명에 의한 나노입자의 활성화 과정을 나타낸 도면.
도 5는 본 발명에 의한 TFT 어레이 기판의 단면도.
*도면의 주요 부분에 대한 부호설명
111 : 기판 112 : 게이트 배선
112a : 게이트 전극 112b : 스토리지 전극
113 : 폴리머 셀 114 : 반도체층
114a: 오믹콘택층 115 : 데이터 배선
115a : 소스 전극 115b : 드레인 전극
116 : 보호막 117 : 화소전극
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 공정이 용이하고 유전율이 높은 게이트 절연막을 형성하고자 하는 박막트랜지스터 제조방법 및 이를 적용한 TFT 어레이 기판의 제조방법에 관한 것이다.
평판표시소자로서 최근 각광받고 있는 액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 작다는 장점 때문에 활발한 연구가 이루어지고 있다.
특히, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형(超薄形) 표시장치로 사용될 수 있을 뿐만 아니라, 무게가 가볍고, 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이, 개인 휴대폰 단말기, TV, 항공용 모니터로 사용되는 등, 차세대 표시장치로서 각광을 받고 있다.
이와 같은 액정표시소자는 일반적으로 게이트 배선 및 데이터 배선에 의해 정의된 각 화소 영역에 박막트랜지스터, 화소전극, 스토리지 커패시터가 형성된 TFT 어레이 기판과, 컬러필터층과 공통전극이 형성된 컬러필터층 어레이 기판과, 상기 두 기판 사이에 개재된 액정층으로 구성되어, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시한다.
이하, 도면을 참조하여 종래 기술에 의한 액정표시소자를 구체적으로 설명하면 다음과 같다. 이하에서는, 액정표시소자의 TFT 어레이 기판에 한정하여 설명하 기로 한다.
도 1은 종래 기술에 의한 TFT 어레이 기판의 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선상에서의 TFT 어레이 기판의 단면도이다.
먼저, 액정표시소자의 TFT 어레이 기판(11)에는 도 1 및 도 2에 도시된 바와 같이, 일렬로 배치된 게이트 배선(12)과 상기 게이트 배선(12)에 수직으로 교차 배치되는 데이터 배선(15)에 의해 단위 화소가 정의되며, 상기 게이트 배선(12) 및 데이터 배선(15)의 교차 지점에서 게이트 전극(12a), 게이트 절연막(13), 반도체층(14), 오믹콘택층(14a) 및 소스/드레인 전극(15a,15b)으로 적층되어 전압의 턴-온 또는 턴-오프를 제어하는 박막트랜지스터(TFT)와, 빛을 투과시키는 영역으로 액정층에 신호전압을 걸어주는 화소전극(17)과, 레밸-쉬프트(Level-shift) 전압을 작게 하고 비선택 기간 동안에 화소정보를 유지해 주는 스토리지 커패시터가 구비되어 있다.
상기 스토리지 커패시터(Cst)는 상기 게이트 배선(12)과 동일층에 형성되어 상기 게이트 배선에 평행하는 스토리지 전극(12b)과, 화소전극(17)과, 상기 스토리지 전극(12b) 및 화소전극(17) 사이에 개재된 게이트 절연막(13) 및 보호막(16)으로 이루어져, 박막트랜지스터의 턴오프 구간동안 액정에 충전된 전하를 유지시켜준다.
상기 스토리지 커패시터(Cst)는, 도 1에 도시된 바와 같이, 단위 화소 중간에 형성되기도 하지만, 게이트 배선의 소정 영역을 커패시터 전극으로 활용하여 게이트 배선에 형성되기도 한다.
그리고, 상기 게이트 배선(12)과 데이터 배선(15) 사이에는 절연막인 게이트 절연막(13)이 더 구비되고, 상기 박막트랜지스터와 화소전극 사이에는 보호막(16)이 더 구비된다.
상기 게이트 절연막(13) 및 보호막(16)은 유전율이 7.5 정도의 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기재료를 통상, 플라즈마 강화형 화학 증기 증착(PECVD: plasma enhanced chemical vapor deposition) 방법으로 증착하여 형성한다.
그러나, 게이트 절연막을 상기와 같은 무기재료를 증착하여 형성하는 경우, 다음과 같은 문제점이 있었다.
즉, 게이트 절연막을 무기재료로 형성하는 경우, 시간을 충분히 길게 한다고 하더라도 1회의 증착공정만으로 균일한 두께의 게이트 절연막을 형성할 수 없는바, 2회로 나누어 증착공정을 수행하여야 하므로 공정이 번거로워진다는 단점이 있었다. 그리고, 증착 장비의 경우 고가의 장비이므로 장비 관리비용 및 투자비용이 많이 소모된다는 문제점이 있었다. 이에 따라서, 공정이 용이하고 다소 저가의 장비를 사용하여 형성할 수 있는 유전율 3~4의 유기물질로 게이트 절연막을 형성하는 기술이 제안되었다.
유기 게이트 절연막은 무기 게이트 절연막과 달리, PECVD 방법이 아닌 스핀 코팅, 슬릿 코팅 등의 코팅방법에 의해 형성되므로 제조공정이 보다 용이해지고 장비 비용면에서도 이익이 된다. 그리고, 게이트 배선 및 게이트 전극의 단차를 제거하여 표면을 평탄화할 수 있다.
그러나, 이러한 유기 게이트 절연막은 무기 게이트 절연막에 비해 동일 두께 대비 유전율 수치가 작은데, 유전율이 작으면 게이트 배선층과 데이터 배선층 사이에 형성되는 기생 커패시턴스(Cgs) 값이 작아지게 된다. 일반적으로, 대향하는 전극과 그 사이에 구비되어 있는 절연막의 경우, 그 커패시턴스 값은 절연막의 유전율, 절연막의 두께에 비례하고, 대향하는 전극의 면적에 반비례하기 때문이다.
이와같이, 기생 커패시턴스(Cgs) 값이 작아지면, 하기의 수학식 1에서와 같이, 전압 강하 △Vp가 더 증가하게 되는데, 이에 따라 화면의 깜빡임(flicker), 이미지 고착(image sticking), 화면 밝기의 뷸균일성 등의 좋지 않은 효과가 발생한다.
Figure 112006047416800-pat00001
이때, Cgs는 TFT 게이트 전극과 소스 전극(또는 드레인 전극) 사이에 형성되는 기생 커패시턴스이고, Clc는 액정셀에 축적되는 정전 커패시턴스이며, Cst는 스토리지 커패시터에 형성되는 커패시턴스이다. 그리고, △Vp는 소스전극에 인가되는 데이터 전압(Vd)과 액정셀에 충전되는 전압(Vlc)의 차전압이고, △Vg는 하리레밸의 게이트 전압(Vgh)과 로우레밸의 게이트 전압(Vgl)의 차전압이다.
즉, 기생 커패시턴스(Cgs)는 상기의 수학식 1에서와 같이, △Vp에 가장 크게 영향을 미치는 항목으로서, 패널 특성 및 화질 특성과 아주 밀접한 관련을 가지게 된다. 이때, △Vp를 낮추기 위해서는 상기 기생 커패시턴스(Cgs) 값이 커지면 되 고, 상기 기생 커패시턴스(Cgs) 값을 크게 하기 위해서는 게이트 절연막의 유전율 값을 크게 하면 되므로 결국, 게이트 절연막은 유전율이 큰 물질로 형성하는 것이 바람직할 것이다.
그리고, 유기 게이트 절연막의 경우, 코팅방법에 의해 형성되므로 제조공정이 보다 용이하다는 장점이 있으나, 게이트 절연막의 두께가 국부적으로 불균일해진다는 문제점이 있다. 즉, 스핀 코팅의 경우 기판을 일방향으로 회전하면서 게이트 절연막을 기판에 코팅하는데, 회전에 의한 원심력에 의해 기판 중심보다 기판 가장자리의 게이트 절연막의 두께가 두꺼워진다. 그리고, 슬릿 코팅의 경우 기판의 일 모서리에부터 반대측 모서리까지 절연물질이 분사되는 슬릿을 이용하여 게이트 절연막을 기판에 코팅하는데, 분사가 시작되는 시점과 분사가 종결되는 시점에서 노즐이 정체하여 게이트 절연물질의 분사량이 많아지고 결국, 분사가 시작 또는 종결되는 부분에서의 게이트 절연막의 두께가 두꺼워진다.
전술한 바와 같이, 상기와 같은 종래 기술에 의한 TFT 어레이 기판은 다음과 같은 문제점이 있다.
먼저, 실리콘 질화물 등으로 형성되는 무기 게이트 절연막의 경우 PECVD 등의 증착공정이 어렵고 증착장비의 비용이 높다는 문제점이 있었고, PGMEA(Poly glycol mono ethyl acetate) 등으로 형성되는 유기 게이트 절연막의 경우 유전율이 낮아 △Vp가 더 증가하거나 게이트 절연막 코팅시 두께가 불균일해진다는 문제점이 있었다.
결국, 게이트 절연막은 공정이 용이하고 코팅시 두께가 균일해야 하며 유전율이 높은 물질로 형성하는 것이 바람직하다 할 것인 바, 본발명은 상기와 같은 목적을 달성하기 위해서 제안된 것으로, 특히, 폴리머 셀에 의해 고유전율의 나노입자가 캡슐화된 구조의 복합층을 기판 상에 코팅하여 게이트 절연막을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법 및 이를 이용한 TFT 어레이 기판의 제조방법에 관한 것이다.
이때, 게이트 절연막으로 사용되는 복합층(composite thin film)은 폴리머 셀에 캡슐화된 나노 입자의 함량 또는 종류에 의해 그 유전율이 결정되는바, 고유전율의 게이트 절연막을 얻기 위해서 최소 9이상의 고유전율을 가지는 나노입자를 사용하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 박막트랜지스터의 제조방법은 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 고분자 셀 내부에 유전율 9이상의 나노입자가 캡슐화된 구조의 복합층을 형성하는 단계와, 상기 게이트 전극 상부의 상기 복합층 상에 반도체층을 형성하는 단계와, 상기 반도체층 양측에 소스/드레인 전극을 각각 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이와같은 공정으로 형성되는 박막트랜지스터는, 고유전율의 게이트 절연막을 포함하게 된다.
이때, 상기 복합층을 형성하는 방법은, 상기 나노입자를 탈수소화시켜 활성 화하는 단계와, 상기 고분자 셀 내에 상기 활성화된 나노입자를 채우는 단계를 포함하여 이루어지며, 상기 나노 입자의 함량 또는 종류에 따라서 상기 복합층의 유전율이 달라진다.
이와같이, 고분자 셀 내부에 유전율 9이상의 나노입자가 캡슐화된 구조의 복합층으로 게이트 절연막을 형성함으로써 유전율을 높일 수 있는 것은 물론, PECVD와 같은 증착공정으로 형성하지 않고 코팅공정으로 형성하므로 공정이 보다 용이하고 간소해진다.
한편, 또다른 목적을 달성하기 위한 본 발명에 의한 TFT 어레이 기판의 제조방법은 기판 상에 게이트 전극 및 게이트 배선을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 고분자 셀 내부에 유전율 9이상의 나노입자가 캡슐화된 구조의 복합층을 형성하는 단계와, 상기 게이트 전극 상부의 상기 복합층 상에 반도체층을 형성하는 단계와, 상기 반도체층 양측에 소스/드레인 전극을 각각 형성하고 이와동시에 상기 게이트 배선에 수직교차하는 데이터 배선을 형성하는 단계와, 상기 소스/드레인 전극을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 따른 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의 TFT 어레이 기판의 제조방법을 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 박막트랜지스터의 단면도이고, 도 4는 본 발명에 의 한 나노입자의 활성화 과정을 나타낸 도면과, 도 5는 본 발명에 의한 TFT 어레이 기판의 단면도이다.
박막트랜지스터의 제조방법
도 3을 참고로 하여 살펴보면, 먼저, 기판(111) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 비저항이 낮은 금속을 고온의 스퍼터링 기술에 의해 증착한 후 포토식각기술로 패터닝하여 게이트 전극(112a)을 형성한다.
이후, 상기 게이트 전극(112a)을 포함한 전면에 캡슐 형태의 고분자 셀(113) 내부에 유전율 9이상의 나노입자가 채워져 있는 구조의 복합층을 도포하여 게이트 절연막을 형성한다. 이때, 상기 복합층은 활성화된 나노입자가 폴리머 셀 내부에 채워진 후 둘 사이에 네트워크 결합이 이루어져 형성되는 것으로, 상기 나노 입자의 종류 또는 함량에 따라서 제 1 복합층의 유전율을 변화시킬 수 있으며, 이를 이용하여 게이트 절연막(제 1 복합층)의 유전율을 높일 수 있다.
상기 고분자 셀(113)은 폴리포스파젠(Polyphosphazene), 폴리실록산(Polysiloxane), 폴리실란(Polysilane)의 무기 고분자, 폴리아크릴레이트(Polyacrylate), 폴리이미드(Polyimide), 폴리에스테르(Polyester)의 유기 고분자 및 유/무기 하이브리드(Hybrid) 고분자로 구성되는 그룹 중에서 적어도 어느 하나를 선택하여 형성할 수 있으며, 단일 종류의 단량체로 이루어진 호모 고분자 형태를 사용하거나 또는 서로 다른 종류의 단량체로 이루어진 공중합 고분 자(Copolymer) 형태를 사용할 수 있다.
따라서, 복수개의 고분자셀로 구성되는 유기 복합층이거나 또는 무기 복합층일 수 있다.
그리고, 상기 나노입자는 바륨 스트론티움 티타네이트(Barium strontium titanate), 바륨 지르코네이트 티타네이트(Barium zirconate titanate), 리드 지르코네이트 티타네이트(Lead zirconate titanate), 리드 란타늄 티타네이트(Lead lanthanum titanate), 스트론티움 티타네이트(Strontium titanate), 바륨 티나네이트(Barium titanate), 바륨 마그네슘 플루오리드(Barium magnesium fluoride), 비스무스 티타네이트(Bismuth titanate), 스트론티움 비스무스 탄탈레이트(Strontium bismuth tantalate), 스트론티움 비스무스 탄탈레이트 니오베이트(Strontium bismuth tanalate niobate) 및 금속 산화계 물질로 이루어지는 그룹 중에서 적어도 어느 하나를 선택하여 사용할 수 있다.
여기서, 금속 산화계 물질은 알루미늄 산화물(Aluminum oxide, Al2O3), 마그네슘 산화물(Magnesium oxide, MgO), 칼슘 산화물(Calcium oxide, CaO), 지르코늄 산화물(Zirconium oxide, ZrSiO4 또는 ZrO2), 티타늄 산화물(Titanium oxide, TiO2), 하프늄 산화물(Hafnium oxide, HfSiO4 또는 HfO2), 이트륨 산화물(Yttrium oxide, Y2O3), 스트론튬 산화물(Strontium oxide, SrO), 탄탈륨 산화물(Tantalum oxide, Ta2O5), 란탄늄 산화물(Lanthanum oxide, La2O3), 바륨 산화물(Barium oxide, BaO)로 구성되는 그룹 중에서 적어도 어느 하나이다.
이때, 복수개의 고분자 셀로 구성되는 복합층을 형성하는 방법에는 크게 상분리법과 유화법이 있는데, 먼저 상분리법은 균일상을 이루고 있는 고분자와 나노입자의 혼합물이 중합, 냉각, 혹은 용매증발에 의해 상분리를 일으키는 원리를 이용하는 방법이다.
즉, 모노머(monomer)와 나노입자가 균일하게 섞여 이루어진 고분자 분산 조성물을 기판 상에 도포한 후, UV를 조사하여 상기 모노머를 고분자로 중합시키면서 상기 나노입자와 상분리시킨다. 이로써, 폴리머 셀 내부에 나노입자가 들어간 구적(droplet)이 완성된다.
한편, 상분리 방법의 경우, 온도, UV조사량에 따라 구적 사이즈가 민감하게 변화하기 때문에 재현성을 얻기가 힘듦으로, 유화법을 적용할 수 있다. 유화법은 처음부터 나노입자와 고분자 수용액이 불균일상을 형성하고 있다가 물이 증발되면서 나노입자가 고분자에 의해 캡슐화되는 방법이다.
즉, 속이 비어 있는 폴리머 셀을 먼저 형성한 후, 상기 폴리머 셀을 나노입자가 포함되어 있는 용액 안에 넣어 폴리머 셀 내부로 용액이 흡수되도록 한다. 다음, 용매를 증발시키면 용질인 나노입자만이 폴리머 셀 내부에 남게 되는 것이다.
이러한 방법은 고분자 셀을 먼저 일정한 사이즈로 제작한 후, 나노입자를 그 속에 채우므로 구적의 사이즈가 균일해지는 장점이 있다.
여기서, 상기 폴리머 셀 내부에 채워지는 나노입자는 활성화되어 있는 것을 특징으로 하는데, 활성화된 나노입자를 사용함으로써 폴리머 셀과의 화합결합에 의 해 보다 안정성있는 복합층을 얻을 수 있게 된다.
상기 나노입자를 활성화하기 위해서는, 나노입자를 탈수소화시켜야 하는데, 도 4에 도시된 바와 같이, 나노입자와 올레산(Oleic acid, C18H34O2)을 결합시킨다. 이후, 올레산이 나노입자에 결합하는 과정에서 탈수소화가 일어나며, 결국 상기 나노입자의 탈수소화에 의해서 나노입자의 표면 말단기에 활성화된 산소(O-)를 가지게 된다.
이와같이, 고분자 셀 내에 활성화된 나노입자을 캡슐화시켜 네트워크 결합이 되도록 한 복합층으로 게이트 절연막을 형성함으로써 유전율을 높일 수 있는 것은 물론, PECVD와 같은 증착공정으로 형성하지 않고 코팅공정으로 형성하므로 공정이 보다 용이하고 간소해진다.
이것은 고분자 기질에 나노입자가 분산되어 있는 것과 전혀 상이하다. 즉, 고분자 기질에 나노입자가 그룹지어 불균일하게 분산되어 있는 복합층은 위치별로 유전율이 다를 수 있으나, 고분자 셀 내부에 나노입자가 채워지는 구조를 가지는 복합층은 각각의 고분자 셀 단위별로 동일한 유전율을 가지는 것에 의해 그 위치별로 유전율이 균일하므로 소자의 신뢰성이 보다 향상됨을 의미한다.
상기에서와 같이, 게이트 절연막을 형성한 이후에는, 게이트 절연막을 포함한 전면에 비정질 실리콘(a-Si)을 고온에서 500Å이하의 얇은 두께로 증착하여 반도체층(114)을 형성한 후 n형 불순물을 주입함과 동시에 비정질 실리콘(a-Si)을 고온에서 300～700Å 정도의 두께로 증착하여 n+a-Si의 오믹콘택층을 형성한다. 상기 a-Si증착과 n+a-Si증착은 동일 공정챔버 내에서 연속적으로 이루어진다. 물론, 별도의 공정챔버 내에서 각각 형성할 수도 있다.
그리고, 상기 오믹콘택층(114a)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 비저항이 낮은 금속을 고온의 스퍼터링 기술에 의해 증착한 후 포토식각기술로 패터닝하여 반도체층 양측에 소스/드레인 전극(115a,115b)을 각각 형성한다.
이로써, 게이트전극(112a), 게이트 절연막(113), 반도체층(114), 오믹콘택층(114a) 및 소스/드레인 전극(115a, 115b)으로 이루어진 박막트랜지스터(TFT)가 완성된다.
TFT 어레이 기판의 제조방법
본 발명에 의한 액정표시소자의 TFT 어레이 기판의 제조방법은 전술한 박막트랜지스터의 제조방법과 동일 또는 유사하다. 따라서, 동일 또는 유사한 패턴에 대해 같은 도면부호를 사용하기로 한다.
도 5를 참고로 하여 살펴보면, 먼저, 기판(111) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 비저항이 낮은 금속을 고온의 스퍼터링 기술에 의해 증착한 후 포토식각기술로 패터닝하여 게이트 배선(도시하지 않음), 게이트 전극(112a) 및 스토리지 전극(112b)을 형성한다.
이후, 상기 게이트 전극(112a)을 포함한 전면에 캡슐 형태의 고분자 셀(113) 내부에 유전율 9이상의 나노입자가 채워져 있는 구조의 복합층을 도포하여 게이트 절연막을 형성한다. 이때, 상기 복합층은 활성화된 나노입자가 폴리머 셀 내부에 채워진 후 둘 사이에 네트워크 결합이 이루어져 형성되는 것으로, 상기 나노 입자의 종류 또는 함량에 따라서 제 1 복합층의 유전율을 변화시킬 수 있으며, 이를 이용하여 게이트 절연막(제 1 복합층)의 유전율을 높일 수 있다.
상기 고분자 셀(113)은 폴리포스파젠(Polyphosphazene), 폴리실록산(Polysiloxane), 폴리실란(Polysilane)의 무기 고분자, 폴리아크릴레이트(Polyacrylate), 폴리이미드(Polyimide), 폴리에스테르(Polyester)의 유기 고분자 및 유/무기 하이브리드(Hybrid) 고분자로 구성되는 그룹 중에서 적어도 어느 하나를 선택하여 형성할 수 있으며, 단일 종류의 단량체로 이루어진 호모 고분자 형태를 사용하거나 또는 서로 다른 종류의 단량체로 이루어진 공중합 고분자(Copolymer) 형태를 사용할 수 있다.
따라서, 복수개의 고분자셀로 구성되는 유기 복합층이거나 또는 무기 복합층일 수 있다.
그리고, 상기 나노입자는 바륨 스트론티움 티타네이트(Barium strontium titanate), 바륨 지르코네이트 티타네이트(Barium zirconate titanate), 리드 지르코네이트 티타네이트(Lead zirconate titanate), 리드 란타늄 티타네이트(Lead lanthanum titanate), 스트론티움 티타네이트(Strontium titanate), 바륨 티나네이트(Barium titanate), 바륨 마그네슘 플루오리드(Barium magnesium fluoride), 비스무스 티타네이트(Bismuth titanate), 스트론티움 비스무스 탄탈레이트(Strontium bismuth tantalate), 스트론티움 비스무스 탄탈레이트 니오베이트(Strontium bismuth tanalate niobate) 및 금속 산화계 물질로 이루어지는 그룹 중에서 적어도 어느 하나를 선택하여 사용할 수 있다.
여기서, 금속 산화계 물질은 알루미늄 산화물(Aluminum oxide, Al2O3), 마그네슘 산화물(Magnesium oxide, MgO), 칼슘 산화물(Calcium oxide, CaO), 지르코늄 산화물(Zirconium oxide, ZrSiO4 또는 ZrO2), 티타늄 산화물(Titanium oxide, TiO2), 하프늄 산화물(Hafnium oxide, HfSiO4 또는 HfO2), 이트륨 산화물(Yttrium oxide, Y2O3), 스트론튬 산화물(Strontium oxide, SrO), 탄탈륨 산화물(Tantalum oxide, Ta2O5), 란탄늄 산화물(Lanthanum oxide, La2O3), 바륨 산화물(Barium oxide, BaO)로 구성되는 그룹 중에서 적어도 어느 하나이다.
이때, 복수개의 고분자 셀로 구성되는 복합층을 형성하는 방법에는 크게 상분리법과 유화법이 있는데, 먼저 상분리법은 균일상을 이루고 있는 고분자와 나노입자의 혼합물이 중합, 냉각, 혹은 용매증발에 의해 상분리를 일으키는 원리를 이용하는 방법이다.
여기서, 상기 복합층을 형성하는 방법에 대해서 일실시예를 들어 구체적으로 기술하면 다음과 같다.
먼저, 고분자를 발포시켜 속이 비어 있는 폴리머 셀(113)을 제작한다.
이 때 사용되는 고분자는, 전술한 바와 같이, 폴리포스파 젠(Polyphosphazene), 폴리실록산(Polysiloxane), 폴리실란(Polysilane)의 무기 고분자, 폴리아크릴레이트(Polyacrylate), 폴리이미드(Polyimide), 폴리에스테르(Polyester)의 유기 고분자 및 유/무기 하이브리드(Hybrid) 고분자로 구성되는 그룹 중에서 적어도 어느 하나를 선택하여 형성할 수 있으며, 단일 종류의 단량체로 이루어진 호모 고분자 형태를 사용하거나 또는 서로 다른 종류의 단량체로 이루어진 공중합 고분자(Copolymer) 형태를 사용할 수 있다.
고분자를 발포시키는 방법에는, 기계적인 교반을 이용하는 방법, 반응생성가스를 이용하는 방법, 발포제를 사용하는 방법, 스프레이에 의한 방법 등이 있다.
이후, 상기 폴리머 셀(113) 내부에, 전술한 나노입자를 흡수시킨다. 이 때, 나노입자에는 용매가 섞여 있으므로, 느린 건조과정을 거쳐 폴리머 셀 내부의 용매를 제거하여 나노입자만 남게 한다.
이와같이, 나노입자를 채우기 전에 폴리머 셀(133)을 먼저 형성함으로써, 균일한 사이즈의 폴리머 셀(133)을 얻을 수 있어 재현성이 확보되며, 이를 게이트 절연막으로 사용할 경우 게이트 절연막의 두께를 균일하게 형성할 수 있다.
다음, 나노입자가 채워져 있는 폴리머 셀을 또다른 용매에 다시 넣어 복합층을 완성한 후, 이것을 프린팅 방법, 코팅법 또는 도포법에 의해 기판 전면에 형성하고 상기 용매를 건조함으로써 게이트 절연막을 완성한다.
여기서, 상기 폴리머 셀 내부에 채워지는 나노입자는 활성화되어 있는 것을 사용하는 것이 바람직한데, 활성화된 나노입자를 사용함으로써 폴리머 셀과의 화합결합에 의해 보다 안정성 있는 복합층을 얻을 수 있게 된다.
상기 나노입자를 활성화하기 위해서는, 나노입자를 탈수소화시켜야 하는데, 도 4에 도시된 바와 같이, 나노입자와 올레산(Oleic acid, C18H34O2)을 결합시킨다. 이후, 올레산이 나노입자에 결합하는 과정에서 탈수소화가 일어나며, 결국 상기 나노입자의 탈수소화에 의해서 나노입자의 표면 말단기에 활성화된 산소(O-)를 가지게 된다.
이와같이, 고분자 셀 내에 활성화된 나노입자을 캡슐화시켜 네트워크 결합이 되도록 한 복합층으로 게이트 절연막을 형성함으로써 유전율을 높일 수 있는 것은 물론, PECVD와 같은 증착공정으로 형성하지 않고 코팅공정으로 형성하므로 공정이 보다 용이하고 간소해진다.
이것은 고분자 기질에 나노입자가 분산되어 있는 것과 전혀 상이하다. 즉, 고분자 기질에 나노입자가 그룹지어 불균일하게 분산되어 있는 복합층은 위치별로 유전율이 다를 수 있으나, 고분자 셀 내부에 나노입자가 채워지는 구조를 가지는 복합층은 각각의 고분자 셀 단위별로 동일한 유전율을 가지는 것에 의해 그 위치별로 유전율이 균일하므로 소자의 신뢰성이 보다 향상됨을 의미한다.
상기에서와 같이, 게이트 절연막을 형성한 이후에는, 게이트 절연막을 포함한 전면에 비정질 실리콘(a-Si)을 고온에서 500Å 이하의 얇은 두께로 증착하여 반도체층(114)을 형성한 후 n형 불순물을 주입함과 동시에 비정질 실리콘(a-Si)을 고온에서 300～700Å 정도의 두께로 증착하여 n+a-Si의 오믹콘택층을 형성한다. 상기 a-Si증착과 n+a-Si증착은 동일 공정챔버 내에서 연속적으로 이루어진다. 물론, 별 도의 공정챔버 내에서 각각 형성할 수도 있다.
그리고, 상기 오믹콘택층(114a)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 비저항이 낮은 금속을 고온의 스퍼터링 기술에 의해 증착한 후 포토식각기술로 패터닝하여 데이터 배선(115) 및 소스/드레인 전극(115a,115b)을 형성한다.
이로써, 서로 수직교차하여 화소를 정의하는 게이트 배선과 데이터 배선이 형성되고, 두 배선의 교차지점에는 게이트전극(112a), 게이트 절연막(113), 반도체층(114), 오믹콘택층(114a) 및 소스/드레인 전극(115a, 115b)으로 이루어진 박막트랜지스터(TFT)가 구비된다.
계속하여, 상기 박막트랜지스터를 포함한 전면에 보호막을 형성한다. 이때, BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기재료를 도포하거나 또는 SiNx, SiOx와 같은 무기재료를 증착하여 보호막(116)을 형성할 수 있다.
마지막으로, 상기 드레인 전극(115b)의 일부가 노출되도록 보호막(116)을 제거하여 콘택홀을 형성하고, 상기 콘택홀을 포함한 보호막(116) 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)의 투명도전물질을 증착하고 패터닝하여 상기 드레인 전극(115b)에 콘택되는 화소전극(117)을 형성한다.
상기와 같이 형성된 TFT 어레이 기판은, 도시하지는 않았으나, 대향기판에 대향합착되고 두 기판 사이에 액정층이 구비하는데, 상기 대향기판에는 빛의 누설을 방지하는 블랙 매트릭스와, 상기 블랙 매트릭스 사이에 R,G,B의 컬러 레지스트 가 일정한 순서대로 형성된 컬러필터층과, 상기 컬러필터층 상부에서 상기 컬러필터층을 보호하고 컬러필터층의 표면을 평탄화하기 위한 오버코트층과, 상기 오버코트층 상에 형성되어 TFT 어레이 기판의 화소전극과 더불어 전계를 형성하는 공통전극이 형성되어 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 TFT 어레이 기판의 제조방법은 다음과 같은 효과가 있다.
첫째, 고분자 셀 내에 활성화된 나노입자을 캡슐화시켜 네트워크 결합이 되도록 한 복합층으로 게이트 절연막을 형성함으로써 유전율을 높일 수 있는 것은 물론, PECVD와 같은 증착공정으로 형성하지 않고 코팅공정으로 형성하므로 공정이 보다 용이하고 간소해진다.
둘째, 폴리머 셀 내부에 채워지는 나노입자를 활성화시켜 폴리머 셀과 나노입자 사이에 케미컬 네트워크 결합이 형성되도록 함으로써 복합층의 안정성을 도모할 수 있다.
셋째, 나노입자의 종류 또는 함량으로 게이트 절연막의 유전율을 적절히 제어할 수 있다.
넷째, 균일한 사이즈의 폴리머 셀을 형성하여 이를 게이트 절연막으로 사용할 경우 게이트 절연막의 두께를 균일하게 형성할 수 있다.

Claims (21)

  1. 기판 상에 게이트 전극을 형성하는 단계와,
    상기 게이트 전극을 포함한 전면에 고분자 셀 내부에 유전율 9이상의 나노입자가 캡슐화된 구조의 복합층을 형성하는 단계와,
    상기 게이트 전극 상부의 상기 복합층 상에 반도체층을 형성하는 단계와,
    상기 반도체층 양측에 소스/드레인 전극을 각각 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  2. 제 1 항에 있어서,
    상기 복합층은 유기 복합층이거나 또는 무기 복합층인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  3. 제 1 항에 있어서,
    상기 복합층을 형성하는 방법은,
    상기 나노입자를 탈수소화시켜 활성화하는 단계와,
    상기 고분자 셀 내에 상기 활성화된 나노입자를 채우는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  4. 제 3 항에 있어서,
    상기 나노입자를 탈수소화하는 단계에서, 상기 나노입자와 올레산(Oleic acid, C18H34O2)을 결합시키는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  5. 제 3 항에 있어서,
    상기 나노입자의 탈수소화에 의해서 나노입자의 표면 말단기에 활성화된 산소가 형성되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  6. 제 1 항에 있어서,
    상기 나노 입자의 함량 또는 종류에 따라서 상기 복합층의 유전율이 달라지는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  7. 제 1 항에 있어서,
    상기 고분자 셀은 폴리포스파젠(Polyphosphazene), 폴리실록산(Polysiloxane), 폴리실란(Polysilane)의 무기 고분자, 폴리아크릴레이트(Polyacrylate), 폴리이미드(Polyimide), 폴리에스테르(Polyester)의 유기 고분자 및 유/무기 하이브리드(Hybrid) 고분자로 구성되는 그룹 중에서 적어도 어느 하나를 선택하여 사용하여 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  8. 제 7 항에 있어서,
    상기 고분자 기질은 호모 고분자이거나 또는 공중합 고분자(Copolymer)인 것을 특징으로 하는 특징으로 하는 박막트랜지스터의 제조방법.
  9. 제 1 항에 있어서,
    상기 나노 입자는 바륨 스트론티움 티타네이트(Barium strontium titanate), 바륨 지르코네이트 티타네이트(Barium zirconate titanate), 리드 지르코네이트 티타네이트(Lead zirconate titanate), 리드 란타늄 티타네이트(Lead lanthanum titanate), 스트론티움 티타네이트(Strontium titanate), 바륨 티나네이트(Barium titanate), 바륨 마그네슘 플루오리드(Barium magnesium fluoride), 비스무스 티타네이트(Bismuth titanate), 스트론티움 비스무스 탄탈레이트(Strontium bismuth tantalate), 스트론티움 비스무스 탄탈레이트 니오베이트(Strontium bismuth tanalate niobate) 및 금속 산화계 물질로 이루어지는 그룹 중에서 적어도 어느 하나를 선택하여 사용하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  10. 제 9 항에 있어서,
    상기 금속 산화계 물질은 Al2O3, MgO, CaO, ZrSiO4, HfSiO4, Y2O3, ZrO2, HfO2, SrO, La2O3, Ta2O5, BaO, TiO2으로 구성되는 그룹 중에서 적어도 어느 하나인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  11. 제 1 항에 있어서,
    상기 복합층은 프린팅 방법, 코팅법 또는 도포법 중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  12. 기판 상에 게이트 전극 및 게이트 배선을 형성하는 단계와,
    상기 게이트 전극을 포함한 전면에 고분자 셀 내부에 유전율 9이상의 나노입자가 캡슐화된 구조의 복합층을 형성하는 단계와,
    상기 게이트 전극 상부의 상기 복합층 상에 반도체층을 형성하는 단계와,
    상기 반도체층 양측에 소스/드레인 전극을 각각 형성하고 이와동시에 상기 게이트 배선에 수직교차하는 데이터 배선을 형성하는 단계와,
    상기 소스/드레인 전극을 포함한 전면에 보호막을 형성하는 단계와,
    상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  13. 제 12 항에 있어서,
    상기 복합층은 유기 복합층이거나 또는 무기 복합층인 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  14. 제 12 항에 있어서,
    상기 복합층을 형성하는 방법은,
    상기 나노입자를 탈수소화시켜 활성화하는 단계와,
    상기 고분자 셀 내에 상기 활성화된 나노입자를 채우는 단계를 포함하여 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  15. 제 14 항에 있어서,
    상기 나노입자를 탈수소화하는 단계에서, 상기 나노입자와 올레산(Oleic acid, C18H34O2)을 결합시키는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  16. 제 12 항에 있어서,
    상기 나노 입자의 함량 또는 종류에 따라서 상기 복합층의 유전율이 달라지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  17. 제 12 항에 있어서,
    상기 고분자 셀은 폴리포스파젠(Polyphosphazene), 폴리실록산(Polysiloxane), 폴리실란(Polysilane)의 무기 고분자, 폴리아크릴레이트(Polyacrylate), 폴리이미드(Polyimide), 폴리에스테르(Polyester)의 유기 고분자 및 유/무기 하이브리드(Hybrid) 고분자로 구성되는 그룹 중에서 적어도 어느 하나를 선택하여 사용하여 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  18. 제 17 항에 있어서,
    상기 고분자 기질은 호모 고분자이거나 또는 공중합 고분자(Copolymer)인 것을 특징으로 하는 특징으로 하는 TFT 어레이 기판의 제조방법.
  19. 제 12 항에 있어서,
    상기 나노 입자는 바륨 스트론티움 티타네이트(Barium strontium titanate), 바륨 지르코네이트 티타네이트(Barium zirconate titanate), 리드 지르코네이트 티타네이트(Lead zirconate titanate), 리드 란타늄 티타네이트(Lead lanthanum titanate), 스트론티움 티타네이트(Strontium titanate), 바륨 티나네이트(Barium titanate), 바륨 마그네슘 플루오리드(Barium magnesium fluoride), 비스무스 티타네이트(Bismuth titanate), 스트론티움 비스무스 탄탈레이트(Strontium bismuth tantalate), 스트론티움 비스무스 탄탈레이트 니오베이트(Strontium bismuth tanalate niobate) 및 금속 산화계 물질로 이루어지는 그룹 중에서 적어도 어느 하나를 선택하여 사용하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  20. 제 19 항에 있어서,
    상기 금속 산화계 물질은 Al2O3, MgO, CaO, ZrSiO4, HfSiO4, Y2O3, ZrO2, HfO2, SrO, La2O3, Ta2O5, BaO, TiO2으로 구성되는 그룹 중에서 적어도 어느 하나인 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  21. 제 12 항에 있어서,
    상기 복합층은 프린팅 방법, 코팅법 또는 도포법 중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
KR1020060061429A 2006-06-30 2006-06-30 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법 KR101174769B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061429A KR101174769B1 (ko) 2006-06-30 2006-06-30 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061429A KR101174769B1 (ko) 2006-06-30 2006-06-30 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20080002542A KR20080002542A (ko) 2008-01-04
KR101174769B1 true KR101174769B1 (ko) 2012-08-17

Family

ID=39214317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061429A KR101174769B1 (ko) 2006-06-30 2006-06-30 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101174769B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100064657A (ko) * 2008-12-05 2010-06-15 엘지디스플레이 주식회사 박막트랜지스터 어레이기판과 그 제조방법
KR101495921B1 (ko) * 2009-02-06 2015-02-27 연세대학교 산학협력단 액상제조 공정을 이용한 박막 트랜지스터의 게이트 절연막 및 전극 형성방법
KR101985429B1 (ko) * 2011-05-19 2019-06-03 삼성전자주식회사 유기 보호막 조성물로부터 제조되는 유기 보호막을 포함하는 트랜지스터 및 전자소자
US9431619B2 (en) 2013-09-27 2016-08-30 Samsung Electronics Co., Ltd. Composition for insulator, insulator, and thin film transistor
US10522771B2 (en) 2014-12-01 2019-12-31 Samsung Electronics Co., Ltd. Composition, electronic device, and thin film transistor
KR102407114B1 (ko) 2015-05-29 2022-06-08 삼성전자주식회사 절연액, 절연체, 박막 트랜지스터 및 전자 소자
KR102380151B1 (ko) 2015-08-31 2022-03-28 삼성전자주식회사 박막 트랜지스터, 및 이를 포함하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055649A (ja) 2002-07-17 2004-02-19 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
JP2005260206A (ja) 2004-03-11 2005-09-22 Samsung Sdi Co Ltd 垂直電界効果トランジスタ、それによる垂直電界効果トランジスタの製造方法及びそれを備える平板ディスプレイ装置
JP2006005092A (ja) 2004-06-16 2006-01-05 Mitsubishi Chemicals Corp 電界効果トランジスタ
KR100603352B1 (ko) 2004-06-25 2006-07-20 삼성에스디아이 주식회사 박막 트랜지스터, 이를 구비한 평판 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055649A (ja) 2002-07-17 2004-02-19 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
JP2005260206A (ja) 2004-03-11 2005-09-22 Samsung Sdi Co Ltd 垂直電界効果トランジスタ、それによる垂直電界効果トランジスタの製造方法及びそれを備える平板ディスプレイ装置
JP2006005092A (ja) 2004-06-16 2006-01-05 Mitsubishi Chemicals Corp 電界効果トランジスタ
KR100603352B1 (ko) 2004-06-25 2006-07-20 삼성에스디아이 주식회사 박막 트랜지스터, 이를 구비한 평판 표시장치

Also Published As

Publication number Publication date
KR20080002542A (ko) 2008-01-04

Similar Documents

Publication Publication Date Title
KR101243809B1 (ko) 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
KR101287211B1 (ko) 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
KR101174769B1 (ko) 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
CN101752364B (zh) 用于显示设备的阵列基板及其制造方法
US9885933B1 (en) TFT array substrate and manufacturing method thereof
US20070236623A1 (en) Array substrate for liquid crystal display device and method of fabricating the same
US8551825B2 (en) Method for fabricating a thin film transistor with an organic passivation layer
KR20150045365A (ko) 표시 장치 및 전자 기기
WO2013044836A1 (zh) 阵列基板及其制造方法和显示装置
JP2001188256A (ja) 液晶表示装置とその製造方法（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙａｎｄＦａｂｒｉｃａｔｉｏｎＭｅｔｈｏｄＴｈｅｒｅｏｆ）
KR101255315B1 (ko) Ｔｆｔ 어레이 기판의 제조방법
KR101341775B1 (ko) 유기 박막트랜지스터 어레이 기판
KR101255320B1 (ko) Ｔｆｔ 어레이 기판의 제조방법
KR101274695B1 (ko) 박막트랜지스터 어레이 기판
KR20080065334A (ko) 액정표시장치 및 이의 제조방법
KR101192749B1 (ko) 액정표시소자 및 그 제조방법
JP5038883B2 (ja) 液晶表示素子およびその駆動方法
KR20060067324A (ko) 액정표시소자
JP2004012692A (ja) 表示装置用電極基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 6