KR101340837B1 - Method of Crystallization in semi-conductor - Google Patents

Method of Crystallization in semi-conductor Download PDF

Info

Publication number
KR101340837B1
KR101340837B1 KR1020060116962A KR20060116962A KR101340837B1 KR 101340837 B1 KR101340837 B1 KR 101340837B1 KR 1020060116962 A KR1020060116962 A KR 1020060116962A KR 20060116962 A KR20060116962 A KR 20060116962A KR 101340837 B1 KR101340837 B1 KR 101340837B1
Authority
KR
South Korea
Prior art keywords
laser beam
thin film
amorphous silicon
irradiation
silicon thin
Prior art date
Application number
KR1020060116962A
Other languages
Korean (ko)
Other versions
KR20080047076A (en
Inventor
최수홍
손원소
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060116962A priority Critical patent/KR101340837B1/en
Publication of KR20080047076A publication Critical patent/KR20080047076A/en
Application granted granted Critical
Publication of KR101340837B1 publication Critical patent/KR101340837B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask

Abstract

본 발명은 균일도를 높이도록 한 반도체의 결정화방법에 관한 것이다. The present invention relates to a method of crystallizing a semiconductor to increase the uniformity.

이 반도체의 결정화방법은 레이저 빔을 제1 이동피치만큼 이동시키면서 비정질 실리콘 박막에 상기 레이저 빔을 1차 조사하는 단계; 및 상기 레이저 빔을 제2 이동피치만큼 이동시키면서 상기 비정질 실리콘 박막에 상기 레이저 빔을 2차 조사하여 상기 비정질 실리콘 박막의 결정화를 유도하여 상기 비정질 실리콘 박막으로부터 상기 비정질 실리콘 박막을 얻는 단계를 포함한다. The crystallization method of the semiconductor comprises the steps of: firstly irradiating the laser beam to an amorphous silicon thin film while moving the laser beam by a first moving pitch; And secondly irradiating the laser beam to the amorphous silicon thin film while moving the laser beam by a second moving pitch to induce crystallization of the amorphous silicon thin film to obtain the amorphous silicon thin film from the amorphous silicon thin film.

Description

반도체의 결정화방법{Method of Crystallization in semi-conductor}Method of Crystallization in semi-conductor

도 1은 엑시머 레이저 어닐링 공정에서 레이저빔이 조사되는 비정실 실리콘 박막과 기판을 보여 주는 단면도. 1 is a cross-sectional view showing an amorphous silicon thin film and a substrate to which a laser beam is irradiated in an excimer laser annealing process.

도 2는 레이저 빔과 액티브패턴을 나타내는 평면도. 2 is a plan view showing a laser beam and an active pattern.

도 3은 본 발명의 실시예에 따른 반도체의 결정화방법에서 레이저 빔의 1차 조사방법을 나타낸다. 3 illustrates a method of irradiating a laser beam in a crystallization method of a semiconductor according to an embodiment of the present invention.

도 4는 본 발명의 제1 실시예에 따른 반도체의 결정화방법에서 레이저 빔의 2차 조사방법을 나타낸다. 4 illustrates a method of irradiating a laser beam in a crystallization method of a semiconductor in accordance with a first embodiment of the present invention.

도 5는 본 발명의 제2 실시예에 따른 반도체의 결정화방법에서 레이저 빔의 2차 조사방법을 나타낸다. 5 is a view illustrating a second irradiation method of a laser beam in a crystallization method of a semiconductor according to a second exemplary embodiment of the present invention.

도 6a 내지 도 6g는 표시면과 구동회로들에 포함되는 반도체 스위칭/구동소자의 제조방법을 단계적으로 나타내는 단면도들이다. 6A through 6G are cross-sectional views sequentially illustrating a method of manufacturing a semiconductor switching / driving device included in a display surface and driving circuits.

< 도면의 주요부분에 대한 설명>DESCRIPTION OF THE EMBODIMENTS

1, 100 : 레이저 빔 2, 102 : 투명기판1, 100: laser beam 2, 102: transparent substrate

3, 103 : 버퍼막 4, 104a, 104b : 비정질 실리콘 박막3, 103: buffer film 4, 104a, 104b: amorphous silicon thin film

5 : 액티브패턴 6, 106 : 마스크5: Active pattern 6, 106: Mask

본 발명은 반도체의 결정화방법에 관한 것으로, 특히 균일도를 높이도록 한 반도체의 결정화방법에 관한 것이다. The present invention relates to a crystallization method of a semiconductor, and more particularly to a crystallization method of a semiconductor to increase the uniformity.

실리콘은 결정상태에 따라 비정질 실리콘(Amorphous siliscon)과 결정질 실리콘(Crystaline silicon)으로 나뉘어진다. Silicon is divided into amorphous silicon (Amorphous siliscon) and crystalline silicon (Crystaline silicon) according to the crystalline state.

비정질 실리콘은 350℃ 이하의 낮은 온도에서 박막으로 증착 가능하다. 이 때문에 비정질 실리콘은 액정표시소자의 박막트랜지스터(Thin Fim Transistor : 이하, "TFT"라 한다)에서 주로 이용되고 있지만, 비정질 실리콘은 이동도가 0.5 cm2/Vs 이하 정도로 낮은 단점이 있다. Amorphous silicon can be deposited as a thin film at a low temperature of less than 350 ℃. For this reason, amorphous silicon is mainly used in thin film transistors ("TFTs") of liquid crystal display devices, but amorphous silicon has a disadvantage of low mobility of 0.5 cm 2 / Vs or less.

이에 비하여 폴리 실리콘은 수십에서 수백 cm2/Vs 이하의 높은 이동도를 가진다. 이러한 폴리 실리콘을 TFT의 반도체층으로 적용함으로써 고품위, 대화면의 액정표시소자를 구현하기 위한 연구가 활발히 진행되고 있다. 특히 폴리 실리콘 TFT를 액정표시소자에 적용하면 표시면의 TFT 어레이 기판과 구동 드라이브 집적회로를 함께 기판 상에 집적시킬 수 있다. In comparison, polysilicon has high mobility of tens to hundreds of cm 2 / Vs or less. By applying such polysilicon as a semiconductor layer of a TFT, studies are being actively conducted to realize a high quality, large screen liquid crystal display device. In particular, when the polysilicon TFT is applied to the liquid crystal display device, the TFT array substrate on the display surface and the driving drive integrated circuit can be integrated together on the substrate.

폴리 실리콘을 기판 상에 직접 증착하는 방법으로는 400℃이하의 증착온도에 서 SiF4, SiH4, H2 혼합가스를 사용하여 폴리 실리콘을 증착하는 플라즈마 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition : 이하, "PECVD"라 한다) 등이 있으나 결정립의 제어가 어려워 실제 액정표시소자에 적용하는 데에 많은 어려움이 있다. As a method of directly depositing polysilicon on a substrate, plasma enhanced chemical vapor deposition (CVD) is used to deposit polysilicon using a mixed gas of SiF 4 , SiH 4 , and H 2 at a deposition temperature of 400 ° C. or less. ("PECVD"), but difficult to control the crystal grains, there are many difficulties in applying to the actual liquid crystal display device.

비정질 시리콘을 폴리 실리콘으로 전환하는 방법으로는 공정온도에 따라 저온공정과 고온공정으로 나눌 수 있다. 고온공정으로는 주로 1000℃ 이상의 고온에서 로(furnace)와 이온주입(Ion implantation)을 이용하여 결정화함으로써 결정성이 비교적 양호한 폴리 실리콘을 제작할 수 있는 장점이 있으나 고온공정으로 인하여 열저항이 높은 고가의 석영기판(Quarz substrate)을 사용해야 하는 단점이 있다. 저온공정으로는 엑시머 레이저 어닐링(Eximer Laser Annealing, ELA)와 금속유도 결정화(Metal Induced Crystallization, MIC) 등이 있다. The method of converting amorphous silicon to polysilicon can be divided into low temperature process and high temperature process according to the process temperature. The high temperature process has the advantage of producing polysilicon with good crystallinity by crystallizing by using furnace and ion implantation at high temperature of 1000 ℃ or higher, but due to high temperature process, The disadvantage is the use of a quartz substrate. Low temperature processes include Eximer Laser Annealing (ELA) and Metal Induced Crystallization (MIC).

엑시머 레이저 어닐링 방법은 자외선을 비정질 실리콘 박막에 조사하여 비정질 실리콘 박막의 용융시키는 방법이다. 이 방법에서, 비정질 실리콘 박막은 용융 후의 냉각과정에서 폴리 실리콘으로 결정화된다.The excimer laser annealing method is a method of melting an amorphous silicon thin film by irradiating ultraviolet light to the amorphous silicon thin film. In this method, the amorphous silicon thin film is crystallized into polysilicon in the cooling process after melting.

엑시머 레이저 장비로부터 발생되는 레이저빔의 직경은 기판 크기에 비하여 매우 작다. 따라서, 엑시머 레이저 어닐링 방법에서 레이저빔(1)은 마스크(6)를 통해 도 1 및 도 2와 같이 일정 시간 동안 비정질 실리콘 박막(4)에 조사된 후, 미리 정해진 빔피치(Beam Pitch, P) 만큼 이동한 다음 다시 비정질 실리콘 박막(4)에 조사된다. The diameter of the laser beam generated from the excimer laser equipment is very small compared to the substrate size. Therefore, in the excimer laser annealing method, the laser beam 1 is irradiated to the amorphous silicon thin film 4 for a predetermined time as shown in FIGS. 1 and 2 through the mask 6 and then a predetermined beam pitch (P). After moving by, the amorphous silicon thin film 4 is irradiated again.

도 1 및 도 2에 있어서, 도면 부호 '2'는 투명기판, 도면 부호 '3'은 버퍼막을 나타낸다. 버퍼막(3)은 투명기판(1)의 알칼리 이온의 확산으로 인하여 결정화 공정 후에 비정질 실리콘에서 폴리 실리콘으로 전환된 박막의 막질 특성이 저하되는 것을 예방하기 위하여 투명기판(2)과 비정질 실리콘 박막(4) 사이에서 산화실리콘(SiO2) 등으로 형성된다. 1 and 2, reference numeral 2 denotes a transparent substrate, and reference numeral 3 denotes a buffer film. The buffer film 3 may be formed of the transparent substrate 2 and the amorphous silicon thin film in order to prevent deterioration of film quality characteristics of the thin film converted from amorphous silicon to polysilicon after the crystallization process due to diffusion of alkali ions from the transparent substrate 1. 4) formed of silicon oxide (SiO 2 ) or the like.

이동과 이동 사이의 정지상태에서 레이저빔(1)이 1회 조사될 때, "1 샷(shot)"이라 하는데, 이동 전후의 샷들 사이에 레이저빔(1)이 중첩된다. 레이저빔(1)에 조사된 비정질 실리콘 박막(4)은 용융과 냉각 과정을 거치면서 결정화되어 폴리 실리콘 박막으로 전환된다. When the laser beam 1 is irradiated once in the stationary state between the movements, it is called " 1 shot ", and the laser beam 1 is overlapped between the shots before and after the movement. The amorphous silicon thin film 4 irradiated to the laser beam 1 is crystallized through melting and cooling to be converted into a polysilicon thin film.

이러한 레이저 어닐링 방법에서, 레이저빔들(1)의 중첩 부분(O)과 비중첩 부분 사이에, 또한, 레이저빔(1)의 중앙부분과 레이저빔(1)의 가장자리(edge) 부분에서 비정질 실리콘 박막에 가해지는 자외선 광량 및 에너지가 달라지고 비정질 실리콘 박막(4)의 용융 및 냉각 진행정도도 달라진다. 이 때문에 후공정에서 TFT의 액티브패턴(5)의 전기적특성이 레이저 어닐링 공정에서 조사되는 레이저 빔에 따라 달라지게 되고, 그러한 액티브패턴의 전기적 특성 편차는 레이저 빔의 빔폭(Wbeam), 레이저 빔의 이동피치(P), 레이저 빔들 간의 중첩폭(O)이 동일하기 때문에 규칙적으로 나타난다. 그 결과, 레이저 어닐링 공정에 의해 폴리 실리콘 박막으로 전환된 반도체층을 가지는 표시패널의 화질을 테스트하는 공정이나 출하 후 정상적인 구동시에 표시화상에서 규칙적인 패턴으로 줄 무늬 등이 나타난다. In this laser annealing method, amorphous silicon between the overlapping portion O of the laser beams 1 and the non-overlapping portion, and also at the center portion of the laser beam 1 and the edge portion of the laser beam 1. The amount of ultraviolet light and energy applied to the thin film are changed, and the degree of melting and cooling of the amorphous silicon thin film 4 is also changed. For this reason, the electrical characteristics of the active pattern 5 of the TFT in a later process vary depending on the laser beam irradiated in the laser annealing process, and the variation of the electrical characteristics of the active pattern is the beam width of the laser beam and the movement of the laser beam. Since the pitch P and the overlap width O between the laser beams are the same, they appear regularly. As a result, a process of testing the image quality of a display panel having a semiconductor layer converted to a polysilicon thin film by a laser annealing process or streaks and the like appearing in a regular pattern in the display image during normal driving after shipment.

따라서, 본 발명의 목적은 균일도를 높이도록 한 반도체의 결정화방법을 제공함에 있다. Accordingly, an object of the present invention is to provide a method for crystallizing a semiconductor to increase the uniformity.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 반도체의 결정화방법은 레이저 빔을 제1 이동피치만큼 이동시키면서 비정질 실리콘 박막에 상기 레이저 빔을 1차 조사하는 단계; 및 상기 레이저 빔을 제2 이동피치만큼 이동시키면서 상기 비정질 실리콘 박막에 상기 레이저 빔을 2차 조사하여 상기 비정질 실리콘 박막의 결정화를 유도하여 상기 비정질 실리콘 박막으로부터 상기 비정질 실리콘 박막을 얻는 단계를 포함한다. In order to achieve the above object, a crystallization method of a semiconductor according to an embodiment of the present invention comprises the steps of first irradiating the laser beam to the amorphous silicon thin film while moving the laser beam by a first moving pitch; And secondly irradiating the laser beam to the amorphous silicon thin film while moving the laser beam by a second moving pitch to induce crystallization of the amorphous silicon thin film to obtain the amorphous silicon thin film from the amorphous silicon thin film.

상기 레이저 빔의 이동 전후에 상기 레이저 빔은 한 샷씩 상기 비정질 실리콘 박막에 조사되며, 상기 레이저 빔의 2차 조사시에는 상기 샷과 샷사이에서 상기 레이저빔의 중첩폭은 상기 레이저 빔의 1차 조사시의 샷과 샷사이에서 상기 레이저빔의 중첩폭과 다르다. Before and after the movement of the laser beam, the laser beam is irradiated to the amorphous silicon thin film one shot at a time. During the second irradiation of the laser beam, the overlap width of the laser beam between the shot and the shot is the first irradiation of the laser beam. It is different from the overlap width of the laser beam between the shot and the shot of the sea.

상기 1차 조사시의 레이저 빔 이동방향과 상기 2차 조사시의 레이저 빔 이동방향은 동일하다. The laser beam moving direction during the first irradiation and the laser beam moving direction during the second irradiation are the same.

상기 1차 조사시의 레이저 빔 이동방향과 상기 2차 조사시의 레이저 빔 이동방향은 서로 다르다. The laser beam moving direction during the first irradiation and the laser beam moving direction during the second irradiation are different from each other.

본 발명의 다른 실시예에 따른 반도체의 결정화방법은 레이저빔의 샷과 샷사이의 중첩폭을 제1 중첩폭으로 하여 상기 레이저빔을 이동시키면서 비정질 실리콘 박막에 상기 레이저 빔을 1차 조사하는 단계; 및 상기 레이저빔의 샷과 샷사이의 중첩폭을 제2 중첩폭으로 하여 상기 레이저빔을 이동시키면서 상기 비정질 실리콘 박막에 상기 레이저 빔을 2차 조사하여 상기 비정질 실리콘 박막의 결정화를 유도하여 상기 비정질 실리콘 박막으로부터 상기 비정질 실리콘 박막을 얻는 단계를 포함하는 것을 특징으로 하는 반도체의 결정화방법.According to another aspect of the present invention, there is provided a method of crystallizing a semiconductor, the method comprising: first irradiating an amorphous silicon thin film to the amorphous silicon thin film while moving the laser beam with the overlap width between the shot and the shot of the laser beam as a first overlap width; And secondly irradiating the laser beam onto the amorphous silicon thin film while moving the laser beam with the overlap width between the shot and the shot of the laser beam as a second overlap width to induce crystallization of the amorphous silicon thin film. Obtaining the amorphous silicon thin film from the thin film.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 도 3 내지 도 6f를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 6F.

도 3 및 도 4는 본 발명의 제1 실시예에 따른 반도체의 결정화방법을 나타낸다. 3 and 4 illustrate a crystallization method of a semiconductor according to a first embodiment of the present invention.

본 발명의 제1 실시예에 따른 반도체의 결정화방법은 엑시머 레이저 장비를 이용하여 레이저 빔(100)을 도 3과 같이 제1 방향을 따라 1차 이동시키면서 비정실 실리콘 박막(104a)에 1차 조사한 후, 그 레이저 빔(100)을 도 4와 같이 상기 제1 방향을 따라 2차 이동시키면서 레이저 빔(100)을 1차 조사된 비정실 실리콘 박막(104b)에 2차 조사한다. 2차 레이저빔의 조사 후에 비정질 실리콘 박막(104b)은 용융 및 냉각되는 과정에서 결정화되어 폴리 실리콘 박막으로 전환된다. In the crystallization method of the semiconductor according to the first embodiment of the present invention, the laser beam 100 is first irradiated to the amorphous silicon thin film 104a while the laser beam 100 is first moved along the first direction as shown in FIG. Thereafter, the laser beam 100 is secondarily irradiated onto the irradiated amorphous silicon thin film 104b while the laser beam 100 is secondarily moved along the first direction as shown in FIG. 4. After irradiation of the secondary laser beam, the amorphous silicon thin film 104b is crystallized and converted into a polysilicon thin film during melting and cooling.

1차 레이저 빔에 의해 용융 및 냉각되어 결정화된 폴리 실리콘의 액티브패턴 들이 1차 레이저 빔의 이동시 고정된 이동 피치(P1)로 인하여 위치에 따라 규칙적으로 전기적 특성이 달라질 수 있다. Active patterns of polysilicon melted and cooled by the primary laser beam may be regularly changed in electrical characteristics depending on the position due to the fixed moving pitch P1 during the movement of the primary laser beam.

이러한 액티브패턴들의 전기적 특성이 위치에 따라 규칙적으로 달라지는 현상을 완화하기 위하여, 레이저 빔(100)의 2차 조사시에 레이저 빔(100)을 1차 조사시와 동일한 방향으로 이동시키되, 그 레이저 빔(100)의 이동 피치(P2)를 다르게 한다. 레이저 빔(100)의 2차 조사시에, 레이저 빔(100)의 이동 피치(P2)가 달라지기 때문에 2차 조사시 샷과 샷사이에서 레이저 빔들(100)의 중첩폭(O2)이 레이저 빔(100)의 1차 조사시의 그 것(O1)과 다르게 된다. 레이저 빔(100)의 빔폭(W1)은 1차 레이저 빔의 조사와 2차 레이저 빔의 조사시에 변하지 않는다. In order to alleviate the phenomenon in which the electrical characteristics of the active patterns are regularly changed according to positions, the laser beam 100 is moved in the same direction as the first irradiation when the laser beam 100 is irradiated. The moving pitch P2 of 100 is made different. In the second irradiation of the laser beam 100, since the moving pitch P2 of the laser beam 100 is different, the overlap width O2 of the laser beams 100 between the shot and the shot during the second irradiation is the laser beam. It becomes different from that (O1) at the time of the 1st irradiation of (100). The beam width W1 of the laser beam 100 does not change upon irradiation of the primary laser beam and irradiation of the secondary laser beam.

도 3 및 도 4에 있어서, 도면 부호 '102'는 투명기판, 도면 부호 '103'은 버퍼막을 나타낸다. 그리고 도면 부호 '106'은 레이저 빔이 부분적으로 통과되는 마스크를 나타낸다. 3 and 4, reference numeral 102 denotes a transparent substrate, and 103 denotes a buffer film. And '106' denotes a mask through which the laser beam is partially passed.

도 5는 본 발명의 제2 실시예에 따른 반도체의 결정화방법에서 레이저 빔의 2차 조사방법을 나타낸다. 5 is a view illustrating a second irradiation method of a laser beam in a crystallization method of a semiconductor according to a second exemplary embodiment of the present invention.

본 발명의 제2 실시예에 따른 반도체의 결정화방법은 엑시머 레이저 장비를 이용하여 레이저 빔(100)을 도 3과 같이 제1 방향을 따라 1차 이동시키면서 비정실 실리콘 박막(104a)에 1차 조사한 후, 그 레이저 빔(100)을 도 5와 같이 상기 제1 방향과 역방향인 제2 방향을 따라 2차 이동시키면서 레이저 빔(100)을 1차 조사된 비정실 실리콘 박막(104b)에 2차 조사한다. In the crystallization method of the semiconductor according to the second exemplary embodiment of the present invention, an excimer laser device is used to first irradiate the amorphous silicon thin film 104a by first moving the laser beam 100 along the first direction as shown in FIG. 3. Subsequently, the laser beam 100 is secondarily irradiated onto the irradiated amorphous silicon thin film 104b while the laser beam 100 is secondarily moved along the second direction opposite to the first direction as shown in FIG. 5. do.

레이저 빔(100)의 2차 조사시에 그 레이저 빔(100)의 이동 피치(P2)를 다르 게 한다. 레이저 빔(100)의 2차 조사시에, 레이저 빔(100)의 이동 피치(P2)가 달라지기 때문에 2차 조사시 샷과 샷사이에서 레이저 빔들(100)의 중첩폭(O2)이 레이저 빔(100)의 1차 조사시의 그 것(O1)과 다르게 된다. 레이저 빔(100)의 빔폭(W1)은 1차 레이저 빔의 조사와 2차 레이저 빔의 조사시에 변하지 않는다. In the second irradiation of the laser beam 100, the moving pitch P2 of the laser beam 100 is made different. In the second irradiation of the laser beam 100, since the moving pitch P2 of the laser beam 100 is different, the overlap width O2 of the laser beams 100 between the shot and the shot during the second irradiation is the laser beam. It becomes different from that (O1) at the time of the 1st irradiation of (100). The beam width W1 of the laser beam 100 does not change upon irradiation of the primary laser beam and irradiation of the secondary laser beam.

상기 실시예들에서, 레이저 빔(100)은 기판의 표시면과 구동회로가 형성되는 면 전체에 대하여 1차 조사된 후, 상기 표시면과 상기 구동회로의 형성면에 대하여 2차 조사된다. 추가로, 레이저 빔(100)은 이동 피치를 다르게 하여 3 차 이상으로 더 조사될 수 있다. In the above embodiments, the laser beam 100 is first irradiated with respect to the entire display surface of the substrate and the surface on which the driving circuit is formed, and then irradiated with respect to the display surface and the formation surface of the driving circuit. In addition, the laser beam 100 may be further irradiated more than three orders by varying the moving pitch.

한편, 본 발명의 다른 실시예들로써 마스크에 형성된 개구부의 크기를 다르게 하여 비정질 실리콘 박막(104a)에 조사되는 2차 레이저 빔의 빔폭을 다르게 할 수 있다. 이렇게 비정질 실리콘 박막(104a)에 2차 조사되는 레이저 빔의 빔폭이 달라지면, 빔폭, 이동피치, 중첩폭이 고정된 상태에서 레이저 빔이 한 차례만 조사될 때 발생되는 위치에 따라 규치적으로 나타나는 액티브패턴들의 전기적 편차 현상을 완화할 수 있다. 따라서, 레이저 빔의 2차 조사시 비정질 실리콘 박막(104a)에 조사되는 빔폭을 다르게 하는 방법은 전술한 실시예들과 같은 효과를 얻을 수 있다. On the other hand, according to other embodiments of the present invention, by varying the size of the opening formed in the mask, the beam width of the secondary laser beam irradiated onto the amorphous silicon thin film 104a may be changed. When the beam width of the laser beam secondarily irradiated onto the amorphous silicon thin film 104a is changed, the active appearing regularly according to the position generated when the laser beam is irradiated only once with the beam width, the moving pitch, and the overlap width fixed. The electrical variation of the patterns can be alleviated. Therefore, the method of varying the beam width irradiated to the amorphous silicon thin film 104a during the second irradiation of the laser beam may have the same effect as the above-described embodiments.

이러한 반도체의 결정화 방법에 의해 기판 상에 폴리 실리콘 박막은 전계 이동도가 매우 높다. 이 때문에 본 발명은 액정표시소자(LCD)나 유기발광 다이오드 표시소자(Organic Light Emitting Diode, OLED)와 같은 표시장치에 있어서 표시면의 스위칭/구동소자와 함께 유리기판 상에 표시면의 데이터라인들과 스캔라인들을 구동하기 위한 구동회로들의 스위칭/구동소자들을 기판에 동시에 형성할 수 있다. By the semiconductor crystallization method, the polysilicon thin film has a very high field mobility on the substrate. For this reason, the present invention provides a display device, such as a liquid crystal display (LCD) or an organic light emitting diode (OLED) display, with data lines on the display surface on a glass substrate together with switching / driving elements on the display surface. And driving / switching elements of the driving circuits for driving the scan lines may be simultaneously formed on the substrate.

도 6a 내지 도 6f는 본 발명의 실시예에 따른 표시장치의 제조방법을 단계적으로 나타낸다.6A through 6F illustrate a method of manufacturing a display device according to an exemplary embodiment of the present invention.

도 6a를 참조하면, 본 발명의 실시예에 따른 평판표시장치의 제조방법은 폴리 실리콘 박막을 포토리소그래피공정으로 패터닝하여 표시면에 포함된 n형 TFT의 액티브패턴(201a), 구동회로들에 포함된 n형 TFT 및 p형 TFT의 액티브패턴(201b, 201c)을 형성한다. 폴리 실리콘 박막은 전술한 실시예들에 따른 반도체 결정화방법에 의해 버퍼막(103) 상에 형성된 비정질 실리콘 박막으로부터 형성된다. Referring to FIG. 6A, a method of manufacturing a flat panel display device according to an exemplary embodiment of the present invention includes patterning a polysilicon thin film by a photolithography process to include an active pattern 201a of an n-type TFT included in a display surface and driving circuits. The active patterns 201b and 201c of the n-type TFT and the p-type TFT are formed. The polysilicon thin film is formed from an amorphous silicon thin film formed on the buffer film 103 by the semiconductor crystallization method according to the above embodiments.

이어서, 본 발명의 실시예에 따른 평판표시장치의 제조방법은 도 6b와 같이 액티브패턴들(201a, 201b, 201c)을 덮도록 SiO2, SiNX 등의 절연물질을 버퍼층(103) 상에 전면 증착함으로써 게이트 절연막(105)을 버퍼층(103) 상에 형성한다. 게이트 절연막(105)에는 Al, AlNd 등의 게이트금속층이 전면 증착된다. 이 게이트 금속층은 TFT들의 게이전극(112a, 106b, 106c), 표시면의 게이트전극과 연결된 게이트라인 및 게이트라인에 연결된 게이트패드들로 패터닝된다. Then, the active pattern as in the manufacturing method of the flat panel display device according to an embodiment of the present invention is also 6b (201a, 201b, 201c) to the SiO 2, SiN X cover The gate insulating film 105 is formed on the buffer layer 103 by depositing an insulating material such as an entire surface on the buffer layer 103. On the gate insulating film 105, a gate metal layer of Al, AlNd or the like is deposited on the entire surface. This gate metal layer is patterned into the gay electrodes 112a, 106b and 106c of the TFTs, the gate line connected to the gate electrode on the display surface, and the gate pads connected to the gate line.

이렇게 게이트전극들(112a, 106b, 106c)이 형성되면 게이트전극들(112a, 106b, 106c)을 마스크로 하여 액티브패턴(201a, 201b, 201c)에 불순물이 주입된다. 표시면에 포함된 n형 TFT(301)와 구동회로들에 포함된 n형 TFT(302)에는 n-이온이 주입된다. n-이온은 인(P)이나 비소(As)와 같은 불순물로써 그 농도가 1012∼1013/cm2 정도로 비교적 작다. 이와 달리, 구동회로들에 포함된 p형 TFT(303)에는 p-이온이 주입된다. p-이온은 붕소(B)와 같은 불순물로써 그 농도가 1012∼1013/cm2 정도로 비교적 작다. 이 불순물 주입공정에 의해 액티브패턴(201a, 201b, 201c)의 양측에는 불순물 농도가 비교적 작은 엘디디(Lightly Doped Drain : 이하, "LDD"라 한다) 영역(202a 내지 202f)가 형성된다. LDD 영역(202a 내지 202f)는 TFT의 오프전류를 감소시키는 역할을 한다. When the gate electrodes 112a, 106b and 106c are formed as described above, impurities are implanted into the active patterns 201a, 201b and 201c using the gate electrodes 112a, 106b and 106c as masks. N-ion is implanted into the n-type TFT 301 included in the display surface and the n-type TFT 302 included in the driving circuits. n-ions are impurities such as phosphorus (P) and arsenic (As), and their concentration is relatively small at about 10 12 to 10 13 / cm 2 . In contrast, p-ion is implanted into the p-type TFT 303 included in the driver circuits. p-ion is an impurity such as boron (B) and its concentration is 10 12 to 10 13 / cm 2 Relatively small. This impurity implantation process forms lightly doped drain (hereinafter referred to as "LDD") regions 202a to 202f on both sides of the active patterns 201a, 201b, and 201c. LDD regions 202a to 202f serve to reduce the off current of the TFT.

도 6c를 참조하면, 본 발명의 실시예에 따른 평판표시장치의 제조방법은 게이트 절연막(105) 상에 포토레지스트를 전면 도포하고 그 포토레지스트 상에 소스영역들(203a, 203c, 203e)과 드레인영역들(203b, 203d, 203f)을 정의하기 위한 마스크를 정렬한다. 그리고 본 발명은 노광공정과 현상공정을 통해 소스영역들(203a, 203c, 203e)과 드레인영역들(203b, 203d, 203f)을 노출시키기 위한 포토레지스트패턴들을 형성한다. 이 포토레지스트패턴들을 통하여 소스영역들(203a, 203c, 203e)과 드레인영역들(203b, 203d, 203f)에는 불순물이 다시 주입된다. 이 불순물 주입공정에 의해, 표시면에 포함된 n형 TFT(301)와 구동회로들에 포함된 n형 TFT(302)의 소스영역들(203a, 203c)과 드레인영역들(203b, 203d)의 n+ 이온들의 농도는 1∼2×1015/㎠ 정도로 된다. 이와 달리, 구동회로들에 포함된 p형 TFT(303)의 소스영역들(203e)과 드레인영역들(203f)에는 p+ 이온들이 주입되며, 그 농도는 1∼2×1015/㎠ 정도이다.Referring to FIG. 6C, in the method of manufacturing a flat panel display device according to an exemplary embodiment of the present invention, a photoresist is entirely coated on a gate insulating film 105, and source regions 203a, 203c, and 203e and a drain are formed on the photoresist. The masks for defining the regions 203b, 203d, and 203f are aligned. The present invention forms photoresist patterns for exposing the source regions 203a, 203c, and 203e and the drain regions 203b, 203d, and 203f through an exposure process and a developing process. Impurities are injected again into the source regions 203a, 203c, and 203e and the drain regions 203b, 203d, and 203f through the photoresist patterns. By the impurity implantation process, the source regions 203a and 203c and the drain regions 203b and 203d of the n-type TFT 301 included in the display surface and the n-type TFT 302 included in the driving circuits are formed. The concentration of n + ions is about 1 to 2 x 10 15 / cm 2. In contrast, p + ions are implanted into the source regions 203e and the drain regions 203f of the p-type TFT 303 included in the driver circuits, and the concentration is about 1 to 2 x 10 15 / cm 2.

도 6d를 참조하면, 본 발명의 실시예에 따른 평판표시장치의 제조방법은 게 이트전극들(112a, 106b, 106c)을 포함한 게이트 금속패턴들을 덮도록 SiO2, SiNX 등의 절연물질을 게이트 절연막(105) 상에 전면 증착함으로써 층간 절연막(107)을 게이트 절연막(105) 상에 형성한다. 층간 절연막(107)에는 도시하지 않은 포토레지스트가 전면 도포된다. 그리고 본 발명은 포토레지스트 상에 소스접촉홀들(108a, 108c, 108e)과 드레인접촉홀들(108b, 108d, 108f)을 정의하기 위한 마스크를 정렬하고, 노광공정과 현상공정을 실시하여 층간 절연막(107) 상에 소스접촉홀들(108a, 108c, 108e)과 드레인접촉홀들(108b, 108d, 108f)의 영역을 노출시키는 포토레지스트패턴들을 형성한다. 이 포토레지스트패턴들을 통하여 본 발명은 층간 절연막(22)과 게이트 절연막(105)을 식각함으로써 소스영역(203a, 203c, 203e)과 드레인영역(203b, 203d, 203f)을 노출시키는 소스접촉홀들(108a, 108c, 108e)과 드레인접촉홀들(108b, 108d, 108f)을 층간 절연막(22)과 게이트 절연막(105)에 형성한다. Referring to FIG. 6D, a method of manufacturing a flat panel display device according to an exemplary embodiment of the present invention may include SiO 2 and SiN X to cover gate metal patterns including gate electrodes 112a, 106b, and 106c. An interlayer insulating film 107 is formed on the gate insulating film 105 by depositing an insulating material such as an entire surface on the gate insulating film 105. A photoresist (not shown) is entirely coated on the interlayer insulating film 107. In addition, the present invention aligns a mask for defining source contact holes 108a, 108c, and 108e and drain contact holes 108b, 108d, and 108f on a photoresist, and performs an exposure process and a development process to perform an interlayer insulating film. Photoresist patterns are formed on 107 to expose regions of the source contact holes 108a, 108c and 108e and the drain contact holes 108b, 108d and 108f. According to the present invention, through the photoresist patterns, the source contact holes exposing the source regions 203a, 203c and 203e and the drain regions 203b, 203d and 203f by etching the interlayer insulating film 22 and the gate insulating film 105 ( 108a, 108c, 108e and drain contact holes 108b, 108d, 108f are formed in the interlayer insulating film 22 and the gate insulating film 105.

도 6e를 참조하면, 본 발명의 실시예에 따른 평판표시장치의 제조방법은 금속을 소스접촉홀들(108a, 108c, 108e)과 드레인접촉홀들(108b, 108d, 108f)이 형성된 층간 절연막(22) 상에 전면 증착한다. 이어서, 본 발명은 금속층 상에 포토레지스트를 전면 도포하고, 그 포토레지스트 상에 TFT의 소스전극과 드레인전극을 정의하기 위한 마스크를 정렬한다. 노광공정과 현상공정을 통해 금속층 상에는 포토레지스트패턴들이 형성된다. 이 포토레지스트패턴들을 통하여 본 발명은 금속층을 식각하고 포토레지스트패턴들을 제거한다. 그 결과, TFT의 소스전극(109a, 109c, 109e)과 드레인전극(109b, 109d, 109f)이 형성됨과 동시에 소스전극에 연결된 데이 터라인들과, 데이터라인들에 연결된 데이터패드들이 형성된다. 소스전극(109a, 109c, 109e)은 소스접촉홀(108a, 108c, 108e)을 통해 액티브패턴의 소스영역들(203a, 203c, 203e)과 접속된다. 드레인전극들(109b, 109d, 109f)은 드레인접촉홀들(108b, 108d, 108e)을 통해 액티브패턴의 드레인영역들(203b, 203d, 203f)과 접속된다. Referring to FIG. 6E, a method of manufacturing a flat panel display device according to an exemplary embodiment of the present invention may include an interlayer insulating film having source contact holes 108a, 108c, and 108e and drain contact holes 108b, 108d, and 108f formed of metal. 22) deposition on the front. Next, the present invention applies the entire surface of the photoresist on the metal layer, and arranges a mask for defining the source electrode and the drain electrode of the TFT on the photoresist. Photoresist patterns are formed on the metal layer through an exposure process and a development process. Through the photoresist patterns, the present invention etches the metal layer and removes the photoresist patterns. As a result, the source electrodes 109a, 109c, and 109e and the drain electrodes 109b, 109d, and 109f of the TFT are formed, and at the same time, data lines connected to the source electrodes and data pads connected to the data lines are formed. The source electrodes 109a, 109c and 109e are connected to the source regions 203a, 203c and 203e of the active pattern through the source contact holes 108a, 108c and 108e. The drain electrodes 109b, 109d and 109f are connected to the drain regions 203b, 203d and 203f of the active pattern through the drain contact holes 108b, 108d and 108e.

그리고 본 발명의 실시예에 따른 평판표시장치의 제조방법은 소스전극들(109a, 109c, 109e)과 드레인전극들(109b, 109d, 109f)을 덮도록 층간 절연막(107) 상에 무기 또는 유기 절연물질을 전면 형성함으로써 도 6f와 같은 보호막(110)을 층간 절연막(107) 상에 형성한다. In the method of manufacturing a flat panel display device according to an exemplary embodiment of the present invention, an inorganic or organic insulation layer is formed on the interlayer insulating layer 107 to cover the source electrodes 109a, 109c, and 109e and the drain electrodes 109b, 109d, and 109f. By forming the entire surface, a protective film 110 as shown in FIG. 6F is formed on the interlayer insulating film 107.

본 발명은 보호막(110) 상에 도시하지 않은 포토레지스트를 전면 도포하고, 그 포토레지스트 상에 화소접촉홀(111)을 정의하기 위한 마스크를 정렬한다. 그리고 본 발명은 노광공정과 현상공정을 실시하여 보호막(110) 상에 화소접촉홀(111)을 노출시키는 포토레지스트패턴들을 형성하고, 그 포토레지스트패턴들을 통하여 보호막(110)을 식각한 다음, 포토레지스트패턴들을 제거한다. 그 결과, 도 6f와 같이 보호막(110)을 관통하는 화소접촉홀(111)이 형성되며 그 화소접촉홀(111)을 통하여 드레인전극들(109b, 109d, 109f)의 일부가 노출된다. According to the present invention, a photoresist (not shown) is coated on the protective film 110, and a mask for defining the pixel contact hole 111 is aligned on the photoresist. In the present invention, the photoresist patterns exposing the pixel contact holes 111 are formed on the passivation layer 110 by performing an exposure process and a developing process, and the passivation layer 110 is etched through the photoresist patterns. Remove the resist patterns. As a result, as shown in FIG. 6F, a pixel contact hole 111 penetrating through the passivation layer 110 is formed, and a portion of the drain electrodes 109b, 109d and 109f are exposed through the pixel contact hole 111.

마지막으로, 본 발명의 실시예에 따른 평판표시장치의 제조방법은 화소접촉홀(111)이 형성된 보호막(110) 상에 ITO와 같은 투명전도성물질을 전면 증착하고, 그 투명전도성물질층 상에 도시하지 않은 포토레지스트를 전면 도포한다. 그리고 본 발명은 포토레지스트 상에 도 6g와 같은 화소전극들(112)을 정의하기 위한 마스 크를 정렬한 후에 노광공정과 현상공정을 실시하여 상기 투명도전물질층을 식각한다. 그 결과, 화소접촉홀들(111)을 통해 드레인전극들(109b)과 접속되는 화소전극들(122)이 표시면에 형성된다. Finally, in the method of manufacturing the flat panel display device according to the embodiment of the present invention, the transparent conductive material such as ITO is deposited on the protective layer 110 on which the pixel contact hole 111 is formed, and the transparent conductive material layer is illustrated on the transparent conductive material layer. A photoresist not applied is applied all over. In addition, the transparent conductive material layer is etched by performing an exposure process and a developing process after arranging masks for defining the pixel electrodes 112 as shown in FIG. 6G on the photoresist. As a result, pixel electrodes 122 connected to the drain electrodes 109b through the pixel contact holes 111 are formed on the display surface.

상술한 바와 같이, 본 발명에 따른 반도체의 결정화방법은 레이저 어닐링 공정에서 대상 전체 면에 대하여 레이저 빔을 1차 조사한 후 이동피치를 다르게 하여 레이저 빔을 2차 조사하여 폴리 실리콘 박막의 전기적 특성 편차가 규칙적으로 나타나는 현상을 예방하여 폴리 실리콘 박막의 균일도록 높일 수 있다. As described above, in the crystallization method of the semiconductor according to the present invention, the laser beam is first irradiated to the entire surface of the object in the laser annealing process, and then the laser beam is irradiated with the moving pitch differently so that the electrical characteristic variation of the polysilicon thin film is reduced. It is possible to increase the uniformity of the polysilicon thin film by preventing the phenomenon appearing regularly.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

Claims (6)

비정질 실리콘 박막에 레이저 빔을 제1 이동피치만큼 이동시키면서 1차 조사하는 단계; 및 Firstly irradiating the amorphous silicon thin film with a laser beam by a first moving pitch; And 상기 1차 조사된 비정질 실리콘 박막에 상기 레이저 빔을 제2 이동피치만큼 이동시키면서 2차 조사하여 상기 비정질 실리콘 박막의 결정화를 유도하여 폴리 실리콘 박막을 얻는 단계를 포함하며,Irradiating the laser beam to the first irradiated amorphous silicon thin film by a second moving pitch to perform a second irradiation to induce crystallization of the amorphous silicon thin film to obtain a polysilicon thin film, 상기 제1 이동피치 및 제2 이동피치는 서로 다른 것을 특징으로 하는 반도체의 결정화방법.Wherein the first and second movement pitches are different from each other. 제 1 항에 있어서,The method of claim 1, 상기 레이저 빔은 이동 전후에 한 샷씩 상기 비정질 실리콘 박막에 조사되며, The laser beam is irradiated onto the amorphous silicon thin film one shot before and after the movement, 상기 2차 조사시 샷과 샷사이에서 상기 레이저빔의 중첩폭은 상기 1차 조사시 샷과 샷사이에서 상기 레이저빔의 중첩폭과 다른 것을 특징으로 하는 반도체의 결정화방법.The overlapping width of the laser beam between the shot and the shot during the second irradiation is different from the overlapping width of the laser beam between the shot and the shot during the first irradiation. 제 1 항에 있어서,The method of claim 1, 상기 1차 조사시의 레이저 빔 이동방향과 상기 2차 조사시의 레이저 빔 이동방향은 동일한 것을 특징으로 하는 반도체의 결정화방법.And the laser beam moving direction in the first irradiation and the laser beam moving direction in the second irradiation are the same. 제 1 항에 있어서,The method of claim 1, 상기 1차 조사시의 레이저 빔 이동방향은 상기 2차 조사시의 레이저 빔 이동방향과 역 방향인 것을 특징으로 하는 반도체의 결정화방법. The laser beam moving direction during the first irradiation is in the direction opposite to the laser beam moving direction during the second irradiation. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 2차 조사시 사용되는 레이저 빔의 빔폭은 상기 1차 조사시 사용되는 레이저 빔의 빔폭과 서로 다른 것을 특징으로 하는 반도체의 결정화방법. The beam width of the laser beam used in the second irradiation is different from the beam width of the laser beam used in the first irradiation.
KR1020060116962A 2006-11-24 2006-11-24 Method of Crystallization in semi-conductor KR101340837B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060116962A KR101340837B1 (en) 2006-11-24 2006-11-24 Method of Crystallization in semi-conductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060116962A KR101340837B1 (en) 2006-11-24 2006-11-24 Method of Crystallization in semi-conductor

Publications (2)

Publication Number Publication Date
KR20080047076A KR20080047076A (en) 2008-05-28
KR101340837B1 true KR101340837B1 (en) 2013-12-11

Family

ID=39663759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060116962A KR101340837B1 (en) 2006-11-24 2006-11-24 Method of Crystallization in semi-conductor

Country Status (1)

Country Link
KR (1) KR101340837B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050019276A (en) * 2003-08-18 2005-03-03 엘지.필립스 엘시디 주식회사 Device of Annealing Laser Beam and Method for Sequential Lateral Solidification Silicon Using the same
JP2005183699A (en) * 2003-12-19 2005-07-07 Sony Corp Method for crystallizing semiconductor thin film, thin film semiconductor device and display unit
KR20050081335A (en) * 2004-02-13 2005-08-19 삼성전자주식회사 Method and apparatus of crystallizing silicon, thin film transistor using the same and method of manufacturing thin film transistor using the same, and display device using the same
KR20060001569A (en) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 Method and apparatus of crystallization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050019276A (en) * 2003-08-18 2005-03-03 엘지.필립스 엘시디 주식회사 Device of Annealing Laser Beam and Method for Sequential Lateral Solidification Silicon Using the same
JP2005183699A (en) * 2003-12-19 2005-07-07 Sony Corp Method for crystallizing semiconductor thin film, thin film semiconductor device and display unit
KR20050081335A (en) * 2004-02-13 2005-08-19 삼성전자주식회사 Method and apparatus of crystallizing silicon, thin film transistor using the same and method of manufacturing thin film transistor using the same, and display device using the same
KR20060001569A (en) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 Method and apparatus of crystallization

Also Published As

Publication number Publication date
KR20080047076A (en) 2008-05-28

Similar Documents

Publication Publication Date Title
KR101263726B1 (en) Array substrate including thin film transistor of polycrystalline silicon and method of fabricating the same
US9070718B2 (en) Thin film transistor having semiconductor with different crystallinities and manufacturing method thereof
US7118944B2 (en) Method for fabricating polycrystalline silicon thin film transistor
US6599783B2 (en) Method of fabricating a thin film including a protective layer as a mask
US7387920B2 (en) Method of manufacturing thin film transistor array panel
EP0901163A2 (en) Semiconductor device having laser-annealed semiconductor elements, and display device using this semiconductor device
US20070040174A1 (en) Thin film transistor substrate and fabrication thereof
US8673674B2 (en) Organic light emitting diode display device and method of fabricating the same
US8278661B2 (en) Thin film transistor, display device including the same, and method for manufacturing the same
US8796122B2 (en) Method of fabricating display device having a pixel region and a circuit region over the same substrate
JPH1184418A (en) Display device
WO2016072024A1 (en) Method for manufacturing thin-film transistor, thin-film transistor, and display panel
KR100928490B1 (en) LCD panel and manufacturing method thereof
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
KR101340837B1 (en) Method of Crystallization in semi-conductor
KR100946560B1 (en) Method of manufacturing thin film transistor
KR101588448B1 (en) Array substrate including thin film transistor of polycrystalline silicon and method of fabricating the same
KR101419239B1 (en) Thin Film Transtistor, Method for Manufacturing the Same and Method for Manufacturing Flat Panel Display Device Using the Same
JP3845569B2 (en) Thin film semiconductor device, method for manufacturing the same, and electronic device including the device
KR101018757B1 (en) Manufacturing method of thin film transistor array panel
KR100683664B1 (en) Thin film transistor, method of the TFT, and flat panel display device with the TFT
JP5307992B2 (en) Display device production method
KR20080098978A (en) A formation method of doped polysilicon thin films through a energy transport layer
KR20060070858A (en) Method for fabricating thin film transistor of liquid crystal display
JPH10189993A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 6