KR101325665B1 - Array substrate and method for fabricating the same - Google Patents
Array substrate and method for fabricating the same Download PDFInfo
- Publication number
- KR101325665B1 KR101325665B1 KR1020060131736A KR20060131736A KR101325665B1 KR 101325665 B1 KR101325665 B1 KR 101325665B1 KR 1020060131736 A KR1020060131736 A KR 1020060131736A KR 20060131736 A KR20060131736 A KR 20060131736A KR 101325665 B1 KR101325665 B1 KR 101325665B1
- Authority
- KR
- South Korea
- Prior art keywords
- self
- substrate
- gate
- group
- organic semiconductor
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 114
- 238000000034 method Methods 0.000 title claims description 41
- 239000010410 layer Substances 0.000 claims abstract description 95
- 239000004065 semiconductor Substances 0.000 claims abstract description 86
- 239000013545 self-assembled monolayer Substances 0.000 claims abstract description 76
- 239000002094 self assembled monolayer Substances 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 239000011241 protective layer Substances 0.000 claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract 2
- 239000000463 material Substances 0.000 claims description 60
- 239000007769 metal material Substances 0.000 claims description 35
- 239000000126 substance Substances 0.000 claims description 35
- 238000000576 coating method Methods 0.000 claims description 33
- 239000011248 coating agent Substances 0.000 claims description 31
- 239000010931 gold Substances 0.000 claims description 27
- 239000011810 insulating material Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 125000003277 amino group Chemical group 0.000 claims description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 12
- 229910052737 gold Inorganic materials 0.000 claims description 12
- 238000007598 dipping method Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 6
- 229910000077 silane Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- NJSVDVPGINTNGX-UHFFFAOYSA-N [dimethoxy(propyl)silyl]oxymethanamine Chemical compound CCC[Si](OC)(OC)OCN NJSVDVPGINTNGX-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000007639 printing Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 17
- 239000010409 thin film Substances 0.000 abstract description 17
- 238000004381 surface treatment Methods 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 27
- 239000011521 glass Substances 0.000 description 7
- 229920003023 plastic Polymers 0.000 description 7
- 239000004033 plastic Substances 0.000 description 7
- 239000007788 liquid Substances 0.000 description 6
- 239000004372 Polyvinyl alcohol Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229920002451 polyvinyl alcohol Polymers 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 125000000524 functional group Chemical group 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- -1 for example Substances 0.000 description 3
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 3
- 229920000123 polythiophene Polymers 0.000 description 3
- 125000003396 thiol group Chemical group [H]S* 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004811 fluoropolymer Substances 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 기판과; 상기 기판 상에 서로 이격하며 형성된 소스 및 드레인 전극 및 상기 소스 전극과 연결되며 형성된 데이터 배선과; 상기 드레인 전극의 일끝단 접촉하며 형성된 화소전극과; 상기 소스 및 드레인 전극 상부에 형성된 제 1 자기 조립 단분자막과; 상기 소스 및 드레인 전극 사이로 이격된 영역에 대응되는 상기 기판 상에 그 엔드그룹이 상기 제 1 자기조립단분자막과 동일한 것으로 이루어진 것이 특징인 제 2 자기 조립 단분자막과; 상기 제 1, 2 자기조립단분자막 상부에 형성된 유기 반도체층과; 상기 유기 반도체층 상부로 순차 적층된 게이트 절연막 및 게이트 전극과; 상기 게이트 전극을 노출시키는 게이트 콘택홀 및 상기 화소전극을 노출시키는 오픈부를 가지며 형성된 보호층과; 상기 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하며 형성된 게이트 배선을 포함하는 어레이 기판 및 이의 제조 방법을 제공한다.The present invention is a substrate; A source and drain electrode formed on the substrate and spaced apart from each other, and a data line connected to the source electrode; A pixel electrode formed in contact with one end of the drain electrode; A first self-assembled monomolecular film formed on the source and drain electrodes; A second self-assembled monomolecular film on the substrate corresponding to a region spaced between the source and drain electrodes, the end group having the same structure as the first self-assembled monomolecular film; An organic semiconductor layer formed on the first and second self-assembled monolayers; A gate insulating film and a gate electrode sequentially stacked on the organic semiconductor layer; A protective layer having a gate contact hole exposing the gate electrode and an open portion exposing the pixel electrode; An array substrate including a gate line formed to contact the gate electrode through the gate contact hole and intersect the data line over the passivation layer, and a method of manufacturing the same.
유기 반도체층, 유기 박막트랜지스터, 자기조립단분자막, 표면처리 Organic semiconductor layer, organic thin film transistor, self-assembled monolayer, surface treatment
Description
도 1은 일반적인 액정표시장치의 분해사시도.1 is an exploded perspective view of a general liquid crystal display device.
도 2는 종래의 유기 반도체 물질을 이용한 유기 반도체층을 갖는 어레이 기판을 제조하는 과정 중, 유기 반도체 물질을 이용하여 유기 반도체층 및 게이트 절연막을 형성한 단계까지를 도시한 단면도.FIG. 2 is a cross-sectional view illustrating a step of forming an organic semiconductor layer and a gate insulating layer using an organic semiconductor material during a process of manufacturing an array substrate having an organic semiconductor layer using a conventional organic semiconductor material. FIG.
도 3은 종래의 어레이 기판의 제조에 있어 유기 반도체 물질을 코팅하여 유기 반도체 물질층을 형성하는 단계를 도시한 공정 단면도.3 is a cross-sectional view illustrating a step of forming an organic semiconductor material layer by coating an organic semiconductor material in the manufacture of a conventional array substrate.
도 4a 내지 도 4h는 본 발명에 따른 유기 박막트랜지스터를 포함하는 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.4A to 4H are cross-sectional views illustrating manufacturing steps of one pixel region of an array substrate including an organic thin film transistor according to the present invention.
도 5는 기판 또는 금속재질의 표면상에 형성된 자기조립단분자막의 기본 구조를 개략적으로 나타낸 도면. 5 is a view schematically showing the basic structure of a self-assembled monolayer formed on the surface of a substrate or metal material.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
101 : 기판 110 : 데이터 배선101: substrate 110: data wiring
113 : 소스 전극 115 : 드레인 전극113: source electrode 115: drain electrode
118 : 화소전극 120 : 제 1 자기조립단분자막118
185 : 제 1 화학물질 용액 185: First Chemical Solution
P : 화소영역 TrA : 스위칭 영역P: pixel area TrA: switching area
본 발명은 액정표시장치용 어레이 기판에 관한 것으로, 좀 더 자세하게는 유기 반도체 물질을 반도체층으로 하는 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.The present invention relates to an array substrate for a liquid crystal display device, and more particularly, to an array substrate for a liquid crystal display device using an organic semiconductor material as a semiconductor layer and a manufacturing method thereof.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.In recent years, as the society enters the information age, the display field that processes and displays a large amount of information has been rapidly developed, and recently, the thin film transistor (Thin) having excellent performance of thinning, light weight, and low power consumption has recently been developed. Film Transistor (TFT) type liquid crystal display (TFT-LCD) has been developed to replace the existing cathode ray tube (CRT).
액정표시장치의 화상 구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬 러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구성요소로 하며, 이들 전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시하는 비발광 소자이다.The principle of image realization of a liquid crystal display device is to use the optical anisotropy and polarization property of the liquid crystal. As is well known, liquid crystal has a thin and long molecular structure and optical anisotropy having an orientation in an array, and when placed in an electric field, the orientation of the molecular array depends on its size. This change is polarized. The liquid crystal display is an essential component of a liquid crystal panel formed by bonding an array substrate and a color filter substrate, each of which has a pixel electrode and a common electrode, facing each other with a liquid crystal layer interposed therebetween. It is a non-light emitting device which artificially adjusts the arrangement direction of liquid crystal molecules through the electric field change between these electrodes and displays various images by using the light transmittance which is changed at this time.
최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하고 스위칭 소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device)이다.Recently, the active matrix type, in which pixels, which are the basic units of image expression, are arranged in a matrix manner, and switching elements are arranged in each pixel, is controlled to have excellent attention in terms of resolution and video performance. In addition, thin film transistors (TFTs) are well known as TFT-LCDs (Thin Firm Transistor Liquid Crystal Display Devices).
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1을 참조하여 설명하면, 도시한 바와 같이, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명한 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.In more detail, referring to FIG. 1, which is an exploded perspective view of a general liquid crystal display device, as illustrated, the
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대 응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.In addition, the upper
그리고, 도면상에 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실란트(sealant)로써 씰패턴이 형성됨으로써 봉함(封函)된 상태를 이루고 있으며, 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 구비되어 있다. Although not shown in the drawings, the two
또한, 상기 어레이 기판(10)의 외측면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.In addition, a back-light is provided on the outer surface of the
한편, 이 같은 액정표시장치(1)에 있어 상기 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 제 1 및 제 2 투명기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.Meanwhile, in the liquid crystal display device 1, glass substrates are conventionally used for the first and second
하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특히 스위칭 소자인 박막 트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상의 고온을 필요로 하는 공정이 많아 내열성 및 내화학성이 유리 기판보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있어, 상부의 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부의 어레이 기판은 통상적인 유리 기판을 이용하여 액정표시장치를 제조하고 있는 실정이다.However, a liquid crystal panel using a plastic substrate has a process requiring a high temperature of 200 ° C. or higher, particularly in the manufacture of an array substrate on which a thin film transistor as a switching element is formed. Since it is difficult to manufacture the array substrate as a substrate, only the upper color filter substrate is made of a plastic substrate, and the lower array substrate is made of a liquid crystal display device using a conventional glass substrate.
특히, 반도체층의 형성에 있어 일반적으로 반도체층으로 이용되는 비정질실리콘(a-Si)이나 폴리실리콘(Poly-Si)을 이용하여 200℃이하의 저온 공정에 의해 형성하게 될 경우 그 반도체적 특성이 저하되고, 자체 결함이 많아 스위칭 소자로서의 역할을 제대로 실행하지 못하는 문제가 있다. In particular, when forming the semiconductor layer by using a low temperature process below 200 ℃ using amorphous silicon (a-Si) or poly-silicon (Poly-Si) commonly used as a semiconductor layer, its semiconductor characteristics are There is a problem that it is lowered and there are many defects in itself, and thus, the role as a switching element cannot be properly performed.
따라서, 이러한 문제를 해결하고자 최근에는 유기 반도체 물질을 반도체층으로 형성함으로써 200℃ 이하의 저온 공정을 진행하여 플라스틱 재질의 기판을 이용하여 플랙서블(flexible)한 특성을 갖는 박막트랜지스터 어레이 기판을 제조 하는 기술이 제안되었다.Therefore, in order to solve this problem, a thin film transistor array substrate having a flexible characteristic is manufactured by using a plastic substrate by performing a low temperature process of 200 ° C. or lower by forming an organic semiconductor material as a semiconductor layer. Technology has been proposed.
이후에는 유기 반도체 물질을 이용하여 200℃이하의 저온 공정을 진행되는 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.Hereinafter, a method of manufacturing an array substrate for a liquid crystal display device having an organic semiconductor layer undergoing a low temperature process of 200 ° C. or less using an organic semiconductor material will be described.
200℃ 이하의 저온 공정으로 박막 트랜지스터를 포함하는 어레이 기판을 형성함에 있어서, 전극과 배선을 이루는 금속물질과 절연막과 보호층 등의 형성은 저온 증착 또는 코팅의 방법 등을 통해 형성하여도 박막 트랜지스터의 특성에 별 영향을 주지 않지만, 채널을 형성하는 반도체층을 일반적인 반도체 물질인 비정질실 리콘을 사용하여 저온 공정에 의해 형성하게 되면, 내구 구조가 치밀하지 못하여 전기 전도도 등의 중요 특성이 저하되는 문제가 발생한다. In forming an array substrate including a thin film transistor at a low temperature process of 200 ° C. or less, the formation of a metal material, an insulating film, a protective layer, etc., which form an electrode and wiring, may be performed by a low temperature deposition or coating method. Although it does not affect the characteristics, if the semiconductor layer forming the channel is formed by a low temperature process using amorphous silicon, which is a general semiconductor material, the durable structure is not dense and important characteristics such as electrical conductivity are deteriorated. Occurs.
따라서, 이를 극복하고자 실리콘 등의 종래의 비정질 실리콘 등의 반도체물질 대신 반도체 특성을 가진 유기 물질을 이용하여 반도체층을 형성하고 있다. Therefore, in order to overcome this, a semiconductor layer is formed using an organic material having semiconductor characteristics instead of a semiconductor material such as conventional amorphous silicon such as silicon.
이하, 도면을 참조하여 일례로서 종래의 유기 반도체 물질을 이용한 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다. Hereinafter, with reference to drawings, the manufacturing method of the array substrate for liquid crystal display devices which has the organic-semiconductor layer using the conventional organic semiconductor material is demonstrated.
도 2는 종래의 유기 반도체 물질을 이용한 유기 반도체층을 갖는 액정표시장치용 어레이 기판을 제조하는 과정 중, 유기 반도체 물질을 이용하여 유기 반도체층 및 게이트 절연막을 형성한 단계까지를 도시한 단면도이다.2 is a cross-sectional view illustrating a process of forming an organic semiconductor layer and a gate insulating layer using an organic semiconductor material during a process of manufacturing an array substrate for a liquid crystal display device having an organic semiconductor layer using a conventional organic semiconductor material.
우선, 플라스틱 또는 유리 재질의 투명한 절연기판(51) 상에 일함수 값이 매우 높은 금(Au)을 증착하고 패터닝하여 서로 이격하는 소스 및 드레인 전극(55, 57)과 상기 소스 전극(57)과 연결되며 일방향으로 연장하는 데이터 배선(미도시)을 형성한다. First, the source and
다음, 상기 금(Au)으로 이루어진 소스 및 드레인 전극(55, 57)과 데이터 배선(미도시) 위로 투명 도전성 물질을 증착하고 패터닝하여 상기 드레인 전극(57)과 접촉하는 화소전극(60)을 형성하고, 연속하여 쉐도우 마스크를 이용하여 유기 반도체 물질을 증착(도 2참조)하거나 또는 액상의 유기 반도체 물질을 도포(도 3참조)함으로써 상기 소스 및 드레인 전극(55, 57)과 동시에 접촉하며 이들 두 전극(55, 57)의 이격영역에 유기 반도체층(63)을 형성하고 그 위로 게이트 절연막(67)을 형 성한다. Next, a transparent conductive material is deposited and patterned on the source and
이때, 상기 소스 및 드레인 전극(55, 57)과 데이터 배선(미도시)을 금(Au)으로서 형성하는 것은, 금(Au)은 일반적인 여러 금속물질 중 일함수 값이 가장 높은 금속물질 중 하나이며, 전기 저항이 작기 때문이다. In this case, the source and
조금 더 상세히 설명하면, 일반적으로 어레이 기판의 배선 형성에 이용되는 금속물질 예를들면, 은(Ag), 알루미늄(Al), 구리(Cu) 등은 그 일함수 값이 각각 4.26eV, 4.28eV, 4.5eV 정도의 값을 갖는 반면 금(Au)은 5.1eV의 일함수 값을 갖고 있다. In more detail, metal materials generally used for forming wirings of an array substrate, for example, silver (Ag), aluminum (Al), copper (Cu), etc., have their work function values of 4.26 eV, 4.28 eV, Gold has a value of about 4.5 eV, while Au has a work function of 5.1 eV.
200℃이하의 저온 공정으로 진행되는 어레이 기판의 제조에 있어서, 반도체층을 형성하는 유기 반도체 물질로서는 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)이 이용되고 있으며, 이러한 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)과 접촉하는 소스 및 드레인 전극을 이루는 금속물질과의 계면에는 에너지 장벽(energy barrier)이 존재하게 되는데, 이러한 에너지 장벽은 상기 소스 및 드레인 전극을 이루는 금속물질이 일함수 값이 높을수록 그 크기가 줄어들게 됨을 실험적으로 알 수 있었다. In the fabrication of an array substrate which is carried out at a low temperature process of 200 ° C. or less, pentacene or polythiophene is used as an organic semiconductor material for forming the semiconductor layer, and such pentacene or poly An energy barrier exists at the interface between the metal material forming the source and drain electrodes in contact with the polythiophene, and the energy barrier may have a high work function value for the metal material forming the source and drain electrodes. Experimentally it can be seen that the smaller the size.
따라서, 금속물질 중 일함수 값이 가장 높은 금속 중 하나인 금(Au)으로서 상기 소스 및 드레인 전극을 형성함으로써 반도체층과 소스 및 드레인 전극과의 계면에서의 에너지 장벽을 낮추어 박막트랜지스터의 특성을 향상시키고 있는 것이다. Therefore, the source and drain electrodes are formed of gold (Au), which is one of the metals having the highest work function values, thereby reducing the energy barrier at the interface between the semiconductor layer and the source and drain electrodes, thereby improving the characteristics of the thin film transistor. I'm making it.
한편, 유기 반도체층을 쉐도우 마스크를 이용하여 증착법에 의해 형성할 경우, 해상도의 제한이 있는 바, 고해상도 제품을 형성하기에는 문제가 있으므로 최 근에는 액상의 유기 반도체 물질을 이용하여 코팅함으로써 형성하고 있다.On the other hand, when the organic semiconductor layer is formed by a vapor deposition method using a shadow mask, there is a problem in forming a high resolution product because the resolution is limited, and recently, it is formed by coating with a liquid organic semiconductor material.
종래의 액상의 유기 반도체물질을 데이터 배선과 소스 및 드레인 전극이 형성된 기판 상에 코팅하는 단계를 도시한 단면도인 도 3을 참조하면, 유기 반도체 물질을 포함하여 유기 물질을 코팅 시 금(Au) 등의 금속재료로 이루어진 소스 및 드레인 전극(75, 77)과 노출된 기판(71) 면과의 계면 상태가 서로 다른 환경을 갖는 바, 액상의 유기 반도체 물질을 상기 기판(71) 상에 코팅할 경우, 기판(71)과, 데이터 배선(미도시)과 소스 및 드레인 전극(75, 77) 등에서의 계면 특성이 서로 달라 유기 반도체 물질을 코팅할 경우, 상기 데이터 배선(미도시)이나 소스 및 드레인 전극(75, 77) 주변에 형성된 부분이 상기 배선(미도시) 또는 전극(75, 77) 위로 말려 올라감으로써 상기 데이터 배선(미도시)이나 소스 및 드레인 전극(75, 77) 주변의 기판(71) 상부에는 형성되지 않는 부분이 발생하는 현상이 나타나고 있다.Referring to FIG. 3, which is a cross-sectional view illustrating a process of coating a conventional liquid organic semiconductor material on a substrate on which data lines and source and drain electrodes are formed, gold (Au) and the like may be used to coat an organic material including an organic semiconductor material. Since the interface state between the source and
이러한 현상에 의해 소스 및 드레인 전극(75, 77)과 접촉함과 동시에 이 두 전극(75, 77)이 이격한 영역(A) 전체에 끊김없이 형성되어야 할 유기 반도체 물질층(90)이 분리되어 유기 박막트랜지스터를 완성 시 채널이 형성되지 않고, 이에 따라 박막트랜지스터 구동이 되지 않는 구동 불량의 문제가 빈번히 발생함으로써 생산 수율이 저하되고 있는 실정이다. Due to this phenomenon, the organic
이러한 문제를 해결하고자 고가의 진공장비를 이용하여 산소(O2) 플라즈마 처리를 실시함으로써 상기 기판(71)과 금(Au) 등의 금속 표면에 산소 막을 형성 한 후 유기 반도체 물질의 코팅을 실시하는 방법이 제안되고 있지만, 고가의 진공장비 를 사용함으로써 제조 비용의 상승을 초래하여 가격 경쟁력을 저하시키는 문제가 있다.In order to solve this problem, an oxygen (O 2 ) plasma treatment is performed using an expensive vacuum equipment to form an oxygen film on a metal surface such as the
전술한 문제를 해결하기 위해서 본 발명은 고가의 진공장비를 사용하지 않고 유기 반도체 물질을 코팅하기 전 기판 전면에 대해 동일 또는 유사한 계면 특성을 갖는 환경을 만들어 주는 것을 특징으로 하는 어레이 기판의 제조 방법을 제공함으로써 제조 비용을 저감시키며, 동시에 유기 반도체 물질의 코팅성을 개선시키는 것을 그 목적으로 하며, 나아가 유기 반도체층과 기판과 접합력을 개선시키는 것을 또 다른 목적으로 한다.In order to solve the above-described problem, the present invention provides a method of manufacturing an array substrate, characterized in that to create an environment having the same or similar interface properties on the entire surface of the substrate before coating the organic semiconductor material without using expensive vacuum equipment The purpose is to reduce manufacturing costs and at the same time to improve the coating properties of the organic semiconductor material, and further to improve the bonding strength with the organic semiconductor layer and the substrate.
또한, 이러한 유기 반도체층과 기판간의 접합력 약화에 의한 뜯김 등을 개선함으로써 박막트랜지스터의 구동불량을 방지하여 생산 수율을 향상시키는 것을 또 다른 목적으로 한다. In addition, it is another object to improve the production yield by preventing the driving failure of the thin film transistor by improving the tear due to the weakening of the bonding force between the organic semiconductor layer and the substrate.
상기와 같은 목적을 달성하기 위한 유기 반도체 반도체층을 포함하는 어레이 기판은, 기판과; 상기 기판 상에 서로 이격하며 형성된 소스 및 드레인 전극 및 상기 소스 전극과 연결되며 형성된 데이터 배선과; 상기 기판 상에 상기 드레인 전극의 일끝단 접촉하며 형성된 화소전극과; 상기 소스 및 드레인 전극 상부에 형성된 제 1 자기 조립 단분자막과; 상기 소스 및 드레인 전극 사이로 이격된 영역에 대응되는 상기 기판 상에 형성되며, 그 엔드그룹이 상기 제 1 자기 조립 단분자막의 엔드그룹과 동일한 것으로 이루어진 것이 특징인 제 2 자기 조립 단분자막과; 상기 제 1, 2 자기조립단분자막 상부에 형성된 유기 반도체층과; 상기 유기 반도체층 상부로 상기 유기 반도체층과 동일한 평면 형태를 가지며 순차 적층된 게이트 절연막 및 게이트 전극과; 상기 게이트 전극을 노출시키는 게이트 콘택홀 및 상기 화소전극을 노출시키는 오픈부를 가지며 형성된 보호층과; 상기 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하며 형성된 게이트 배선을 포함한다. An array substrate including an organic semiconductor semiconductor layer for achieving the above object, the substrate; A source and drain electrode formed on the substrate and spaced apart from each other, and a data line connected to the source electrode; A pixel electrode formed on the substrate and in contact with one end of the drain electrode; A first self-assembled monomolecular film formed on the source and drain electrodes; A second self-assembled monomolecular film formed on the substrate corresponding to a region spaced between the source and drain electrodes, and whose end group is the same as the end group of the first self-assembled monomolecular film; An organic semiconductor layer formed on the first and second self-assembled monolayers; A gate insulating film and a gate electrode sequentially stacked on the organic semiconductor layer and having the same planar shape as the organic semiconductor layer; A protective layer having a gate contact hole exposing the gate electrode and an open portion exposing the pixel electrode; And a gate wiring formed on the protective layer and in contact with the gate electrode through the gate contact hole and crossing the data wiring.
이때, 상기 제 1 자기조립단분자막은 그 엔드그룹이 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2)로 이루어진 것이 특징이다.In this case, the first self-assembled monolayer is characterized in that the end group is composed of a siol group (-SH), a cyan group (-CN) or an amine group (-NH 2 ).
또한, 상기 제 1, 2 자기조립단분자막 각각은, 그 하부의 표면과 반응하는 헤드그룹과, 상기 헤드그룹과 연결된 긴 주사슬부분과, 상기 주사슬부분과 연결된 상기 엔드그룹으로 이루어진 것이 특징이며, 상기 제 1 자기 조립 단분자막의 헤드그룹은 금속재질과 잘 반응하는 사이올기(-SH) 또는 시안기(-CN)로 이루어진 것이 특징이며, 이때, 상기 제 2 자기조립단분자막의 헤드그룹은 기판을 이루는 재질과 잘 반응하는 실리콘(Si)과 메틸기(CH3)를 포함하는 실란계 계통의 물질(CH3-Si-X, X는 여러 메틸기를 포함하는 여러 가지 기)로 이루어지며, 이때 상기 제 2 자기조립단분자막을 이루는 화학물질은, ㄱ)MPTMS, MMDMES, MMMDES, MPMDMS 이나, 또는 ㄴ)아민기(-NH2)를 포함하는 APMDES, APTMS 이나, 또는 ㄷ)시안기(-CN)를 포함하는 CPTES, CPDMMS 중에서 선택되는 하나인 것이 특징이다. In addition, each of the first and second self-assembled monolayers is characterized in that it consists of a head group reacting with the surface of the lower portion, a long main chain portion connected to the head group, and the end group connected to the main chain portion, The head group of the first self-assembled monolayer is characterized in that it consists of a siol group (-SH) or cyan group (-CN) that reacts well with the metal material, wherein the head group of the second self-assembled monolayer is a substrate It is composed of a silane-based material (CH 3 -Si-X, X is a variety of groups containing a number of methyl groups) containing a silicon (Si) and methyl group (CH 3 ) that reacts well with the material, wherein the second Chemicals that make up the self-assembled monolayer include a) MPTMS, MMDMES, MMMDES, MPMDMS, or b) APMDES, APTMS containing an amine group (-NH 2 ), or c) containing a cyan group (-CN). It is one of CPTES and CPDMMS. to be.
또한, 상기 소스 및 드레인 전극은 금(Au)으로 이루어진 것이 특징이다.In addition, the source and drain electrodes are made of gold (Au).
본 발명에 따른 유기 반도체 반도체층을 포함하는 어레이 기판의 제조 방법은, 기판 상에 제 1 금속물질을 증착하고 이를 패터닝함으로써 서로 이격하는 소스 및 드레인 전극과 상기 소스 전극과 연결되는 데이터 배선을 형성하는 단계와; 상기 기판 상에 상기 드레인 전극의 일끝단과 연결되는 화소전극을 형성하는 단계와; 제 1 화학물질을 이용한 1차 SAMs(self-assembled monolayers)처리를 실시하여 상기 소스 및 드레인 전극 상에 제 1 자기조립단분자막을 형성하는 단계와; 제 2 화학물질을 이용한 2차 SAMs(self-assembled monolayers)처리를 실시하여 상기 소스 및 드레인 전극 사이로 노출된 상기 기판의 표면에 제 2 자기조립단분자막을 형성하는 단계와; 상기 제 1, 2 자기조립단분자막 위로 동일한 평면 형태를 가지며 순차적으로 적층된 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 게이트 콘택홀과 상기 화소전극을 노출시키는 오픈부를 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하는 게이트 배선을 형성하는 단계를 포함한다. The method of manufacturing an array substrate including an organic semiconductor semiconductor layer according to the present invention includes forming source and drain electrodes spaced apart from each other and data lines connected to the source electrodes by depositing and patterning a first metal material on the substrate. Steps; Forming a pixel electrode connected to one end of the drain electrode on the substrate; Performing first self-assembled monolayers (SAMs) treatment using a first chemical to form a first self-assembled monolayer on the source and drain electrodes; Performing second self-assembled monolayers (SAMs) using a second chemical to form a second self-assembled monolayer on the surface of the substrate exposed between the source and drain electrodes; Forming an organic semiconductor layer, a gate insulating film, and a gate electrode having the same planar shape and sequentially stacked on the first and second self-assembled monolayers; Forming a protective layer having a gate contact hole exposing the gate electrode over the gate electrode and an open portion exposing the pixel electrode; And forming a gate wiring over the protective layer and contacting the gate electrode through the gate contact hole and intersecting the data wiring.
이때, 상기 제 1, 2 자기조립단분자막의 엔드그룹(end group)을 동일한 물질로 이루어지도록 하는 것이 특징이다. In this case, an end group of the first and second self-assembled monolayers may be formed of the same material.
또한, 상기 제 1 화학물질은 상기 제 1 차 SAMs(self-assembled monolayers)처리 시 금속의 표면과 반응하는 것을 특징으로 하며, 상기 제 1 화학물질은 사이올기(-SH)나 시안기(-CN)를 포함하는 것이 특징이다. In addition, the first chemical is characterized in that the reaction with the surface of the metal during the first self-assembled monolayers (SAMs) treatment, the first chemical is a siol group (-SH) or cyan group (-CN It is characterized by including).
또한, 상기 제 2 화학물질은 상기 제 2 차 SAMs(self-assembled monolayers) 처리 시 기판의 표면과 반응하는 것을 특징으로 하며, 이때, 상기 제 2 화학물질은 MPTMS, MMDMES, MMMDES, MPMDMS, APMDES, APTMS, CPTES, CPDMMS 중에서 선택되는 하나인 것이 특징이다.In addition, the second chemical is reacted with the surface of the substrate during the second self-assembled monolayers (SAMs), wherein the second chemical is MPTMS, MMDMES, MMMDES, MPMDMS, APMDES, It is one of APTMS, CPTES, and CPDMMS.
또한, 상기 1, 2 차 SAMs(self-assembled monolayers) 처리는 각각 제 1, 2 화학물질로 이루어지 용액에 상기 기판을 담구는 디핑(dipping) 방식으로 진행하는 것이 특징이다. In addition, the first and second SAMs (self-assembled monolayers) treatment is characterized in that the dipping method of immersing the substrate in a solution consisting of first and second chemicals, respectively.
또한, 상기 유기 반도체층과 게이트 절연막과 게이트 전극을 형성하는 단계는, 상기 제 1, 2 자기조립단분자막 위로 전면에 유기 반도체 물질을 코팅하여 유기 반도체 물질층을 형성하는 단계와; 상기 유기 반도체 물질층 위로 유기 절연물질을 코팅하여 유기 절연 물질층을 형성하는 단계와; 상기 유기 절연물질층 위로 금속물질을 증착하여 금속물질층을 형성하는 단계와; 상기 금속물질층 위로 유기패턴을 형성하는 단계와; 상기 유기패턴 외부로 노출된 상기 금속물질층과 그 하부의 상기 유기 절연 물질층과 그 하부의 유기 반도체 물질층 및 제 1, 2 자기조립단분자막을 제거하는 단계와; 상기 유기패턴을 제거하는 단계를 포함하며, 이때, 상기 유기 반도체 물질층 및 게이트 절연 물질층은 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 중 하나를 이용하여 코팅함으로써 형성하는 것이 특징이다. The forming of the organic semiconductor layer, the gate insulating film, and the gate electrode may include forming an organic semiconductor material layer by coating an organic semiconductor material over the first and second self-assembled monolayers; Coating an organic insulating material over the organic semiconductor material layer to form an organic insulating material layer; Depositing a metal material on the organic insulating material layer to form a metal material layer; Forming an organic pattern on the metal material layer; Removing the metal material layer exposed to the outside of the organic pattern, the organic insulating material layer below and the organic semiconductor material layer below and the first and second self-assembled monolayers; And removing the organic pattern, wherein the organic semiconductor material layer and the gate insulating material layer include an inkjet device, a nozzle coating device, a bar coating device, a slit coating device, and a spin ( spin) is characterized by forming by coating using either a coating device or a printing device.
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in detail with reference to the drawings.
도 4a 내지 도 4h는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다.4A through 4H are cross-sectional views illustrating manufacturing steps of one pixel area of an array substrate for a liquid crystal display according to an exemplary embodiment of the present invention.
우선, 도 4a에 도시한 바와같이, 투명한 절연기판(101) 상에 열증착 등의 방법을 이용하여 저저항 특성을 가지며 비교적 일함수 값이 높은 금속물질인 금(Au)을 전면에 증착함으로써 금(Au) 재질의 금속층(미도시)을 형성한다. First, as shown in FIG. 4A, gold (Au), which is a metal material having a low resistance characteristic and a relatively high work function value, is deposited on the front surface by using a method such as thermal deposition on a transparent insulating
이후, 상기 금(Au) 재질의 금속층(미도시) 위로 감광성 특성을 갖는 포토레지스트의 도포를 통한 포토레지스트층의 형성, 노광 마스크를 이용한 노광, 노광된 포토레지스트층의 현상 및 제거된 포토레지스트층 외부로 노출된 상기 금(Au) 재질의 금속층의 식각 등 일련의 단계를 포함하는 마스크 공정을 진행함으로써 일방향으로 연장하는 데이터 배선(110)을 형성하고, 동시에 각 화소영역(P) 내의 스위칭 영역(TrA)에는 서로 이격하는 소스 전극(113) 및 드레인 전극(115)을 형성한다. 이때 상기 데이터 배선(110)과 상기 소스 전극(113)은 서로 연결되도록 형성한다. Thereafter, a photoresist layer is formed by coating a photoresist having photosensitive properties on the metal layer (Au) material (not shown), exposure using an exposure mask, development of the exposed photoresist layer, and removed photoresist layer. By performing a mask process including a series of steps such as etching of the metal layer of Au material exposed to the outside, the
다음, 도 4b에 도시한 바와 같이, 상기 소스 및 드레인 전극(113, 115) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 이를 패터닝함으로써 각 화소영역(P)별로 상기 드레인 전극(115)의 타끝단과 접촉하는 화소전극(118)을 형성한다.Next, as shown in FIG. 4B, a transparent conductive material, such as indium tin oxide (ITO) or indium zinc oxide (IZO), is deposited on the source and drain
다음, 도 4c에 도시한 바와같이, 상기 노출된 금(Au) 재질의 소스 및 드레인 전극(113, 115)과 데이터 배선(110) 및 화소전극(118)이 형성된 기판(101)을 금속과 우선적으로 반응하는 제 1 화학물질 예를들면, 사이올기(-SH)나 시안기(-CN)를 구조식의 양끝단에 갖는 화학물질 용액 또는 전술한 금속과 잘 반응하는 사이올 기(-SH)나 시안기(-CN)를 일끝단으로 그리고 타끝단에는 아민기(-NH2)를 갖는 화학물질 용액(185)에 노출(도면에서는 디핑(dipping)방식으로 진행됨을 보임)시키는 1차 SAMs(self-assembled monolayers) 처리를 실시함으로써 상기 금속재질의 소스 및 드레인 전극(113, 115)과 데이터 배선(110) 및 화소전극(118)의 표면에, 그 표면에 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2) 환경을 갖는 제 1 자기조립단분자막(120)을 형성한다. Next, as shown in FIG. 4C, the
이때, 전술한 제 1 화학물질은 유리 또는 플라스틱 재질의 기판(101)과는 반응하지 않으므로 예들들어 사이올기(-SH) 이나 시안기(-CN)는 유리 또는 플라스틱 재질과는 전혀 반응하지 않으므로 금속의 표면에 대해서만 그 최상부가 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2)가 달린 제 1 자기조립단분자막(120)이 형성되게 된다.In this case, since the first chemical substance does not react with the glass or
다음, 도 4d에 도시한 바와 같이, 상기 금속재질의 배선(110) 및 전극(113, 115, 118) 상에 제 1 자기조립단분자막(120)이 형성된 기판(101)에 대해 이번에는 기판(101)과만 반응하는 제 2 화학물질, 상기 기판(101)이 유리재질인 경우, 실리콘(Si) 주변에 메틸기(-CH3)를 갖는 것이 특징으로 실란(CH3-Si-)계통의 화학물질 예를들면 사이올기(-SH)를 포함하는 MPTMS, MMDMES, MMMDES, MPMDMS 이나 또는 아민기(-NH2)를 포함하는 APMDES, APTMS 이나 또는 시안기(-CN)를 포함하는 CPTES, CPDMMS 등의 화학물질 등을 포함하는 화학물질 용액(187)에 노출(도면에서는 디 핑(dipping) 방식으로 진행됨을 보임)시키는 2차 SAMs(self-assembled monolayers) 처리를 실시함으로써 상기 금속재질의 배선(110) 및 전극(113, 115, 118) 사이로 노출된 기판(101)의 표면에 제 2 자기조립단분자막(122)을 형성한다.Next, as shown in FIG. 4D, the
이때 상기 기판(101)과만 작용하여 상기 제 2 자기조립단분자막(122)을 이루게 되는 각 화학물질의 분자식은 아래와 같다.At this time, the molecular formula of each chemical that acts only on the
여기서 SAMs(self-assembled monolayers) 처리되어 형성된 자기조립단분자막의 구조에 대해 설명한다.Herein, the structure of the self-assembled monolayer formed by SAMs (self-assembled monolayers) will be described.
자기조립단분자막의 기본적인 구조는 도 5에 도시한 바와 같이, 크게 3부분으로 이루어지고 있다. 특정 물질층의 표면과 결합할 수 있는 작용기를 갖는 헤드 그룹(head group)(210)과 길게 늘어진 구조의 주사슬부분(220)과, 마지막으로 상기 주사슬 부분(220)의 끝단에 붙어있는 기능성을 부여할 수 있는 기능(functional)기로 이루어진 엔드그룹(230)로 구성된다.The basic structure of the self-assembled monolayer is composed of three parts, as shown in FIG. Functionality attached to the
이때 본 발명에 있어서는 금속재질의 표면과 기판의 표면상에 각각 형성되는 제 1, 2 자기조립단분자막의 엔드그룹(220)이 서로 동일한 기를 갖도록 하는 것이 특징이 된다. At this time, in the present invention, it is characterized in that the
이렇게 3부분으로 구성되는 구조적 특징을 갖는 제 1, 2 자기조립단분자막(120, 122)이 형성된 기판(101)을 살펴보면, 우선, 금속재질의 소스 및 드레인 전극(113, 115)과 데이터 배선(110) 및 화소전극(118)의 표면에 형성된 제 1 자기조립단분자막(120)은 금속재질의 표면과 작용하는 헤드그룹으로써 사이올기(-SH)나 시안기(-CN)가 형성되고 있으며, 이들 헤드그룹과 연결되어 주사슬부분이 형성되고 있으며, 상기 주사슬부분의 끝단에는 엔드그룹으로써 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2)가 형성되고 있는 것이 특징이다.Referring to the
한편, 기판(101)의 표면에 형성된 제 2 자기조립단분자막(122)은 상기 기판(101)의 표면과 작용하는 헤드그룹으로써 실리콘(Si) 및 메틸기(CH3)를 포함하여 구성되는 실란계 물질(X-Si-CH3 또는 X-Si-OCH3, 상기 X는 여러 가지 다른 기 예를들어 CH3, CH3CH2O가 될 수 있음)이 형성되고 있으며, 이들 실란계 물질(X-Si-CH3 또는 X-Si-OCH3)의 헤드그룹과 연결되어 주사슬부분이 형성되고 있으며, 상기 주사슬부분의 끝단에는 엔드그룹으로써 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2)가 형성되고 있는 것이 특징이다.Meanwhile, the second self-assembled
따라서, 상기 금속 배선(110) 및 전극(113, 115, 118)과 기판(101) 상에 각각 형성된 제 1, 2 자기조립단분자막(120, 122)은 그 엔드그룹이 모두 동일한 기능기 즉, 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2)를 갖는 구조를 갖게 됨으로써 그 상부에 코팅하게 되는 유기 반도체 물질층이 동일한 표면 환경을 갖게 되는 바, 접하게 되는 계면 특성을 달리함으로써 발생되는 코팅 불량을 방지할 수 있다.Accordingly, the first and second self-assembled
이 경우, 기판(101)을 이러한 화학물질에 노출시키는 것은 고가의 진공챔버 등을 사용하지 않고 베스(bath) 등을 이용한 디핑(dipping) 또는 노즐을 통한 화학용액의 분사(spray) 등의 방법으로 간단히 형성할 수 있는 바, 종래의 고가의 진공장비를 이용한 플라즈마 처리보다 제조 비용적 측면 및 제조 시간적 측면에서 매우 효과적이라 할 수 있다. 진공장비의 경우 매우 고가이며, 진공을 형성하는 과정에 서 비교적 긴 시간을 소비하게 되지만, 본 발명의 경우 단지 베스(bath)에 소정시간 디핑(dipping)하는 방식으로 짧은 시간내에 진행되는 바, 제조 공정 진행상 효율적이라 할 것이다. 더욱이 디핑(dipping)방식의 경우 도면에서는 기판 한 장만이 디핑(dipping)되는 것을 보이고 있지만, 여러 장의 기판을 소정의 간격을 가지며 적층시킨 카세트 형태로 디핑(dipping)을 실시할 수도 있는 바, 제조 시간을 더욱 단축시킬 수 있다.In this case, exposing the
한편, 전술한 실시예에 있어서는 금속재질과 반응하는 제 1 화학물질을 이용하여 금속재질의 전극 및 배선에 제 1 자기조립단분자막을 형성한 것을 보이고 있으나, 변형예로서 우선적으로 상기 기판을 이루는 재질과 반응하는 제 2 화학물질을 이용하여 SAMs처리를 실시함으로써 기판표면에 제 2 자기조립단분자막을 먼저 형성하고, 이후에 상기 제 1 화학물질을 이용하여 상기 금속재질의 전극 및 배선의 표면에 제 1 자기조립단분자막을 형성할 수도 있다. Meanwhile, in the above-described embodiment, the first self-assembled monolayer is formed on the electrode and the wiring of the metal material by using the first chemical reacting with the metal material. The second self-assembled monolayer is first formed on the surface of the substrate by conducting SAMs using the reacting second chemical, and then the first magnetic material is formed on the surface of the electrode and wiring of the metal material using the first chemical. An assembled monomolecular film can also be formed.
이 경우, 상기 기판과 반응하는 제 2 화학물질이 사이올기(-SH)나 시안기(-CN)를 갖는 물질인 경우는 실란 계통(CH3-Si-X)의 작용기가 기판에 흡착될 수도 있고, 상기 사이올기(-SH)나 시안기(-CN)가 우선적으로 금속재질에 흡착될 수도 있는 바, 이 경우는 실시예에서와 같이 제 1 화학물질을 이용하여 금속재질에 제 1 자기조립단분자막을 우선적으로 형성한 후 진행하는 것이 바람직하다. 하지만, 상기 제 2 화학물질인 아민기(-NH2)를 갖는 물질인 경우는 실시예에 따른 방법이든 아니면 변형예에 따른 방법이든 문제되지 않는다. In this case, when the second chemical reacting with the substrate is a substance having a siol group (-SH) or a cyan group (-CN), the functional group of the silane system (CH 3 -Si-X) may be adsorbed onto the substrate. In addition, the siol group (-SH) or cyan group (-CN) may be preferentially adsorbed to the metal material, in this case, as in the embodiment, the first self-assembly to the metal material using the first chemical It is preferable to proceed after forming a monomolecular film preferentially. However, the material having the amine group (-NH 2 ), which is the second chemical, does not matter whether the method according to the embodiment or the method according to the modification.
다음, 도 4e에 도시한 바와 같이, 상기 제 1, 2 자기조립단분자막(120, 122) 위로 액상의 유기 반도체 물질 예를들면 액상의 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)을 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 등을 이용하여 전면에 코팅함으로써 유기 반도체 물질층(130)을 형성하고, 연속하여 상기 유기 반도체 물질층(130) 위로 유기 절연물질 예를들면 플루오루폴리머(fluoropolymer)를 전술한 코팅장치 중 하나의 장치를 이용하여 전면에 코팅함으로써 게이트 절연 물질층(135)을 형성한다. Next, as shown in FIG. 4E, a liquid organic semiconductor material such as pentacene or polythiophene in liquid phase is formed on the first and second self-assembled
이 경우, 상기 금속재질인 소스 및 드레인 전극(113, 115)과 데이터 배선(110)과 화소전극(118) 상부로는 그 엔드그룹을 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2)로 하는 제 1 자기조립단분자막(120)이 형성되며, 이들 전극(113, 115, 118) 및 배선(110) 외부로 노출된 기판(101)의 표면에 대응해서도 상기 제 1 자기조립단분자막(120)과 같이 그 엔드그룹을 사이올기(-SH)나 시안기(-CN) 또는 아민기(-NH2)로 하는 제 2 자기조립단분자막(122)이 형성되게 된다. 따라서, 상기 유기 반도체 물질을 이용하여 코팅 진행시 기판(101) 전면에 대해 동일한 상태를 갖는 계면 상에 코팅됨으로써 계면 특성 차이에 따른 코팅 불량 및 끊김 등의 발생없이 상기 유기 반도체 물질층(130)이 형성되게 된다.In this case, an end group may be formed on the source and drain
또한, 상기 유기 반도체 물질은 금속 또는 기판(101) 자체와의 결합보다 상기 제 1, 2 자기조립단분자막(120, 122)과의 결합력이 더욱 강한 특성을 갖는 바, 결합력이 증가함으로서 계면에서의 특성 또한 상승되는 효과가 있다.In addition, the organic semiconductor material has a stronger bonding force with the first and second self-assembled
이후, 상기 게이트 절연 물질층(135) 위로 건식식각이 용이한 금속물질 예를들면 몰리브덴(Mo) 또는 크롬(Cr)을 증착함으로써 제 2 금속층(140)을 형성한다. Thereafter, the
다음, 도 4f에 도시한 바와 같이, 상기 제 2 금속층(도 4e의 140) 위로 포지티브 타입의 감광성 특성을 갖는 유기 절연물질인 포토아크릴 또는 PVA(poly vinyl alcohol)를 도포하여 감광성 유기절연층(미도시)을 형성하고 이를 노광, 현상함으로써 감광성 유기패턴(181)을 형성한다.Next, as shown in FIG. 4F, a photoacoustic or polyvinyl alcohol (PVA), an organic insulating material having positive type photosensitive characteristics, is coated on the second metal layer (140 in FIG. 4E) to form a photosensitive organic insulating layer (not shown). Photosensitive
이후, 상기 감광성 유기패턴(181)을 식각 마스크로하여 드라이 에칭을 진행하여 상기 감광성 유기패턴(181) 외부로 노출된 상기 제 2 금속층(도 4e의 140)과 그 하부의 게이트 절연물질층(도 4e의 135)과 유기 반도체 물질층(도 4e의 130)을 동시에 제거함으로써 상기 스위칭 영역(TrA)에 아일랜드 형상의 게이트 전극(141)을 형성하고, 동시에 그 하부로 동일한 패턴 형태를 갖는 게이트 절연막(136)과 유기 반도체층(131)을 형성한다. Thereafter, dry etching is performed using the photosensitive
이때, 상기 드라이 에칭에 의해 상기 유기패턴(181)이 형성된 이외의 영역 에 형성된 제 1, 2 자기조립단분자막(120, 122)까지 제거됨으로써 상기 화소전극(118)과 소스 및 드레인 전극(113, 115) 일부 및 데이터 배선(110)은 노출되게 된다. In this case, the
다음, 도 4g에 도시한 바와같이, 전면 노광을 한 후 현상하거나 또는 애싱(ashing)을 진행함으로써 상기 게이트 전극(141) 상부에 남아있는 감광성 유기패턴(도 4f의 181)을 제거한다. 이때, 유기 박막트랜지스터 제조 특성상, 유기 반도 체층의 측면이 최종적으로 노출되므로 스트립액을 이용하여 상기 유기패턴(도 4f의 181)을 스트립하여 제거하는 방법은 진행할 수 없다.Next, as shown in FIG. 4G, the photosensitive organic pattern (181 of FIG. 4F) remaining on the
하지만, 전면 노광 후 현상의 방법으로 상기 유기패턴(도 4f의 181)을 제거하는 경우, 상기 감광성 유기패턴(도 4f의 181)은 그 현상액이 KOH(포토아크릴의 현상액) 또는 순수(DI, PVA의 현상액)가 되므로 이는 상기 유기 반도체층(131)의 측면과 접촉하게 되지만 영향을 주지 않는 바, 문제되지 않는다. However, when the organic pattern (181 of FIG. 4F) is removed by the development method after full exposure, the photosensitive organic pattern (181 of FIG. 4F) may be formed by KOH (development solution of photoacryl) or pure water (DI, PVA). This is a developer, so that it comes into contact with the side surface of the organic semiconductor layer 131 but does not affect the bar.
이때, 만약 애싱(ashing)을 통해 상기 감광성 유기패턴(도 4f의 181)을 제거하는 경우, 상기 감광성 유기패턴(도 4f의 181)은 일반적인 패터닝 시 주로 이용하는 포토레지스트로 형성할 수도 있다.In this case, if the photosensitive
이후 상기 노출된 게이트 전극(141) 위로 감광성 유기 절연물질인 포토아크릴 또는 PVA(poly vinyl alcohol)를 상기 게이트 전극(141) 위로 전면에 전술한 코팅장치 중 하나를 이용하여 코팅함으로써 보호층(150)을 형성한 후, 이를 패터닝함으로써 각 화소영역(P)내의 상기 게이트 전극(141) 일부로 노출시키는 게이트 콘택홀(153)과 상기 화소전극(118)을 노출시키는 오픈부(op)를 형성한다. Thereafter, photoacoustic or polyvinyl alcohol (PVA), which is a photosensitive organic insulating material, is coated on the exposed
다음 도 4h에 도시한 바와같이, 상기 게이트 콘택홀(153)을 갖는 보호층(150) 위로 저저항 금속물질 예를들면, 은(Ag), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중에서 선택되는 하나의 물질을 스퍼터링을 통해 증착하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 게이트 콘택홀(153)을 통해 게이트 전극(141)과 접촉하며, 상기 데이터 배선(110)과 교차하여 상기 화소영역(P)을 정의하는 게이트 배선(160)을 형성한다. Next, as shown in FIG. 4H, a low-resistance metal material, for example, silver (Ag), aluminum (Al), aluminum alloy (AlNd), and molybdenum (above) is formed on the
이때, 상기 게이트 배선(160)은 상기 화소전극(118)의 끝단부와 일부 중첩하도록 형성함으로써 더욱 정확히는 상기 게이트 배선(160)이 형성되는 부분에 대응하여 상기 화소전극(118) 형성 시 그 일끝단부가 상기 게이트 배선(160)이 형성되는 부분과 대응되는 영역까지 연장 형성되도록 함으로써 이들 중첩되는 부분이 스토리지 커패시터(StgC)를 이루도록 하여 본 발명에 따른 유기 반도체층(131)을 갖는 어레이 기판(101)을 완성한다. In this case, the
본 발명에 의한 유기 박막트랜지스터를 갖는 액정표시장치용 어레이 기판은 유기 반도체층을 형성 전 1, 2 차 SAMs(self-assembled monolayers) 처리에 의해 금속재질의 표면과 기판의 표면상에 각각 그 엔드그룹이 동일한 물질로 이루어진 제 1, 2 자기조립단분자막이 형성됨으로써 기판 전면에 대해 그 표면상태가 동일한 환경이 되도록 함으로써 유기 반도체 물질을 코팅 시 계면 특성 차이로 발생하는 끊김 및 코팅성 저하를 방지하는 효과가 있다.An array substrate for a liquid crystal display device having an organic thin film transistor according to the present invention has its end groups on the surface of the metal material and the surface of the substrate by primary and secondary self-assembled monolayers (SAMs) treatment before forming the organic semiconductor layer. The first and second self-assembled monolayers made of the same material are formed so that the surface state is the same for the entire surface of the substrate, thereby preventing breakage and deterioration of coating properties caused by differences in interfacial properties when coating the organic semiconductor material. have.
또한 유기 반도체층이 끊김 없이 형성되며 더욱이 그 계면에서의 접합력이 향상됨으로써 최종적으로는 박막트랜지스터의 특성을 향상시키는 효과가 있다. In addition, the organic semiconductor layer is formed without interruption, and furthermore, the bonding force is improved at the interface, thereby finally improving the characteristics of the thin film transistor.
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060131736A KR101325665B1 (en) | 2006-12-21 | 2006-12-21 | Array substrate and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060131736A KR101325665B1 (en) | 2006-12-21 | 2006-12-21 | Array substrate and method for fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080057878A KR20080057878A (en) | 2008-06-25 |
KR101325665B1 true KR101325665B1 (en) | 2013-11-05 |
Family
ID=39803606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060131736A KR101325665B1 (en) | 2006-12-21 | 2006-12-21 | Array substrate and method for fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101325665B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101958990B1 (en) * | 2012-05-04 | 2019-03-15 | 삼성전자주식회사 | Organic thin film transistor and method of manufacturing the same |
KR20140081413A (en) | 2012-12-21 | 2014-07-01 | 삼성디스플레이 주식회사 | Thin film transistor array panel and manufacturing method thereof |
KR102332948B1 (en) * | 2015-01-13 | 2021-12-01 | 삼성디스플레이 주식회사 | Polarizer device and display device comprising the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040063367A (en) * | 2003-01-07 | 2004-07-14 | 삼성전자주식회사 | Thin film transistor substrate and metal wiring method thereof |
US20040161873A1 (en) * | 2002-11-25 | 2004-08-19 | Dimitrakopoulos Christos D. | Organic underlayers that improve the performance of organic semiconductors |
KR100659103B1 (en) * | 2005-10-24 | 2006-12-19 | 삼성에스디아이 주식회사 | Organic thin film transistor, flat panel display apparatus comprising the same, and method of manufacturing the organic thin film transistor |
-
2006
- 2006-12-21 KR KR1020060131736A patent/KR101325665B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040161873A1 (en) * | 2002-11-25 | 2004-08-19 | Dimitrakopoulos Christos D. | Organic underlayers that improve the performance of organic semiconductors |
KR20040063367A (en) * | 2003-01-07 | 2004-07-14 | 삼성전자주식회사 | Thin film transistor substrate and metal wiring method thereof |
KR100659103B1 (en) * | 2005-10-24 | 2006-12-19 | 삼성에스디아이 주식회사 | Organic thin film transistor, flat panel display apparatus comprising the same, and method of manufacturing the organic thin film transistor |
Also Published As
Publication number | Publication date |
---|---|
KR20080057878A (en) | 2008-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5847061B2 (en) | Array substrate and manufacturing method thereof | |
KR101251376B1 (en) | Array substrate for liquid crystal display device and method for fabricating the same | |
KR101163576B1 (en) | The array substrate for liquid crystal display device using organic semiconductor and Method of fabricating the same | |
KR101279927B1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
KR101747391B1 (en) | Array substrate for liquid crystal display device and methode of fabricating the same | |
JP4733005B2 (en) | Array substrate for liquid crystal display device using organic semiconductor material and method for manufacturing the same | |
KR101198218B1 (en) | Array substrate for liquid crystal display device and method for fabricating the same | |
KR101325665B1 (en) | Array substrate and method for fabricating the same | |
KR101357214B1 (en) | Array substrate for liquid crystal display device using liquid type organic semiconductor material and method of fabricating the same | |
KR101205767B1 (en) | Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material | |
KR101198219B1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
KR20080057877A (en) | Array substrate and method for fabricating the same | |
KR101381204B1 (en) | Methode of array substrate for liquid crystal display device | |
KR101380225B1 (en) | Array substrate for liquid crystal display device | |
KR20080056388A (en) | Array substrate for liquid crystal display device and method for fabricating the same | |
US7920246B2 (en) | LCD device including semiconductor of nano material and method for fabricating the same | |
KR101350408B1 (en) | Array substrate for liquid crystal display device and method for fabricating the same | |
KR101377673B1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
KR101366025B1 (en) | Array substrate and method for fabricating the same | |
KR101250317B1 (en) | Array substrate for liquid crystal display device and the method of fabricating the same | |
KR20090059511A (en) | Method for fabricating organic thin film transistor | |
KR101236240B1 (en) | Method of fabricating the array substrate for liquid crystal display device | |
KR20070050520A (en) | The array substrate for liquid crystal display device using organic semiconductor and method of fabricating the same | |
KR101257733B1 (en) | Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material | |
KR20050068886A (en) | The array substrate and the fabrication method for lcd |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180917 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190917 Year of fee payment: 7 |