KR101257733B1 - Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material - Google Patents

Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material Download PDF

Info

Publication number
KR101257733B1
KR101257733B1 KR1020070022421A KR20070022421A KR101257733B1 KR 101257733 B1 KR101257733 B1 KR 101257733B1 KR 1020070022421 A KR1020070022421 A KR 1020070022421A KR 20070022421 A KR20070022421 A KR 20070022421A KR 101257733 B1 KR101257733 B1 KR 101257733B1
Authority
KR
South Korea
Prior art keywords
material layer
organic semiconductor
semiconductor material
substrate
organic
Prior art date
Application number
KR1020070022421A
Other languages
Korean (ko)
Other versions
KR20080082081A (en
Inventor
김경록
김민주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070022421A priority Critical patent/KR101257733B1/en
Publication of KR20080082081A publication Critical patent/KR20080082081A/en
Application granted granted Critical
Publication of KR101257733B1 publication Critical patent/KR101257733B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 기판 상에 데이터 배선과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와; 상기 기판 상에 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와; 상기 화소전극 위로 상기 기판 전면에 액상의 유기 반도체 물질을 코팅하여 유기 반도체 물질층을 형성하는 단계와; 상기 유기 반도체 물질층의 테두리를 제거함으로써 상기 기판 테두리부에 대응하는 표면을 노출시키는 단계와; 상기 유기 반도체 물질층 위로 전면에 유기 절연 물질을 코팅하여 상기 유기 반도체 물질층의 상부 및 측면을 완전히 덮으며 유기 절연 물질층을 형성하는 단계와; 상기 유기 절연 물질층 위로 게이트 전극을 형성하는 단계와; 상기 게이트 전극 외부로 노출된 상기 유기 절연 물질층과 그 하부의 유기 반도체 물질층을 제거함으로써 게이트 절연막과 유기 반도체층을 형성하는 단계와; 상기 게이트 전극과 접촉하는 게이트 배선을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법을 제공한다.The present invention includes forming source and drain electrodes spaced apart from each other with data lines on a substrate; Forming a pixel electrode on the substrate in contact with the drain electrode; Forming an organic semiconductor material layer by coating a liquid organic semiconductor material on the entire surface of the substrate over the pixel electrode; Exposing a surface corresponding to the substrate edge by removing the edge of the organic semiconductor material layer; Coating an organic insulating material on the entire surface of the organic semiconductor material layer to completely cover the top and side surfaces of the organic semiconductor material layer to form an organic insulating material layer; Forming a gate electrode over the organic insulating material layer; Forming a gate insulating film and an organic semiconductor layer by removing the organic insulating material layer and an organic semiconductor material layer below the organic insulating material layer exposed outside the gate electrode; It provides a method of manufacturing an array substrate for a liquid crystal display device comprising the step of forming a gate wiring in contact with the gate electrode.

Description

액상의 유기 반도체물질을 이용한 액정표시장치용 어레이 기판의 제조 방법{Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material}Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material}

도 1은 일반적인 액정표시장치의 분해사시도.1 is an exploded perspective view of a general liquid crystal display device.

도 2는 종래의 유기 반도체 물질을 코팅하여 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 공정 단면도.2 is a cross-sectional view of a manufacturing process of an array substrate for a liquid crystal display device, which is formed by coating a conventional organic semiconductor material.

도 3a 내지 3g는 본 발명의 실시예에 따른 액상의 유기 반도체 물질을 이용한 유기 반도체층을 갖는 유기 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 제조 단계별 공정도.3A to 3G are process steps for manufacturing an array substrate for a liquid crystal display device having an organic thin film transistor having an organic semiconductor layer using a liquid organic semiconductor material according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

101 : 기판 110 : 소스 전극 101 substrate 110 source electrode

113 : 드레인 전극 117 : 화소전극 113: drain electrode 117: pixel electrode

122 : 유기 반도체 물질층 130 : 유기 절연 물질층122: organic semiconductor material layer 130: organic insulating material layer

AA : 표시영역 NA : 비표시영역 AA: Display Area NA: Non-Display Area

본 발명은 액정표시장치에 관한 것으로, 좀 더 자세하게는 유기 반도체 물질을 이용한 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to an array substrate for a liquid crystal display device using an organic semiconductor material and a method of manufacturing the same.

근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.In recent years, as the society enters the information age, the display field that processes and displays a large amount of information has been rapidly developed, and recently, the thin film transistor (Thin) having excellent performance of thinning, light weight, and low power consumption has recently been developed. Film Transistor (TFT) type liquid crystal display (TFT-LCD) has been developed to replace the existing cathode ray tube (CRT).

액정표시장치의 화상구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구성요소로 하며, 이들 전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시하는 비발광 소자이다.The image realization principle of the liquid crystal display device uses the optical anisotropy and polarization property of the liquid crystal. As is well known, the liquid crystal has a thin and long molecular structure and optical anisotropy having an orientation in an array, and when placed in an electric field, the liquid crystal has an orientation of molecular arrangement depending on its size. This change is polarized. The liquid crystal display is an essential component of a liquid crystal panel formed by bonding an array substrate and a color filter substrate formed with pixel electrodes and common electrodes facing each other with the liquid crystal layer interposed therebetween. In addition, it is a non-light emitting device which artificially adjusts the arrangement direction of liquid crystal molecules through the electric field change between these electrodes and displays various images by using the light transmittance which is changed at this time.

최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하 고 스위칭 소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device)이다.Recently, the active matrix type, in which pixels, which are the basic units of image expression, are arranged in a matrix manner and a switching element is arranged in each pixel, is independently controlled, and is attracting attention in terms of resolution and video performance. One such thin-film transistor (TFT) is a thin-film transistor (Thin Firm Transistor Liquid Crystal Display Device).

좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1에 나타낸 바와 같이 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명기판(12) 및 이의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막 트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.In more detail, as shown in FIG. 1, which is an exploded perspective view of a general liquid crystal display device, the array substrate 10 and the color filter substrate 20 face each other with the liquid crystal layer 30 interposed therebetween. The array substrate 10 includes a plurality of gate lines 14 and data lines 16 arranged vertically and horizontally to the first transparent substrate 12 and upper surfaces thereof to define a plurality of pixel regions P. Thin film transistors T are provided at the intersections of the wirings 14 and 16 and are connected one-to-one with the pixel electrodes 18 provided in the pixel regions P. FIG.

또한 이와 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22) 및 이의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막 트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 마련되어 있다.In addition, the upper color filter substrate 20 facing the second transparent substrate 22 and its rear surface cover the non-display area of the gate line 14, the data line 16, the thin film transistor T, and the like. A grid-like black matrix 25 is formed that borders each pixel region P. The red, green, and blue color filter layers 26 are sequentially and repeatedly arranged to correspond to the pixel regions P in the grid. Is formed, and a transparent common electrode 28 is provided over the entire surface of the black matrix 25 and the red, green, and blue color filter layers 26.

그리고 도면상에 명확하게 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 부착된다. Although not clearly shown in the drawings, these two substrates 10 and 20 are each sealed with a sealing agent or the like along the edges to prevent leakage of the liquid crystal layer 30 interposed therebetween. An upper and lower alignment layer is provided at the boundary between the substrates 10 and 20 and the liquid crystal layer 30 to provide reliability in the molecular alignment direction of the liquid crystal, and at least one outer surface of each of the substrates 10 and 20 has a polarizing plate. Attached.

더불어 액정패널 배면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.In addition, a backlight is provided on the back of the liquid crystal panel to supply light. The on / off signal of the thin film transistor T is sequentially scanned and applied to the gate wiring 14. When the image signal of the data wiring 16 is transmitted to the pixel electrode 18 of the pixel region P, the liquid crystal molecules are driven by the vertical electric field therebetween, and various images are changed due to the change in the transmittance of light. I can display it.

한편, 이 같은 액정표시장치에 있어 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 제 1 및 제 2 절연기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA(personal digital assistant)와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.Meanwhile, in the liquid crystal display device, glass substrates have been traditionally used for the first and second insulating substrates 12 and 22, which are the matrixes of the array substrate 10 and the color filter substrate 20. As small portable terminals such as personal digital assistants (PDAs) are widely used, liquid crystal panels using plastic substrates have been introduced that are lighter, lighter, and more flexible than glass so that they can be applied to them.

하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특히 스위칭 소자인 박막 트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상의 고온을 필요로 하는 고온 공정이 많아 내열성 및 내화학성이 유리기판 보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있어, 상부기판을 이루는 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부기판인 어레이 기판은 통상적인 유리 기판을 이용하여 액정표시장치를 제조하고 있는 실정이 다. However, a liquid crystal panel using a plastic substrate has a high temperature process requiring a high temperature of 200 ° C. or higher, especially in the manufacture of an array substrate on which a thin film transistor, which is a switching element, is formed. Therefore, heat resistance and chemical resistance are inferior to that of a glass substrate. It is difficult to manufacture the array substrate using a plastic substrate, and thus, only the color filter substrate constituting the upper substrate is manufactured from the plastic substrate, and the array substrate, the lower substrate, is manufactured using a conventional glass substrate. .

이러한 문제를 해결하고자 최근에는 유기 반도체 물질 등을 이용하여 200℃ 이하의 저온 공정을 진행하여 박막트랜지스터를 형성하는 것을 특징으로 하는 어레이 기판을 제조 하는 기술이 제안되었다. 이러한 저온 공정에 의한 어레이 기판의 제조는 값비싼 진공 증착 장비를 이용하여 제조하는 것보다 코팅 장치를 이용하게 됨으로써 초기 설비비용이 매우 저렴하여 결과적으로 제조비용의 절감을 달성할 수 있는 바, 플라스틱 기판을 이용한 제조에만 한정되는 것이 아니라 유기 기판을 이용하여 제작할 수 있음은 당연하다. In order to solve this problem, a technique for manufacturing an array substrate, which is characterized by forming a thin film transistor by performing a low temperature process below 200 ° C. using an organic semiconductor material, has recently been proposed. The manufacturing of the array substrate by such a low temperature process uses a coating apparatus rather than manufacturing using expensive vacuum deposition equipment, and thus the initial equipment cost is very low, and as a result, a reduction in manufacturing cost can be achieved. Naturally, the present invention is not limited to the production using the organic substrate, but may be manufactured using the organic substrate.

이후에는 200℃이하의 저온 공정을 진행되는 유기 반도체 물질을 이용한 어레이 기판의 제조 방법에 대해 설명한다.Hereinafter, a method of manufacturing an array substrate using an organic semiconductor material undergoing a low temperature process of 200 ° C. or less will be described.

200℃ 이하의 저온 공정으로 박막트랜지스터를 포함하는 화소를 형성함에 있어서, 전극과 배선을 이루는 금속물질과 절연막과 보호층등의 형성은 저온 증착 또는 코팅의 방법 등을 통해 형성하여도 박막트랜지스터의 특성에 별 영향을 주지 않는다. 하지만, 채널을 이루는 반도체층을 일반적으로 이용되는 반도체 물질인 비정질 실리콘을 사용하여 저온 공정에서 증착 형성하게 되면, 상기 반도체층 내부 구조가 치밀하지 못하여 이동도 등의 중요 특성이 스위칭 소자로소의 역할을 할 수 없을 정도로 저하되는 문제가 발생한다. In forming a pixel including a thin film transistor at a low temperature process of 200 ° C. or lower, the characteristics of the thin film transistor may be formed even by forming a metal material, an insulating film, a protective layer, or the like that form an interconnection with an electrode through low temperature deposition or coating. Does not affect much. However, when a semiconductor layer forming a channel is deposited by using a low temperature process using amorphous silicon, which is a commonly used semiconductor material, the internal structure of the semiconductor layer is not dense and important characteristics such as mobility play a role as a switching device. There is a problem that can not be reduced.

따라서, 이를 극복하고자 비정질 실리콘 등의 종래의 비정질 실리콘 등의 반도체 물질 대신 반도체 특성을 갖는 유기 물질을 이용하여 유기 반도체층을 형성하는 것이 제안되고 있으며, 특히, 최근에는 액상 타입의 유기 반도체물질이 개발됨 으로써 이를 코팅 등의 방법에 의해 기판 상에 형성하는 것을 특징으로 하는 유기 박막트랜지스터를 포함하는 액정표시장치가 제안되고 있다. Therefore, in order to overcome this problem, it is proposed to form an organic semiconductor layer using an organic material having semiconductor characteristics, instead of a conventional semiconductor material such as amorphous silicon, such as amorphous silicon. Therefore, a liquid crystal display device including an organic thin film transistor, which is formed on a substrate by a coating method or the like, has been proposed.

종래의 유기 반도체 물질을 코팅하여 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 공정 단면도인 도 2를 참고하여 제조 공정에 대해 간략히 설명한다. A manufacturing process will be briefly described with reference to FIG. 2, which is a cross-sectional view of a manufacturing process of an array substrate for a liquid crystal display device, which is formed by coating a conventional organic semiconductor material.

우선, 유리 또는 플라스틱 재질의 기판(51) 상에 금속 배선(53) 및 전극을 형성한 후, 그 위로 유기 반도체 물질을 코팅을 진행하여 유기 반도체 물질층(60)을 형성하고, 연속하여 상기 유기 반도체 물질층(60) 상부에 유기 절연물질층(65)을 전면에 형성한다.First, the metal interconnection 53 and the electrode are formed on a substrate 51 made of glass or plastic, and then an organic semiconductor material is coated thereon to form an organic semiconductor material layer 60. The organic insulating material layer 65 is formed on the entire surface of the semiconductor material layer 60.

이후, 이를 패터닝하기 위한 공정 진행을 위해 세정 공정을 실시하게 되는데, 이러한 세정 공정을 진행하게 되면, 상기 유기 반도체 물질층(60)은 금속패턴 및 유리 또는 플라스틱 재질의 기판(51)과의 접착력이 좋지 않은 바, 상기 유기 반도체 물질층(60)이 상기 기판(51)의 테두리로부터 벗겨지는 필링(peeling) 불량이 다량 발생하고 있는 실정이다.Subsequently, a cleaning process is performed to proceed the process for patterning the same. When the cleaning process is performed, the organic semiconductor material layer 60 has an adhesive force with the metal pattern and the substrate 51 made of glass or plastic. As a result, a large amount of peeling defects occur in which the organic semiconductor material layer 60 is peeled off from the edge of the substrate 51.

이러한 유기 반도체 물질층의 필링(peeling)이 발생하는 이유에 대해 조금 더 상세히 설명한다. The reason why peeling of such an organic semiconductor material layer occurs will be described in more detail.

기판(51)상에 유기 반도체 물질층(60)의 코팅 후, 이러한 유기 반도체 물질층(60)이 형성된 기판(51)은 이후의 공정 진행을 위해 다음 단계의 공정 진행을 위한 단위공정 장비로 이동되게 되며, 각 단위공정 장비에서의 공정 진행을 위해서는 로봇 등을 이용하여 각 단위 공정 장비의 스테이지로 상기 기판(51)이 로 딩(loading) 및 언로딩(unloading)되게 되며, 이러한 이동 과정에서 기판(51)에 충격이 가해지는 동시에 상기 기판(51)에 휨이 발생하며 이러한 충격 및 휨 발생에 의해 상기 유기 반도체 물질층(60)의 기판(51) 표면에의 접착상태를 더욱 악화시키게 된다. After the coating of the organic semiconductor material layer 60 on the substrate 51, the substrate 51 on which the organic semiconductor material layer 60 is formed is moved to the unit process equipment for the next step process for the subsequent process progress. In order to proceed with the process in each unit process equipment, the substrate 51 is loaded and unloaded into the stage of each unit process equipment by using a robot or the like. An impact is applied to the 51 and at the same time, warpage occurs in the substrate 51, and the impact and warpage are further caused to worsen the adhesion state of the organic semiconductor material layer 60 to the surface of the substrate 51.

한편, 상기 유기 반도체 물질층(60)을 이루는 유기 반도체 물질은 화학약액 예를들어 일반적인 패터닝 공정에 이용되는 감광성 물질인 포토레지스트의 현상액 또는 스트립액에 매우 취약한 바, 그 자체를 상기 포토레지스트를 이용하여 형성할 수 없으며, 이와 접촉하는 물질층에 의해서도 쉽게 손상되기에 접촉시에도 상기 유기 반도체 물질층과 반응하지 않는 유기 절연 물질을 이용하고 있다. Meanwhile, the organic semiconductor material constituting the organic semiconductor material layer 60 is very vulnerable to a developer or strip solution of a photoresist, which is a photosensitive material used in a chemical solution, for example, a general patterning process. An organic insulating material that does not react with the organic semiconductor material layer even when in contact with the organic semiconductor material layer is used because it cannot be formed, and is easily damaged by the material layer in contact therewith.

패터닝 진행을 위해서는 이물 등이 개입되면 상기 이물에 의해 패터닝 불량이 발생하므로 세정 공정을 진행하게 되는데, 전술한 바와 같이 기판(51)의 이동 및 단위 공정장비로의 로딩 및 언로딩에 의해 상기 유기 반도체 물질층(60)과 기판(51)의 접착력이 더욱 악화된 상태에서 기판(51) 표면 더욱 정확히는 유기 절연물질층(65)의 표면에 소정의 압력을 갖는 순수(DI) 등이 분무하는 형태로 세정 공정을 진행한 후, 상기 세정 공정 후 상기 기판(51) 상에 남아있는 물기를 제거하기 위해 에어나이프(80) 등을 이용하여 질소(N2)를 분사하게 됨으로써 이러한 과정에서 기판(51)의 테두리로부터 상기 유기 반도체 물질층(60)이 벗겨지게 되는 것이다.In order to proceed with the patterning, when a foreign material or the like is involved, a patterning failure occurs due to the foreign material, and thus a cleaning process is performed. As described above, the organic semiconductor is moved by moving the substrate 51 and loading and unloading the unit process equipment. Pure water (DI) having a predetermined pressure is sprayed onto the surface of the organic insulating material layer 65 more precisely in a state where the adhesion between the material layer 60 and the substrate 51 is further deteriorated. After the cleaning process is performed, nitrogen (N 2 ) is injected using an air knife 80 or the like to remove water remaining on the substrate 51 after the cleaning process. The organic semiconductor material layer 60 is peeled off from the edges of the organic semiconductor material layer 60.

이때 상기 기판(51)으로부터 벗겨진 부분이 이후 제조 공정을 계속 진행하는 과정에서 점점 확대되어 표시영역(AA)까지 필링(peeling)이 발생하면 각 화소영역 내의 스위칭 영역에만 상기 유기 반도체 물질층이 남아있도록 패터닝을 진행하는 과정에서 유기 반도체층을 형성해야 할 부분이 기판(51)으로부터 완전히 떨어져 나가게 되어 스위칭 소자가 형성되지 않는 문제가 있다. In this case, when the part peeled off from the substrate 51 is gradually enlarged in the process of continuing the manufacturing process, and peeling occurs to the display area AA, the organic semiconductor material layer remains only in the switching area in each pixel area. In the process of patterning, the portion where the organic semiconductor layer should be formed is completely separated from the substrate 51 so that a switching element is not formed.

따라서, 본 발명은 액상의 유기 반도체 물질을 이용한 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판의 제조에 있어, 제조 공정 진행 중 발생하는 유기 반도체 물질층의 필링(peeling) 불량을 방지할 수 있는 제조 방법을 제공하는 것을 그 목적으로 한다. Accordingly, the present invention, in the manufacture of an array substrate for a liquid crystal display device including an organic thin film transistor using a liquid organic semiconductor material, it is possible to prevent the peeling (peeling) of the organic semiconductor material layer occurring during the manufacturing process It aims at providing the manufacturing method.

또한, 유기 반도체 물질층의 필링(peeling) 불량을 방지함으로써 생산 수율을 향상시키는 것을 또 다른 목적으로 한다.In addition, another object is to improve the production yield by preventing peeling of the organic semiconductor material layer.

상기와 같은 목적을 달성하기 위한 본 발명의 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 제조방법은, 기판 상에 데이터 배선과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와; 상기 기판 상에 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와; 상기 화소전극 위로 상기 기판 전면에 액상의 유기 반도체 물질을 코팅하여 유기 반도체 물질층을 형성하는 단계와; 상기 유기 반도체 물질층의 테두리를 제거함으로써 상기 기판 테두리부에 대응하는 표면을 노출시키는 단계와; 상기 유기 반도체 물질층 위로 전면에 유기 절연 물질을 코팅하 여 상기 유기 반도체 물질층의 상부 및 측면을 완전히 덮으며 유기 절연 물질층을 형성하는 단계와; 상기 유기 절연 물질층 위로 게이트 전극을 형성하는 단계와; 상기 게이트 전극 외부로 노출된 상기 유기 절연 물질층과 그 하부의 유기 반도체 물질층을 제거함으로써 게이트 절연막과 유기 반도체층을 형성하는 단계와; 상기 게이트 전극과 접촉하는 게이트 배선을 형성하는 단계를 포함한다. According to an aspect of the present invention, there is provided a method of manufacturing an array substrate for a liquid crystal display device having an organic semiconductor layer, the method including: forming source and drain electrodes spaced apart from each other on a substrate; Forming a pixel electrode on the substrate in contact with the drain electrode; Forming an organic semiconductor material layer by coating a liquid organic semiconductor material on the entire surface of the substrate over the pixel electrode; Exposing a surface corresponding to the substrate edge by removing the edge of the organic semiconductor material layer; Coating an organic insulating material over the organic semiconductor material layer on the entire surface to completely cover the top and side surfaces of the organic semiconductor material layer to form an organic insulating material layer; Forming a gate electrode over the organic insulating material layer; Forming a gate insulating film and an organic semiconductor layer by removing the organic insulating material layer and an organic semiconductor material layer below the organic insulating material layer exposed outside the gate electrode; Forming a gate wiring in contact with the gate electrode.

이때, 상기 유기 반도체 물질층과 상기 유기 절연 물질층은 슬릿 코팅, 바 코팅, 스핀 코팅 중 선택되는 하나의 코팅 방법에 의해 형성하는 것이 특징이다. In this case, the organic semiconductor material layer and the organic insulating material layer is characterized in that formed by one coating method selected from slit coating, bar coating, spin coating.

또한, 상기 유기 반도체 물질층의 테두리를 제거함으로써 상기 기판 테두리부에 대응하는 표면을 노출시키는 것은 ER 공정에 의해 이루어지는 것이 특징이며, 이때, 상기 ER 공정은, 기계적 화학적 공정으로써 직선 운동을 하는 암의 끝단부 감싸며 유기 반도체 물질층을 녹이는 화학약액을 포함하는 천이 상기 기판 상의 상기 유기 반도체 물질층과 접촉하며 상기 기판의 모서리를 따라 직선운동 하며 상기 기판 상에 형성된 유기 반도체 물질층을 제거하는 것이 특징이다. 또한, 상기 기판은 표시영역과 표시영역 외측의 비표시영역이 정의되며, 상기 ER공정에 의해 제거되는 유기 반도체 물질층은 상기 비표시영역에 형성된 것이 특징이며, 상기 ER 공정에 의해 제거되는 유기 반도체 물질층은 그 폭이 1mm 이상인 것이 특징이다. In addition, exposing the surface corresponding to the edge of the substrate by removing the edge of the organic semiconductor material layer is characterized in that by the ER process, wherein the ER process is a mechanical chemical process of the arm A transition comprising a chemical solution for dissolving the organic semiconductor material layer surrounding the end portion is in contact with the organic semiconductor material layer on the substrate and linearly moves along the edge of the substrate to remove the organic semiconductor material layer formed on the substrate. . The substrate may include a display area and a non-display area outside the display area, and the organic semiconductor material layer removed by the ER process may be formed in the non-display area, and the organic semiconductor may be removed by the ER process. The material layer is characterized by having a width of 1 mm or more.

또한, 상기 유기 절연 물질층은 PVP(poly vinyl pyrrolidone), 플루오루폴리머(fluoropolymer), PVA(poly vinyl alcohol) 중 선택된 하나로 이루어진 것이 특징이다.In addition, the organic insulating material layer is characterized in that made of one selected from polyvinyl pyrrolidone (PVP), fluoropolymer (fluoropolymer), polyvinyl alcohol (PVA).

또한, 상기 유기 반도체 물질층의 테두리를 제거함으로써 상기 기판 테두리 부에 대응하는 표면을 노출시키는 단계 후에는 열처리 공정을 진행하여 상기 기판 상에 남아있는 유기 반도체 물질층을 경화시키는 단계를 더욱 포함한다.The method may further include curing the organic semiconductor material layer remaining on the substrate after removing the edge of the organic semiconductor material layer to expose the surface corresponding to the substrate edge portion.

또한, 상기 게이트 전극 위로 전면에 상기 게이트 전극을 노출시키는 게이트 콘택홀과 상기 화소전극을 노출시키는 오픈부를 갖는 보호층을 형성하는 단계를 더욱 포함한다.The method may further include forming a passivation layer having a gate contact hole exposing the gate electrode over the gate electrode and an open portion exposing the pixel electrode.

이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 3a 내지 3g는 본 발명의 실시예에 따른 액상의 유기 반도체 물질을 이용한 유기 반도체층을 갖는 유기 박막트랜지스터를 구비한 액정표시장치용 어레이 기판의 제조 단계별 공정도이다. 이때 상기 도면은 상기 어레이 기판의 최외각부를 포함하여 다수의 화소영역이 정의된 표시영역 일부까지 도시하였다.3A to 3G are process steps for manufacturing an array substrate for a liquid crystal display device having an organic thin film transistor having an organic semiconductor layer using a liquid organic semiconductor material according to an embodiment of the present invention. In this case, the drawing shows a part of the display area in which a plurality of pixel areas are defined, including the outermost part of the array substrate.

우선, 도 3a에 도시한 바와 같이, 투명한 유리 또는 플라스틱으로 이루어진 기판(101) 위로 전면에 금속물질 예를들면 금(Au), 은(Ag), 구리(Cu), 구리합금, 알루미늄(Al), 알루미늄합금(AlNd) 중 선택되는 금속물질을 증착함으로서 제 1 금속층(미도시)을 형성하고, 상기 제 1 금속층(미도시)을, 포토레지스트의 도포, 마스크를 이용한 노광, 포토레지스트의 현상, 상기 금속층(미도시)의 식각 및 포토레지스트의 스트립(strip) 등 소정의 단위공정을 포함하는 마스크 공정을 실시하여 패터닝함으로써 일방향으로 연장하는 데이터 배선(미도시)과, 상기 데이터 배선(미도시)과 이와 교차하며 추후 형성되는 게이트 배선(미도시)에 의해 둘러싸인 부분이라 정의되는 화소영역(P)마다 상기 데이터 배선(미도시)과 연결된 소스 전 극(110)과, 상기 소스 전극(110)에서 소정간격 이격하여 서로 마주하는 형태의 드레인 전극(113)을 형성한다.First, as shown in FIG. 3A, a metal material such as gold (Au), silver (Ag), copper (Cu), copper alloy, aluminum (Al) on the front surface of a substrate 101 made of transparent glass or plastic Forming a first metal layer (not shown) by depositing a metal material selected from aluminum alloys (AlNd), applying the first metal layer (not shown), applying a photoresist, exposing using a mask, developing a photoresist, A data line (not shown) extending in one direction by performing a patterning process including a predetermined unit process such as etching of the metal layer (not shown) and stripping of photoresist, and the data line (not shown) A source electrode 110 connected to the data line (not shown) and a portion of the pixel region P defined as a portion surrounded by a gate line (not shown) which is later formed and intersects with the gate line (not shown). Prescribed interval Drain electrodes 113 are formed to be spaced apart from each other to face each other.

다음, 도 3b에 도시한 바와 같이, 상기 소스 및 드레인 전극(110, 113)이 형성된 기판(101)에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 이를 전술한 마스크 공정을 진행하여 패터닝함으로써 표시영역 내의 각 화소영역(P)에 각각 형성된 상기 드레인 전극(113)과 접촉하는 화소전극(117)을 형성한다.Next, as shown in FIG. 3B, a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is formed on the substrate 101 on which the source and drain electrodes 110 and 113 are formed. Is deposited on the entire surface and patterned by the above-described mask process to form the pixel electrode 117 in contact with the drain electrode 113 formed in each pixel region P in the display area.

다음, 도 3c에 도시한 바와같이, 상기 화소전극(117)이 각 화소영역(P)별로 형성된 기판(101)을 코팅장치 예를들어 슬릿 코팅장치(slit coater), 바 코팅장치(bar coater), 스핀 코팅장치(spin coater) 중 선택되는 하나의 코팅장치의 스테이지 상에 위치시킨 후, 액상의 유기 반도체 물질 예를들면 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)을 상기 화소전극(117)이 형성된 기판(101)에 대해 코팅함으로써 전면에 유기 반도체 물질층(120)을 형성한다.Next, as shown in FIG. 3C, the substrate 101 on which the pixel electrode 117 is formed for each pixel region P is coated with, for example, a slit coater and a bar coater. After positioning on a stage of one coating apparatus selected from a spin coater, a liquid organic semiconductor material such as pentacene or polythiophene is applied to the pixel electrode 117. The organic semiconductor material layer 120 is formed on the entire surface by coating the formed substrate 101.

다음, 도 3d에 도시한 바와 같이, 상기 유기 반도체 물질층(도 3c의 120)을 소성하여 경화시키기 전에 상기 코팅장치의 스테이지 상에서 상기 기판(101)의 테두리의 소정폭에 대해 ER(Edge Removal) 공정이라 칭해지는 에지 제거공정을 실시하여 상기 소정폭의 기판(101) 테두리에 대응하는 유기 반도체 물질층(도 3c의 120b)을 제거함으로써 상기 기판(101) 표면 더욱 정확히는 비표시영역(NA)에 위치하며 그 테두리의 소정폭에 대응하는 기판(101) 표면을 노출시킨다. 이때 상기 소정폭은 상기 비표시영역(NA)의 폭보다 작은 값을 가지면 되며 노출된 기판(101)과 추후 공정에서 형성되는 유기 절연 물질층의 충분한 접착력을 갖도록 하기 위해서 그 최소값은 1mm 이상인 것이 바람직하다. Next, as illustrated in FIG. 3D, an edge removal (ER) is applied to a predetermined width of the edge of the substrate 101 on the stage of the coating apparatus before the organic semiconductor material layer 120 (FIG. 3C) is baked and cured. An edge removing process called a process is performed to remove the organic semiconductor material layer (120b in FIG. 3C) corresponding to the edge of the substrate 101 having a predetermined width so that the surface of the substrate 101 is more precisely displayed on the non-display area NA. It is positioned and exposes the surface of the substrate 101 corresponding to the predetermined width of the edge. In this case, the predetermined width may have a value smaller than the width of the non-display area NA. The minimum value is preferably 1 mm or more in order to have sufficient adhesion between the exposed substrate 101 and the organic insulating material layer formed in a later process. Do.

상기 ER 공정은 코팅된 물질층의 기계적 화학적인 방법의 처리공정으로서 도 4에 도시한 바와 같이, 상기 기판(101)의 비표시영역(NA)의 네 테두리부까지 각각 연장된 암(191)에 대해 상기 암(191)과 상기 기판(101)이 접촉하는 부분에 대응해서는 상기 반도체 물질을 녹이는 성분의 화학약액이 흡수된 부드러운 천(193)이 구비되어 있으며, 상기 암(191)이 각각 기판(101)의 네 모서리를 따라 평행하게 각각 직선 왕복 운동을 하며 상기 기판(101) 테두리의 소정폭에 대응하는 상기 유기 반도체 물질층(122)을 제거함으로써 기판(101) 테두리의 소정폭에 대응하는 부분의 표면을 상기 유기 반도체 물질층(122)의 외측으로 노출시키는 공정이다.As shown in FIG. 4, the ER process is a process of a mechanical and chemical method of coating a layer of material, on each of the arms 191 extending up to four edges of the non-display area NA of the substrate 101. Corresponding to the portion where the arm 191 and the substrate 101 are in contact with each other, a soft cloth 193 in which a chemical liquid of a component for dissolving the semiconductor material is absorbed is provided. A portion corresponding to a predetermined width of the edge of the substrate 101 by removing the organic semiconductor material layer 122 corresponding to a predetermined width of the edge of the substrate 101 and performing linear reciprocating motions in parallel along four corners of the 101. Exposing the surface of the organic semiconductor material layer 122 to the outside of the organic semiconductor material layer 122.

이 경우, 상기 유기 반도체 물질층(122) 중 상기 ER 처리 장치의 암(191)과 접촉한 부분 즉, 상기 유기 반도체 물질층의 측면은 손상이 발생하여 반도체층의 특성 저하가 발생할 수도 있으나, 실질적으로 상기 기판(101)의 비표시영역(NA)에 형성된 유기 반도체 물질층(도 3d의 120b)은 최종적으로는 식각되어 제거될 부분이 되는 바, 문제되지 않는다. In this case, a portion of the organic semiconductor material layer 122 that contacts the arm 191 of the ER processing apparatus, that is, a side surface of the organic semiconductor material layer may be damaged to cause deterioration of characteristics of the semiconductor layer. As a result, the organic semiconductor material layer (120b of FIG. 3D) formed in the non-display area NA of the substrate 101 is finally a portion to be etched and removed.

종래에 따른 어레이 기판에 있어서 필링(peeling)이 상기 표시영역 외부에 위치하는 비표시영역까지만 진행되면 패터닝하여 유기 반도체층 형성 후에는 상기 비표시영역의 유기 반도체 물질층은 실질적으로 제거됨으로 문제되지 않을 수도 있지만, 필링(peeling) 진행 속도가 매우 빨리 진행됨으로써 즉 상기 유기 반도체 물질층을 패터닝하는 공정 진행 전에 표시영역까지 상기 유기 반도체 물질층의 필 링(peeling)에 의한 들뜸 발생이 빈번히 발생하고 있다는 것이 문제가 되는 것이다.In the array substrate according to the related art, when peeling proceeds only to the non-display area located outside the display area, the organic semiconductor material layer of the non-display area may be substantially removed after patterning to form the organic semiconductor layer. Although the peeling progress is very fast, that is, the occurrence of lifting due to the peeling of the organic semiconductor material layer frequently occurs to the display area before the process of patterning the organic semiconductor material layer. It is a problem.

다음, 도 3e에 도시한 바와 같이, 그 테부리부의 소정폭이 상기 유기 반도체 물질층(122) 외부로 노출된 기판(101)을 열처리를 실시함으로써 상기 유기 반도체 물질층(122)이 경화되도록 소성하고, 이후 상기 소성되어 경화된 유기 반도체 물질층(122) 상부 및 상기 유기 반도체 물질층(122) 외부로 노출된 기판(101) 비표시영역(NA)의 테두리부에 유기 절연물질 예를들면 PVP(poly vinyl pyrrolidone), 플루오루폴리머(fluoropolymer), PVA(poly vinyl alcohol) 중 선택된 하나를 코팅함으로써 전면에 유기 절연 물질층(130)을 형성하고, 연속하여 열처리 공정을 진행함으로써 상기 유기 절연 물질층(130)이 경화되도록 소성시킨다. Next, as shown in FIG. 3E, the predetermined width of the edge portion is baked to cure the organic semiconductor material layer 122 by performing heat treatment on the substrate 101 exposed to the outside of the organic semiconductor material layer 122. The organic insulating material, for example, PVP, is formed on the edge of the non-display area NA of the substrate 101 exposed to the outside of the organic semiconductor material layer 122 and the baked and cured layer 122. (poly vinyl pyrrolidone), fluoropolymer (fluoropolymer), PVA (poly vinyl alcohol) by coating one of the selected to form an organic insulating material layer 130 on the front surface, and subsequently the heat treatment process the organic insulating material layer The 130 is fired to cure.

이때, 상기 유기 절연 물질층(130)은 상기 유기 반도체 물질층(122)의 상부를 포함하여 그 측면까지 완전히 덮으며 형성되는 바, 상기 유기 반도체 물질층(122)은 외부로 노출되는 부분이 없게 되는 것이 특징이다.In this case, the organic insulating material layer 130 is formed to completely cover the side surface including the upper portion of the organic semiconductor material layer 122, so that the organic semiconductor material layer 122 is not exposed to the outside. It is characterized by being.

한편, 상기 유기 절연물질은 액상의 유기 반도체 물질 대비 점도 특성이 우수하며 유리 또는 플라스틱 재질의 기판(101)과의 접착력이 상기 유기 반도체 물질층(122) 대비 우수하므로 이후 공정에 진행하여도 상기 유기 절연 물질층(130)은 상기 기판(101)면에서 벗겨지는 필링(peeling) 현상은 발생하지 않는다.On the other hand, the organic insulating material is excellent in viscosity characteristics compared to the liquid organic semiconductor material, and the adhesive force with the substrate 101 of glass or plastic material is superior to the organic semiconductor material layer 122, so that the organic The peeling of the insulating material layer 130 from the surface of the substrate 101 does not occur.

종래의 어레이 기판의 경우, 유기 반도체 물질층의 경우, 이의 상부에 유기 절연 물질층을 형성하여도 상기 유기 반도체 물질층의 측면은 완전히 덮는 구조가 되지 않음으로써 이런 측면을 통해 세정 공정 진행시 순수 등이 상기 기판과 필 링(peeling)이 발생한 상기 유기 반도체 물질층 사이의 계면으로 침투함으로써 더욱더 상기 유기 반도체 물질층의 필링(peeling)을 가속화시키게 되는 구조가 되지만, 본 발명에 따른 제조 방법의 경우 ER 공정 진행으로 유기 반도체 물질층의 측면까지 완전히 덮으며 유기 절연 물질층을 형성할 수 있는 바, 유기 반도체 물질층의 필링(peeling)에 의해 발생하는 반도체층 유실 불량을 방지할 수 있게 되는 것이다.In the case of the conventional array substrate, in the case of the organic semiconductor material layer, even if the organic insulating material layer is formed on the upper side thereof, the side surface of the organic semiconductor material layer does not completely cover the structure. Penetration into the interface between the substrate and the organic semiconductor material layer where peeling has occurred results in a structure that further accelerates the peeling of the organic semiconductor material layer, but in the case of the manufacturing method according to the present invention, ER As the process proceeds, the organic insulating material layer may be completely covered up to the side surface of the organic semiconductor material layer, thereby preventing defects in the semiconductor layer caused by peeling of the organic semiconductor material layer.

다음, 도 3f에 도시한 바와 같이, 상기 유기 절연 물질층(130) 위로 건식식각이 용이한 금속물질 예를들면 몰리브덴(Mo) 또는 크롬(Cr)을 증착함으로써 제 2 금속층(미도시)을 형성한다. Next, as illustrated in FIG. 3F, a second metal layer (not shown) is formed by depositing a metal material, for example, molybdenum (Mo) or chromium (Cr), which is easily dry-etched on the organic insulating material layer 130. do.

이후, 상기 제 2 금속층 위로 포토레지스트를 도포하고 노광, 현상함으로써 포토레지스트 패턴(미도시)을 형성하고, 상기 포토레지스트 패턴(미도시)을 식각 마스크로하여 건식식각을 진행함으로써 상기 포토레지스트 패턴(미도시) 외부로 노출된 상기 제 2 금속층(미도시)과 그 하부의 상기 유기 절연물질층(도 3e의 130)과 상기 유기 반도체 물질층(도 3e의 122)을 동시에 제거하여 최상부로부터 하부로 순차적으로 동일한 패턴 형태를 갖는 게이트 전극(140)과 게이트 절연막(133)과 유기 반도체층(125)을 형성한다.Thereafter, a photoresist pattern (not shown) is formed by coating, exposing and developing the photoresist on the second metal layer, and dry etching is performed using the photoresist pattern (not shown) as an etch mask. The second metal layer (not shown) exposed to the outside, the organic insulating material layer (130 of FIG. 3E) and the organic semiconductor material layer (122 of FIG. 3E) below it are removed at the same time from the top to the bottom. The gate electrode 140, the gate insulating layer 133, and the organic semiconductor layer 125 having the same pattern shape are sequentially formed.

이때, 상기 표시영역 내의 기판(101) 상의 화소영역(P) 순차적으로 적층 구성된 상기 소스 및 드레인 전극(110, 113)과, 유기 반도체층(125)과, 게이트 절연막(133)과, 게이트 전극(140)은 유기 박막트랜지스터(Tr)를 이루게 된다.In this case, the source and drain electrodes 110 and 113, the organic semiconductor layer 125, the gate insulating layer 133, and the gate electrode (S) sequentially stacked on the pixel area P on the substrate 101 in the display area may be stacked. 140 forms an organic thin film transistor (Tr).

다음, 도 3g에 도시한 바와 같이, 상기 게이트 전극(140) 위로 전면에 유기 절연물질 예를들면 PVP(poly vinyl pyrrolidone), 플루오루폴리머(fluoropolymer), PVA(poly vinyl alcohol) 중 선택된 하나를 도포하고 이를 패터닝함으로써 상기 게이트 전극(140)을 노출시키는 게이트 콘택홀(147)과 상기 화소영역(P) 내의 화소전극(117) 대부분을 노출시키는 오픈부(op)를 갖는 보호층(145)을 형성한다. Next, as shown in FIG. 3g, one selected from an organic insulating material, for example, polyvinyl pyrrolidone (PVP), fluoropolymer, or polyvinyl alcohol (PVA) is coated on the front surface of the gate electrode 140. Forming a protective layer 145 having a gate contact hole 147 exposing the gate electrode 140 and an open portion op to expose most of the pixel electrode 117 in the pixel region P. do.

다음, 상기 게이트 콘택홀(147)과 오픈부(op)를 갖는 보호층(145) 위로 저저항 특성을 갖는 금속물질 예를들면 금(Au), 구리(Cu), 구리합금, 알루미늄(Al), 알루미늄합금(AlNd)을 증착하여 제 3 금속층(미도시)을 형성하고, 이를 패터닝함으로써 상기 게이트 콘택홀(147)을 통해 상기 게이트 전극(140)과 접촉하며, 상기 데이터 배선(미도시)과 교차하여 화소영역(P)을 정의하는 게이트 배선(150)을 형성함으로써 본 발명에 따른 유기 박막트랜지스터(Tr)를 갖는 액정표시장치용 어레이 기판(101)을 완성한다. Next, a metal material having low resistance, for example, gold (Au), copper (Cu), a copper alloy, and aluminum (Al), on the protective layer 145 having the gate contact hole 147 and the opening op. And depositing aluminum alloy (AlNd) to form a third metal layer (not shown), and patterning it to contact the gate electrode 140 through the gate contact hole 147, and to connect the data line (not shown). By forming the gate wiring 150 crossing each other to define the pixel region P, the array substrate 101 for a liquid crystal display device having the organic thin film transistor Tr according to the present invention is completed.

본 발명에 의한 액상의 유기 반도체 물질을 이용한 코팅을 포함하는 액정표시장치용 어레이 기판을 제조하는데 있어, 기판 전면에 유기 반도체 물질층을 형성한 후, ER 공정을 통해 그 테두리부를 제거하여 상기 기판의 표면이 노출되도록 한 상태에서 유기 절연물질층을 상기 유기 반도체 물질층의 측면까지 완전히 덮도록 형성함으로써 상기 유기 반도체 물질층의 필링(peeling)을 방지하는 효과가 있다.In manufacturing an array substrate for a liquid crystal display device comprising a coating using a liquid organic semiconductor material according to the present invention, after forming an organic semiconductor material layer on the entire surface of the substrate, the edge portion of the substrate is removed by an ER process The organic insulating material layer is formed to completely cover the side surface of the organic semiconductor material layer in a state where the surface is exposed, thereby preventing peeling of the organic semiconductor material layer.

Claims (9)

기판 상에 데이터 배선과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와;Forming source and drain electrodes spaced apart from each other on the substrate and with data lines; 상기 기판 상에 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와;Forming a pixel electrode on the substrate in contact with the drain electrode; 상기 화소전극 위로 상기 기판 전면에 액상의 유기 반도체 물질을 코팅하여 유기 반도체 물질층을 형성하는 단계와;Forming an organic semiconductor material layer by coating a liquid organic semiconductor material on the entire surface of the substrate over the pixel electrode; 상기 유기 반도체 물질층의 테두리를 제거함으로써 상기 기판 테두리부에 대응하는 표면을 노출시키는 단계와;Exposing a surface corresponding to the substrate edge by removing the edge of the organic semiconductor material layer; 상기 유기 반도체 물질층 위로 전면에 유기 절연 물질을 코팅하여 상기 유기 반도체 물질층의 상부 및 측면을 완전히 덮으며 유기 절연 물질층을 형성하는 단계와;Coating an organic insulating material on the entire surface of the organic semiconductor material layer to completely cover the top and side surfaces of the organic semiconductor material layer to form an organic insulating material layer; 상기 유기 절연 물질층 위로 게이트 전극을 형성하는 단계와;Forming a gate electrode over the organic insulating material layer; 상기 게이트 전극 외부로 노출된 상기 유기 절연 물질층과 그 하부의 유기 반도체 물질층을 제거함으로써 게이트 절연막과 유기 반도체층을 형성하는 단계와;Forming a gate insulating film and an organic semiconductor layer by removing the organic insulating material layer and an organic semiconductor material layer below the organic insulating material layer exposed outside the gate electrode; 상기 게이트 전극과 접촉하는 게이트 배선을 형성하는 단계Forming a gate wiring in contact with the gate electrode 를 포함하는 액정표시장치용 어레이 기판의 제조 방법.And a plurality of pixel electrodes formed on the substrate. 제 1 항에 있어서,The method of claim 1, 상기 유기 반도체 물질층과 상기 유기 절연 물질층은 슬릿 코팅, 바 코팅, 스핀 코팅 중 선택되는 하나의 코팅 방법에 의해 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.And the organic semiconductor material layer and the organic insulating material layer are formed by one coating method selected from among slit coating, bar coating, and spin coating. 제 1 항에 있어서,The method of claim 1, 상기 유기 반도체 물질층의 테두리를 제거함으로써 상기 기판 테두리부에 대응하는 표면을 노출시키는 것은 ER 공정에 의해 이루어지는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.Exposing the surface corresponding to the substrate edge by removing the edge of the organic semiconductor material layer by an ER process. 제 3 항에 있어서,The method of claim 3, wherein 상기 ER 공정은, 기계적 화학적 공정으로써 직선 운동을 하는 암의 끝단부 감싸며 유기 반도체 물질층을 녹이는 화학약액을 포함하는 천이 상기 기판 상의 상기 유기 반도체 물질층과 접촉하며 상기 기판의 모서리를 따라 직선운동 하며 상기 기판 상에 형성된 유기 반도체 물질층을 제거하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법. The ER process is a mechanical and chemical process that includes a chemical solution that dissolves the organic semiconductor material layer and wraps around the end of the arm in a linear motion and contacts the organic semiconductor material layer on the substrate and moves linearly along the edge of the substrate. And removing the organic semiconductor material layer formed on the substrate. 제 3 항에 있어서,The method of claim 3, wherein 상기 기판은 표시영역과 표시영역 외측의 비표시영역이 정의되며, 상기 ER공정에 의해 제거되는 유기 반도체 물질층은 상기 비표시영역에 형성된 것이 특징인 액정표시장치용 어레이 기판의 제조 방법. The substrate is a display area and a non-display area outside the display area is defined, wherein the organic semiconductor material layer removed by the ER process is formed in the non-display area manufacturing method of an array substrate for a liquid crystal display device. 제 5 항에 있어서,6. The method of claim 5, 상기 ER 공정에 의해 제거되는 유기 반도체 물질층은 그 폭이 1mm 이상인 것이 특징인 액정표시장치용 어레이 기판의 제조 방법. And the organic semiconductor material layer removed by the ER process has a width of 1 mm or more. 제 1 항에 있어서,The method of claim 1, 상기 유기 절연 물질층은 PVP(poly vinyl pyrrolidone), 플루오루폴리머(fluoropolymer), PVA(poly vinyl alcohol) 중 선택된 하나로 이루어진 것이 특징인 액정표시장치용 어레이 기판의 제조 방법. The organic insulating material layer is a manufacturing method of an array substrate for a liquid crystal display device, characterized in that made of one selected from PVP (poly vinyl pyrrolidone), fluoropolymer (fluoropolymer), PVA (poly vinyl alcohol). 제 1 항에 있어서,The method of claim 1, 상기 유기 반도체 물질층의 테두리를 제거함으로써 상기 기판 테두리부에 대응하는 표면을 노출시키는 단계 후에는 열처리 공정을 진행하여 상기 기판 상에 남아있는 유기 반도체 물질층을 경화시키는 단계를 더욱 포함하는 액정표시장치용 어 레이 기판의 제조 방법. After removing the edge of the organic semiconductor material layer to expose a surface corresponding to the edge of the substrate, performing a heat treatment to harden the organic semiconductor material layer remaining on the substrate. Method of manufacturing a braided substrate. 제 1 항에 있어서,The method of claim 1, 상기 게이트 전극 위로 전면에 상기 게이트 전극을 노출시키는 게이트 콘택홀과 상기 화소전극을 노출시키는 오픈부를 갖는 보호층을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법. And forming a protective layer having a gate contact hole exposing the gate electrode over the gate electrode and an open portion exposing the pixel electrode over the gate electrode.
KR1020070022421A 2007-03-07 2007-03-07 Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material KR101257733B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070022421A KR101257733B1 (en) 2007-03-07 2007-03-07 Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070022421A KR101257733B1 (en) 2007-03-07 2007-03-07 Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material

Publications (2)

Publication Number Publication Date
KR20080082081A KR20080082081A (en) 2008-09-11
KR101257733B1 true KR101257733B1 (en) 2013-04-24

Family

ID=40021519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070022421A KR101257733B1 (en) 2007-03-07 2007-03-07 Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material

Country Status (1)

Country Link
KR (1) KR101257733B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060024940A (en) * 2004-09-15 2006-03-20 엘지.필립스 엘시디 주식회사 Organic thin film transistor and method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060024940A (en) * 2004-09-15 2006-03-20 엘지.필립스 엘시디 주식회사 Organic thin film transistor and method of fabricating the same

Also Published As

Publication number Publication date
KR20080082081A (en) 2008-09-11

Similar Documents

Publication Publication Date Title
KR100766318B1 (en) The thin film transistor using organic semiconductor material and the array substrate for LCD with the same and method of fabricating the same
KR102008902B1 (en) Array substrate and method of fabricating the same
KR101279927B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
JP4118485B2 (en) Method for manufacturing semiconductor device
KR101198218B1 (en) Array substrate for liquid crystal display device and method for fabricating the same
KR101251376B1 (en) Array substrate for liquid crystal display device and method for fabricating the same
KR101163576B1 (en) The array substrate for liquid crystal display device using organic semiconductor and Method of fabricating the same
US20090267075A1 (en) Oganic thin film transistor and pixel structure and method for manufacturing the same and display panel
KR20110004307A (en) Array substrate for liquid crystal display device and methode of fabricating the same
KR101058458B1 (en) Array substrate for liquid crystal display device using low molecular organic semiconductor material and manufacturing method thereof
JP4118706B2 (en) Method for manufacturing liquid crystal display device
KR101357214B1 (en) Array substrate for liquid crystal display device using liquid type organic semiconductor material and method of fabricating the same
KR101198219B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101205767B1 (en) Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material
KR101325665B1 (en) Array substrate and method for fabricating the same
KR101257733B1 (en) Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material
KR20080080772A (en) Array substrate for liquid crystal display device and method for fabricating the same
KR20080057877A (en) Array substrate and method for fabricating the same
KR101454751B1 (en) Methode of fabricating array substrate for liquid crystal display device
KR101381204B1 (en) Methode of array substrate for liquid crystal display device
KR101236240B1 (en) Method of fabricating the array substrate for liquid crystal display device
KR101221950B1 (en) The array substrate for liquid crystal display device using organic semiconductor and Method of fabricating the same
KR101366025B1 (en) Array substrate and method for fabricating the same
KR101377673B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101250317B1 (en) Array substrate for liquid crystal display device and the method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7