KR101321966B1 - 다이플렉서 입력을 지닌 동조 디바이스 - Google Patents

다이플렉서 입력을 지닌 동조 디바이스 Download PDF

Info

Publication number
KR101321966B1
KR101321966B1 KR1020097010751A KR20097010751A KR101321966B1 KR 101321966 B1 KR101321966 B1 KR 101321966B1 KR 1020097010751 A KR1020097010751 A KR 1020097010751A KR 20097010751 A KR20097010751 A KR 20097010751A KR 101321966 B1 KR101321966 B1 KR 101321966B1
Authority
KR
South Korea
Prior art keywords
signal
channel
tuner
input
filter portion
Prior art date
Application number
KR1020097010751A
Other languages
English (en)
Other versions
KR20090087007A (ko
Inventor
마이클 안쏘니 푸겔
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20090087007A publication Critical patent/KR20090087007A/ko
Application granted granted Critical
Publication of KR101321966B1 publication Critical patent/KR101321966B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4347—Demultiplexing of several video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Business, Economics & Management (AREA)
  • Marketing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

본 발명은 다이플렉서를 포함하는 복수의 동조기에 수신된 변조된 RF 신호를 분배하기 위한 장치를 포함한다. 이 다이플렉서는 수신된 변조된 RF 신호의 각 부분이 각각의 동조기 디바이스로 향하게 하도록 적응된 복수의 필터 회로를 포함한다. 예시된 실시예에서, 동조기 디바이스는 동조된 신호들을 PIP(picture-in-picture) 디스플레이 디바이스에 공급한다. 변조 준비된(modulated ready) 주파수 신호를 수신하고, 다이플렉서나 멀티플렉서 구성에서 필터 디바이스를 사용하여 각각의 동조기 디바이스에 수신된 신호의 부분들을 라우팅시키는 방법도 개시된다.

Description

다이플렉서 입력을 지닌 동조 디바이스{TUNING DEVICE WITH DIPLEXER INPUT}
본 발명은 비디오 수신 방법과 수신 장치에 관한 것으로, 특히 비디오 수신 장치에서 신호 라우팅(routing)을 위한 방법 및 장치에 관한 것이다.
무선 주파수(RF: radio-frequency) 통신은 최근 몇 년간 유행하게 되었고, RF 신호들의 많은 소스들이 미국과 해외의 많은 영역들에서의 혼잡한 신호 환경을 생성하였다. 동시에, 디지털 통신 기술들의 출현은 잡음, 감도, 및 동적 범위와 같은, 수신된 신호의 특성에 관한 엄격한 요구 사항을 강요하였다. 아날로그 신호들은 갑작스럽게 품질이 떨어질 수 있는 디지털 신호들보다는 더 우아하게 품질이 떨어지는 경향이 있다. 그러므로, 디지털 텔레비전은 수신기에서 특정 신호 특성을 요구하기 쉬운 하나의 디지털 통신 기술이다.
디지털 텔레비전의 인기가 증가함에 따라, 사용자들은 아날로그 텔레비전 장비로부터 디지털 텔레비전 장비로 바꾸기 위해 요구되는 상당한 투자를 동반할 성능 및 편의성의 향상을 요구할 가능성이 있다. 예컨대, 사용자들은 STB(set top box) 디바이스, PVR(personal video recorder), HD(high-definition) 수신기 등과 같은 추가적인 구성 성분의 편리한 통합과 더불어 사실상 간섭이 없는 텔레비전 신 호들의 수신을 기대할 가능성이 있다.
주파수 분할 다중화에 의해 동시에 다수의 정보 신호를 교환하는 것이 공지되어 있다. 예컨대, 수백 개의 텔레비전 채널을 동시에 운반하기 위해 동축 케이블이 통상적으로 사용된다. 또한, 단일 지상파 안테나가 한 번에 복수의 신호를 수신할 수 있다. 복수의 신호는 하나의 공통 소스 또는 다수의 지리적으로 분리된 소스로부터 나올 수 있다.
소비자의 요구는 텔레비전 수신 디바이스의 기능성을 확장시키고 복잡성을 증가시켰다. 예컨대, 이제는 제 2의 인입(incoming) 텔레비전 채널을 동시에 디스플레이하면서, 제 1 인입 텔레비전 채널을 기록할 수 있는 수신 디바이스가 이용 가능하고, 이들 2개의 인입 텔레비전 채널은 하나의 공통 수신된 RF 신호로부터 추출된다.
또한 다수의 텔레비전 채널을 동시에 수신하고 기록하는 것과, 다수의 텔레비전 채널을 동시에 디스플레이하는 것이 알려져 있다. 예컨대, 일부 가전 텔레비전은 이제 PIP(picture-in-picture) 기능성, POP(picture outside picture), 사이드 바이 사이드(side by side) 화상 디스플레이와 같은 다중-이미지(multi-image) 디스플레이 능력 또는 작은 화상들의 배열을 포함한다. 예컨대, PIP 기능성은 비디오 디스플레이 스크린의 제 1 구역 내부의 또는 내에서의 제 2의 더 작은 구역 상에 제 2 비디오 신호를 동시에 디스플레이하면서 상기 비디오 디스플레이 스크린의 제 1 구역 상에 제 1 비디오 신호를 디스플레이하는 것을 허용한다.
본 발명을 설명하는 목적 중에서 후속하는 설명은 PIP 이미지를 수반하는 예 시적인 PIP 다중 이미지 디스플레이 시스템에 관한 것이다. 설명된 시스템은 다중 이미지 시스템의 다른 타입들에 적용 가능하다. 이들 편리한 기능을 구현하는데 있어서, 단일 수신 시스템 내에서 다수의 동조기 디바이스를 사용하는 것이 알려져 있다. 예컨대, 제 1 동조기 디바이스가 RF 캐리어 신호로부터 메인 신호를 추출하기 위해 사용될 수 있다. 제 1 동조기 디바이스의 출력 비디오 신호는, 예컨대 PIP 시스템의 비디오 디스플레이 스크린 위의 디스플레이 시스템의 한 부분 또는 구역을 나타내는 제 1 비디오 신호 메인 이미지를 생성하기 위해 사용된다. 제 2 동조기 디바이스는 RF 캐리어 신호로부터 제 2 또는 보조 이미지 신호를 추출하기 위해 사용된다. 제 2 동조기 디바이스의 출력 비디오 신호는, 디스플레이된 이미지의 보조 이미지 부분 또는 구역을 나타내는 제 2 비디오 신호를 생성하기 위해 사용된다. 예컨대, PIP 시스템에서는 PIP 디스플레이의 메인 이미지 구역을 만들기 위해 제 1 또는 메인 비디오 신호가 사용되고, 메인 화상, 즉 PIP 이미지 내로 삽입되는 작은 보조 이미지를 만들기 위해 제 2 비디오 신호가 사용된다.
다수의 동조기로, PIP 비디오 디스플레이 기능성 및/또는 동시 다중-채널 기록과 같은 다중-채널 기능성을 구현하기 위해서는, 각 동조기가 인입 캐리어 신호의 한 부분을 수신해야 한다. 종래의 동조기 시스템에서는, 인입 신호를 각 동조기에 관한 각각의 부분으로 나누는 것이 일반적으로 신호 분배기(splitter)로 달성된다.
신호 분배기는 하나의 입력 포트에서 신호를 수신하고, 2개 이상의 출력 포트에서 출력 신호를 만들어낸다. 2개 이상의 출력 각각에서 만들어진 출력 신호는 사실상 신호 분배기의 입력에서 수신된 입력 신호와 동일한 주파수 콘텐츠를 가진다. 수동 신호 분배기 디바이스의 2개의 출력으로 입력 신호를 분할하는 것은 그에 따른 신호 전력의 분할을 초래한다. 그러므로, 수동 신호 분배기 디바이스에 관해서는, 출력 신호들의 출력 전력 총합은 입력 신호의 전력보다 많지 않다. 각각의 출력 신호는 본래 입력 신호 전력의 한 부분 또는 일부분만을 담고 있다.
예컨대, 신호 분배에 앞서 입력 신호를 증폭하는 것이 알려져 있다. 또한 신호 분배기의 하나 이상의 각각의 출력 신호를 증폭하는 것이 알려져 있다. 하지만, 그러한 증폭은 증폭된 신호들에 바람직하지 않은 왜곡을 도입할 수 있다. 또한, 증폭은 추가 구성 성분의 사용과, 증폭 전력의 제공을 요구한다. 이는 일반적으로 시스템에 복잡성과 비용을 추가한다. 그러므로, 각 동조기에서 수신된 신호 전력을 최적화하는 방식으로, 다양한 동조기에 입력 신호 전력을 할당하는 방식을 가지는 것이 바람직하다.
본 발명에 따르면, 제 1 주파수 대역에서의 신호들이 제 1 동조기에 의해 수신되고, 제 2 주파수 대역에서의 신호들이 제 2 동조기에 의해 수신되도록, 주파수에 따라 인입 RF 신호가 분할된다. 본 발명의 일 양상에서, 각 동조기는 그것의 각각의 주파수 대역에서 전력의 대부분을 수신한다. 이는 종래의 분배기가 이용되는 상황과 대비된다. 종래의 분배기로는, 각각의 동조기가 모든 주파수에 걸쳐 전력을 수신하고, 이 경우 그 동조기에 의해 동조되는 주파수들의 범위 내에는 어떠한 차별적인 전력 할당도 존재하지 않는다.
일 양상에서, 본 발명은 복수의 동조기와 주파수 디멀티플렉서를 가지는 동조기 시스템을 포함한다. 주파수 디멀티플렉서는 수신된 변조된 캐리어 신호를 복수의 동조기에 분배시킨다. 주파수 디멀티플렉서는 하나의 입력 신호를 수신하고, 2개 이상의 출력 신호를 만들어낸다. 분배기 디바이스의 출력 신호들과는 달리, 주파수 디멀티플렉서의 출력 신호들은 사실상 서로 상이한 주파수 콘텐츠를 가진다. 그러므로, 예컨대 주파수 디멀티플렉서의 제 1 출력 신호는 캐리어 주파수들 각각의 하위 대역을 포함하고, 주파수 디멀티플렉서의 제 2 출력 신호는 캐리어 주파수들 각각의 상위 대역을 포함한다.
일 실시예에서, 주파수들의 하위 대역과 상위 대역은 사실상 직교하는데, 즉 하위 주파수 대역에서 발견된 캐리어 주파수들은 사실상 상부(upper) 주파수 대역에 없고, 상부 주파수 대역에서 발견된 캐리어 주파수들은 사실상 하위 주파수 대역에 없다.
일 실시예에서, 변조된 캐리어 신호를 분배하기 위해 주파수 디멀티플렉서를 사용하는 것은, 신호 분배기 디바이스에 관한 필요성을 제거하는데 반해, 신호 분배기에 의해 달성되는 것보다 신호 전력의 더 효율적인 분배를 달성한다. 그러므로, 예시적인 장치에서, 수신된 신호의 제 1 채널 내에서 발견된 사실상 모든 전력이 제 1 동조기의 신호 입력으로 옮겨가고, 수신된 신호의 제 2 채널 내에서 발견된 사실상 모든 전력이 제 2 동조기의 제 2 신호 입력으로 옮겨간다.
위에서 주목된 것처럼, 종래의 신호 분배기 디바이스는 각각의 출력에 수신된 신호의 사실상 모든 주파수를 분배하지만, 전력은 감소된다. 따라서, 각각의 동조기는 또 다른 동조기로 향하게 된다면 유용할 주파수들에서의 신호 전력을 수신하고 낭비하면서, 동조되는 채널에 관한 채널 전력의 일부만을 얻게 된다. 본 발명의 장치는 특별한 채널에서 신호 에너지의 대부분을 그 채널 내에서부터의 신호들을 동조하는 동조기에 분배한다. 그러므로, 입력 신호 또는 출력 신호의 증폭에 관한 필요성이 감소되거나 제거되며, 따라서 증폭에 연관된 비용 및 성능 저하도 감소되거나 사라지게 된다.
본 발명의 추가 장점 및 특성은, 본 발명의 바람직한 실시예를 예시하는 도면과 후속하는 상세한 설명으로부터 분명해진다.
도 1은 본 발명의 일 실시예에 따른 신호 수신 시스템의 블록도.
도 2는 텔레비전 채널을 포함하는 변조된 캐리어 신호의 주파수 영역 그래프를 도시하는 도면.
도 3a 내지 도 3c는 수신된 신호와 분배기 출력 신호들의 주파수 영역 그래프를 도시하는 도면.
도 4a와 도 4b는 본 발명의 일 실시예에 따른 다이플렉서(diplexer)의 출력 신호들의 주파수 영역 그래프를 도시하는 도면.
도 5는 본 발명의 일 실시예에 따른 신호 다이플렉서의 개략적인 회로도.
도 6은 본 발명의 일 실시예에 따른 통합된 회로의 블록도.
도 7은 본 발명의 일 실시예에 따른 신호 다이플렉서를 포함하는 PIP 시스템의 블록도.
도 8은 본 발명의 일 실시예에 따른 신호 다이플렉서를 포함하는 PVR(personal video recorder) 시스템을 도시하는 도면.
후속하는 상세한 설명에서, 본 명세서의 부분을 형성하는 첨부 도면에 대한 참조가 이루어지고, 이는 본 발명이 실시될 수 있는 특정 실시예들의 예시를 통해 보여진다. 이들 실시예는 당업자로 하여금 본 발명을 실시할 수 있도록 충분히 상세하게 설명되고, 다른 실시예들이 이용될 수 있으며 본 발명의 취지와 범주로부터 벗어나지 않으면서 구조적, 논리적, 및 전기적 변화가 이루어질 수 있음이 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 신호 동조 시스템(100)의 블록도를 예시한다. 동조 시스템(100)은 국부적인 RF 신호 입력(102)을 포함한다. 예시된 실시예에서, 국부적인 RF 신호 입력은 지상 안테나 디바이스(104)에 전자적으로 결합된다. 특별한 시스템의 요구 사항에 따라, 전치 증폭기 디바이스가 선택적으로 포함될 수 있다.
RF 신호 입력(102)은 주파수 다이플렉서(112)의 입력(110)에 결합된다. 주파수 다이플렉서(112)는 제 1 필터 부분(114)과 제 2 필터 부분(116)을 포함한다. 입력(110)은 필터 부분(114,116)의 각각의 제 1 입력(118)과 제 2 입력(120)에 서로 결합된다.
예시된 실시예에서, 제 1 필터 부분(118)은 저역 통과 필터 특징을 보여주고, 제 2 필터 부분(120)은 고역 통과 필터 특징을 보여준다. 하지만 당업자라면, 다양한 필터 장치가 본 발명의 다양한 실시예에서 유리하게 이용될 수 있다는 것을 인식할 것이다. 예컨대, 필터 부분들은 노치(notch) 필터 특징을 가지는 필터 부분들, 대역통과 필터 특징을 가지는 필터 부분들, 및 빗(comb) 필터 특징을 가지는 필터 부분들을 포함할 수 있다.
제 1 필터 부분(114)과 제 2 필터 부분(116)은 각각의 출력(119,121)에서 제 1 동조기 디바이스(126)와 제 2 동조기 디바이스(128)의 각각의 제 1 입력(122)과 제 2 입력(124)에 결합된다. 다양한 실시예에서, 이들 2개의 디바이스(126,128)는 각각의 전치 증폭기 디바이스를 포함할 수 있다. 제 1 동조기 디바이스와 제 2 동조기 디바이스는 각각의 동조기 출력(129,131)을 가진다.
제 1 동조기 디바이스(126)와 제 2 동조기 디바이스(128)의 동조기 출력(129,131)은 신호 처리 디바이스(130)의 각각의 제 1 입력(132)과 제 2 입력(134)에 결합된다. 본 발명의 다양한 실시예에서, 신호 처리 디바이스는 예컨대 복조기 디바이스, MPEG 디코더 디바이스, 출력 증폭기, 및/또는 다른 신호 처리 디바이스들과 시스템들을 포함하고, 이들은 관련 분야에 알려져 있다.
예시된 예에서, 신호 처리 디바이스(130)의 신호 출력(136)은 동조 시스템(100)의 출력(138)에 결합되거나 동조 시스템(100)의 출력(138)으로서의 역할을 한다. 예시된 것처럼, 이 출력은 비디오 디스플레이 디바이스(142)와 같은 추가 디 바이스의 입력(140)에 결합될 수 있다. 아래에 더 상세히 논의되는 것처럼, 필터(114,116)는 사실상 고정된 필터 특징을 가질 수 있다. 대안적인 실시예에서, 필터(114,116)는 조정 가능한 필터 특징을 가질 수 있다.
이제 전술한 실시예에 관련하여, 도 1을 참조하고 도 2 내지 도 6을 추가로 참조하여 본 발명에 따른 예시적인 장치의 동작이 논의된다. 당업자라면 도 2가 표현을 명확하게 하기 위해 이상화되었음을 알게 된다. 도 2는 수신된 신호(202)의 주파수 영역에서의 그래픽 표현(200)을 보여준다. 수신된 신호(202)는, 예컨대 지상 수신 안테나에서 수신된 것일 수 있는 신호이다. 그러므로, 신호(202)는 각각의 분리된 신호원으로부터 수신된 다수의 신호로 이루어진 복합 신호일 수 있다.
동조 시스템은 하부 코너 주파수(corner frequency)(206)와 상부 코너 주파수(208)에 의해 정의된 대역폭(204) 내에서 주파수를 수신하도록 동작한다. 복수의 변조된 채널은 전형적인 대역폭(204) 내에서 이용 가능하다. 예시된 것처럼, 이들은 제 1 채널(210), 제 2 채널(212), 및 제 3 채널(214)을 포함한다. 당업자라면 동조 시스템의 대역폭과, 개별 채널(210,212,214 등)의 대역폭에 의존하여, 대역폭(204) 내의 다양한 캐리어 주파수에서 더 많은 채널이 이용 가능할 수 있다는 점을 알게 된다.
도시된 것처럼, 본 발명의 일 실시예에 따르면, 수신된 신호(202)의 진폭은 수신기의 대역폭(204)에 걸쳐 변하여, 수신된 신호의 각 채널은 216,218,220과 같은 각각의 시간 평균 진폭을 가진다. 이들 진폭은, 예컨대 안테나 수신 특징, 방송 전력, 방송 및 수신 안테나 사이의 거리, 및 중재(intervening) 송신 매체의 특징 과 같은 인자들에 의존한다. 하지만, 당업자라면 다른 시스템 구성들도 수신기 대역폭에 걸쳐 사실상 일정한 신호 진폭을 초래한다는 사실을 알게 된다.
동조기 디바이스는 210과 같은 특별한 채널 내의 신호의 주파수들을 검출하기 위해 동조 가능하다. 통상적으로, 동조기 디바이스는 채널(210) 주파수와 사실상 일치하도록 적응되는 응답 특징(205)을 가진다. 동조기에 의해 검출된 주파수는 캐리어 신호(202)로 변조된 채널 정보를 추출하기 위해 복조된다. 채널 정보의 성공적인 복조는 인입 신호에서의 적당한 전력의 존재에 의존한다. 동조기에 이용 가능한 신호 전력은 신호(202)의 신호 포락선 곡선 아래에 있는 영역(207){채널(210) 내의}에 의해 나타나 있다.
도 3a는 수신된 신호(202)의 2개의 예시적인 채널(210,212)의 그래픽 형태를 예시한다. 예시적인 채널(210,212)에 의해 운반된 신호는 각각의 진폭(A,A')을 가진다. 종래의 다중 동조기 시스템에서는, 수신된 신호(224)가 수신된 신호(202)를 수신하기 위한 하나의 입력과 2개의 출력을 가지는 분배기에 의해 분배된다. 도 3b는 분배기의 제 1 출력에서 발견된 것과 같은 예시적인 출력 신호(226,228)를 보여준다. 도 3c는 분배기의 제 2 출력에서 발견된 것과 같은 예시적인 출력 신호(227,229)를 보여준다. 도 3b와 도 3c에 도시된 것처럼, 종래의 분배기의 각 출력은 사실상 수신된 신호(202)에서 발견된 모든 주파수를 포함하는 신호를 수신하지만, 그 진폭(B,B',C,C')은 감소된다.
하나 이상의 증폭기 디바이스를 사용하여 분배기의 출력 신호들을 증폭하고, 이를 통해 잃어버린 신호 진폭을 복구하는 것이 가능하다. 그러한 증폭기 디바이스 는 왜곡과 신호 잡음을 도입할 수 있을 뿐만 아니라, 그 결과 시스템에 비용을 추가시킨다. 따라서, 출력 신호들의 증폭은 바람직하지 않을 수 있다.
대칭적인 분배기에서, 출력 신호들의 대응하는 진폭(B,C)(B',C')은 각각 사실상 같다(예컨대, 각각 대략 A/2,A'/2). 비대칭적 분배기에서 이들 진폭은 같지 않다. 어떠한 경우에도, 출력 신호들의 증폭되지 않은 진폭은 수신된 신호(202)의 대응하는 진폭보다 작다.
분배기의 출력 신호가 각각의 동조기의 입력에 인가될 때, 각 동조기에 이용 가능한 채널 전력은 표시된 것처럼, 예컨대 영역(207)에 비해 예시적인 신호 포락선 곡선(226) 아래에 감소된 영역만큼 수신된 신호에서 이용 가능한 것보다 작다.
이제 도 4a와 도 4b를 참조하면, 본 발명의 다이플렉서(112)(도 1에 도시된 것과 같은)의 출력(119,121)에서 이용 가능한 각각의 신호의 그래픽 표현을 보게 된다. 본 발명의 다이플렉서(112)는 2개의 채널(210,212)(도 3a에 도시된 것처럼)에서 캐리어 신호를 수신한다.
도 4a에 예시된 것처럼, 다이플렉서는 제 1 범위의 주파수(238)(주파수 ωc 아래의)를 제 1 출력(119)(도 1에 도시된 것과 같은)에 제공한다. 도 4b에 예시된 것처럼, 다이플렉서는 제 2 범위의 주파수(240)(주파수 ωc 위의)를 제 2 출력(121)에 제공한다. 다이플렉서 출력(119,121)에서의 각각의 신호의 진폭(A,A')은 사실상 수신된 신호의 진폭(A,A')(도 3a에서 도시된 것과 같은)과 동일하다. 그러므로, 예컨대 영역(246)으로 표시된 것처럼 각각의 동조기에 이용 가능한 전력 레 벨들은 종래의 분배기 시스템{영역(230)에 의해 표시된 것과 같은}에서 동조기들에 이용 가능한 전력 레벨보다 크다. 이러한 추가적인 전력은 우수한 출력 신호 품질로 해석된다.
도 5는 본 발명의 일 실시예에 따른 다이플렉서(500)의 개략적인 회로도를 보여준다. 이 다이플렉서(500)는 입력 노드(502)를 포함한다. 이 입력 노드는 제 1 필터 부분(504)과 제 2 필터 부분(506)에 전기적으로 결합된다. 제 1 필터 부분(504)과 제 2 필터 부분(506)은 각각의 출력 노드(508,510)를 가진다. 예시된 실시예에서, 제 1 필터 부분(504)은 고역 필터 특징을 보여주고, 제 2 필터 부분(506)은 저역 필터 특징을 보여준다. 하지만 위에서 논의된 것처럼, 매우 다양한 필터 특징이 본 발명의 범주 내에 있는 것으로 의도된다. 아래에 추가로 상세히 논의되는 바와 같이, 일 실시예에서 제 1 필터 부분과 제 2 필터 부분은 동조 가능한 필터 부분들이다.
필터 부분(504)은 제 1 동조 노드(512)를 포함한다. 커패시터(514)는 노드(502)와 노드(512) 사이에 결합된다. 저항(516)은 노드(512)와 동조 전압원(518) 사이에 결합된다. 본 발명의 일 실시예에서, 동조 전압원은 위상 동기 루프(PLL: phase locked loop)를 포함할 수 있다. 또 다른 실시예에서는, 동조 전압원이 디지털-아날로그 변환기(DAC: digital to analog converter)를 포함할 수 있다.
필터 부분(504)은 추가적인 노드(520,522,524)를 포함한다. 버랙터(varactor) 디바이스(526)가 노드(512)와 노드(520) 사이에 결합된다.
저항(528)이 노드(520)와 접지 전위(530)의 소스 사이에 결합된다. 또 다른 커패시터(532)는 노드(520)와 노드(522) 사이에 결합된다. 또 다른 저항(534)은 노드(522)와 접지(또는 공통 노드) 전위(530)의 소스 사이에 결합된다. 또 다른 버랙터 디바이스(536)가 노드(522)와 노드(508) 사이에 결합된다. 코일과 같은 유도성 디바이스(538)가 노드(522)와 노드(524) 사이에 결합되고, 또 다른 유도성 디바이스(540)가 노드(508)와 접지 전위의 소스(530) 사이에 결합된다. 또한, 또 다른 저항(542)이 노드(508)와 동조 전압원(519) 사이에 결합된다.
필터 부분(506)은 노드(550,552,554)를 포함한다. 커패시터(560)가 노드(502)와 노드(552) 사이에 결합된다. 유도성 디바이스(562)는 노드(502)와 노드(550) 사이에 결합된다. 저항(564)이 제 3 동조 전압원(563)과 노드(552) 사이에 결합된다. 또 다른 커패시터(566)는 노드(550)와 노드(510) 사이에 결합된다.
버랙터 디바이스(568)가 노드(552)와 노드(510) 사이에 결합된다. 저항(570)이 노드(510)와 접지 전위의 소스(530) 사이에 결합된다. 또 다른 버랙터 디바이스(572)는 노드(510)와 노드(554) 사이에 결합된다. 또 다른 커패시터(574)는 노드(554)와 접지 전위의 소스(530) 사이에 결합되고, 또 다른 저항(576)은 노드(554)와 제 4 동조 전압원(565) 사이에 결합된다.
고역 필터 부분(504)의 구성 성분은 특별한 하한 차단 주파수를 지닌 필터 특징을 만들어내도록 적응된다. 본 발명의 일 실시예에서, 저역 필터 부분(506)의 구성 성분들은 필터 부분(504)의 하한 차단 주파수와 사실상 동등한 상한 차단 주파수를 지닌 필터 특징을 만들어내도록 적응된다. 본 발명의 다른 실시예에서, 하한 차단 주파수와 상한 차단 주파수는 서로 분리되어 있다. 본 발명의 일 실시예에 서, 필터 부분들의 최종 통과 대역들은 겹친다.
위에서 주목된 것처럼, 일 실시예에서 제 1 필터 부분과 제 2 필터 부분은 동조 가능한 필터 부분들이다. 따라서, 각 필터의 코너 주파수는 조정 가능하다. 예시된 실시예에서, 이러한 조정은 동조 노드(518,519,563,565)에서 인가된 동조 전압들의 제어에 의해 실행된다. 당업자라면, 버랙터(526,536)의 커패시턴스는 노드(518)와 노드(519)에 각각 인가된 동조 전압들의 변화에 의해 조정 가능하다는 사실을 이해하게 된다. 마찬가지 방식으로, 버랙터(568,572)의 커패시턴스는 동조 노드(563,565)에 각각 인가된 동조 전압의 변화에 의해 조정 가능하다.
위에서 확인된 동조 전압(518,519,563,565)의 소스들은, 본 발명의 일 실시예에서 동조 전압의 단일 소스라는 점이 주목되어야 한다. 그러한 일 실시예에서, 노드(518,519,563,565)는 서로 연결된다. 다시 말해, 동조 전압의 소스들(518,519,563,565)은 서로 공통일 수 있고, 그룹으로 만들어지거나 서로 완전히 독립적이 될 수 있다. 동조 전압의 이들 소스는 단일 디바이스 또는 복수의 디바이스에 의해 공급될 수 있다. 또한 위에서 주목된 것처럼, 동조 전압원은 위상 동기 루프(PLL)를 포함할 수 있다. 또 다른 실시예에서는, 동조 전압원이 디지털-아날로그 변환기(DAC)를 포함할 수 있다. 또 다른 실시예에서는, 동조 전압원이 가변 저항을 포함할 수 있다.
동작시, 다이플렉서(500)는 입력 노드(502)에서 변조된 캐리어 신호를 수신하도록 적응된다. 상한 차단 주파수까지의 제 1 대역의 주파수들은 저역 필터 부분(506)을 통과하여 출력 노드(510)로 간다. 본 발명의 일 실시예에 따르면, 이 제 1 대역의 주파수들은 적어도 제 1 신호 채널을 포함한다. 위에서 언급된 하한 차단 주파수보다 높은 제 2 대역의 주파수들은 고역 필터 부분(504)을 통과하여 출력 노드(508)로 간다. 이러한 제 2 대역의 주파수들은 적어도 제 2 신호 채널을 포함한다. 당업자라면 본 명세서에 기재된 개시물의 관점에서, 개시된 디바이스들에 관한 특별한 구성 성분 값들을 선택하는 것이 설계의 문제라는 사실을 알게 된다.
당업자라면, 다이플렉서 디바이스(500)는 가능한 다이플렉서 장치들의 다양한 배열 중 오직 하나라는 사실을 알게 된다. 예컨대, 다이플렉서 디바이스는 능동 필터 디바이스, 수동 필터 디바이스, 및 디지털 필터 디바이스 중 하나 이상을 포함할 수 있다. 다양한 실시예들에서, 필터 디바이스들은 연산 증폭기와 지원 구성 요소들로 이루어진 필터들을 포함한다. 또 다른 실시예에서는, 본 발명에 따른 다이플렉서가 하나 이상의 디지털 필터를 포함한다. 다양한 실시예들에서, 디지털 필터들은 분리된 구성 성분들로 구현되고, 다른 실시예들에서는, 디지털 필터들이 마이크로프로세서 및/또는 DSP(digital signal processor) 디바이스들을 사용하여 구현된다. 다른 실시예들에서는 통합된 회로들로서 구현된 필터가 이용된다.
당업자라면, 다양한 실시예들에서 다이플렉서가 전술한 필터 디바이스 중 2개 이상의 결합으로서 구현된다는 것을 알게 된다. 따라서, 본 발명은 모든 전술한 다이플렉서 구현예를 포함하지만, 이들에 제한되는 것은 아니다. 게다가, 위에서 논의된 다이플렉서 디바이스는 매우 다양한 가능한 실시예들 중 예시적인 하나의 실시예일 뿐이라는 점이 이해되어야 한다. 따라서, 당업자라면 다양한 디멀티플렉서 디바이스가 본 발명의 다양한 실시예들에서 이용된다는 사실을 이해하게 된다.
도 6은 본 발명의 또 다른 일 실시예의 블록도를 보여준다. 도 6에 도시된 것처럼, 다이플렉서 디바이스는 통합 회로(600)로서 구현된다. 통합 회로(600)는 제 1 필터 부분(602)과 제 2 필터 부분(604)을 포함한다. 이 제 1 필터 부분(602)과 제 2 필터 부분(604)은 서로 연결된 입력 노드(606,608)를 가진다. 도시된 것처럼, 필터 부분(602,604)은 공통의 통합된 회로 기판 상에 포함된다. 출력 노드(628,630)는 또 다른 처리 시스템(636)의 각각의 입력 노드들에 결합될 수 있다. 또 다른 처리 시스템은, 예컨대 본 발명의 다양한 실시예들에 따른 PIP 디스플레이 디바이스와 같은 매우 다양한 시스템 중 하나일 수 있다.
통합된 회로 기판 상에는 선택적으로 제 1 출력 증폭기 디바이스와 제 2 출력 증폭기 디바이스가 포함된다. 입력 증폭기는 또한 선택적으로 기판 상에 통합될 수 있다.
당업자라면 도 6의 통합된 회로(600)가 본 발명의 일 실시예에 따른 구성 성분들의 특별한 세트를 포함한다는 것을 알게 된다. 다양한 실시예에서, 그러한 통합된 회로는 특별한 응용예의 요구에 따라 더 많거나 더 적은 개수의 구성 성분을 쉽게 포함할 수 있다. 예컨대, 일 실시예에서 통합된 회로(600)는 단일 필터 부분만을 포함하도록 구현된다. 또 다른 실시예에서는, 입력 증폭기 디바이스와 출력 증폭기 디바이스 없이 통합된 회로 기판 상에 복수의 필터 부분이 구현된다. 본 발명의 또 다른 실시예에서는, 통합된 회로 디바이스가 전치 증폭기, 다이플렉서, 동조기 디바이스, MPEG 디코더 디바이스, 및 버퍼 디바이스를 포함하는 완전한 동조기 시스템을 포함한다. 본 발명의 또 다른 실시예는 완전한 PIP 디스플레이 신호를 RF 캐리어 신호로 변조시키도록 적응된 RF 변조 디바이스를 포함한다.
도 7은 본 발명의 또 다른 실시예에 따른 PIP 디스플레이 시스템(700)의 블록도를 보여준다. PIP 디스플레이 시스템(700)은 다이플렉서 디바이스(708)의 입력 노드(706)를 포함한다. 입력 노드(706)는 예컨대 변조된 무선주파수 신호를 수신하도록 적응된다. 변조된 RF 신호는, 예컨대 동축 케이블(703)로부터 수신될 수 있다.
예시된 실시예에서, 다이플렉서 디바이스는 제 1 필터 부분(710)과 제 2 필터 부분(712)을 포함한다. 제 1 필터 부분과 제 2 필터 부분은 동조기 서브시스템(722)의 각각의 입력 노드(718,720)에 결합되는 각각의 출력 노드(714,716)를 가진다. 입력 노드(718,720)는 제 1 동조기 디바이스(728)와 제 2 동조기 디바이스(730)의 각각의 입력(733,735)에 결합된다.
예시된 실시예에서, 동조기 디바이스(728,730)는 또한 각각의 제어 입력(732,734)을 가진다. 이들 제어 입력(732,734)은 예컨대 마이크로프로세서나 마이크로컨트롤러 디바이스와 같은 제어 디바이스(736)로부터 제어 신호들을 수신하도록 결합된다.
본 발명의 일 실시예에서, 제어기 디바이스(736)는 원격 제어 디바이스(738)에 의해 사용자로부터 제어 신호를 수신하도록 적응된다. 일 실시예에서, 이러한 원격 제어 디바이스(738)와 제어 디바이스(736) 사이의 통신은 무선주파수 통신 링크, 광학 주파수 통신 링크, 초음파 통신 링크와 같은 무선 통신 링크(740)를 통해 및/또는 이들의 결합을 통해 구현된다.
동조기 디바이스(728,730)는 또한 PIP 이미지 통합 디바이스(750)의 각각의 입력 노드(746,748)에 결합되는 각각의 출력 노드(742,744)를 포함한다. 일 실시예에서, 이미지 통합 디바이스(750)는 MPEG 디코더 디바이스(751)를 포함한다. 일 실시예에서, 이미지 통합 디바이스(750)는 입력 노드(746,748)에서 각각의 제 1 비디오 신호와 제 2 비디오 신호를 수신하고, 동일한 것을 통합된 비디오 신호로 결합하도록 적응된다. 통합된 비디오 신호는 이미지 통합 디바이스(750)로부터 출력 버퍼 증폭기 디바이스(752)를 통해 디스플레이 디바이스(754)의 입력으로 출력된다. 디스플레이 디바이스(754)는 통합된 비디오 신호가 제 1 메인 이미지 구역(758)과 제 2 PIP 이미지 구역(760)을 포함하는 PIP 디스플레이로서 나타나는 디스플레이 스크린(756)을 포함한다.
도 8은 본 발명의 일 실시예에 따른 PVR(personal video recorder) 시스템(800)을 보여준다. PVR 시스템(800)의 입력 노드(801)는 2개 이상의 필터 디바이스(예컨대, 804,806)의 각각의 입력에 서로 결합된다. 필터 디바이스(804,806)의 출력은 각각 각자의 동조기 디바이스(812,814)에 결합된다. 선택적으로, 각각의 버퍼 증폭기가 필터 디바이스와 동조기 디바이스 사이에 결합될 수 있다. 동조기 디바이스(812,814)는 각각, 예컨대 MPEG 디코더 디바이스, MPEGⅡ 디코더 디바이스, 또는 다른 디코더 디바이스와 같은 각자의 디코더 디바이스(816,818)에 결합된다.
디코더 디바이스(816,818)의 각각의 출력은 제어 서브시스템(820)의 각각의 입력에 결합된다. 다양한 실시예에서, 제어 서브시스템은, 예컨대 주소, 데이터, 및 제어 버스들, 버퍼링 구성 성분, 예컨대 마이크로프로세서 및/또는 마이크로컨 트롤러와 같은 제어 구성 성분, 및 관련 분야에 알려져 있는 다른 제어 디바이스를 포함한다. 예시된 것처럼, 제어 서브시스템(820)은 예컨대 하드 디스크 드라이브 데이터 저장 디바이스, 플래시 메모리 데이터 저장 디바이스, 정적 RAM 데이터 저장 디바이스, EEPROM 데이터 저장 디바이스, 광학 디스크 데이터 저장 디바이스, 및 이들의 조합을 포함하는 다른 데이터 저장 디바이스와 같은 하나 이상의 데이터 저장 디바이스(822,824)에 결합되고, 이들은 관련 분야에 알려져 있는 것이다. 출력 포트(826)에서, 제어 서브시스템은 또 다른 처리 디바이스(828)의 입력에 결합된다.
당업자라면, 이러한 또 다른 처리 디바이스(828)가 MPEG 디코더 디바이스와 같은 추가적인 디코더 디바이스를 포함할 수 있다는 것을 알게 된다. 또 다른 실시예에서는, 디코더 디바이스(816,818)가 생략되고, 인코딩된 데이터가 저장 디바이스(822,824)에 직접적으로 저장된다. 도시된 것처럼, 또 다른 처리 디바이스(828)의 출력은, 또 다른 버퍼 증폭기(830)를 통해, PVR(800)의 출력(832)에 결합된다. 이 출력(832)은, 예컨대 관련 분야에 알려져 있는 것과 같은 기존의 텔레비전 디바이스에 결합되도록 적응된다.
본 명세서에서 설명된 실시예들에 의해 볼 수 있는 것처럼, 본 발명은 수신된 신호를 동조기와 같은 복수의 신호 처리 디바이스에 분배하기 위한 방법 및 장치를 포함한다.
비록 본 발명이 PIP 비디오 수신 장비를 포함하는 비디오 수신 장비를 특별히 참조하여 설명되었지만, 본 발명은 더 넓은 적용 가능성을 가지고, 광범위한 비 디오 수신 장비와 방법들에서 사용될 수 있다는 점이 다시 주목되어야 한다. 위 설명과 도면은 본 발명의 목적, 특성, 및 장점을 달성하는 바람직한 실시예들을 예시한다. 본 발명은 예시된 실시예에 제한되는 것으로 의도되지 않는다. 후속하는 청구항의 취지와 범주 내에 오는 본 발명의 임의의 수정예는 본 발명의 부분으로 간주되어야 한다.
전술한 바와 같이, 본 발명은 비디오 수신 장치에서 신호 라우팅을 위한 방법 및 장치에 이용 가능하다.

Claims (20)

  1. 비디오 처리 시스템으로서,
    제 1 신호 출력(714)과 제 2 신호 출력(716)을 가지는 다이플렉서(diplexer)(708),
    상기 제 1 신호 출력(714)에 결합된 제 1 동조기 입력(733)을 가지는 제 1 동조기(728),
    상기 제 2 신호 출력(716)에 결합된 제 2 동조기 입력(735)을 가지는 제 2 동조기(730), 및
    상기 제 1 동조기(728)와 상기 제 2 동조기(730)의 각각의 제 1 출력(742)과 제 2 출력(744)에 결합된 제 1 입력(746)과 제 2 입력(748)을 가지고, 다수의 이미지를 나타내는 신호를 발생시키기 위한 비디오 신호 처리기(750)를
    포함하고
    상기 다이플렉서(708)는 제 1 필터 부분(710)과 제 2 필터 부분(712)을 포함하며, 상기 제 1 필터 부분(710)과 상기 제 2 필터 부분(712) 중 적어도 하나는 동조 가능한, 비디오 처리 시스템.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 제 1 필터 부분(710)은 저역 필터 부분(506)을 포함하고, 상기 제 2 필터 부분(712)은 고역 필터 부분(504)을 포함하는, 비디오 처리 시스템.
  5. 제 1항에 있어서,
    상기 제 1 동조기(728)와 상기 제 2 동조기(730)는 각각의 제 1 제어 입력(732)과 제 2 제어 입력(734)을 포함하고, 상기 제 1 제어 입력(732)과 상기 제 2 제어 입력(734)은 제어기 디바이스(736)에 서로 결합되는, 비디오 처리 시스템.
  6. 제 1항에 있어서,
    PIP 이미지 발생 디바이스(750)는 MPEG 디코더 디바이스(751)를 포함하는, 비디오 처리 시스템.
  7. 제 1항에 있어서,
    상기 다이플렉서(708)는 통합된 회로 디바이스(600)를 포함하는, 비디오 처리 시스템.
  8. 제 7항에 있어서,
    상기 통합된 회로 디바이스(600)는 통합된 증폭기 디바이스를 포함하는, 비디오 처리 시스템.
  9. 제 1항에 있어서,
    적어도 하나의 데이터 저장 디바이스(822)를 더 포함하는, 비디오 처리 시스템.
  10. 제 9항에 있어서,
    상기 적어도 하나의 데이터 저장 디바이스(822)는 하드 디스크 저장 디바이스를 포함하는, 비디오 처리 시스템.
  11. 제 9항에 있어서,
    적어도 하나의 데이터 저장 디바이스(822)는 플래시(flash) 메모리 저장 디바이스를 포함하는, 비디오 처리 시스템.
  12. 제 1항에 있어서,
    상기 다이플렉서(708)는 제 1 변조된 캐리어 신호를 수신하고, 제 1 신호 부분(238)과 제 2 신호 부분(240)을 만들어내도록 적응되고, 상기 제 1 신호 부분(238)은 제 1 채널(250)을 포함하며, 상기 제 2 신호 부분(240)은 제 2 채널(252)을 포함하고, 상기 제 1 신호 부분(238)은 상기 제 2 채널(252) 중 사실상 어느 것도 포함하지 않으며, 상기 제 2 신호 부분(240)은 상기 제 1 채널(250) 중 사실상 어느 것도 포함하지 않는, 비디오 처리 시스템.
  13. 비디오 신호를 발생시키는 방법으로서,
    제 1 신호 부분(238)과 제 2 신호 부분(240)을 만들어내기 위해, 수신된 변조된 캐리어 신호(224)를 다이플렉싱(diplexing)하는 단계로서, 상기 제 1 신호 부분(238)은 제 1 비디오 프로그램 채널(250)을 포함하고 사실상 제 2 비디오 프로그램 채널(252)의 어느 것도 포함하지 않으며, 사실상 상기 제 1 채널(250)의 어느 것도 포함하지 않는, 다이플렉싱하는 단계,
    상기 제 1 신호 부분(238)으로부터 상기 제 1 채널(250)을 동조시키는 단계,
    상기 제 2 신호 부분(240)으로부터 상기 제 2 채널(252)을 동조시키는 단계, 및
    이미지 발생 디바이스(750)의 각각의 입력(746,748)에서 상기 제 1 채널(250)과 상기 제 2 채널(252)을 수신하는 단계를
    포함하며,
    상기 다이플렉싱하는 단계는 다이플렉서(diplexer)(708)에 의해 수행되며, 상기 다이플렉서는 제1필터부분(710)과 제2필터부분(712)을 포함하고, 상기 제1필터부분(710)과 상기 제2필터부분(712) 중 적어도 하나는 동조가능한 비디오 신호를 발생시키는 방법.
  14. 제 13항에 있어서,
    MPEG 디코더 디바이스(751)에서, 상기 제 1 채널(250)과 상기 제 2 채널(252)을 디코딩하는 단계를 더 포함하는, 비디오 신호를 발생시키는 방법.
  15. 제 13항에 있어서,
    디스플레이 스크린(756) 상에 상기 이미지를 디스플레이하는 단계를 더 포함하는, 비디오 신호를 발생시키는 방법.
  16. 제 15항에 있어서,
    상기 디스플레이 스크린(756)은 제 1 메인 이미지 구역(758)과 제 2 PIP 이미지 구역(760)을 포함하는, 비디오 신호를 발생시키는 방법.
  17. 제 13항에 있어서,
    상기 수신된 변조된 캐리어 신호(224)를 다이플렉싱하는 단계는, 다이플렉서(112)의 필터 부분(114)의 신호 입력(118)에서 상기 변조된 캐리어 신호(224)를 수신하는 단계를 포함하는, 비디오 신호를 발생시키는 방법.
  18. 제 13항에 있어서,
    지상(terrestrial) 안테나(104)에서, 상기 변조된 캐리어 신호(224)를 수신하는 단계를 더 포함하는, 비디오 신호를 발생시키는 방법.
  19. 제 13항에 있어서,
    동축 케이블(703)에서 상기 변조된 캐리어 신호(224)를 수신하는 단계를 더 포함하는, 비디오 신호를 발생시키는 방법.
  20. 삭제
KR1020097010751A 2006-12-04 2006-12-04 다이플렉서 입력을 지닌 동조 디바이스 KR101321966B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2006/046231 WO2008069783A1 (en) 2006-12-04 2006-12-04 Tuning device with diplexer input

Publications (2)

Publication Number Publication Date
KR20090087007A KR20090087007A (ko) 2009-08-14
KR101321966B1 true KR101321966B1 (ko) 2013-10-25

Family

ID=38283153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097010751A KR101321966B1 (ko) 2006-12-04 2006-12-04 다이플렉서 입력을 지닌 동조 디바이스

Country Status (5)

Country Link
US (1) US8634029B2 (ko)
EP (1) EP2092738B1 (ko)
JP (1) JP5199275B2 (ko)
KR (1) KR101321966B1 (ko)
WO (1) WO2008069783A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0823688D0 (en) * 2008-12-31 2009-02-04 Tyco Electronics Raychem Nv Unidirectional absolute optical attenuation measurement with OTDR
KR101668852B1 (ko) * 2009-01-30 2016-10-24 톰슨 라이센싱 셋톱 박스에서의 조합된 홈 네트워크 통신과 방송 수신 시스템 및 방법
TWI437844B (zh) * 2009-12-16 2014-05-11 Realtek Semiconductor Corp 一種用以控制天線諧振點之控制迴路以及其相關控制方法
US8792581B2 (en) * 2010-02-18 2014-07-29 Telefonaktiebolaget Lm Ericsson (Publ) RF clock generator with spurious tone cancellation
US9220067B2 (en) 2011-05-02 2015-12-22 Rf Micro Devices, Inc. Front end radio architecture (FERA) with power management
BR112014031408B1 (pt) 2012-06-18 2021-10-19 Interdigital Madison Patent Holdings, Sas Aparelho e método para inserir energia elétrica ou controlar sinais em um circuito diplexador
US10009058B2 (en) 2012-06-18 2018-06-26 Qorvo Us, Inc. RF front-end circuitry for receive MIMO signals
US9219594B2 (en) 2012-06-18 2015-12-22 Rf Micro Devices, Inc. Dual antenna integrated carrier aggregation front end solution
US20140015731A1 (en) 2012-07-11 2014-01-16 Rf Micro Devices, Inc. Contact mems architecture for improved cycle count and hot-switching and esd
US9143208B2 (en) 2012-07-18 2015-09-22 Rf Micro Devices, Inc. Radio front end having reduced diversity switch linearity requirement
US9203596B2 (en) * 2012-10-02 2015-12-01 Rf Micro Devices, Inc. Tunable diplexer for carrier aggregation applications
US9419775B2 (en) 2012-10-02 2016-08-16 Qorvo Us, Inc. Tunable diplexer
US9078211B2 (en) 2012-10-11 2015-07-07 Rf Micro Devices, Inc. Power management configuration for TX MIMO and UL carrier aggregation
US20140169243A1 (en) * 2012-12-18 2014-06-19 Rf Micro Devices, Inc. Mobile communication circuitry for three or more antennas
US9203373B2 (en) 2013-01-11 2015-12-01 Qualcomm Incorporated Diplexer design using through glass via technology
US9172441B2 (en) 2013-02-08 2015-10-27 Rf Micro Devices, Inc. Front end circuitry for carrier aggregation configurations
US9722639B2 (en) 2013-05-01 2017-08-01 Qorvo Us, Inc. Carrier aggregation arrangements for mobile devices
US9634640B2 (en) 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
US9264013B2 (en) 2013-06-04 2016-02-16 Qualcomm Incorporated Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods
US9935670B2 (en) 2013-09-26 2018-04-03 Qorvo Us, Inc. Carrier aggregation using multiple antennas
US9985682B2 (en) 2013-10-24 2018-05-29 Qorvo Us, Inc. Broadband isolation low-loss ISM/MB-HB tunable diplexer
US9899986B2 (en) * 2013-10-24 2018-02-20 Qoro US, Inc. RF diplexer
US9413416B2 (en) 2013-10-25 2016-08-09 Qorvo Us, Inc. Transmit and receive RF multiplexer
US9729191B2 (en) 2014-03-14 2017-08-08 Qorvo Us, Inc. Triplexer architecture for aggregation
US9893709B2 (en) 2014-03-14 2018-02-13 Qorvo Us, Inc. RF triplexer architecture
KR102378822B1 (ko) * 2015-04-30 2022-03-30 삼성전자주식회사 Led 구동 장치
US10194194B2 (en) * 2017-05-16 2019-01-29 Ali Corporation Tuner circuit with zero power loop through

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233972A (ja) * 1997-02-17 1998-09-02 Sony Corp 受信装置
WO2006074291A1 (en) * 2005-01-04 2006-07-13 Tdk Corporation Multiplexers employing bandpass-filter architectures

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5637779A (en) 1979-09-05 1981-04-11 Sony Corp Television picture receiver
NL8801413A (nl) 1988-06-02 1990-01-02 Philips Nv Tv-ontvanger.
EP0603535A1 (en) 1992-11-23 1994-06-29 Thomson Consumer Electronics, Inc. Tuner signal switching apparatus
US7028088B1 (en) * 1996-04-03 2006-04-11 Scientific-Atlanta, Inc. System and method for providing statistics for flexible billing in a cable environment
KR100360119B1 (ko) 1999-12-17 2002-11-04 삼성전기주식회사 피.아이.피용 텔레비젼 튜너
US6862297B1 (en) * 1999-12-21 2005-03-01 Cisco Technology, Inc. Wide range frequency offset estimation in OFDM systems
US7043750B2 (en) * 2000-04-14 2006-05-09 Sony Corporation Set-top box with out-of band modem and cable modem
KR100325023B1 (ko) * 2000-05-18 2002-02-25 이 용 국 다중 채널 수신 장치 및 그 방법
KR20020066632A (ko) 2001-02-13 2002-08-21 엘지이노텍 주식회사 텔레비전의 피아이피용 튜너의 전원 제어 장치
AU2002310344A1 (en) * 2001-06-08 2002-12-23 Broadcom Corporation Integrated upstream amplifier for cable modems and cable set-top boxes
US6657491B2 (en) * 2001-08-15 2003-12-02 Broadcom Corporation System and method for activating gain stages in an amplification module
KR100454905B1 (ko) * 2002-02-01 2004-11-06 엘지전자 주식회사 스트림 소스 디바이스와 디스플레이 장치의 인터페이스 방법
TWM253165U (en) * 2004-01-16 2004-12-11 Aviquest Technology Co Ltd Integrated multi-media micro computer
US7701515B2 (en) * 2004-02-13 2010-04-20 Broadcom Corporation Multi-input multi-output tuner front ends
JP4242307B2 (ja) 2004-02-26 2009-03-25 アルプス電気株式会社 ダイプレクサ
US7034632B2 (en) * 2004-05-12 2006-04-25 Broadcom Corporation Multi-tuner receivers with cross talk reduction
EP1780828B1 (en) * 2005-10-28 2009-01-21 Mitsubishi Electric Information Technology Centre Europe B.V. Frequency diplexer with an input port and a first and a second output ports
CN101416384A (zh) * 2006-04-12 2009-04-22 汤姆逊许可公司 使用双工前端的有源分路器装置和方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233972A (ja) * 1997-02-17 1998-09-02 Sony Corp 受信装置
WO2006074291A1 (en) * 2005-01-04 2006-07-13 Tdk Corporation Multiplexers employing bandpass-filter architectures

Also Published As

Publication number Publication date
WO2008069783A1 (en) 2008-06-12
JP2010512108A (ja) 2010-04-15
EP2092738B1 (en) 2017-08-23
EP2092738A1 (en) 2009-08-26
US8634029B2 (en) 2014-01-21
KR20090087007A (ko) 2009-08-14
US20110001877A1 (en) 2011-01-06
JP5199275B2 (ja) 2013-05-15

Similar Documents

Publication Publication Date Title
KR101321966B1 (ko) 다이플렉서 입력을 지닌 동조 디바이스
US8457574B2 (en) Front-end integrated circuit for television receivers
US20070042734A1 (en) Tuner and broadcasting signal receiver including the same
US20090141183A1 (en) Active Splitter Device and Method Using Diplexed Front End
US7034632B2 (en) Multi-tuner receivers with cross talk reduction
US8614769B2 (en) Intermediate frequency processing device for processing both analogue and digital television intermediate frequency signals
US7174140B2 (en) RF system integrated with RF switch and RF modulation
US20100045875A1 (en) Adaptive tuner
KR100809246B1 (ko) Ｒｆ 루프쓰루의 출력선택 기능을 갖는 디지탈 듀얼 튜너
KR100872545B1 (ko) 듀얼 튜너
JP2008502278A (ja) マルチチャンネル受信機において信号を処理するための装置および方法
US20030177499A1 (en) Radio frequency distribution network system
CN101548538A (zh) 带有双工器输入的调谐设备
KR20080111470A (ko) 디플렉스 프론트 엔드를 이용한 능동 분배기 장치 및 방법
KR100764372B1 (ko) 디지털 ｔｖ용 원-캔(ｏｎｅ-ｃａｎ)타입의 듀얼 튜닝시스템
JP3097275B2 (ja) Ｃａｔｖ用ｐｃｍ音楽放送受信機に使用する１バンド電子チューナ
JP3986773B2 (ja) 地上波デジタル放送受信チューナ
US20050190304A1 (en) Radio frequency (RF) modulator with narrow bandpass filter
JP3360364B2 (ja) バランス出力型チューナ装置の中間周波処理回路
JPH06245198A (ja) Ｃａｔｖ用出力周波数可変形変調器
JP3097278B2 (ja) Ｃａｔｖ用ｐｃｍ音楽放送受信機に使用する２バンド電子チューナ
JP3570844B2 (ja) テレビチュ−ナ及びそのテレビチュ−ナを備えたテレビ受信機
KR20090082554A (ko) 수신장치
JPH0775410B2 (ja) インテグレィテッド電子同調チューナ
KR20140047444A (ko) 다중 튜너 및 그 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 6