JP4242307B2 - ダイプレクサ - Google Patents

ダイプレクサ Download PDF

Info

Publication number
JP4242307B2
JP4242307B2 JP2004051479A JP2004051479A JP4242307B2 JP 4242307 B2 JP4242307 B2 JP 4242307B2 JP 2004051479 A JP2004051479 A JP 2004051479A JP 2004051479 A JP2004051479 A JP 2004051479A JP 4242307 B2 JP4242307 B2 JP 4242307B2
Authority
JP
Japan
Prior art keywords
frequency
low
pass filter
trap circuit
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004051479A
Other languages
English (en)
Other versions
JP2005244583A (ja
Inventor
宏行 石綿
武 種村
彰之 善里
正己 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004051479A priority Critical patent/JP4242307B2/ja
Priority to US11/061,075 priority patent/US7496332B2/en
Priority to CN2005100524027A priority patent/CN1661912A/zh
Priority to EP05004080A priority patent/EP1569333B1/en
Priority to DE602005010765T priority patent/DE602005010765D1/de
Priority to AT05004080T priority patent/ATE413725T1/de
Publication of JP2005244583A publication Critical patent/JP2005244583A/ja
Application granted granted Critical
Publication of JP4242307B2 publication Critical patent/JP4242307B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463Duplexers

Landscapes

  • Filters And Equalizers (AREA)
  • Transceivers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Glass Compositions (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)

Description

本発明は、送受信器等に使用されるダイプレクサに関する。
図5は従来のダイプレクサを示す。コイルL1、L2およびコンデンサC1〜C4でローパスフィルタ回路を、コイルL3およびコンデンサC5〜c7にてハイパスフィルタ回路を構成し、その一方端同士を接続して共通端子とし、ローパスフィルタ回路の他方端をローパスフィルタ端子、ハイパスフィルタ回路の他方端をハイパスフィルタ端子としてダイプレクサを構成している。このローパスフィルタ回路においては、共通端子側に第2の周波数より高い共振周波数を持つ並列共振回路をコイルL1とコンデンサC1との両端を接続することにより形成している。
また、ローパスフィルタ端子側に、第1の周波数(範囲は880〜960MHz)の2倍または第2の周波数(範囲は1710〜2170MHz)の共振周波数を持つ並列共振回路をコイルL2とコンデンサC2との両端を接続することにより形成している。そして、これら並列共振回路同士を接続するとともに、コイルL1およびコンデンサC1による並列共振回路とコイルL2およびコンデンサC2による並列共振回路との接続部にコンデンサC3を、また、ローパスフィルタ端子側にコンデンサC4を設けて、それぞれ接地容量としている。
また、このハイパスフィルタ回路においては、共通端子とハイパスフィルタ端子との間に直列にコンデンサC5及びC6を接続するとともに、コンデンサC5とC6との接続点よりコイルL3およびコンデンサC7による直列共振回路を介して接地することにより、減衰極付きのハイパスフィルタ回路を構成している(例えば、特許文献1参照。)。
特開2003−069362号公報(図1)
上記構成ではローパスフィルタ回路を帯域の異なる複数の周波数帯の信号を伝送させ、同様に、ハイパスフィルタ回路を帯域の異なる複数の周波数他の信号を伝送させた場合には、例えば、ローパスフィルタ回路側ではハイパスフィルタを伝送すべき各周波数帯の信号を十分に反射させることができず、ハイパスフィルタ回路側ではローパスフィルタを伝送すべき各周波数帯の信号を十分に反射させることができないので、帯域の異なる各周波数帯の信号を損失無く伝送させることが困難となる。
本発明は、ハイパスフィルタ側及びローパスフィルタ側をそれぞれ伝送する複数の周波数帯の信号の損失を押さえることを目的とする。
本発明は、上記課題に対応するため、アンテナに接続される共通端子と、所定周波数よりも高域側に位置する2つの高域側周波数帯の信号を入出力する第1の入出力端子と、前記所定周波数よりも低域側に位置する2つの低域側周波数帯の信号を入出力する第2の入出力端子とを備え、前記共通端子と前記第1の入出力端子との間にハイパスフィルタと前記2つの低域側周波数帯をそれぞれ減衰する第1の低域トラップ回路と第2の低域トラップ回路を直列に介挿し、前記共通端子と前記第2の入出力端子との間にローパスフィルタと前記2つの高域側周波数帯をそれぞれ減衰する第1の高域トラップ回路と第2の高域トラップ回路を直列に介挿し、前記ハイパスフィルタは、前記第2の低域トラップ回路の出力端とグランドとの間に接続される第1のインダクタンス素子と、前記第2の低域トラップ回路の出力端と前記第1の入出力端子との間に接続される第1の容量素子とを有し、前記第1の低域トラップ回路と前記第2の低域トラップ回路と前記第1のインダクタンス素子とによる直列共振周波数が、前記2つの低域側周波数帯の間の周波数であり、前記ローパスフィルタは、前記第2の高域トラップ回路の出力端とグランドとの間に接続される第2の容量素子と、前記第2の高域トラップ回路の出力端と前記第2の入出力端との間に接続される第2のインダクタンス素子とを有し、前記第1の高域トラップ回路と第2の高域トラップ回路と前記第2の容量素子とによる直列共振周波数が、前記2つの高域側周波数帯の間の周波数であることを特徴とする。
また、前記ハイパスフィルタは少なくとも半区間の誘導m型ハイパスフィルタを有し、前記誘導m型ハイパスフィルタの減衰極周波数を前記所定周波数よりも低域側に位置させた。
また、前記ローパスフィルタは少なくとも半区間の誘導m型ローパスフィルタを有し、前記誘導m型ローパスフィルタの減衰極周波数を前記所定周波数よりも高域側に位置させた。
また、前記低域トラップ回路をインダクタンス素子と容量素子との並列共振回路で構成すると共に前記共通端子と前記ハイパスフィルタとの間に介挿し、前記誘導m型ハイパスフィルタを並型の列誘導m型ハイパスフィルタで構成し、前記共通端子を前記並列共振回路のインダクタンス素子と前記並列型の誘導m型ハイパスフィルタを構成するインダクタンス素子とを直列に介して直流的に接地した。
また、前記2つの低域周波数帯をGSMシステムの送受信周波数帯と、DCSシステム及びPCSシステムの送受信周波数帯とし、前記2つの高域周波数帯をブルートゥースシステムの送受信周波数帯と、無線LANシステムの送受信周波数帯とした。
請求項1に記載の発明によれば、アンテナに接続される共通端子と、所定周波数よりも高域側に位置する2つの高域側周波数帯の信号を入出力する第1の入出力端子と、定周波数よりも低域側に位置する2つの低域側周波数帯の信号を入出力する第2の入出力端子とを備え、共通端子と第1の入出力端子との間にハイパスフィルタと2つの低域側周波数帯をそれぞれ減衰する第1の低域トラップ回路と第2の低域トラップ回路を直列に介挿し、共通端子と第2の入出力端子との間にローパスフィルタと2つの高域側周波数帯をそれぞれ減衰する第1の高域トラップ回路と第2の高域トラップ回路を直列に介挿し、ハイパスフィルタは、第2の低域トラップ回路の出力端とグランドとの間に接続される第1のインダクタンス素子と、第2の低域トラップ回路の出力端と第1の入出力端子との間に接続される第1の容量素子とを有し、第1の低域トラップ回路と第2の低域トラップ回路と第1のインダクタンス素子とによる直列共振周波数が、2つの低域側周波数帯の間の周波数であり、ローパスフィルタは、第2の高域トラップ回路の出力端とグランドとの間に接続される第2の容量素子と、第2の高域トラップ回路の出力端と第2の入出力端との間に接続される第2のインダクタンス素子とを有し、第1の高域トラップ回路と第2の高域トラップ回路と第2の容量素子とによる直列共振周波数が、2つの高域側周波数帯の間の周波数であるので、各周波数帯の信号の伝送特性が良好になる。また、低域側周波数帯の信号及び高域側周波数帯の信号はそれぞれ高域側周波数帯の信号及び低域側の信号によって妨害を受けない。
また、請求項2に記載の発明によれば、ハイパスフィルタは少なくとも半区間の誘導m型ハイパスフィルタを有し、誘導m型ハイパスフィルタの減衰極周波数を所定周波数よりも低域側に位置させたので、各低域トラップ回路の影響によって損なわれる低域側周波数帯の伝送特性をフラットに改善できる。
また、請求項3に記載の発明によれば、ローパスフィルタは少なくとも半区間の誘導m型ローパスフィルタを有し、誘導m型ローパスフィルタの減衰極周波数を所定周波数よりも高域側に位置させたので、各高域トラップ回路の影響によって損なわれる高域側周波数帯の伝送特性をフラットに改善できる。
また、請求項4に記載の発明によれば、低域トラップ回路をインダクタンス素子と容量素子との並列共振回路で構成すると共に共通端子とハイパスフィルタとの間に介挿し、誘導m型ハイパスフィルタを並列型の誘導m型ハイパスフィルタで構成し、共通端子を並列共振回路のインダクタンス素子と並列型の誘導m型ハイパスフィルタを構成するインダクタンス素子とを直列に介して直流的に接地したので、共通端子に印加される静電気を放電することげでき、各入出力端子に接続される送受信回路を静電破壊から保護できる。
また、請求項5に記載の発明によれば、2つの低域周波数帯をGSMシステムの送受信周波数帯と、DCSシステム及びPCSシステムの送受信周波数帯とし、2つの高域周波数帯をブルートゥースシステムの送受信周波数帯と、無線LANシステムの送受信周波数帯としたので、上記の4方式に共用する携帯電話用のダイプレクサを実現できる。
図1は本発明の1実施形態の回路構成を示す。アンテナ接続用の共通端子1と第1の入出力端子2との間は所定周波数(例えば2.2GHz)よりも高域側の周波数帯を伝送し、共通端子1と第2の入出力端3との間は所定周波数よりも低域側の周波数帯を伝送する。そして、共通端子1と第1の入出力端2との間に2つの低域トラップ回路4、5とハイパスフィルタ6とが直列に介挿される。第1の低域トラップ回路4はインダクタンス素子4aと容量素子4bとの並列共振回路で構成され、低域側周波数帯に位置する例えばGSMシステムの送受信周波数帯(帯域は806MHz〜960MHz)を減衰する。
第2の低域トラップ回路5もインダクタンス素子5aと容量素子5bとの並列共振回路で構成され、低域側周波数帯に位置する例えばDCSシステム及びPCSシステムの送受信周波数帯(帯域は1710MHz〜1990MHz)を減衰する。従って、第1の低域トラップ回路4の共振周波数はGSMシステムの送受信周波数帯の中間の周波数、例えば920MHz近傍に選ばれ、第2の低域トラップ回路5の共振周波数は、DCSシステム及びPCSシステムの送受信周波数帯の中間の周波数、例えば、1900MHz近傍に選ばれる。
そして、第1の低域トラップ回路4が共通端子1側に配置され、ハイパスフィルタ6は第1の入出力端子2側に配置され、第2の低域トラップ回路5が第1の低域トラップ回路4とハイパスフィルタ6との間に介挿される。
ハイパスフィルタ6は半区間のハイパスフィルタを有し、これを構成する第1のインダクタンス素子6aは第2の低域トラップ回路5の出力端とグランドとの間に接続され、第1の容量素子6bは第2の低域トラップ回路の出力端と第1の入出力端子2との間に接続される。
また、共通端子1と第2の入出力端3との間に2つの高域トラップ回路7、8とローパスフィルタ9とが直列に介挿される。第1の高域トラップ回路7はインダクタンス素子7aと容量素子7bとの並列共振回路で構成され、高域側周波数帯に位置する例えばブルートゥース(BTと略す)(ノキア社等の登録商標)システムの送受信周波数帯(帯域は2.4GHz〜2.5GHz)を減衰する。
第2の高域トラップ回路8もインダクタンス素子8aと容量素子8bとの並列共振回路で構成され、高域側周波数帯に位置する例えば無線LANシステムの送受信周波数帯(帯域は4.9GHz〜6.0GHz)を減衰する。従って、第1の高域トラップ回路7の共振周波数はブルートゥースシステムの送受信周波数帯の中間の周波数、例えば2.45GHz近傍に選ばれ、第2の高域トラップ回路8の共振周波数は、無線LANシステムの送受信周波数帯の中間の周波数、例えば、5.5GHz近傍に選ばれる。
そして、第1の高域トラップ回路7が共通端子1側に配置され、ローパスフィルタ9が第2の入出力端子3側に配置され、第2の高域トラップ回路8が第1の高域トラップ回路7とローパスフィルタ9との間に介挿される。
ローパスフィルタ9は半区間のローパスフィルタを有し、これを構成する第2のインダクタンス素子9aは第2の高域トラップ回路8の出力端と第2の入出力端3との間に接続され、第2の容量素子9bは第2の高域トラップ回路の出力端とグランドとの間に接続される。
以上の構成において、共通端子1と第1の入出力端子2との間の伝送特性及び共通端子1と第2の入出力端子3との間の伝送特性を見るとそれぞれ図2のA、Bのようになる。図2における周波数ポイント1はGSMシステムの送受信周波数帯、周波数ポイント2はDCSシステム及びPCSシステムの送受信周波数帯、周波数ポイント3はブルートゥースシステムの送受信周波数帯、周波数ポイント4は無線LANシステムの送受信周波数帯のそれぞれの中心周波数の位置を示す。
伝送特性Aにおける減衰極A1、A2はそれぞれ第1の低域トラップ回路4と第2の低域トラップ回路5によるものである。この減衰極A1、A2の周波数においては共通端子1に入力されたGSMシステムの送受信周波数帯及びDCSシステム/PCSシステムの送受信周波数帯の信号は第1及び第2の低域トラップ回路4、5によって反射されるので、それらの信号は効率よく第2の入出力端子3に出力される。従って伝送特性Bに示すように周波数ポイント1及び周波数ポイント2では減衰量が極めて少なくなる。また、ブルートゥースシステムの送受信周波数帯の信号及び無線LANシステムの送受信周波数帯の信号はGSMシステムの送受信周波数帯の信号及びDCSシステム/PCSシステムの送受信周波数帯の信号による妨害を受けない。
また、伝送特性Bにおける減衰極B1、B2はそれぞれ第1の高域トラップ回路7と第2の高域トラップ回路8によるものである。この減衰極B1、B2の周波数においては共通端子1に入力されたブルートゥースシステムの送受信周波数帯及び無線LANシステムの送受信周波数帯の信号が第1及び第2の高域トラップ回路7、8によって反射されるので、それらの信号は効率よく第1の入出力端子2に出力される。従って伝送特性Aに示すように周波数ポイント3及び周波数ポイント4では減衰量が極めて少なくなる。また、GSMシステムの送受信周波数帯の信号及びDCSシステム/PCSシステムの送受信周波数帯の信号はブルートゥースシステムの送受信周波数帯の信号及び無線LANシステムの送受信周波数帯の信号による妨害を受けない。
なお、伝送特性Aにおける減衰極A3は第1の高域トラップ回路7と第2の高域トラップ回路8とローパスフィルタ9における第2の容量素子9bとによる直列共振によるものであり、これは減衰極B1とB2との間の周波数に現れる。よって、ブルートゥースシステムの送受信周波数帯と無線LANシステムの送受信周波数帯との間に存在する不要な信号が減衰するので、この信号による妨害が軽減される。
同様に、伝送特性Bにおける減衰極B3は第1の低域トラップ回路4と第2の低域トラップ回路5とハイパスフィルタ6における第1のインダクタンス素子6aとによる直列共振によるものであり、これは減衰極A1とA2との間の周波数に現れる。よって、GSMシステムの送受信周波数帯とDCSシステム/PCSシステムの送受信周波数帯との間に存在する不要な信号が減衰するので、この信号による妨害が軽減される。
図1の構成では、減衰極B3およびA3の存在によって、例えばDCSシステム/PCSシステムの送受信周波数帯の最低周波数の近傍(周波数ポイント2の低域側(2Lで示す))が減衰してDCSシステム/PCSシステムの送受信周波数帯の伝送特性が傾斜し、ブルートゥースシステムの送受信周波数帯の最高周波数の近傍(周波数ポイント3の高域側(3Hで示す))が減衰しブルートゥースシステムの送受信周波数帯の伝送特性が傾斜する。そこで、図3に示すようにハイパスフィルタ6の第1の容量素子6bにインダクタンス素子6cを並列接続してハイパスフィルタ6を並列型の誘導m型ハイパスフィルタとして構成し、その減衰極周波数を上記の低域側(2L)に位置させる。同様に、ローパスフィルタ9の第2のインダクタンス素子9aに容量素子9cを並列接続してローパスフィルタ9を並列型の誘導m型ローパスフィルタとして構成し、その減衰極周波数を上記の高域側(3H)に位置させる。
なお、並列型の誘導m型ハイパスフィルタを直列型の誘導m型ハイパスフィルタで置換し、並列型の誘導m型ローパスフィルタを直列型の誘導m型ローパスフィルタで置換してもよい。
この構成によれば、図4のAに示すようにDCSシステム/PCSシステムの送受信周波数帯の低域側に減衰極A4が現れて、共通端子1に入力されたDCSシステム/PCSシステムの送受信周波数帯の低域側の信号はハイパスフィルタ6のこの減衰極A4によって反射されるので反射された分だけ第2の入出力端子3側に出力される。従って、図4のBに示すように周波数ポイント2の近傍の伝送特性が平坦になる。同様に、共通端子1に入力されたブルートゥースシステムの送受信周波数帯の高域側の信号はローパスフィルタ9によって反射されるので反射された分だけ第1の入出力端子2側に出力されるので、図4のAに示すように周波数ポイント3の近傍の伝送特性が平坦になる。
なお、減衰極B3によってGSMシステムの送受信周波数帯の最高周波数近傍(周波数ポイント1の高域側(2Hで示す))の減衰を補正する場合にはハイパスフィルタ6の減衰極周波数を上記のGSMシステムの送受信周波数帯の最高周波数近傍に位置させ、減衰極A3によって無線LANシステムの送受信周波数帯の最低周波数近傍(周波数ポイント4の低域側(3Lで示す))の減衰を補正する場合にはローパスフィルタ9の減衰極周波数を上記の無線LANシステムの送受信周波数帯の最低周波数近傍に位置させればよい。
さらに、図1及び図3の構成では、共通端子1は第1の低域トラップ回路4のインダクタンス素子4aと第2の低域トラップ回路5のインダクタンス素子5aとハイパスフィルタ6の第1のインダクタンス素子6aとを直列に介して直流的に接地されているので、共通端子に印加される静電気は各インダクタンス素子を介して放電されるので、第1及び第2の入出力端子2、3に接続される送受信回路が破壊から保護される。
本発明のダイプレクサの構成を示す回路図である。 本発明のダイプレクサの伝送特性図である。 本発明のダイプレクサの他の構成を示す回路図である。 本発明のダイプレクサの他の伝送特性図である。 従来のダイプレクサの構成を示す回路図である。
符号の説明
1:共通端子
2:第1の入出力端子
3:第2の入出力端子
4:第1の低域トラップ回路
4a:インダクタンス素子
4b:容量素子
5:第2のインダクタンス素子
5a:インダクタンス素子
6:ハイパスフィルタ
6a、6c:インダクタンス素子
6b:容量素子
7:第1の高域トラップ回路
7a:インダクタンス素子
7b:容量素子
8:第2の高域トラップ回路
8a:インダクタンス素子
8b:容量素子
9:ローパスフィルタ
9a:インダクタンス素子
9b、9c:容量素子

Claims (5)

  1. アンテナに接続される共通端子と、所定周波数よりも高域側に位置する2つの高域側周波数帯の信号を入出力する第1の入出力端子と、前記所定周波数よりも低域側に位置する2つの低域側周波数帯の信号を入出力する第2の入出力端子とを備え、前記共通端子と前記第1の入出力端子との間にハイパスフィルタと前記2つの低域側周波数帯をそれぞれ減衰する第1の低域トラップ回路と第2の低域トラップ回路を直列に介挿し、前記共通端子と前記第2の入出力端子との間にローパスフィルタと前記2つの高域側周波数帯をそれぞれ減衰する第1の高域トラップ回路と第2の高域トラップ回路を直列に介挿し、前記ハイパスフィルタは、前記第2の低域トラップ回路の出力端とグランドとの間に接続される第1のインダクタンス素子と、前記第2の低域トラップ回路の出力端と前記第1の入出力端子との間に接続される第1の容量素子とを有し、前記第1の低域トラップ回路と前記第2の低域トラップ回路と前記第1のインダクタンス素子とによる直列共振周波数が、前記2つの低域側周波数帯の間の周波数であり、前記ローパスフィルタは、前記第2の高域トラップ回路の出力端とグランドとの間に接続される第2の容量素子と、前記第2の高域トラップ回路の出力端と前記第2の入出力端との間に接続される第2のインダクタンス素子とを有し、前記第1の高域トラップ回路と第2の高域トラップ回路と前記第2の容量素子とによる直列共振周波数が、前記2つの高域側周波数帯の間の周波数であることを特徴とするダイプレクサ。
  2. 前記ハイパスフィルタは少なくとも半区間の誘導m型ハイパスフィルタを有し、前記誘導m型ハイパスフィルタの減衰極周波数を前記所定周波数よりも低域側に位置させたことを特徴とする請求項1 に記載のダイプレクサ。
  3. 前記ローパスフィルタは少なくとも半区間の誘導m型ローパスフィルタを有し、前記誘導m型ローパスフィルタの減衰極周波数を前記所定周波数よりも高域側に位置させたことを特徴とする請求項1 に記載のダイプレクサ。
  4. 前記低域トラップ回路をインダクタンス素子と容量素子との並列共振回路で構成すると共に前記共通端子と前記ハイパスフィルタとの間に介挿し、前記誘導m型ハイパスフィルタを並列型の誘導m型ハイパスフィルタで構成し、前記共通端子を前記並列共振回路のインダクタンス素子と前記並列型の誘導m型ハイパスフィルタを構成するインダクタンス素子とを直列に介して直流的に接地したことを特徴とする請求項2又は3に記載のダイプレクサ。
  5. 前記2つの低域周波数帯をGSMシステムの送受信周波数帯と、DCSシステム及びPCSシステムの送受信周波数帯とし、前記2つの高域周波数帯をブルートゥースシステムの送受信周波数帯と、無線LANシステムの送受信周波数帯としたことを特徴とする請求項1乃至4のいずれかに記載のダイプレクサ。
JP2004051479A 2004-02-26 2004-02-26 ダイプレクサ Expired - Fee Related JP4242307B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004051479A JP4242307B2 (ja) 2004-02-26 2004-02-26 ダイプレクサ
US11/061,075 US7496332B2 (en) 2004-02-26 2005-02-17 Diplexer
CN2005100524027A CN1661912A (zh) 2004-02-26 2005-02-24 双工器
EP05004080A EP1569333B1 (en) 2004-02-26 2005-02-24 Diplexer
DE602005010765T DE602005010765D1 (de) 2004-02-26 2005-02-24 Diplexer
AT05004080T ATE413725T1 (de) 2004-02-26 2005-02-24 Diplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004051479A JP4242307B2 (ja) 2004-02-26 2004-02-26 ダイプレクサ

Publications (2)

Publication Number Publication Date
JP2005244583A JP2005244583A (ja) 2005-09-08
JP4242307B2 true JP4242307B2 (ja) 2009-03-25

Family

ID=34747504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004051479A Expired - Fee Related JP4242307B2 (ja) 2004-02-26 2004-02-26 ダイプレクサ

Country Status (6)

Country Link
US (1) US7496332B2 (ja)
EP (1) EP1569333B1 (ja)
JP (1) JP4242307B2 (ja)
CN (1) CN1661912A (ja)
AT (1) ATE413725T1 (ja)
DE (1) DE602005010765D1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201644A (ja) * 2006-01-24 2007-08-09 Sanyo Electric Co Ltd 携帯電話機
KR100783112B1 (ko) * 2006-07-27 2007-12-07 삼성전자주식회사 단일 안테나로 이동방송 수신과 블루투스 송수신이 가능한무선통신 장치
JP5199275B2 (ja) 2006-12-04 2013-05-15 トムソン ライセンシング ダイプレクサ入力を有するチューニング装置
CN101267220B (zh) * 2007-03-12 2011-07-27 京信通信系统(中国)有限公司 双频合路器
CN101267219B (zh) * 2007-03-12 2011-10-26 京信通信系统(中国)有限公司 超宽带双频合路器
JP5083125B2 (ja) * 2008-08-27 2012-11-28 株式会社村田製作所 分波器、半導体集積回路装置および通信用携帯端末
TWI474633B (zh) * 2011-12-16 2015-02-21 Richwave Technology Corp 具靜電保護機制之整合被動元件
KR102023499B1 (ko) * 2012-05-02 2019-09-20 삼성전자주식회사 공진 방식 무선 전력 수신 시스템에서 공진단 장치
US9601264B2 (en) 2012-05-02 2017-03-21 Samsung Electronics Co., Ltd Resonance terminal device for resonant wireless power reception system
KR20150035279A (ko) * 2013-09-27 2015-04-06 삼성전기주식회사 다이플렉서 및 그 제조 방법
TWI561003B (en) * 2014-07-11 2016-12-01 Advanced Semiconductor Eng Diplexer with electrostatic discharge protection
CN106329037A (zh) * 2015-06-30 2017-01-11 展讯通信(上海)有限公司 一种无源信号分离集成电路
DE102016112984A1 (de) * 2016-07-14 2018-01-18 Snaptrack, Inc. HF-Filter mit verringerter Einfügedämpfung
EP3767742B1 (en) * 2018-05-08 2023-11-22 Huawei Technologies Co., Ltd. Antenna device and mobile terminal
CN113039720B (zh) * 2018-11-22 2024-06-28 株式会社村田制作所 谐振元件、滤波器以及双工器
US11165405B2 (en) 2019-04-04 2021-11-02 Dialog Semiconductor Korea Inc. Diplexer having low band filter and high band filter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55149518A (en) 1979-05-09 1980-11-20 Nec Corp Three terminal pair branching filter
EP1291956B1 (en) 1996-02-27 2005-12-07 Hitachi Metals, Ltd. Frequency separator for use in dual-band mobile phone terminals
DE29616799U1 (de) 1996-09-26 1996-12-05 Bloch, Hartmut, 12305 Berlin Frequenzweiche
US6366564B1 (en) 1996-09-26 2002-04-02 Matsushita Electric Industrial Co., Ltd. Diplexer duplexer and two-channel mobile communications equipment
JP2000068774A (ja) 1998-08-25 2000-03-03 Sony Corp フィルタ回路
JP2000082932A (ja) 1998-09-04 2000-03-21 Hitachi Metals Ltd 積層型分波器
JP2001160729A (ja) 1999-12-02 2001-06-12 New Japan Radio Co Ltd ダイプレクサ
JP2003069362A (ja) 2001-08-27 2003-03-07 Kyocera Corp ダイプレクサ
DE10352642B4 (de) * 2003-11-11 2018-11-29 Snaptrack, Inc. Schaltung mit verringerter Einfügedämpfung und Bauelement mit der Schaltung
DE602004021557D1 (de) * 2004-03-30 2009-07-30 Tdk Corp Diplexer- und Anpass-Schaltung

Also Published As

Publication number Publication date
US7496332B2 (en) 2009-02-24
CN1661912A (zh) 2005-08-31
EP1569333A1 (en) 2005-08-31
JP2005244583A (ja) 2005-09-08
EP1569333B1 (en) 2008-11-05
US20050192047A1 (en) 2005-09-01
DE602005010765D1 (de) 2008-12-18
ATE413725T1 (de) 2008-11-15

Similar Documents

Publication Publication Date Title
EP1569333B1 (en) Diplexer
US10284163B2 (en) Frequency-variable LC filter and high-frequency front end circuit
JP4805370B2 (ja) フィルタ、携帯端末及び電子部品
US10700659B2 (en) Multiplexer, radio-frequency front end circuit, and communication terminal
US10439582B2 (en) Variable-frequency LC filter, high-frequency frontend module, and communication apparatus
US20210194452A1 (en) Multiplexer, and radio frequency front-end circuit and communication device that use the same
JP2009033733A (ja) アンテナ分波器
US9413328B2 (en) Diplexer including two bandpass filters
JP6460196B2 (ja) 可変フィルタ回路および無線通信装置
US10886895B2 (en) Ladder-type frequency-variable filter, multiplexer, radio-frequency front end circuit, and communication terminal
JP2005192189A (ja) バラン
US10566950B2 (en) Variable frequency filter and high-frequency front end circuit
JP6822444B2 (ja) 複合型フィルタ装置、高周波フロントエンド回路および通信装置
JP6677296B2 (ja) 弾性波フィルタ装置
US20220052666A1 (en) Filter device and multiplexer
US11929736B2 (en) Multiplexer
JP2018196110A (ja) マルチプレクサ、高周波フロントエンド回路および通信装置
JP2009296167A (ja) 弾性波フィルタ及び携帯端末
WO2018123555A1 (ja) フィルタ装置およびフィルタモジュール
JP2005269387A (ja) ダイプレクサ
US20220131528A1 (en) Ladder filter and composite filter device
JP6406482B1 (ja) トラップフィルタおよびフィルタ回路
US20230275567A1 (en) Filter device
JP2011103593A (ja) フィルタ、携帯端末及び電子部品
CN117941254A (zh) 滤波器装置、天线装置以及天线模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060901

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees