KR101296657B1 - Organic electroluminescence device and method for manufacturing the same - Google Patents

Organic electroluminescence device and method for manufacturing the same Download PDF

Info

Publication number
KR101296657B1
KR101296657B1 KR1020080080687A KR20080080687A KR101296657B1 KR 101296657 B1 KR101296657 B1 KR 101296657B1 KR 1020080080687 A KR1020080080687 A KR 1020080080687A KR 20080080687 A KR20080080687 A KR 20080080687A KR 101296657 B1 KR101296657 B1 KR 101296657B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
drain
region
Prior art date
Application number
KR1020080080687A
Other languages
Korean (ko)
Other versions
KR20090028409A (en
Inventor
허준영
정연식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to CN2008101496032A priority Critical patent/CN101388404B/en
Priority to TW097135196A priority patent/TWI455302B/en
Priority to US12/209,760 priority patent/US8927970B2/en
Publication of KR20090028409A publication Critical patent/KR20090028409A/en
Application granted granted Critical
Publication of KR101296657B1 publication Critical patent/KR101296657B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Abstract

본 발명은 애노드와 발광층 및 캐소드의 증착 공정에서 X-ray 등으로부터 박막 트랜지스터를 보호하고, 소오스 및 드레인 전극의 계면 특성을 향상시킬 수 있는 유기전계발광소자 및 그 제조방법에 관한 것으로, 본 발명에 따른 유기전계발광소자는, 투명 기판; 소오스 영역, 채널 영역 및 드레인 영역을 구비한 반도체층; 상기 소오스 영역 및 드레인 영역상에 제 1 콘택홀을 갖고, 상기 반도체층을 포함한 상기 기판 상에 형성된 게이트 절연막; 상기 채널 영역 상측의 게이트 절연막위에 형성되는 게이트 전극; 상기 소오스 영역 및 드레인 영역상에 제 2 콘택홀을 갖고,상기 게이트 전극을 포함한 게이트 절연막 전면에 형성되는 층간 절연막; 및 상기 제 1, 제 2 콘택홀을 통해 소오스 영역 및 드레인 영역에 전기적으로 연결되도록 상기 층간 절연막위에 형성되는 소오스 전극 및 드레인 전극을 포함하여 이루어지고, 상기 소오스 전극 및 드레인 전극 중 적어도 하나는 상기 반도체층을 커버하도록 형성된 것이다.The present invention relates to an organic light emitting display device and a method of manufacturing the same, which can protect a thin film transistor from X-ray and the like in the deposition process of the anode, the light emitting layer and the cathode, and improve the interfacial characteristics of the source and drain electrodes. According to the organic light emitting device, the transparent substrate; A semiconductor layer having a source region, a channel region and a drain region; A gate insulating film having a first contact hole on the source region and the drain region and formed on the substrate including the semiconductor layer; A gate electrode formed on the gate insulating layer above the channel region; An interlayer insulating layer having a second contact hole on the source region and the drain region, and formed on an entire surface of the gate insulating layer including the gate electrode; And a source electrode and a drain electrode formed on the interlayer insulating layer to be electrically connected to the source region and the drain region through the first and second contact holes, wherein at least one of the source electrode and the drain electrode is the semiconductor. It is formed to cover the layer.

소오스 전극, 드레인 전극, 3층 구조 Source electrode, drain electrode, 3-layer structure

Description

유기전계발광소자 및 그 제조방법{Organic electroluminescence device and method for manufacturing the same}Organic electroluminescence device and method for manufacturing the same

본 발명은 유기전계발광소자에 관한 것으로서, 특히 구동 스위치 역할을 하는 유기전계발광소자의 박막트랜지스터의 전극 구조 및 제조 방법에 관한 것이다.The present invention relates to an organic light emitting device, and more particularly, to an electrode structure and a manufacturing method of a thin film transistor of the organic light emitting device that serves as a drive switch.

멀티 미디어 시대의 도래와 함께 더 세밀하고, 더 크고, 더욱 자연색에 가까운 색을 표현해줄 수 있는 디스플레이 장치의 등장이 요구되고 있다. 그런데, 40인치 이상의 큰 화면을 구성하기에는 현재의 CRT(Cathode Ray Tube)는 한계가 있어서, 유기전계발광소자(Organic electroluminescence device), LCD(Liquid Crystal Display Devivce), PDP(Plasma Display Panel) 및 프로젝션 TV(Television) 등이 고화질 영상의 분야로 용도확대를 위해 급속도로 발전하고 있다.With the advent of the multimedia age, the emergence of a display device capable of expressing more detailed, larger, and more natural color is required. However, the current CRT (Cathode Ray Tube) has a limit to constitute a large screen of 40 inches or more, such as organic electroluminescence device (Liquid Crystal Display Devivce), LCD (Plasma Display Panel) and projection TV Television is rapidly developing to expand its use in the field of high-definition video.

그 중, 상기 유기전계발광소자는 음극과 양극 사이에 형성된 유기막에 전하를 주입하면, 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 소자이다. 따라서, 유기전계발광소자는 플라스틱과 같이 유연한 투명 기판 상에 소자를 형성할 수 있다. 또한, 플라즈마 디스플레이 패널이나 무기전계발광소자에 비하여 낮은 전압(약 10V 이하)에서 구동이 가능하다. 또한, 유기전계발광소자는 전력소모가 비교적 적고 색감이 뛰어나다는 장점이 있어서, 차세대 디스플레이로 주목받고 있다. 그리고, 낮은 전압에서 구동하기 위하여 유기막의 총 두께는 100~200 나노미터 정도로 매우 얇고, 균일하면서도, 소자의 안정성을 유지하는 것이 중요하다.Among them, the organic electroluminescent device is a device that emits light when electrons and holes are paired and extinguished when electric charge is injected into the organic film formed between the cathode and the anode. Therefore, the organic light emitting display device can form a device on a flexible transparent substrate such as plastic. In addition, it can be driven at a low voltage (about 10 V or less) as compared with a plasma display panel or an inorganic electroluminescent device. In addition, the organic light emitting diode has a relatively low power consumption and excellent color, attracting attention as a next-generation display. In addition, in order to drive at a low voltage, the total thickness of the organic film is very thin and uniform, such as 100 to 200 nanometers, and it is important to maintain the stability of the device.

상기 유기전계발광소자는 서브 픽셀을 구동하는 방식에 따라 전기 신호의 스위치 컨트롤로 구동하는 방식인 패시브 매트릭스(Passive matrix)형 유기전계발광소자와 박막트랜지스터(TFT)를 이용하여 구동하는 방식인 액티브 매트릭스(Active matrix)형 유기전계발광소자로 나뉘어진다.The organic light emitting diode is an active matrix which is driven by using a passive matrix organic light emitting diode and a thin film transistor (TFT), which are driven by a switch control of an electric signal according to a method of driving a subpixel. It is divided into (Active matrix) type organic light emitting display device.

종래의 액티브 매트릭스형 유기전계발광소자를 설명하면 다음과 같다.A conventional active matrix organic electroluminescent device will now be described.

종래의 액티브 매트릭스형 유기전계발광소자는 투명 기판 상에 박막트랜지스터와 층간 절연막 및 게이트 절연막이 형성되어 있다. 여기서, 박막트랜지스터는 소오스 영역과 드레인 영역 및 채널 영역을 포함하여 이루어진다. 그리고, 박막트랜지스터는 층간 절연막 및 게이트 절연막에 형성된 컨택홀을 통하여 소오스 전극 및 드레인 전극과 접촉한다.In a conventional active matrix organic light emitting display device, a thin film transistor, an interlayer insulating film, and a gate insulating film are formed on a transparent substrate. Here, the thin film transistor includes a source region, a drain region, and a channel region. The thin film transistor contacts the source electrode and the drain electrode through contact holes formed in the interlayer insulating film and the gate insulating film.

그리고, 게이트 절연막 및 금속 전극 상에는 평탄화막이 유기물로 형성되어 있다. 그리고, 상기 평탄화막 상에는 애노드 전극이 금속 전극과 전기적으로 연결되도록 형성되어 있다. 또한, 박막트랜지스터부가 구비된 위치 및 애노드 전극의 끝단 일부를 포함하는 영역 상에 절연막이 형성되어 있다. 상기 절연막 상에는 유기 발광층이 형성되어 있고, 유기 발광층 상에는 캐소드 전극이 형성되어 있다. 이 때, 유기 발광층은 정공 수송층과 레드, 그린 및 블루 발광층 및 전자 수송층으로 이루어져 있다.The planarization film is formed of an organic material on the gate insulating film and the metal electrode. The anode electrode is formed on the planarization film so as to be electrically connected to the metal electrode. In addition, an insulating film is formed on a region including the thin film transistor portion and a part of the end of the anode electrode. An organic light emitting layer is formed on the insulating film, and a cathode electrode is formed on the organic light emitting layer. At this time, the organic light emitting layer is composed of a hole transporting layer and red, green and blue light emitting layers and an electron transporting layer.

여기서, 정공 수송층은 정공 주입층과 정공 전달층으로 이루어져 있고, 전자 수송층은 전자 전달층과 전자 주입층으로 이루어져 있다.Here, the hole transport layer is composed of a hole injection layer and a hole transport layer, the electron transport layer is composed of an electron transport layer and an electron injection layer.

그러나, 상술한 종래의 유기전계발광소자는 다음과 같은 문제점이 있다.However, the above-described conventional organic light emitting device has the following problems.

종래의 액티브 매트릭스형 유기전계발광소자에서, 박막 트랜지스터는 애노드와 발광층 및 캐소드의 증착 공정에서 X-ray 등에 노출될 수 있다. 따라서, 박막 트랜지스터에 손상이 발생할 수 있다. 그리고, 소오스/드레인 전극층 간의 전기 접촉도가 저하되는 문제점도 있다.In a conventional active matrix organic light emitting diode, the thin film transistor may be exposed to X-ray or the like in the deposition process of the anode, the light emitting layer, and the cathode. Therefore, damage may occur to the thin film transistor. In addition, there is a problem that the electrical contact between the source and drain electrode layers is lowered.

본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 액티브 매트릭스형 유기전계발광소자에서, 애노드와 발광층 및 캐소드의 증착 공정에서 X-ray 등으로부터 박막 트랜지스터를 보호하고, 소오스 및 드레인 전극의 계면 특성을 향상시킬 수 있는 유기전계발광소자 및 그 제조방법을 제공하는데 그 목적이 있다.The present invention is to solve such a conventional problem, in the active matrix type organic light emitting device, to protect the thin film transistor from the X-ray, etc. in the deposition process of the anode, the light emitting layer and the cathode, the interface characteristics of the source and drain electrodes An object of the present invention is to provide an organic light emitting display device and a method for manufacturing the same.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 유기전계발광소자는, 투명 기판; 소오스 영역, 채널 영역 및 드레인 영역을 구비한 반도체층; 상기 소오스 영역 및 드레인 영역상에 제 1 콘택홀을 갖고, 상기 반도체층을 포함한 상기 기판 상에 형성된 게이트 절연막; 상기 채널 영역 상측의 게이트 절연막위에 형성되는 게이트 전극; 상기 소오스 영역 및 드레인 영역상에 제 2 콘택홀을 갖고,상기 게이트 전극을 포함한 게이트 절연막 전면에 형성되는 층간 절연막; 및 상기 제 1, 제 2 콘택홀을 통해 소오스 영역 및 드레인 영역에 전기적으로 연결되도록 상기 층간 절연막위에 형성되는 소오스 전극 및 드레인 전극을 포함하여 이루어지고, 상기 소오스 전극 및 드레인 전극 중 적어도 하나는 상기 반도체층을 커버하도록 형성됨에 그 특징이 있다.An organic light emitting display device according to the present invention for achieving the above object, a transparent substrate; A semiconductor layer having a source region, a channel region and a drain region; A gate insulating film having a first contact hole on the source region and the drain region and formed on the substrate including the semiconductor layer; A gate electrode formed on the gate insulating layer above the channel region; An interlayer insulating layer having a second contact hole on the source region and the drain region, and formed on an entire surface of the gate insulating layer including the gate electrode; And a source electrode and a drain electrode formed on the interlayer insulating layer to be electrically connected to the source region and the drain region through the first and second contact holes, wherein at least one of the source electrode and the drain electrode is the semiconductor. It is characterized by being formed to cover the layer.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 유기전계발광소자의 제조 방법은, 기판 상에 소오스 영역, 채널 영역 및 드레인 영역을 구비한 반도체층을 형성하는 단계; 상기 반도체층을 포함한 상기 기판 상에 게이트 절연막을 형성하는 단계; 상기 채널 영역 상측의 게이트 절연막위에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 게이트 절연막 전면에 층간 절연막을 형성하는 단계; 상기 소오스 영역 및 드레인 영역이 노출되도록 상기 게이트 절연막 및 층간 절연막에 제 1 콘택홀을 형성하고, 상기 제 2 콘택홀을 통해 상기 소오스 영역 및 드레인 영역에 전기적으로 연결되도록 상기 층간 절연막위에 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하여 이루어지고, 상기 소오스 전극 및 드레인 전극 중 적어도 하나는 상기 반도체층을 커버하도록 형성함에 그 특징이 있다.In addition, a method of manufacturing an organic light emitting display device according to the present invention for achieving the above object comprises the steps of: forming a semiconductor layer having a source region, a channel region and a drain region on a substrate; Forming a gate insulating film on the substrate including the semiconductor layer; Forming a gate electrode on the gate insulating layer above the channel region; Forming an interlayer insulating film on an entire surface of the gate insulating film including the gate electrode; A first contact hole is formed in the gate insulating film and the interlayer insulating film to expose the source region and the drain region. A source electrode and a drain are formed on the interlayer insulating film so as to be electrically connected to the source and drain regions through the second contact hole. And forming at least one of the source electrode and the drain electrode to cover the semiconductor layer.

본 발명에 따른 유기전계발광소자 및 그 제조방법에 있어서는 다음과 같은 효과를 갖는다.The organic light emitting display device and its manufacturing method according to the present invention have the following effects.

즉, 액티브 매트릭스형 유기전계발광소자에서, 소오스 전극, 게이트 전극 및 드레인 전극에 의해 박막트랜지스터의 활성층이 커버되므로, 애노드 전극, 유기 발광층 및 캐소드 전극 증착 공정에서 X-ray 등에 의한 상기 박막 트랜지스터의 활성층이 손상됨을 방지할 수 있다.That is, in the active matrix organic light emitting diode, since the active layer of the thin film transistor is covered by the source electrode, the gate electrode, and the drain electrode, the active layer of the thin film transistor by X-ray or the like in the anode, organic light emitting layer, and cathode electrode deposition process. This damage can be prevented.

또한, 소오스 전극과 드레인 전극의 3층 구조로 형성되므로, 상기 소오스 전극 및 드레인 전극의 계면 특성을 향상시켜서 전기 접촉도를 증가시킬 수 있다.In addition, since the three-layer structure of the source electrode and the drain electrode is formed, the electrical contact can be increased by improving the interfacial characteristics of the source electrode and the drain electrode.

상기와 같은 특징을 갖는 본 발명에 따른 유기전계발광소자 및 그 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.Hereinafter, an organic light emitting display device and a method of manufacturing the same according to the present invention having the above characteristics will be described in detail with reference to the accompanying drawings.

첨부된 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확 대하여 나타냈으며, 도면에 나타난 각 층간의 두께 비가 실제 두께 비를 나타내는 것은 아니다. 한편, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 형성 또는 위치한다고 할 때, 이는 다른 부분의 바로 위에 형성되어 직접 접촉하는 경우뿐만 아니라 그 중간에 또 다른 부분이 존재하는 경우도 포함하는 것을 이해하여야 한다.In the accompanying drawings, the thickness of layers, films, panels, regions, etc., may be exaggerated for clarity. On the other hand, when a portion such as a layer, a film, an area, a plate, or the like is formed or positioned on another portion, it is not only formed directly on another portion and directly contacted, And the like.

도 1는 본 발명에 따른 유기전계발광소자의 일실시예의 단면도이고, 도 2는 도 1의 소오스 및 드레인 전극의 단면을 나타낸 도면이며, 도 3은 본 발명의 다른 실시예의 유기전계발광소자의 일실시예의 단면도이다. 도 1 내지 도 3을 참조하여 본 발명에 따른 유기전계발광소자의 일실시예를 설명하면 다음과 같다.1 is a cross-sectional view of an embodiment of an organic light emitting display device according to the present invention, FIG. 2 is a cross-sectional view of the source and drain electrodes of FIG. 1, and FIG. 3 is a view of an organic light emitting display device according to another embodiment of the present invention. It is sectional drawing of an Example. An embodiment of the organic light emitting display device according to the present invention will be described with reference to FIGS. 1 to 3.

본 발명의 실시예에 따른 액티브 매트릭스형 유기전계발광소자는 도 1 내지 도 3에 도시된 바와 같이, 투명 기판(100) 상에 박막 트랜지스터(110)가 형성된다. In the active matrix type organic light emitting display device according to the exemplary embodiment of the present invention, as shown in FIGS. 1 to 3, the thin film transistor 110 is formed on the transparent substrate 100.

여기서, 투명 기판(100)은 유리, 석영 또는 사파이어 등으로 이루어질 수 있다. 그리고, 상기 투명 기판(100)과 박막 트랜지스터(110)의 사이에, 도면에는 도시되지 않았지만, 상기 투명 기판 내의 각종 불순물들이 상기 박막트랜지스터쪽으로 침투하는 것을 방지하기 위하여 절연막을 더 형성할 수 있다.Here, the transparent substrate 100 may be made of glass, quartz, sapphire, or the like. Although not shown in the drawing, an insulating film may be further formed between the transparent substrate 100 and the thin film transistor 110 to prevent various impurities in the transparent substrate from penetrating into the thin film transistor.

상기 박막트랜지스터(110)의 구성을 보다 구체적으로 설명하면 다음과 같다. 즉, 상기 투명 기판(100)위에 소오스 영역(111), 드레인 영역(112) 및 채널 영역(113)으로 구분되어지는 반도체층이 섬 모양으로 형성된다. 상기 소오스 영역(111), 드레인 영역(112) 및 채널 영역(113)으로 구분되어지는 반도체층을 포함한 기판 전면에 게이트 절연막(120)이 형성되고, 상기 채널 영역(113) 상측의 상기 게이트 절연막(120)위에 게이트 전극(114)이 형성된다. 상기 게이트 전극(114)을 포함한 기판 전면에 층간 절연막(130)이 형성되고, 상기 소오스 영역(111) 및 드레인 영역(112)이 노출되도록 상기 게이트 절연막(120) 및 층간 절연막(130)에 콘택홀이 형성되고, 상기 콘택홀을 통해 상기 소오스 영역(111) 및 드레인 영역(112)에 전기적으로 연결되도록 상기 층간 절연막(130)위에 소오스 전극(115) 및 드레인 전극(116)이 형성된다.Hereinafter, the configuration of the thin film transistor 110 will be described in more detail. That is, the semiconductor layer divided into the source region 111, the drain region 112, and the channel region 113 is formed in an island shape on the transparent substrate 100. A gate insulating layer 120 is formed on an entire surface of the substrate including the semiconductor layer divided into the source region 111, the drain region 112, and the channel region 113, and the gate insulating layer above the channel region 113. A gate electrode 114 is formed over 120. An interlayer insulating layer 130 is formed on an entire surface of the substrate including the gate electrode 114, and contact holes are formed in the gate insulating layer 120 and the interlayer insulating layer 130 to expose the source region 111 and the drain region 112. The source electrode 115 and the drain electrode 116 are formed on the interlayer insulating layer 130 to be electrically connected to the source region 111 and the drain region 112 through the contact hole.

여기서, 상기 게이트 전극(114), 소오스 전극(115) 및 드레인 전극(116) 중 적어도 하나는 도 2에 도시된 것과 같이 3층 구조를 갖는다. 즉, 상기 3층 구조의 구성은, 계면 활성층(115a)과 도전층(115b) 및 보호층(115c)이 적층된 구조를 갖는다. Here, at least one of the gate electrode 114, the source electrode 115, and the drain electrode 116 has a three-layer structure as shown in FIG. 2. That is, the three-layer structure has a structure in which the surface active layer 115a, the conductive layer 115b, and the protective layer 115c are stacked.

여기서, 계면 활성층(115a)은 Ti(티타늄) 또는 Mo(몰리브덴) 등으로 이루어지고, 30~100 나노미터의 두께를 갖는다. Here, the surface active layer 115a is made of Ti (titanium) or Mo (molybdenum) or the like and has a thickness of 30 to 100 nanometers.

상기 도전층(115b)은 Cr(크롬), Cu(구리), Au(금) , Ni(니켈), Ag(은), Ta(탄타룸), Al(알루미늄) 및 AlNd(알미네리윰)으로 구성되는 군으로부터 선택되는 물질로 이루어지고, 200~500 나노미터의 두께를 갖는다. The conductive layer 115b is formed of Cr (chromium), Cu (copper), Au (gold), Ni (nickel), Ag (silver), Ta (tantarum), Al (aluminum), and AlNd (almininum). It consists of a material selected from the group consisting of and has a thickness of 200-500 nanometers.

상기 보호층은(115c)은 Ti(티타늄) 또는 W(텅스텐) 등으로 이루어지고 30~100 나노미터의 두께를 갖고, 0.001 ~ 1.0 %의 X-선 투과율을 갖는다. The protective layer 115c is made of Ti (titanium) or W (tungsten), and has a thickness of 30 to 100 nanometers, and has an X-ray transmittance of 0.001 to 1.0%.

여기서, 상기 보호층(115c)은, 이후 형성되는 애노드 전극, 발광층 및 캐소드 전극 등을 형성할 때, 발생되는 X-선 등으로부터 상기 트랜지스터가 데미지(damage)를 입지 않도록 보호하는 역할을 한다. 따라서, X-선을 완벽히 차단하면 이상적이나, 현실적으로는 상술한 범위를 갖는 물질 및 두께로 보호층(115c)을 구 성한다.Here, the protective layer 115c serves to protect the transistor from damage from X-rays or the like generated when the anode electrode, the light emitting layer, and the cathode electrode are formed later. Therefore, it is ideal to completely block X-rays, but in reality, the protective layer 115c is formed of a material and a thickness having the aforementioned range.

여기서, 전기 전도도의 확보와 부피 및 중량을 고려하여 상기 도전층(115b)의 두께를 200~500 나노미터로 한다. 그리고, 상기 계면 활성층(115a)와 보호층(115c)은 모두 유기전계발광소자의 증착 공정에서 X-선 등으로부터 도전층(115b)이 손상되는 것을 방지할 수 있다. 그리고, 계면 활성층(115a)은 소오스 전극의 계면 접착력 등을 고려하여 Ti 외에 Mo 으로 이루어질 수도 있다.Here, the thickness of the conductive layer 115b is 200-500 nanometers in consideration of securing electrical conductivity, volume, and weight. In addition, both the surface active layer 115a and the protective layer 115c may prevent the conductive layer 115b from being damaged from X-rays or the like in the deposition process of the organic light emitting diode. In addition, the surface active layer 115a may be formed of Mo in addition to Ti in consideration of the interface adhesion of the source electrode.

X-선 투과율은 200 나노미터 두께의 Mo의 경우 0.22%이고, 400 나노미터 두께의 Mo의 경우 0.0005%를 나타낸다. 여기서, 계면 활성층(115a)의 두께가 상술한 바와 같이 30~100 나노미터이면, X-선 투과율은 0.1~0.5%를 나타내게 된다.그러나,상기 계면 활성층(115a) 또는 보호층(115c)을 두껍게 형성하면 X-선 차폐효과는 크나, 소자의 부피와 중량이 커지는 문제점이 있으므로 이를 감안하여 상기에서 언급한 두께로 형성한다.X-ray transmittance is 0.22% for Mo 200 nanometer thick and 0.0005% for Mo 400 nanometer thick. If the thickness of the surface active layer 115a is 30 to 100 nanometers as described above, the X-ray transmittance is 0.1 to 0.5%. However, the surface of the surface active layer 115a or the protective layer 115c is thickened. If formed, the X-ray shielding effect is great, but the volume and weight of the device is large, so in consideration of this, it is formed in the above-mentioned thickness.

그리고, Pb(납) 등의 물질은 X-선 차폐 효과는 크나, 계면 접착력이 떨어지므로 이를 고려하여 Mo 등을 사용하면 상술한 범위의 X-선 차폐 효과를 갖는 계면 활성층(115a)을 구성할 수 있다. 상기 계면 활성층(115a)과 도전층(115c)은 다른 물질로 대체될 수 있으나, 이 때 X-선의 차단과 계면 접착력의 향상을 위한 재료이어야 함은 당연하다. 그리고, 상술한 재료로 이루어진 계면 활성층(115a)과 보호층(115c)은 X-선 등의 충분한 차단과 부피 및 등을 고려하면 30~100 나노미터의 두께를 갖는 것이 바람직하다. 그리고, 상술한 구조의 소오스 전극(115) 또는 드레인 전극(116) 전체의 X-선 투과율은 0.001~0.1%를 나타내게 되어, X-선 차폐효과와 트 랜지스터의 보호를 기하면서도, 중량과 부피 간소화를 이룰 수 있다. 만약, 보호층과 계면 활성층 중 하나만을 두껍게 형성하면, X-선 차폐 효과는 충분할 수 있으나, 트랜지스터와의 계면 접착력에 문제가 생길 수 있다.In addition, since Pb (lead) and the like have a large X-ray shielding effect, but the interfacial adhesion is poor, when Mo is used in consideration of this, the surface active layer 115a having the above-described X-ray shielding effect may be formed. Can be. The surface active layer 115a and the conductive layer 115c may be replaced with other materials. However, the surface active layer 115a and the conductive layer 115c should be materials for blocking X-rays and improving interfacial adhesion. In addition, it is preferable that the surface active layer 115a and the protective layer 115c made of the above materials have a thickness of 30 to 100 nanometers in consideration of sufficient blocking, volume, and the like of X-rays. In addition, the X-ray transmittance of the entire source electrode 115 or the drain electrode 116 having the above-described structure is 0.001 to 0.1%, and the weight and volume of the X-ray shielding effect and the transistor are protected, Simplification can be achieved. If only one of the protective layer and the surface active layer is formed thick, the X-ray shielding effect may be sufficient, but there may be a problem in the interface adhesion with the transistor.

상기에서 설명한 바와 같이 3층 구조를 갖는 소오스 전극(115) 또는 드레인 전극(116) 중 적어도 하나는, 도 1에 도시한 바와 같이, 상기 소오스 영역(111), 드레인 영역(112) 및 채널 영역(113)을 구비한 상기 박막트랜지스터의 반도체층을 커버하도록 형성된다. As described above, at least one of the source electrode 115 and the drain electrode 116 having a three-layer structure is, as shown in FIG. 1, the source region 111, the drain region 112, and the channel region ( 113 is formed to cover the semiconductor layer of the thin film transistor.

또한, 다른 실시예로, 상기에서 설명한 바와 같이 3층 구조를 갖는 게이트 전극(114), 소오스 전극(115) 및 드레인 전극(116)이, 도 3에 도시한 바와 같이, 상기 소오스 영역(111), 드레인 영역(112) 및 채널 영역(113)을 구비한 상기 박막트랜지스터의 반도체층을 커버하도록 형성된다. In another embodiment, as described above, the gate electrode 114, the source electrode 115, and the drain electrode 116 having a three-layer structure may include the source region 111 as illustrated in FIG. 3. And a semiconductor layer of the thin film transistor having a drain region 112 and a channel region 113.

그리고, 상기 박막트랜지스터(110)를 포함한 기판 전면에, 화소 영역의 평탄화를 위하여, 평탄화막(140)이 형성된다. 여기서, 상기 평탄화막(140)은 아크릴(acryl)계 유기화합물, 폴리이미드(polyimide), BCB(Benzo Cyclo Butene) 또는 PFCB 등과 같은 유기 절연물질로 이루어질 수 있으며, 실리콘 질화물과 같은 무기 절연물질로 이루어질 수도 있다.A planarization layer 140 is formed on the entire surface of the substrate including the thin film transistor 110 to planarize the pixel area. Here, the planarization layer 140 may be made of an organic insulating material such as an acryl-based organic compound, polyimide, BCB (Benzo Cyclo Butene) or PFCB, and may be made of an inorganic insulating material such as silicon nitride. It may be.

그리고, 상기 평탄화막(140)에 상기 드레인 전극(116)의 소정 부분이 노출되도록 콘택홀이 형성되고, 상기 콘택홀을 통해 상기 드레인 전극(116)에 전기적으로 연결되도록 상기 평탄화막(140)위의 화소 영영역 애노드 전극(150)이 형성된다.여기서, 애노드 전극(150)은, ITO(Indium-Tin-Oxide) 또는 IZO(Indium-Zinc-Oxide) 등과 같이 빛을 투과하는 투명 도전막으로 이루어진다. In addition, a contact hole is formed in the planarization layer 140 to expose a predetermined portion of the drain electrode 116, and the planarization layer 140 is electrically connected to the drain electrode 116 through the contact hole. A pixel zero region anode electrode 150 is formed. Here, the anode electrode 150 is made of a transparent conductive film that transmits light such as indium-tin-oxide (ITO), indium-zinc-oxide (IZO), or the like. .

상기 각 화소 영역 사이의 상기 평탄화막(140)위에 화소 분리막(155)이 형성된다. 여기서, 화소 분리막(155)은 실리콘 질화막(Sinx) 또는 실리콘 산화막(SiO2) 등의 무기 절연물질로 이루어질 수 있다.The pixel isolation layer 155 is formed on the planarization layer 140 between the pixel regions. The pixel isolation layer 155 may be made of an inorganic insulating material such as silicon nitride (Sin x ) or silicon oxide (SiO 2 ).

상기 화소 분리막(155)과 상기 애노드 전극(150) 상에는 유기 발광층과 캐소드 전극(190)이 차례로 형성된다. The organic emission layer and the cathode electrode 190 are sequentially formed on the pixel isolation layer 155 and the anode electrode 150.

상기 유기 발광층은, 정공 주입층(hole injection layer, 160), 정공 수송층(hole transfer layer, 165), 발광층(emitting layer, 170), 전자 수송층(electron transfer layer, 180) 및 전자 주입층(electron injection layer, 185)이 차례로 적층되어 이루어진다. 그리고, 상기 유기 발광층상에 상기 유기전계발광소자의 캐소드 전극(190)이 적층된다.The organic emission layer may include a hole injection layer 160, a hole transfer layer 165, an emission layer 170, an electron transfer layer 180, and an electron injection layer. layer 185 is sequentially stacked. The cathode electrode 190 of the organic light emitting diode is stacked on the organic light emitting layer.

여기서, 상기 전자 수송층(180)이 상기 발광층(170)과 캐소드 전극(190)의 사이에 구비되어, 상기 캐소드 전극(190)으로부터 발광층(170)으로 주입된 전자의 대부분은 정공과 재결합하기 위하여 애노드 전극(150) 쪽으로 이동하게 된다. 그리고, 정공 수송층(160)이 상기 애노드 전극(150)과 발광층(170) 사이에 구비되어, 발광층(170)에 주입된 전자는 상기 정공 수송층(160)과의 계면에 막혀 더 이상 애노드 전극(150) 쪽으로 이동하지 못하고 발광층(170)에만 존재하므로 재결합 효율이 향상될 수 있다.Here, the electron transport layer 180 is provided between the light emitting layer 170 and the cathode electrode 190, so that most of the electrons injected from the cathode electrode 190 into the light emitting layer 170 are anode to recombine with holes. It is moved toward the electrode 150. In addition, a hole transporting layer 160 is provided between the anode electrode 150 and the light emitting layer 170, and electrons injected into the light emitting layer 170 are blocked at an interface with the hole transporting layer 160 and no longer the anode electrode 150. Recombination efficiency may be improved because the light emitting layer 170 does not move toward) and exists only in the light emitting layer 170.

이와 같이 구성되는 본 발명에 따른 유기전계발광소자의 제조 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.Referring to the accompanying drawings, the manufacturing method of the organic light emitting device according to the present invention configured as described above will be described in more detail as follows.

도 4a 내지 4e는 본 발명에 따른 유기전계발광소자의 제조방법의 일실시예를 나타낸 도면이다. 4A to 4E are views illustrating one embodiment of a method of manufacturing an organic light emitting display device according to the present invention.

도 4a에 도시한 바와 같이, 유리, 석영 또는 사파이어 등으로 이루어진 투명 기판(100)을 준비한다. 상기 투명 기판(100) 상에 비정질 실리콘막을, 저압 화학 기상 증착법(low pressure chemical vapor deposition) 또는 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition) 등에 의하여, 약 200~800 옹스트롱(Å)의 두께로 형성한다. 그리고, 레이저 어닐링(laser annealing) 등의 방법으로 상기 비정질 실리콘막을 다결정 실리콘으로 결정화시킨다. 물론, 비정질 실리콘막 대신에 바로 다결정 실리콘막을 증착할 수도 있다.As shown in FIG. 4A, a transparent substrate 100 made of glass, quartz, sapphire, or the like is prepared. An amorphous silicon film is deposited on the transparent substrate 100 to a thickness of about 200 to 800 angstroms by low pressure chemical vapor deposition or plasma enhanced chemical vapor deposition. Form. The amorphous silicon film is crystallized into polycrystalline silicon by a method such as laser annealing. Of course, instead of the amorphous silicon film, a polycrystalline silicon film may be deposited immediately.

이어서, 사진 식각 공정 등의 방법으로 상기 다결정 실리콘을 패터닝하여, 단위 화소 내의 박막 트랜지스터의 활성층(113a)을 형성한다. 그리고, 상기 활성층(113a)를 포함한 기판 전면에 게이트 절연막(120)을 증착한다.Subsequently, the polycrystalline silicon is patterned by a method such as a photolithography process to form the active layer 113a of the thin film transistor in the unit pixel. The gate insulating layer 120 is deposited on the entire surface of the substrate including the active layer 113a.

도 4b에 도시한 바와 같이, 상기 활성층(113a) 상측의 상기 게이트 절연막(120)위에 게이트 전극(114)을 형성한다. 즉, 상기 게이트 절연막(120)위에 알루미늄-네오디늄(AlNd) 등을 스퍼터링법으로 약 1500~5000 옹스트롱의 두께로 증착한 후, 사진 식각 공정으로 상기 알루미늄-네오디늄(AlNd)을 패터닝하여 게이트 전극(114)을 형성한다. As shown in FIG. 4B, a gate electrode 114 is formed on the gate insulating layer 120 above the active layer 113a. That is, aluminum-neodynium (AlNd) or the like is deposited on the gate insulating layer 120 to a thickness of about 1500 to 5000 angstroms by sputtering, and then the aluminum-neodynium (AlNd) is patterned by a photolithography process to form a gate. An electrode 114 is formed.

상기 게이트 전극(114)을 마스크로 이용하여, 상기 활성층(113a)에 불순물 이온을 주입하고, 주입된 불순물 이온을 활성화시켜 박막 트랜지스터의 소오스 영 역(111) 및 드레인 영역(112)을 형성한다. 이 때, 게이트 전극(114) 하측의 상기 활성층(113a)에는 불순물 이온이 주입되지 않아 자연적으로 채널 영역(113)이 형성된다.Using the gate electrode 114 as a mask, impurity ions are implanted into the active layer 113a, and the implanted impurity ions are activated to form the source region 111 and the drain region 112 of the thin film transistor. In this case, impurity ions are not implanted into the active layer 113a under the gate electrode 114 so that a channel region 113 is naturally formed.

그리고, 상기 게이트 전극(114)를 포함한 기판 전면에 실리곤 산화막 또는 실리콘 질화막 등으로 층간 절연막(130)을 형성한다. An interlayer insulating layer 130 is formed on the entire surface of the substrate including the gate electrode 114 using a silicon oxide film or a silicon nitride film.

도 4c에 도시한 바와 같이, 상기 소오스 영역(111) 및 드레인 영역(112)이 노출되도록 상기 게이트 절연막(120) 및 층간 절연막(130)을 선택적으로 제거하여 콘택 홀을 형성한다.As shown in FIG. 4C, the gate insulating layer 120 and the interlayer insulating layer 130 are selectively removed so that the source region 111 and the drain region 112 are exposed to form contact holes.

그리고, 상기 층간 절연막(130)위에 적어도 한층의 금속층(예를들면,3층)을 증착하고 사진 식각 공정으로 상기 금속층을 제거하여 상기 소오스 영역(111) 및 드레인 영역(112)에 전기적으로 연결되는 소오스 전극(115) 및 드레인 전극(116)을 형성한다.In addition, at least one metal layer (eg, three layers) is deposited on the interlayer insulating layer 130, and the metal layer is removed by a photolithography process to be electrically connected to the source region 111 and the drain region 112. The source electrode 115 and the drain electrode 116 are formed.

상기 소오스 전극(115)과 드레인 전극(116)을 형성하는 공정을 상세히 설명하면 다음과 같다.Hereinafter, a process of forming the source electrode 115 and the drain electrode 116 will be described in detail.

즉, Ti(티타늄) 또는 Mo(몰리브덴) 등을 30~100 나노미터의 두께로 증착하여 계면 활성층(115a)을 형성하고, 상기 계면 활성층(115a)위에 Cr(크롬), Cu(구리), Au(금) , Ni(니켈), Ag(은), Ta(탄타룸), Al(알루미늄) 및 AlNd(알미네리윰)으로 구성되는 군으로부터 선택되는 물질을 200~500 나노미터의 두께로 증착하여 도전층(115b)을 형성한다. 이어서, 상기 도전층(115b)위에 Ti(티타늄) 또는 W(텅스텐) 등을 30~100 나노미터의 두께로 증착하여 보호층(115c)을 형성한다. That is, Ti (titanium) or Mo (molybdenum) or the like is deposited to a thickness of 30 to 100 nanometers to form an interface layer 115a, and Cr (chromium), Cu (copper), Au on the interface layer 115a. (Gold), Ni (nickel), Ag (silver), Ta (tantarum), Al (aluminum), and AlNd (almineri 윰) material selected from the group of 200 to 500 nanometers thick The conductive layer 115b is formed. Subsequently, Ti (titanium) or W (tungsten) or the like is deposited on the conductive layer 115b to a thickness of 30 to 100 nanometers to form a protective layer 115c.

여기서, 상기 계면 활성층(115a)은 0.1~0.5%의 X-선 투과율을 갖게 되고, 보호층(115c)은 0.2~1.0의 X-선 투과율을 나타낸다.Here, the surfactant layer 115a has an X-ray transmittance of 0.1 to 0.5%, and the protective layer 115c exhibits an X-ray transmittance of 0.2 to 1.0.

그리고, 상기 계면 활성층(115a), 도전층(115b) 및 보호층(115c)을 선택적으로 제거하여 소오스 전극(115) 및 드레인 전극(116)을 형성한다. 상기 계면 활성층(115a)은 소오스 전극의 계면 접착력 등을 향상하여 소자의 안정성 확보에 기여할 수 있고, 소오스 전극(115) 및 드레인 전극(116)은 각각 0.001~0.1%의 X-선 투과율을 갖도록 형성된다.The source electrode 115 and the drain electrode 116 are selectively formed by selectively removing the surface active layer 115a, the conductive layer 115b, and the protective layer 115c. The surface active layer 115a may contribute to securing stability of the device by improving the interfacial adhesion between the source electrode and the like, and the source electrode 115 and the drain electrode 116 may be formed to have X-ray transmittances of 0.001 to 0.1%, respectively. do.

이 때, 상기 소오스 전극(115) 또는 드레인 전극(116) 중 적어도 하나는, 상기 소오스 영역(111), 드레인 영역(112) 및 채널 영역(113)을 구비한 상기 박막트랜지스터의 활성층을 커버하도록 형성한다. In this case, at least one of the source electrode 115 or the drain electrode 116 is formed to cover the active layer of the thin film transistor including the source region 111, the drain region 112, and the channel region 113. do.

또한, 다른 실시예로, 상기 도 3에서 설명한 바와 같이, 상기 게이트 전극(114), 소오스 전극(115) 및 드레인 전극(116)에 의해, 상기 소오스 영역(111), 드레인 영역(112) 및 채널 영역(113)을 구비한 상기 박막트랜지스터의 활성층을 커버하도록 형성한다. In another embodiment, as described with reference to FIG. 3, the source region 111, the drain region 112, and the channel are formed by the gate electrode 114, the source electrode 115, and the drain electrode 116. It is formed to cover the active layer of the thin film transistor having a region 113.

그리고, 상기 게이트 전극(114)도, 상기 소오스 전극(115) 및 드레인 전극(116)과 같이, 3층 구조로 형성하여도 된다. The gate electrode 114 may also be formed in a three-layer structure like the source electrode 115 and the drain electrode 116.

도 4d에 도시한 바와 같이, 상기 박막 트랜지스터(110)를 포함한 층간 절연막(130) 전면에 평탄화막(140)을 형성한다. 여기서, 평탄화막(140)은 애노드 전극의 평탄화를 위한 것이며, 유기 또는 무기 절연물질을 약 1000~5000 옹스트롱의 두께로 증착하여 형성한다. As shown in FIG. 4D, the planarization layer 140 is formed on the entire surface of the interlayer insulating layer 130 including the thin film transistor 110. Here, the planarization layer 140 is for planarization of the anode electrode, and is formed by depositing an organic or inorganic insulating material to a thickness of about 1000 to 5000 angstroms.

사진식각 공정으로 상기 평탄화막(140)을 식각하여 상기 소오스 전극(115) 및 드레인 전극(116) 중 하나를 노출시키는 콘택 홀을 형성한다 (도면에서는 드레인 전극(116)에 콘택홀을 형성함을 도시함). The planarization layer 140 is etched by a photolithography process to form a contact hole exposing one of the source electrode 115 and the drain electrode 116 (in the drawing, the contact hole is formed in the drain electrode 116). Shown).

상기 콘택 홀을 포함한 상기 평탄화막(140)상에 ITO 또는 IZO 등의 투명 도전막을 증착하고, 사진식각 공정으로 패터닝하여, 상기 콘택홀을 통해 드레인 전극(116)과 전기적으로 연결되도록 화소 영역에 애노드 전극(150)을 형성한다.A transparent conductive film, such as ITO or IZO, is deposited on the planarization layer 140 including the contact hole, and patterned by a photolithography process so that the anode is electrically connected to the drain electrode 116 through the contact hole. An electrode 150 is formed.

그리고, 상기 결과물의 전체 상부면에 실리콘 질화막 또는 실리콘 산화막 등으로 이루어진 무기 절연막을 약 1000~2000 옹스트롱의 두께로 증착하고, 화소 영역의 주변부에만 남도록 패터닝하여, 화소 분리막(155)을 형성한다.An inorganic insulating film made of a silicon nitride film, a silicon oxide film, or the like is deposited on the entire upper surface of the resultant to have a thickness of about 1000 to 2000 angstroms, and is patterned to remain only at the periphery of the pixel region, thereby forming the pixel isolation film 155.

도 4e에 도시한 바와 같이, 상기 애노드 전극(150)을 포함한 기판 전면에 정공 주입층(160), 정공 수송층(165), 발광층(170), 전자 수송층(180) 및 전자 주입층(185)을 순차적으로 적층하여 유기 발광층을 형성한다. 이어서, 상기 결과물의 전체 상부면에 소정 두께의 유기전계발광소자의 캐소드 전극(190)을 형성한다.As shown in FIG. 4E, the hole injection layer 160, the hole transport layer 165, the emission layer 170, the electron transport layer 180, and the electron injection layer 185 are disposed on the entire surface of the substrate including the anode electrode 150. Laminating sequentially to form an organic light emitting layer. Subsequently, the cathode electrode 190 of the organic light emitting diode having a predetermined thickness is formed on the entire upper surface of the resultant product.

여기서, 정공 주입층(160)은 구리 프탈로시아닌(copper phthalocyanine(CuPC))을 10~30 나노미터의 두께로 증착하여 형성한다. 그리고, 정공 수송층(165)은 4,4'-qltm[N-(1-나프틸)-N-페닐아미노]바이페닐(4,4'-bis[N-(1-naphthyl)-N-phenthylamino]-biphenyl(NPB)을 30~60 나노미터의 두께로 증착하여 형성한다. 그리고, 발광층(170)은 적색과 녹색 및 청색 픽셀에 따라 유기 발광 물질을 사용하며, 필요에 따라 도펀트를 첨가하여 형성된다.Here, the hole injection layer 160 is formed by depositing copper phthalocyanine (CuPC) to a thickness of 10 to 30 nanometers. And, the hole transport layer 165 is 4,4'-qltm [N- (1-naphthyl) -N-phenylamino] biphenyl (4,4'-bis [N- (1-naphthyl) -N-phenthylamino ] -biphenyl (NPB) is formed by depositing a thickness of 30 to 60 nanometers, and the light emitting layer 170 is formed of an organic light emitting material according to red, green, and blue pixels, and is formed by adding a dopant as necessary. do.

여기서, 애노드 전극과 유기발광층 및 캐소드 전극의 형성 공정 중 적어도 한 공정은 전자 빔(X-ray)을 이용하여 증착한다. Here, at least one of the process of forming the anode electrode, the organic light emitting layer, and the cathode electrode is deposited using an electron beam (X-ray).

상기 전자 빔을 이용하여 애노드 전극, 유기 발광층 및 캐소드 전극을 형성하는 이유는, 동일 챔버에서 상기 공정을 진행하여 유기 발광층의 발광 특성을 향상시키기 위한 것이다. 즉, 유기 발광층을 증착하고, 스퍼터링 장비로 이동하여 캐소드 전극을 스퍼터링법으로 증착하게 되면, 상기 유기 발광층이 대기중에 노출되어 발광 특성이 저하되거나, 증착 공정이 복잡해 진다.The reason for forming the anode electrode, the organic light emitting layer and the cathode electrode using the electron beam is to improve the light emission characteristics of the organic light emitting layer by performing the process in the same chamber. In other words, when the organic light emitting layer is deposited and the cathode electrode is deposited by the sputtering method by moving to a sputtering apparatus, the organic light emitting layer is exposed to the air, thereby deteriorating light emission characteristics or the deposition process.

이와 같이 애노드 전극,유기 발광층 및 캐소드 전극 형성 공정 시, 전자 빔을 이용하여도, 상기 소오스 전극(115) 및 드레인 전극(116)에 의해 박막트랜지스터의 활성층이 커버되므로, X-선에 의한 상기 박막트랜지스터의 활성층의 손상을 방지할 수 있다.As described above, since the active layer of the thin film transistor is covered by the source electrode 115 and the drain electrode 116 in the process of forming the anode electrode, the organic light emitting layer, and the cathode electrode, the thin film by X-ray Damage to the active layer of the transistor can be prevented.

본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능해도 이러한 변형은 본 발명의 범위에 속한다.The present invention is not limited to the above-described embodiments, and can be modified by those skilled in the art, as will be apparent from the appended claims, but such modifications are within the scope of the present invention.

본 발명에 따른 유기전계발광소자 및 그 제조방법은, 소오스 전극과 드레인 전극의 계면 특성을 향상시키고, 특히, X-선에 의한 상기 박막트랜지스터의 활성층의 손상을 방지할 수 있으므로, 유기전계발광소자의 성능 향상과 수명 연장에 기여할 수 있다.The organic light emitting display device and the method of manufacturing the same according to the present invention can improve the interfacial characteristics of the source electrode and the drain electrode, and in particular, can prevent damage to the active layer of the thin film transistor by X-rays. It can contribute to improving the performance and extending the lifespan.

도 1는 본 발명의 일 실시예에 따른 유기전계발광소자의 단면도1 is a cross-sectional view of an organic light emitting display device according to an embodiment of the present invention.

도 2는 도 1의 소오스 및 드레인 전극의 단면도2 is a cross-sectional view of the source and drain electrodes of FIG.

도 3은 본 발명의 다른 실시예에 따른 유기전계발광소자의 단면도3 is a cross-sectional view of an organic light emitting display device according to another embodiment of the present invention.

도 4a 내지 4e는 본 발명에 따른 유기전계발광소자의 공정 단면도4A to 4E are cross-sectional views of an organic light emitting display device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 투명 기판 110 : 박막 트랜지스터100: transparent substrate 110: thin film transistor

111 : 소오스 영역 112 : 드레인 영역111: source region 112: drain region

113 : 채널 영역 113a : 활성층113: channel region 113a: active layer

114 : 게이트 전극 115 : 소오스 전극 114: gate electrode 115: source electrode

115a : 계면 활성층 115b : 도전층115a: surfactant layer 115b: conductive layer

115c : 보호층 116 : 드레인 전극 115c: protective layer 116: drain electrode

120 : 게이트 절연막 130 : 층간 절연막120 gate insulating film 130 interlayer insulating film

140 : 평탄화막 150 : 애노드 전극140 planarization film 150 anode electrode

155 : 화소 분리막 160 : 정공 주입층155: pixel separation layer 160: hole injection layer

165 : 정공 수송층 170 : 발광층165: hole transport layer 170: light emitting layer

180 : 전자 전달층 185 : 전자 수송층180: electron transport layer 185: electron transport layer

190 : 캐소드 전극190: cathode electrode

Claims (17)

투명 기판;A transparent substrate; 소오스 영역, 채널 영역 및 드레인 영역을 구비한 반도체층;A semiconductor layer having a source region, a channel region and a drain region; 상기 소오스 영역 및 드레인 영역상에 제 1 콘택홀을 갖고, 상기 반도체층을 포함한 상기 기판 상에 형성된 게이트 절연막;A gate insulating film having a first contact hole on the source region and the drain region and formed on the substrate including the semiconductor layer; 상기 채널 영역 상측의 게이트 절연막위에 형성되는 게이트 전극; A gate electrode formed on the gate insulating layer above the channel region; 상기 소오스 영역 및 드레인 영역상에 제 2 콘택홀을 갖고,상기 게이트 전극을 포함한 게이트 절연막 전면에 형성되는 층간 절연막;An interlayer insulating layer having a second contact hole on the source region and the drain region, and formed on an entire surface of the gate insulating layer including the gate electrode; 상기 제 1, 제 2 콘택홀을 통해 소오스 영역 및 드레인 영역에 전기적으로 연결되도록 상기 층간 절연막위에 형성되는 소오스 전극 및 드레인 전극;A source electrode and a drain electrode formed on the interlayer insulating layer to be electrically connected to a source region and a drain region through the first and second contact holes; 상기 드레인 전극상에 제 3 콘택홀을 갖고 상기 소오스 전극 및 드레인 전극을 포함한 기판 전면에 형성되는 평탄화막; A planarization layer having a third contact hole on the drain electrode and formed on an entire surface of the substrate including the source electrode and the drain electrode; 상기 제 3 콘택홀을 통해 상기 드레인 전극에 전기적으로 연결되도록 상기 평탄화막위의 화소 영역에 형성되는 애노드 전극;An anode formed on the pixel area on the planarization layer to be electrically connected to the drain electrode through the third contact hole; 상기 애노드 전극상에 형성되는 유기 발광층;An organic emission layer formed on the anode electrode; 상기 유기 발광층위에 형성되는 캐소드 전극; 그리고A cathode electrode formed on the organic light emitting layer; And 상기 화소 영역 사이의 상기 평탄화막상에 형성되는 화소 분리막을 포함하여 이루어지고,And a pixel separation layer formed on the planarization layer between the pixel regions, 상기 소오스 전극 및 드레인 전극 중 적어도 하나는 상기 반도체층을 커버하고, 상기 소오스 전극 및 드레인 전극 중 적어도 하나는 0.001 내지 0.1%의 X-선 투과율을 갖고, 그리고 3층 구조로 형성되며,At least one of the source electrode and the drain electrode covers the semiconductor layer, at least one of the source electrode and the drain electrode has an X-ray transmittance of 0.001 to 0.1%, and is formed in a three-layer structure, 상기 3층 구조는,The three-layer structure, Ti 또는 Mo(몰리브덴)으로 이루어지는 계면 활성층과,A surface active layer made of Ti or Mo (molybdenum), Cr(크롬), Cu(구리), Au(금), Ni(니켈), Ag(은), Ta(탄타룸), Al(알루미늄) 및 AlNd(알미네리윰)으로 구성되는 군으로부터 선택되는 물질로 상기 계면 활성층위에 형성되는 도전층과,Substances selected from the group consisting of Cr (chromium), Cu (copper), Au (gold), Ni (nickel), Ag (silver), Ta (tantarum), Al (aluminum) and AlNd (almininum) A conductive layer formed on the surface active layer, Ti(티타늄) 또는 W(텅스텐)으로 이루어져 상기 도전층위에 형성되는 보호층을 구비하여 구성됨을 특징으로 하는 유기전계발광소자.An organic electroluminescent device comprising a protective layer formed on the conductive layer made of Ti (titanium) or W (tungsten). 삭제delete 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 도전층은, 200~500 나노미터 두께로 형성됨을 특징으로 하는 유기전계발광소자.The conductive layer is an organic light emitting display device, characterized in that formed to a thickness of 200 ~ 500 nanometers. 제 1 항에 있어서, The method of claim 1, 상기 보호층은, 두께가 30~100 나노미터이고, X-선 투과율이 0.2~1.0%인 것을 특징으로 하는 유기전계발광소자.The protective layer has a thickness of 30 to 100 nanometers, the organic light emitting device, characterized in that the X-ray transmittance is 0.2 to 1.0%. 제 1 항에 있어서, The method of claim 1, 상기 계면 활성층은, 두께가 30~100 나노미터이고, X-선 투과율이 0.1~0.5%인 것을 특징으로 하는 유기전계발광소자.The surfactant layer has a thickness of 30 to 100 nanometers, the organic light emitting device, characterized in that the X-ray transmittance is 0.1 to 0.5%. 제 1 항에 있어서, The method of claim 1, 상기 반도체층은 게이트 전극, 소오스 전극 및 드레인 전극에 의해 커버됨을 특징으로 하는 유기전계발광소자.And the semiconductor layer is covered by a gate electrode, a source electrode and a drain electrode. 삭제delete 기판 상에 소오스 영역, 채널 영역 및 드레인 영역을 구비한 반도체층을 형성하는 단계;Forming a semiconductor layer having a source region, a channel region, and a drain region on the substrate; 상기 반도체층을 포함한 상기 기판 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the substrate including the semiconductor layer; 상기 채널 영역 상측의 게이트 절연막위에 게이트 전극을 형성하는 단계; Forming a gate electrode on the gate insulating layer above the channel region; 상기 게이트 전극을 포함한 게이트 절연막 전면에 층간 절연막을 형성하는 단계; Forming an interlayer insulating film on an entire surface of the gate insulating film including the gate electrode; 상기 소오스 영역 및 드레인 영역이 노출되도록 상기 게이트 절연막 및 층간 절연막에 제 1 콘택홀을 형성하고, 상기 제 2 콘택홀을 통해 상기 소오스 영역 및 드레인 영역에 전기적으로 연결되도록 상기 층간 절연막위에 소오스 전극 및 드레인 전극을 형성하는 단계;A first contact hole is formed in the gate insulating film and the interlayer insulating film to expose the source region and the drain region. A source electrode and a drain are formed on the interlayer insulating film so as to be electrically connected to the source and drain regions through the second contact hole. Forming an electrode; 상기 소오스 전극 및 드레인 전극을 포함한 기판 전면에 평탄화막을 형성하는 단계;Forming a planarization film on an entire surface of the substrate including the source electrode and the drain electrode; 상기 드레인 전극이 노출되도록 상기 평탄화막에 제 2 콘택홀을 형성하고, 상기 제 2 콘택홀을 통해 상기 드레인 전극에 전기적으로 연결되도록 상기 평탄화막위의 화소 영역에 애노드 전극을 형성하는 단계;Forming a second contact hole in the planarization layer to expose the drain electrode, and forming an anode electrode in the pixel region on the planarization layer to be electrically connected to the drain electrode through the second contact hole; 상기 화소 영역 사이의 상기 평탄화막위에 화소 분리막을 형성하는 단계;Forming a pixel isolation layer on the planarization layer between the pixel regions; 상기 애노드 전극상에 유기 발광층을 형성하는 단계; 그리고Forming an organic emission layer on the anode; And 상기 유기 발광층위에 캐소드 전극을 형성하는 단계를 포함하여 이루어지고,And forming a cathode on the organic light emitting layer, 상기 소오스 전극 및 드레인 전극 중 적어도 하나는 상기 반도체층을 커버하고, 상기 소오스 전극 및 드레인 전극 중 적어도 하나는 0.001 내지 0.1%의 X-선 투과율을 갖고, 그리고 3층 구조로 형성되며,At least one of the source electrode and the drain electrode covers the semiconductor layer, at least one of the source electrode and the drain electrode has an X-ray transmittance of 0.001 to 0.1%, and is formed in a three-layer structure, 상기 3층 구조는,The three-layer structure, Ti 또는 Mo(몰리브덴)으로 이루어지는 계면 활성층과,A surface active layer made of Ti or Mo (molybdenum), Cr(크롬), Cu(구리), Au(금) , Ni(니켈), Ag(은), Ta(탄타룸), Al(알루미늄) 및 AlNd(알미네리윰)으로 구성되는 군으로부터 선택되는 물질로 상기 계면 활성층위에 형성되는 도전층과,Substances selected from the group consisting of Cr (chromium), Cu (copper), Au (gold), Ni (nickel), Ag (silver), Ta (tantarum), Al (aluminum) and AlNd (almineralized) A conductive layer formed on the surface active layer, Ti(티타늄) 또는 W(텅스텐)으로 이루어져 상기 도전층위에 형성되는 보호층을 구비하여 구성함을 특징으로 하는 유기전계발광소자의 제조 방법.Method of manufacturing an organic light emitting display device comprising a protective layer formed on the conductive layer consisting of Ti (titanium) or W (tungsten). 삭제delete 삭제delete 제 9 항에 있어서, The method of claim 9, 상기 도전층은, 200~500 나노미터 두께로 형성함을 특징으로 하는 유기전계발광소자의 제조 방법.The conductive layer is a method of manufacturing an organic light emitting device, characterized in that formed to a thickness of 200 ~ 500 nanometers. 제 9 항에 있어서, The method of claim 9, 상기 보호층은, X-선 투과율이 0.2~1.0%이 되도록 30~100 나노미터 두께로 형성함을 특징으로 하는 유기전계발광소자의 제조 방법.The protective layer is a method of manufacturing an organic light emitting display device, characterized in that formed in a thickness of 30 to 100 nanometers so that the X-ray transmittance is 0.2 to 1.0%. 제 9 항에 있어서, The method of claim 9, 상기 계면 활성층은, X-선 투과율이 0.1~0.5%가 되도록 30~100 나노미터 두께로 형성함을 특징으로 하는 유기전계발광소자의 제조 방법.The surface active layer is a method of manufacturing an organic light emitting display device, characterized in that formed in the thickness of 30 to 100 nanometers so that the X-ray transmittance is 0.1 to 0.5%. 제 9 항에 있어서, The method of claim 9, 상기 반도체층은 게이트 전극, 소오스 전극 및 드레인 전극에 의해 커버됨을 특징으로 하는 유기전계발광소자의 제조 방법.The semiconductor layer is a method of manufacturing an organic light emitting display device, characterized in that covered by a gate electrode, a source electrode and a drain electrode. 삭제delete 제 9 항에 있어서, The method of claim 9, 상기 애노드 전극, 유기 발광층 및 캐소드 전극 중 적어도 하나는 전자빔 증착법으로 형성함을 특징으로 하는 유기전계발광소자의 제조 방법.At least one of the anode electrode, the organic light emitting layer, and the cathode electrode is formed by an electron beam deposition method.
KR1020080080687A 2007-09-13 2008-08-19 Organic electroluminescence device and method for manufacturing the same KR101296657B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2008101496032A CN101388404B (en) 2007-09-13 2008-09-11 Organic electroluminescence device and method for manufacturing the same
TW097135196A TWI455302B (en) 2007-09-13 2008-09-12 Organic electroluminescence device and method for manufacturing the same
US12/209,760 US8927970B2 (en) 2007-09-13 2008-09-12 Organic electroluminescence device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070093077 2007-09-13
KR1020070093077 2007-09-13

Publications (2)

Publication Number Publication Date
KR20090028409A KR20090028409A (en) 2009-03-18
KR101296657B1 true KR101296657B1 (en) 2013-08-14

Family

ID=40477691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080080687A KR101296657B1 (en) 2007-09-13 2008-08-19 Organic electroluminescence device and method for manufacturing the same

Country Status (3)

Country Link
KR (1) KR101296657B1 (en)
CN (1) CN101388404B (en)
TW (1) TWI455302B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426935A (en) * 2009-11-27 2013-12-04 株式会社半导体能源研究所 Semiconductor device and method for manufacturing the same
WO2013115052A1 (en) * 2012-01-31 2013-08-08 シャープ株式会社 Semiconductor device and method for producing same
CN106711233B (en) * 2016-12-09 2020-07-24 清华大学 Optically modulated diode and power circuit
CN108615799B (en) * 2016-12-09 2020-07-28 清华大学 Optically modulated semiconductor field effect transistor and integrated circuit
CN110858629B (en) * 2018-08-23 2023-06-16 上海新微技术研发中心有限公司 Organic light-emitting diode structure and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201716A1 (en) 2002-04-26 2003-10-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method of the same
US20070159565A1 (en) * 2006-01-11 2007-07-12 Sanyo Epson Imaging Devices Corp. Display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230592B2 (en) * 2002-03-04 2007-06-12 Hitachi, Ltd. Organic electroluminescent light emitting display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201716A1 (en) 2002-04-26 2003-10-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method of the same
JP2003317971A (en) * 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd Light emitting device and its producing method
US20070159565A1 (en) * 2006-01-11 2007-07-12 Sanyo Epson Imaging Devices Corp. Display device
KR20070075316A (en) * 2006-01-11 2007-07-18 엡슨 이미징 디바이스 가부시키가이샤 Display device

Also Published As

Publication number Publication date
KR20090028409A (en) 2009-03-18
TWI455302B (en) 2014-10-01
TW200913257A (en) 2009-03-16
CN101388404A (en) 2009-03-18
CN101388404B (en) 2010-09-08

Similar Documents

Publication Publication Date Title
KR101779475B1 (en) Organic electro-luminescence device and method for fabricating of the same
EP2216840B1 (en) Organic light emitting diode display
JP6262276B2 (en) Oxide thin film transistor and method for manufacturing the same
KR101747737B1 (en) Luminescence dispaly panel and fabricating method of the same
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
US8455893B2 (en) Light-emitting apparatus and production method thereof
US20110204369A1 (en) Organic Light-Emitting Display Device
JP5794830B2 (en) Organic light emitting display device and method for manufacturing the same
US20090091254A1 (en) Organic electroluminescence device and method for manufacturing the same
KR20050028561A (en) Active matrix organic electroluminescence display
KR20160091529A (en) Organic light emitting display device and manufacturing method thereof
KR20150126509A (en) Organic light emitting diode display device and method of fabricating the same
JP4315902B2 (en) Organic electroluminescence device
JP4488557B2 (en) EL display device
KR102177587B1 (en) Organic electro luminescent device and method of fabricating the same
KR101296657B1 (en) Organic electroluminescence device and method for manufacturing the same
KR20190091395A (en) Organic light emitting display device
JP2004111361A (en) Active matrix type organic electroluminescent element and its manufacturing method
KR101308466B1 (en) Organic electroluminescence device and method for manufacturing the same
US8927970B2 (en) Organic electroluminescence device and method for manufacturing the same
KR101429908B1 (en) Organic electroluminescence device
KR101319343B1 (en) Organic electroluminescence device and method for manufacturing the same
KR20110061419A (en) Method of fabricating oxide thin film transistor
KR20210004356A (en) Display device having an oxide semiconductor pattern
KR20050010334A (en) Organic electro luminescence display device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7