KR101274036B1 - 유기반도체 박막트랜지스터 및 그의 제조방법 - Google Patents

유기반도체 박막트랜지스터 및 그의 제조방법 Download PDF

Info

Publication number
KR101274036B1
KR101274036B1 KR1020060118095A KR20060118095A KR101274036B1 KR 101274036 B1 KR101274036 B1 KR 101274036B1 KR 1020060118095 A KR1020060118095 A KR 1020060118095A KR 20060118095 A KR20060118095 A KR 20060118095A KR 101274036 B1 KR101274036 B1 KR 101274036B1
Authority
KR
South Korea
Prior art keywords
organic semiconductor
layer
thin film
film transistor
planarization layer
Prior art date
Application number
KR1020060118095A
Other languages
English (en)
Other versions
KR20080023080A (ko
Inventor
야스히사 오아나
유타카 마지마
Original Assignee
고쿠리츠다이가쿠호진 토쿄고교 다이가꾸
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸, 엘지디스플레이 주식회사 filed Critical 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸
Publication of KR20080023080A publication Critical patent/KR20080023080A/ko
Application granted granted Critical
Publication of KR101274036B1 publication Critical patent/KR101274036B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations

Abstract

보텀 게이트·보텀 콘택형의 유기반도체 박막트랜지스터의 본질적인 과제인 소스 전극단, 드레인 전극단에서의 펜타센 결정축부정합을 해소하여 정공 전류를 증가시킬 수 있는 유기반도체 박막트랜지스터 및 그의 제조방법에 관한 것으로, 보텀 게이트·보텀 콘택형의 유기반도체 박막트랜지스터에 있어서, 소스 전극과 드레인 전극 사이에 양전극단의 단차를 평탄화하기 위해 연속적으로 형성된 평탄화층을 구비하고, 상기 평탄화층은 유기 반도체 재료에 대한 결정방향 규제력을 갖고, 평탄화된 상기 소스 전극, 평탄화층 및 상기 드레인 전극 상부의 소정부분에 걸쳐서 유기 반도체층이 형성되며, 상기 유기 반도체층을 완전히 덮도록 형성된 반도체 보호층을 포함한다.
Figure R1020060118095
박막트랜지스터, 반도체, 평탄화층, 보텀 콘택, 보텀 게이트

Description

유기반도체 박막트랜지스터 및 그의 제조방법{Organic thin film transistor and method for fabricating of the same}
도 1은 본 발명의 실시예에서 유기반도체 박막트랜지스터의 모식도
도 2는 본 발명의 실시예에서 보텀 콘택 방식을 이용한 유기반도체 박막트랜지스터의 구조 설명도
도 3은 본 발명의 실시예에서 유기반도체 박막트랜지스터의 제조방법의 제 1 스텝을 나타낸 도면
도 4는 본 발명의 실시예에서 유기반도체 박막트랜지스터의 제조방법의 제 2 스텝을 나타낸 도면
도 5는 본 발명의 실시예에서 유기반도체 박막트랜지스터의 제조방법의 제 3 스텝을 나타낸 도면
도 6은 본 발명의 실시예에서 유기반도체 박막트랜지스터의 제조방법의 제 4 스텝을 나타낸 도면
도 7은 본 발명의 실시예에서 유기반도체 박막트랜지스터의 제조방법의 제 5 스텝을 나타낸 도면
도 8은 본 발명의 실시예에서 유기반도체 박막트랜지스터의 제조방법의 제 6 스텝을 나타낸 도면
도 9는 보텀 게이트·탑 콘택 구조에 의한 유기반도체 박막트랜지스터의 구성도
도 10은 보텀 게이트·보텀 콘택 구조에 의한 유기반도체 박막트랜지스터의 구성도
도 11은 보텀 콘택 방식을 이용한 유기반도체 박막트랜지스터의 기술적 과제의 설명도
도면의 주요 부분에 대한 부호 설명
1 : 글라스 기판 2 : 게이트 전극
3 : 게이트 절연막 4 : PI층(평탄화층)
4a : 자기정합 PI층 5 : 소스 전극(ITO 전극)
6 : 드레인 전극(ITO 전극) 7 : 펜타센 반도체층(유기반도체층)
8 : 반도체 보호층
본 발명은 유기반도체 박막트랜지스터(OTFT : Organic Thin Film Transistor)에 관한 것으로, 특히 특성 개선을 이루기 위한 보텀 게이트·보텀 콘택형의 유기반도체 박막트랜지스터 및 그의 제조방법에 관한 것이다.
유기반도체 박막트랜지스터의 구조는 보텀 게이트·탑 콘택 구조와 보텀 게이트·보텀 콘택 구조로 구분된다.
도 9는 보텀 게이트·탑 콘택 구조에 의한 유기반도체 박막트랜지스터의 구성도이다. 또한 도 10은 보텀 게이트·보텀 콘택 구조에 의한 유기반도체 박막트랜지스터의 구성도이다.
여기서, 보텀 게이트는 최하층의 기판상에 게이트 전극을 갖는 구조이다. 또한 보텀 게이트·탑 콘택 구조란 최하층의 기판상에 게이트 전극을 형성하고, 기판상에 적층한 절연층, 유기반도체 박막상에 소스 전극 및 드레인 전극을 형성한 구조이다.
도 9에 나타낸 보텀 게이트·탑 콘택 구조에 의한 유기반도체 박막트랜지스터에서는, 펜타센 등의 유기반도체층상에 소스 전극 및 드레인 전극이 형성되어 있다.
한편, 보텀 게이트·보텀 콘택 구조란 최하층의 기판상에 게이트 전극을 형성하고, 기판상에 적층한 절연층상에 소스 전극 및 드레인 전극을 형성하며, 그 위에 유기반도체 박막을 적층한 구조이다.
도 10에 나타낸 보텀 게이트·보텀 콘택 구조에 의한 유기반도체 박막트랜지스터에서는 펜타센 등의 유기 반도체층은 소스 전극 및 드레인 전극상에 형성되어 있다.
도 10에 나타낸 보텀 게이트·보텀 콘택 구조와 도 9에 나타낸 보텀 게이트·탑 콘택 구조를 비교하면, 게이트 전극, 소스 전극 및 드레인 전극의 형성에 PEP(Photo Engraving Process : 사진식각공정)를 적용할 수 있다.
이 결과 보텀 게이트·보텀 콘택 구조를 채용하는 것에 의해 FET(Field Effect Transistor : 전계효과 트랜지스터)의 채널 길이와 채널 폭의 미세화 및 고정도화가 가능하게 된다(예를 들면, 특허문헌 1 참조).
특허문헌 1 일본공개특허공보 2005-158775호
그러나 유기반도체 박막트랜지스터에서 종래 기술에 의한 보텀 콘택 방식을 적용하는 경우에 다음과 같은 문제가 있다.
도 11은 보텀 콘택 방식을 이용한 유기반도체 박막트랜지스터의 기술적 과제의 설명도이다.
즉, 도 11은 게이트 전극, 게이트 절연막, 소스 전극 및 드레인 전극(도 11에서는 무기투명 도전층인 ITO 전극에 해당), 펜타센에 의한 유기 반도체층의 순으로 구성된 보텀 콘택 구조의 부분적인 확대도이다.
ITO 전극은 예를 들면 습식 식각에 의해 형성되어 게이트 절연층상의 단차는 도 11에 나타낸 바와 같이 30 ~ 50㎚가 된다. 이것에 대해서 유기 반도체층을 구성하는 펜타센 부분의 두께는 도 11에 나타낸 바와 같이 1.4 ~ 1.5㎚이다.
또한, 보텀 콘택 방식에서 FET 동작에 필요한 채널층의 두께는 약 6 ~ 8㎚이다.
따라서 보텀 콘택 방식에서 펜타센의 적층 수는 최대 5층 정도이고, 이 이상으로 적층하더라도 전류량의 증가에는 기여하지 않는다.
또한, 도 11에서는 설명을 용이하게 하기 위해 펜타센의 적층 수를 1로 한 경우를 나타내고 있다.
따라서 도 11에 나타낸 바와 같이, 보텀 콘택 방식을 이용한 유기반도체 박 막트랜지스터를 형성한 경우에는 상술한 바와 같은 두께의 다름에 의해 펜타센의 채널단과, ITO 전극단 근접 사이에 <결정축부정합>이 발생하고, 여기에 입계(粒界)가 발생한다.
이 결과 정공의 흐름(온 전류)이 입계에 의해서 조해(阻害)되어 TFT 특성, 즉 온 전류가 현저하게 낮아지게 되는 문제가 있다.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로 보텀 게이트·보텀 콘택형의 유기반도체 박막트랜지스터의 본질적인 문제인 소스 전극단, 드레인 전극단에서의 펜타센 결정축부정합을 해소하여 정공 전류를 증가시킬 수 있는 유기반도체 박막트랜지스터 및 그의 제조방법을 제공하는데 그 목적이 있다.
본 발명에 관한 유기반도체 박막트랜지스터의 제조방법은 보텀 게이트·보텀 콘택형의 유기반도체 박막트랜지스터의 제조방법에 있어서, 절연성 기판상에 게이트 전극 및 게이트 절연막을 형성하는 스텝과, 상기 게이트 절연막상의 게이트 전극 상부에 대응하는 위치에 반도체 유기재료에 대한 결정배향 규제력을 갖는 자기정합 평탄화층을 형성하는 스텝과, 상기 자기정합 평탄화층이 형성된 영역을 제거한 부분에 상기 자기정합 평탄화층과 연속적으로 평탄화되도록 무기투명 도전층을 형성하는 스텝과, 상기 자기정합 평탄화층, 상기 무기투명 도전층 및 게이트 절연막을 선택적으로 식각하는 것에 의해 상기 절연성 기판상에 소망 크기의 평탄화층, 소스 전극, 드레인 전극 및 게이트 전극 단자를 형성하는 스텝과, 연속적으로 평탄 화된 상기 소스 전극, 평탄화층 및 상기 드레인 전극 상부의 소정부분에 걸쳐서 유기 반도체층을 형성하는 스텝을 구비한 것을 특징으로 한다.
이하, 본 발명의 유기반도체 박막트랜지스터 및 그의 제조방법의 바람직한 실시형태에 관해 도면을 참조하여 설명한다.
본 발명의 유기반도체 박막트랜지스터는 우수한 결정배향 규제력을 갖는 평탄화층에 의해, 소스 전극 및 드레인 전극 사이를 연속적으로 평탄화하고, 평탄화된 부분에 유기반도체층을 형성하는 것을 기술적 특징으로 하고 있다.
그리고, 이하의 실시형태에서는 우수한 결정배향 규제력을 갖는 평탄화층의 일 예로써 PI(Polymide : 폴리이미드)층을 이용한 경우에 관해서 설명한다.
또한, 유기반도체층으로서 펜타센 부분에 의한 펜타센 반도체층을 이용하는 경우에 관해서 설명한다.
또한, 절연기판으로서 글라스 기판을 이용하고, 무기투명도전층으로서 ITO을 이용한 경우에 관해서 설명한다.
도 1은 본 발명의 실시예에서 유기반도체 박막트랜지스터의 모식도이고, 좌측은 평면도, 우측은 평면도에 나타낸 A-A'면에 따른 단면도이다.
본 실시예에서 유기반도체 박막트랜지스터는 글라스 기판(1), 게이트 전극(2), 게이트 절연층(3), 평탄화층에 해당하는 PI층(4), ITO 소스 전극(아하, 소스 전극(5)으로 칭한다), ITO 드레인 전극(6)(이하, 드레인 전극(6)으로 칭한다), 유기반도체층에 해당하는 펜타센 반도체층(7) 및 반도체 보호층(8)으로 구성되어 있다.
도 1에 나타낸 바와 같이, 본 발명의 실시예에서 유기반도체 박막트랜지스터는, 게이트 절연층(3)상에 형성된 소스 전극(5) 및 드레인 전극(6) 각각의 전극단의 단차를 평탄화하기 위해 PI층(4)을 구비하고, 평탄화된 상부에 펜타센 반도체층(7)을 형성하는 있는 점을 특징으로 하고 있다. 그래서 상기 평탄화층에 해당하는 PI층(4)의 역할에 관해서 도 2를 이용하여 상세하게 설명한다.
도 2는 본 발명의 실시예에서 보텀 콘택 방식을 이용한 유기반도체 박막트랜지스터의 구조 설명도이다.
즉, 도 2는 종래 구조를 나타낸 도 11과 동일하고, 본 발명에서 보텀 콘택 구조의 부분적인 확대도를 나타내고 있다. 도 11의 구성과 비교하면, 도 2의 구성은 게이트 절연층(3)위에 형성된 소스 전극(5) 및 드레인 전극(6)의 각 전극단의 단차를 평탄화하기 위해 PI층(4)을 더 구비하고 있다는 점이 다르고 있다.
도 1 또는 도 2에 나타낸 바와 같이, 전극단의 단차를 평탄화하기 위해 PI층(4)을 구비하고 있는 것에 의해, 펜타센 반도체층(7)을 구성하는 펜타센 분자는 도 11에 나타낸 바와 같은 결정축부정합 입계가 발생하진 않는다.
더구나 본 발명에서는 평탄화층으로서 결정배향 제어력이 우수한 폴리이미드로 이루어진 PI층(4)을 이용하고 있다. 따라서 PI층(4)은 간단하게 전극단의 단차를 평탄화하는 역할에만 그치지 않고 PI층(4) 상에 형성된 펜타센 반도체층(7)의 펜타센 결정의 배향을 규제하는 역할을 한다.
여기서 언급한 결정배향 규제력이란 펜타센의 결정이 무질서하게 성장하지 않도록 한 규제력, 바꾸어 말하면 결정의 성장단위를 일치시키는 물리적인 힘(규제 력)을 의미한다.
이어, 도 1에 나타낸 본 발명의 실시예에서 유기반도체 박막트랜지스터의 제조방법에 관해서, 도 3 내지 도 8을 이용하여 공정 순서에 맞춰 구체적으로 설명한다.
일 예로서, 본 발명에 의한 유기반도체 박막트랜지스터는 이하에 나타낸 제 1 스텝 내지 제 6 스텝까지의 6공정으로 제조할 수 있다.
먼저, 도 3은 본 발명의 실시예에서 유기반도체 박막트랜지스터의 제조방법의 제 1 스텝을 나타낸 도면이다.
글라스 기판(1)상에 게이트 전극(2)이 형성되어 있다. 게이트 전극(2)으로서는 예를 들면, 두께 수 ㎚의 금크롬(Au/Cr)의 적층을 이용한다.
그라고 글라스 기판(1) 및 게이트 전극(2)상에는 게이트 절연층(3)이 형성되어 있다. 상기 게이트 절연층(3)은 예를 들면, 플라즈마 CVD(Chemical Vapor Deposition : 화학기상증착법)에 의해 두께 백㎚정도의 SiO2(이산화규소)가 형성된다.
이어, 도 4는 본 발명의 실시예에서 유기반도체 박막트랜지스터의 제조방법의 제 2 스텝을 나타낸 도면이다.
결정배향 규제력이 우수한 폴리이미드로 이루어진 두께 수 ㎚의 PI층(4)을 전면에 도포 형성한다. 그리고 PI층(4)상에 포토레지스트(9)를 도포한다.
그리고 글라스 기판(1)의 방향으로부터 게이트 전극(2)을 포토레지스트(9)의 이면 노광을 행한다. 이어, 포토레지스트(9)를 현상하고, 현상된 포토레지스트(9)를 마스크로 이용하여, PI층(4)을 식각한다. 이에 따라, 게이트 전극(2) 상부의 위치에 해당하는 영역에만 남아있는 자기정합 PI층(4a)을 형성할 수 있다.
이어, 도 5는 본 발명의 실시예에서 유기반도체 박막트랜지스터의 제조방법의 제 3 스텝을 나타낸 도면이다.
소스 전극 및 드레인 전극을 형성하기 위해 자기정합 PI층(4a)과 동일한 막 두께의 ITO막을 전면에 형성한다. 계속해서 포토레지스트(9)를 제거하는(즉 리프트 오프법) 것에 의해 자기정합 PI층(4a)을 제외한 영역에 ITO막이 잔류하게 된다.
이 결과 ITO막과 자기정합 PI층(4a)은 도 5에 나타낸 바와 같이 평탄성과 연속성을 겸비한 형태로 게이트 절연층(3)상에 형성되고, 전극단의 단차가 해소된다.
이어, 도 6은 본 발명의 실시예에서 유기반도체 박막트랜지스터의 제조방법의 제 4 스텝을 나타낸 도면이다. 도시하고 있지 않지만, 포토레지스트를 도포하여 소망의 PI 형상(도 6의 평면도에서 종방향) 및 ITO 형상, 게이트 전극단자 개구용의 포토마스크를 이용하여 통상의 정면 노광을 행하고, 현상, 계속해서 PI, ITO 전극, 게이트 절연층(3)의 식각을 행한다.
그 결과 게이트 전극단자를 구비한 게이트 전극(2), 채널영역을 갖는 PI층(4), 소스 전극(5), 및 드레인 전극(6)을 소망의 형태로 형성할 수 있다.
이어, 도 7은 본 발명의 실시예에서 유기반도체 박막트랜지스터의 제조방법의 제 5 스텝을 나타낸 도면이다.
새도우 마스크를 사용한 진공증착법에 의해서 소정 형상의 유기 반도체층으로서, 두께 수㎚의 펜타센 반도체층(7)을 도 7에 나타낸 바와 같이 PI층(4) 상부 그리고 소스 전극(5)과 드레인 전극(6)을 연결하도록 소정부분에 걸쳐 형성한다.
최종적으로 도 8은 본 발명의 실시예에서 유기반도체 박막트랜지스터의 제조방법의 제 6 스텝을 나타낸 도면이다. 최종 공정에서 반도체층을 산화 등으로부터 보호하기 위해 펜타센 반도체층(7)을 완전히 덮도록 반도체 보호층(8)이 형성된다. 상기 반도체 보호층(8)으로서 예를 들면, 파리렌(parylene) 등을 이용할 수 있다.
이상과 같은 제조공정을 통해, 통상의 노광 기술, 증착 기술을 이용하여 최종적으로 도 1에 나타낸 유기반도체 박막트랜지스터를 얻을 수 있다.
그리고 이와 같이 하여 형성된 유기반도체 박막트랜지스터는 PI층(4)의 동작에 의해 결정축부정합을 해소함과 함께 그 배향 규제력에 의해 정공 전류를 증가시킬 수 있다.
이상과 같이 실시예에 의하면, 소스 전극과 드레인 전극 사이에 평탄화층을 형성하는 것에 의해 보텀 게이트·보텀 콘택형 OTFT의 본질 과제인 소스 전극 및 드레인 전극단에서의 펜타센 결정축부정합을 해소할 수 있다.
그리고 평탄화층으로서 결정배향 규제력이 우수한 폴리이미드를 이용하는 것에 의해 배향이 규제된 큰 결정을 갖는 유기 반도체층을 평탄화층상에 형성할 수 있고, 결정축부정합의 해소로 인한 정공 전류를 증가시킬 수 있는 유기반도체 박막트랜지스터를 얻을 수 있다.
더구나 이와 같은 우수한 전기특성을 갖는 유기반도체 박막트랜지스터의 제 조방법에서, 통상의 노광 기술, 증착 기술을 적용하는 것이 가능하여 종래의 프로세스를 대폭으로 변경할 필요가 없다.
또한, 상술한 실시예에서는 평탄화층으로서 PI층을 형성하는 경우를 설명했지만, 본 발명은 이것에 한정되지 않는다. 결정배향 규제력이 우수한 재료를 이용하면, 폴리이미드 이외의 것을 평탄화층으로서 사용하는 것이 가능하고 동일한 효과를 얻을 수 있다.
또한, 상술한 실시예에서는 구체적으로 수치까지는 한정되어 있지 않지만, 평탄화층과 ITO 전극의 밀착성을 높이기 위해 열처리 조건을 최적화하는 것이 바람직하다.
특히 제 3 스텝에서 ITO막을 형성한 후 열처리에서는 ITO을 결정화하지 않는 온도(예를 들면 150℃이하의 온도)로 열처리를 행하는 것에 의해 유기 반도체층을 구성하는 펜타센 분자의 결정축 산란을 제거할 수 있어 정공 전류의 증가에 기여할 수 있다.
또한, 상기 실시예에서는 무기투명 도전층을 형성하는 경우를 설명하고 있지만, 본 발명은 이것에 한정되지 않는다. 무기투명 도전층 대시에 금속박막 혹은 유기도전성막을 이용하는 것도 가능하고 동일한 효과를 얻을 수 있다.
본 발명에 의하면 소스 전극과 드레인 전극 사이에 결정배향 제어력을 갖는 평탄화층을 연속적으로 형성하여 평탄화된 소스 전극, 평탄화층, 드레인 전극상의 소정부분에 걸쳐서 유기 반도체층을 형성하는 것에 의해 보텀 게이트·보텀 콘택형 의 유기반도체 박막트랜지스터의 본질적인 문제인 소스 전극단, 드레인 전극단에서의 펜타센 결정축부정합을 해소하여 정공 전류를 증가시킬 수 있는 유기반도체 박막트랜지스터 및 그의 제조방법을 얻을 수 있다.

Claims (5)

  1. 보텀 게이트·보텀 콘택형의 유기반도체 박막트랜지스터에 있어서,
    소스 전극과 드레인 전극 사이에 양전극단의 단차를 평탄화하기 위해 연속적으로 형성된 평탄화층을 구비하고,
    상기 평탄화층은 유기 반도체 재료에 대한 결정방향 규제력을 갖고, 평탄화된 상기 소스 전극, 평탄화층 및 상기 드레인 전극 상부의 소정부분에 걸쳐서 유기 반도체층이 형성되고,
    상기 유기 반도체층을 완전히 덮도록 형성된 반도체 보호층을 포함하는 것을 특징으로 하는 유기반도체 박막트랜지스터.
  2. 제 1 항에 있어서,
    상기 평탄화층은 유기반도체 재료에 대한 결정배향 규제력이 우수한 폴리 이미드층인 것을 특징으로 하는 유기반도체 박막트랜지스터.
  3. 보텀 게이트·보텀 콘택형의 유기반도체 박막트랜지스터의 제조방법에 있어서,
    절연성 기판상에 게이트 전극 및 게이트 절연막을 형성하는 스텝과,
    상기 게이트 절연막상의 게이트 전극 상부에 대응하는 위치에 반도체 유기재료에 대한 결정배향 규제력을 갖는 자기정합 평탄화층을 형성하는 스텝과,
    상기 자기정합 평탄화층이 형성된 영역을 제거한 부분에 상기 자기정합 평탄화층과 연속적으로 평탄화되도록 무기투명 도전층을 형성하는 스텝과,
    상기 자기정합 평탄화층, 상기 무기투명 도전층 및 게이트 절연막을 선택적으로 식각하는 것에 의해 상기 절연성 기판상에 소망 크기의 평탄화층, 소스 전극, 드레인 전극 및 게이트 전극 단자를 형성하는 스텝과,
    연속적으로 평탄화된 상기 소스 전극, 평탄화층 및 상기 드레인 전극 상부의 소정부분에 걸쳐서 유기 반도체층을 형성하는 스텝을 구비한 것을 특징으로 하는 유기반도체 박막트랜지스터의 제조방법.
  4. 제 3 항에 있어서,
    상기 무기 투명 도전층 대신에 금속박막을 이용하는 것을 특징으로 하는 유기반도체 박막트랜지스터의 제조방법.
  5. 제 3 항에 있어서,
    상기 무기 투명 도전층 대신에 유기 도전성막을 이용하는 것을 특징으로 하는 유기반도체 박막트랜지스터의 제조방법.
KR1020060118095A 2006-09-08 2006-11-28 유기반도체 박막트랜지스터 및 그의 제조방법 KR101274036B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006244376 2006-09-08
JPJP-P-2006-00244376 2006-09-08

Publications (2)

Publication Number Publication Date
KR20080023080A KR20080023080A (ko) 2008-03-12
KR101274036B1 true KR101274036B1 (ko) 2013-06-12

Family

ID=39396853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118095A KR101274036B1 (ko) 2006-09-08 2006-11-28 유기반도체 박막트랜지스터 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101274036B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451581B1 (ko) * 2007-06-29 2014-10-16 엘지디스플레이 주식회사 유기 반도체 박막트랜지스터 및 유기 반도체박막트랜지스터의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126597A (ja) * 1984-09-28 1999-01-29 Texas Instr Inc <Ti> 半導体装置の製造方法
JP2006041219A (ja) * 2004-07-28 2006-02-09 Sony Corp 半導体装置及びその製造方法
JP2006060048A (ja) * 2004-08-20 2006-03-02 Ricoh Co Ltd 電子素子、その製造方法、表示装置および演算装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126597A (ja) * 1984-09-28 1999-01-29 Texas Instr Inc <Ti> 半導体装置の製造方法
JP2006041219A (ja) * 2004-07-28 2006-02-09 Sony Corp 半導体装置及びその製造方法
JP2006060048A (ja) * 2004-08-20 2006-03-02 Ricoh Co Ltd 電子素子、その製造方法、表示装置および演算装置

Also Published As

Publication number Publication date
KR20080023080A (ko) 2008-03-12

Similar Documents

Publication Publication Date Title
US9087746B2 (en) Thin film transistor, method for manufacturing same, display device, and method for manufacturing same
US7981734B2 (en) Manufacturing method of thin film transistor including low resistance conductive thin films
JP5099739B2 (ja) 薄膜トランジスタ及びその製法
US20150295092A1 (en) Semiconductor device
US9219085B2 (en) Thin film transistor display panel and manufacturing method thereof
KR20080076608A (ko) 박막 트랜지스터 및 그 제조방법
US8766264B2 (en) Thin film transistor with concave region in the gate insulating layer thereof
KR20140081412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2017024612A1 (zh) 氧化物半导体tft基板的制作方法及其结构
JP5636304B2 (ja) 薄膜トランジスタ回路基板及びその製造方法
JP2010129881A (ja) 薄膜トランジスタおよびアクティブマトリクス基板
US20160049479A1 (en) Array substrate structure and contact structure
TWI459477B (zh) 畫素結構及其製作方法
WO2012169388A1 (ja) Ｔｆｔ基板およびその製造方法
KR102224457B1 (ko) 표시장치와 그 제조 방법
US20160141530A1 (en) Semiconductor element and semiconductor element manufacturing method
KR101274036B1 (ko) 유기반도체 박막트랜지스터 및 그의 제조방법
KR101399214B1 (ko) 액정 표시 장치 및 그 제조 방법
TWI609496B (zh) 薄膜電晶體及其製作方法
CN106298954B (zh) 薄膜晶体管及其制作方法
WO2018218769A1 (zh) 薄膜晶体管制造方法及阵列基板的制作方法
KR101451581B1 (ko) 유기 반도체 박막트랜지스터 및 유기 반도체박막트랜지스터의 제조방법
TWI804300B (zh) 薄膜電晶體及其製作方法
JP5167465B2 (ja) 有機半導体薄膜トランジスタの製造方法
WO2020059026A1 (ja) 表示装置、および表示装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 7