KR101256370B1 - 초전도 선재의 단일 완충층 형성방법 및 그 방법을 이용하여 제조된 초전도 선재 - Google Patents

초전도 선재의 단일 완충층 형성방법 및 그 방법을 이용하여 제조된 초전도 선재 Download PDF

Info

Publication number
KR101256370B1
KR101256370B1 KR1020100137654A KR20100137654A KR101256370B1 KR 101256370 B1 KR101256370 B1 KR 101256370B1 KR 1020100137654 A KR1020100137654 A KR 1020100137654A KR 20100137654 A KR20100137654 A KR 20100137654A KR 101256370 B1 KR101256370 B1 KR 101256370B1
Authority
KR
South Korea
Prior art keywords
layer
ceo
buffer layer
thickness
substrate
Prior art date
Application number
KR1020100137654A
Other languages
English (en)
Other versions
KR20120075802A (ko
Inventor
홍계원
이종범
이희균
이지광
최경달
Original Assignee
한국산업기술대학교산학협력단
주식회사 그린리소스
우석대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단, 주식회사 그린리소스, 우석대학교 산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to KR1020100137654A priority Critical patent/KR101256370B1/ko
Publication of KR20120075802A publication Critical patent/KR20120075802A/ko
Application granted granted Critical
Publication of KR101256370B1 publication Critical patent/KR101256370B1/ko

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment

Landscapes

  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

본 발명은, CeO2를 이용하여 초전도 선재의 완충층을 형성하는 방법에 있어서, 기판에 3 ~ 100㎚의 두께의 CeO2을 증착하여 핵생성층을 생성하는 단계; 및 상기 핵생성층의 상단에 10 ~ 500㎚의 두께의 CeO2을 증착하여 에피텍시얼층을 생성하는 단계를 포함하는 초전도 선재의 단일 완충층 형성방법에 관한 것이다.
본 발명에 의하면, 2단계 공정으로 CeO2 단일 완충층을 제조하였을 경우에 250 nm의 두께에서도 크랙이 발생하지 않았고 Ra 값이 7.2 nm로 우수한 표면 거칠기를 나타내며, XRD 측정결과, 우수한 c-축 배향성을 가지며 면내 2축 배향성이 약 5°로 우수한 결정성을 나타내어 단일 완충층으로서 우수한 특성이 있는 초전도 선재를 이용할 수 있다.

Description

초전도 선재의 단일 완충층 형성방법 및 그 방법을 이용하여 제조된 초전도 선재{METHOD OF DEPOSITING SINGLE BUFFER LAYER OF COATED CONDUCTOR AND THE COATED CONDUCTOR DEPOSITED BY THE METHOD}
본 발명은 초전도 선재의 단일 완충층 형성방법 및 그 방법을 이용하여 제조된 초전도 선재에 관한 것으로, 보다 상세하게는 RABiTS 기판 위에 전자빔 증착법을 이용하여 고속 증착률로 증착되는 CeO2 단일 완충층을 형성하는 방법에 관한 것이다.
높은 임계전류특성을 가진 2세대 고온초전도 선재(Coated Conductor(CC))인 REBa2Cu3O7 -x(REBCO 선재)가 주목받기 시작한 이후로, 현재까지 선재의 장선화를 위한 노력이 국내외적으로 이루어지고 있다. 이러한 REBCO 선재의 임계전류특성은 REBCO의 결정배향성에 따라 좌우되며, 이에 따라 높은 이축배향성을 가진 기판이 요구된다. 이러한 결정배향성을 가지는 초전도 장선재용 기판을 제작하는 기술로서 RABiTS(Rolling Assisted Biaxially Textured Substrate) 공정과 IBAD(Ion Beam Assisted Deposition) 기술로 크게 두 가지로 나누어져 연구가 진행되어 왔으며, REBCO 선재는 이러한 공정으로 제조된 기판 위에 초전도층을 증착한 박막형 선재형태로 제조된다. 이 때 기판과 초전도층 사이에는 금속 기판의 성분이 확산되는 것을 방지하고, 초전도층이 이축배향 되기 위해 격자불일치를 줄여 결정정렬을 도와주는 역할을 하는 완충층을 필요로 한다. RABiTS 공정을 이용하여 선재를 제조할 경우, 완충층은 CeO2/YSZ/CeO2 또는 CeO2/YSZ/Y2O3 다층박막의 일반적인 구조를 가지고 있지만, 이러한 다층박막 완충층을 단일박막 완충층으로 대체한다면 제조공정 시간의 단축과 공정비용의 절감을 기대할 수 있다. 현재 Y2O3, La2Zr2O7, La0 .7Sr0 .3, LaMnO3, SrTiO3, YSZ, CeO2와 같은 물질들이 단일 완충층으로 사용되고 있으나, 이중에서도 CeO2는 우수한 열적안정성과 YBCO 초전도체와의 낮은 격자불일치도(-0.62 %)를 가지기 때문에 단일 완충층으로 사용할 경우 다층 완충층의 역할을 동시에 담당할 수 있어 단일 완충층으로의 여러 연구가 진행되어왔다. 하지만 CeO2를 RABiTS에서 단일 완충층으로 사용할 경우, Ni과 CeO2의 큰 열팽창계수 차이 또는 큰 격자불일치로 인하여 수십 나노이상의 두께에서 크랙이 발생하는 단점이 있다. 또한 선재의 단순한 완충층 구조와 빠른 생산성은 상업화에 있어서 매우 중요한 요소이며 이에 따라 원자가 일정한 자리를 잡아가면서 성장하는 에피텍시얼한 박막을 만들기 위하여 낮은 증착률이 요구된다,
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 기판과 CeO2 에피텍시얼층 사이에 낮은 증착속도로 증착된 얇은 CeO2 핵생성층을 삽입함으로서 낮은 기판 온도와 고속증착률을 가지는 CeO2을 제조하는 방법을 제공하는 것을 그 목적으로 한다.
본 발명의 다른 목적은 2단계에 걸친 공정으로 CeO2 단일 완충층을 제조함으로써 250nm의 두께에서도 크랙이 발생하지 않고 우수한 표면 거칠기를 나타내는 초전도 선재를 제공하는 것이다.
본 발명의 또 다른 목적은 우수한 c-축 배향성을 가지며, 면내 2축배향성이 약 5°로 우수한 결정성을 나타내어 단일 완충층으로서 우수한 특성을 가지는 초전도 선재를 제공하는 것이다.
본 발명은 상기의 목적을 달성하기 위한 것으로, CeO2를 이용하여 초전도 선재의 완충층을 형성하는 방법에 있어서, 기판에 3 ~ 100 nm의 두께의 CeO2을 증착하여 핵생성층을 생성하는 단계; 및 상기 핵생성층의 상단에 10 ~ 500 nm CeO2을 증착하여 에피텍시얼층을 생성하는 단계를 포함하는 초전도 선재의 단일 완충층 형성방법을 제공한다.
또한, 상기 증착은 스퍼터링(sputtering), 펄스 레이저 증착법(pulsed laser deposition) 또는 전자빔 증착법(electron beam everpotaion)에 의하여 행하는 것을 특징으로 한다.
또한, 상기 기판은 니켈 또는 니켈 합금인 것을 특징으로 한다.
또한, 상기 니켈 합금은 코발트(Co), 크롬(Cr), 바나듐(V), 몰리브덴(Mo), 텅스텐(W) 또는 붕소(B)가 함유되는 것을 특징으로 한다.
또한, 상기 기판은 Rolling Assisted Biaxially Textured Substrate(RABiTS) 공정에 의해 제작된 것을 특징으로 한다.
또한, 상기 핵생성층의 증착 속도는 0.1 ~ 6Å/sec의 범위인 것을 특징으로 한다.
또한, 상기 핵생성층의 증착 온도는 500 ~ 900℃의 범위인 것을 특징으로 한다.
또한, 상기 에피텍시얼층의 증착 속도는 6 ~ 10000 Å/sec의 범위인 것을 특징으로 한다.
또한, 상기 에피텍시얼층의 증착 온도는 400 ~ 700℃의 범위인 것을 특징으로 한다.
또한, 본 발명은 상기의 형성방법을 이용하여 제조된 초전도 선재를 제공한다.
본 발명에 의하면, 2단계 공정으로 CeO2 단일 완충층을 제조하였을 경우에 250 nm의 두께에서도 크랙이 발생하지 않았고 Ra 값이 7.2 nm로 우수한 표면 거칠기를 나타내며, XRD 측정결과, 우수한 c-축 배향성을 가지며 면내 2축 배향성이 약 5°로 우수한 결정성을 나타내어 단일 완충층으로서 우수한 특성이 있는 초전도 선재를 이용할 수 있다.
도 1은 RABiTS 위에 증착된 CeO2 박막의 증착속도에 따른 XRD 회절 패턴을 나타낸 그래프.
도 2는 1단계 CeO2 핵생성 층의 두께에 따른 XRD 회절 패턴을 나타낸 그래프.
도 3은 CeO2 단일 완충층으로서 핵생성층이 삽입되지 않은 경우(비교예)와 삽입된 경우(실시예)의 XRD 회절 패턴을 나타낸 그래프.
도 4는 2단계 공정으로 제조된 CeO2 단일 완충층의 두께(100 ~ 300nm)에 따른 박막의 미세구조를 나타낸 이미지.
도 5는 250nm두께의 CeO2 단일 완충층의 XRD 패턴을 나타낸 그래프.
도 6은 에피텍시얼층의 증착 온도 600℃에서 250nm두께의 CeO2 단일 완충층의 AFM 이미지.
도 7은 CeO2 (220)면의 파이-스캔(Phi-scan)과 오메가-스캔(omega-scan)을 나타낸 이미지.
본 발명은, CeO2를 이용하여 초전도 선재의 완충층을 형성하는 방법에 있어서, 기판에 3 ~ 100 ㎚의 두께의 CeO2을 증착하여 핵생성층을 생성하는 단계; 및 상기 핵생성층의 상단에 10 ~ 500 ㎚의 두께의 CeO2을 증착하여 에피텍시얼층을 생성하는 단계를 포함하는 초전도 선재의 단일 완충층 형성방법에 관한 것이다.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
본 발명은 RABiTS 기판 위에 CeO2 층을 2단계에 걸쳐 증착함으로써 단일 완충층을 형성하는 방법에 관한 것이다.
1단계에서는 낮은 증착 속도로 3 ~ 100㎚ 두께의 CeO2 단일 완충층을 높은 온도에서 증착하여 핵생성층을 생성한다. 핵생성층의 두께가 3 nm 미만인 경우 핵생성층의 역할을 충분히 하지 못하며, 100nm를 초과하는 경우 열팽창계수와 격자상수차이 때문에 크랙이 발생하여 바람직하지 못하다.
상기 핵생성층의 증착 속도는 0.1 ~ 6 Å/sec의 범위로 한다. 핵생성층의 증착속도는 느릴수록 좋으며, 6 Å/sec을 초과하는 경우 금속모재 위에서 에피텍시얼한 성장에 있어서 바람직하지 않다. 또한, 상기 1단계의 증착 온도는 500 ~ 900℃의 범위에서 수행하는데, 500℃ 미만의 온도인 경우 에피텍시얼한 성장을 하지 못하며, 900℃를 초과하는 온도에서는 큰 열응력이 발생하여 증착되는 박막에 크랙이 발생하므로 바람직하지 못하다
상기 1단계의 증착은 다음 단계인 2단계 CeO2 에피텍시얼층을 증착할 때 Ni과 CeO2 층 사이의 격자불일치도에 의한 응력을 완화시켜주며, 호모 에피텍시(Homo Epitaxy)를 유도함으로서 표면에너지를 낮춰 저온에서 에피텍시얼한 박막을 만들어 열응력을 최소화할 수 있도록 하기 위한 것이다.
2단계에서는 높은 증착 속도로 10 ~ 500㎚ 두께의 CeO2 층을 낮은 온도에서 증착하여 에피텍시얼층을 생성한다. 에피텍시얼층의 두께가 10nm 미만인 경우 CeO2의 상위층인 초전도층 증착조건에서(700℃이상)에서 금속기판이 초전도층으로 확산하여 충분한 확산방지층의 두께가 될 수 없어서 바람직하지 못하며, 500nm를 초과하는 경우 크랙이 발생하므로 바람직하지 못하다.
상기 에피텍시얼층의 증착 속도는 6 ~ 10000Å/sec의 범위로 한다. 6Å/sec 미만인 경우 에피텍시얼한 성장은 가능하나 생산속도가 느리며 열응력을 받기 때문에 적절하지 않으며, 10000Å/sec을 초과하는 경우 에피텍시얼한 성장에 있어서 바람직하지 않다. 또한, 상기 2단계의 증착 온도는 400 ~ 700℃의 범위에서 수행하는데, 400℃ 미만의 온도인 경우 핵생성층 위에서 에피텍시얼한 성장을 하지 못하고, 700℃를 초과하는 온도에서는 열응력때문에 얇은 두께에서도 크랙이 발생하므로 적당하지 못하다. 비교적 저온의 온도에서 짧게 노출되는 박막이 열응력에 대한 손실을 줄이도록 하는 것이라 추측할 수 있다.
기판은 니켈이나, 니켈 합금 기판을 사용하는 것이 바람직하다. 니켈 합금에는 코발트(Co), 크롬(Cr), 바나듐(V), 몰리브덴(Mo), 텅스텐(W) 또는 붕소(B)가 함유되는 것을 사용할 수 있다.
본 발명에 따른 기판의 증착방법으로는 물리적 증착법을 사용한다. 상기 물리적 증착법은 스퍼터링(sputtering), 펄스 레이저 증착법(pulsed laser deposition) 또는 전자빔 증착법(electron beam everpotaion)을 예로 들 수 있다.
이하, 본 발명에서는 실시예 및 비교예에 의거하여 2단계로 증착되어 만들어진 CeO2층의 단일 완충층의 결정성, 표면조도, 고속증착률 그리고 크랙발생이 없는 임계두께에 대한 최적조건에 대하여 설명한다.
하기의 실시예는 본 발명을 보다 구체적으로 설명하기 위한 목적으로 사용되는 것으로, 본 발명의 범위는 특허청구범위에 의하여 결정되는 것이며 하기의 실시예의 범위로 한정되는 것은 아니다.
[ 실시예 ]
< 실험방법 >
본 실험에서는 CeO2 완충층을 증착하기 위하여 전자빔 증착법을 사용하였다. 기본적인 장치 구성은 챔버의 진공을 유지하기 위한 터보(turbo) 펌프, 크라이오(cryo) 펌프 그리고 가스 종류 및 유량을 조절할 질량 유량 제어기(Mass Flow Controller)가 장착되어 있으며, 금속기판을 증착온도까지 올리기 위하여 1500W의 할로겐 램프와 막 두께를 측정/제어하기 위해 2개의 수정진동자마이크로밸런스(Quartz Crystal Microbalance)를 사용하였다. 타겟은 CeO2(99.9%)를 사용하였으며, 기판으로는 RABiTS(Ni-5%W)을 사용하였다. 전자빔 증착을 위해 챔버의 진공도는 1×10-6 Torr, 가스유량은 5sccm으로 각각 유지하였으며, 타겟과 기판의 거리는 68cm이었다.
핵생성층의 RABiTS 위에 증착속도는 3 ~ 6Å/sec로 유지하였으며, 600℃의 온도에서 5 ~ 30nm의 두께로 증착하였다. 에피텍시얼층은 핵생성층 위에 증착속도는 30Å/sec로 유지하며, 600℃에서 핵생성층과 합쳐 100 ~ 300nm의 두께로 증착하였다.
시편의 결정성은 X선 회절분석기(X-ray diffractometer, XRD)로 에피텍시(epitaxy) 성장을 확인하기 위하여 스캔(scan)을 하였으며, in-plane 및 out-of-plane texture를 확인하기 위하여 CeO2(220)의 Φ-scan 및 ω-scan을 측정하였다. 또한 미세조직과 표면 거칠기를 관찰하기 위하여 원자힘 현미경(Atomic Force Microscope, AFM)과 주사전자현미경(Scanning Electron Microscope, SEM) 분석을 하였다.
< 결과 >
CeO2 핵생성층의 에피텍시얼(epitaxial)하게 성장시키기 위한 증착속도와 두께에 따른 CeO2 박막의 결정성에 대한 실험을 진행하였다.
도 1은 RABiTS 위에 증착된 CeO2 박막의 증착속도에 따른 XRD 회절 패턴을 나타낸 그래프이다. 핵생성층의 증착온도 800℃에서 각각 3, 6, 12Å/sec로 증착속도를 각각 변화시키며 박막 두께가 100nm가 되도록 박막을 증착하였다.이 결과 6Å/sec이상의 두께에서는 금속모재위에서 에피텍시얼한 성장이 일어나지 않음을 확인할 수 있었다. 핵생성층의 모든 증착속도에서 CeO2(100) 회절 피크(33°부근)를 확인할 수 있었으나, 핵생성층의 증착속도가 높아질수록 CeO2(111) 회절피크(28°부근)의 강도 값도 커지는 것을 확인할 수 있었다. 또한, 증착속도가 느려질수록 CeO2(100) 회절피크의 강도 값이 커지는 것을 확인하였는데, 이는 CeO2층이 RABiTS 위에서 hetero epitaxial growth를 할 때 CeO2(100) 상으로 성장하기 위하여 적당히 늦은 증착 속도가 필요하다는 것을 의미한다.
도 2는 1단계 CeO2 핵생성 층의 두께에 따른 XRD 회절 패턴을 나타낸 그래프이다. 핵생성층의 증착속도는 3Å/sec, 증착온도는 800℃로 유지하여 두께는 5 ~ 20 nm로 변화시켜 증착하였으며, 그 위에 2단계 에피텍시얼층을 증착속도 30Å/sec으로 증착온도는 600℃에서 성장시켜 최종두께를 100nm까지 증착하였다. 핵생성 층의 두께가 5 nm일 경우에는 CeO2(100) 회절피크의 강도 값이 매우 낮은 것을 확인할 수 있었으며, 두께가 10 nm이상일 경우에는 CeO2(100) 회절피크의 강도 값이 높아 c-축으로 우선배향 성장하는 것을 확인할 수 있었다.
따라서 핵생성층의 증착속도는 3Å/sec로 유지하여 증착온도는 800℃로 고정하여 10nm의 두께로 증착하였다. 또한, 에피텍시얼층의 증착속도는 30Å/sec로 기판의 온도는 600℃로 고정하였다.
도 3은 CeO2 단일 완충층으로서 핵생성층이 삽입되지 않은 경우(비교예)와 삽입된 경우(실시예)의 XRD 회절 패턴을 비교하여 보여준다. 첫번째 그래프는 RABiTS 위에 CeO2를 핵생성층 없이 증착속도와 증착온도는 각각 30Å/sec와 800℃로 유지하여 100nm의 두께의 막을 증착한 결과(비교예)이며, 두번째 그래프는 핵생성층을 3Å/sec, 800℃의 조건에서 10 nm 두께로 증착하였으며, 그 위에 에피텍시얼층을 30Å/sec와 600℃로 유지하여 90nm의 두께의 박막을 증착한 결과(실시예)이다. 첫번째 그래프는 1단계 공정으로 CeO2(111)과 CeO2(100)의 다결정 입계가 성장된 것을 확인할 수 있는데 원자들이 일정하게 규칙적인 자리에 배열하는 에피텍시얼 성장을 하기에는 증착속도가 너무 높아서 생기는 현상으로 사료되었다. 하지만 두번째 그래프처럼 핵생성층을 형성하고 고속으로 CeO2를 증착한 경우에는 c-축방향으로 에페텍시얼한 박막이 잘 성장되었다. 이는 헤테로 에피텍시얼 성장(Hetero epitaxial growth)에서는 높은 표면에너지를 가지기 때문에 높은 원동력(driving force)이 요구되지만, 핵생성층을 포함한 에피텍시얼 성장의 경우는 호모 에피텍시얼 성장(Homo epitaxial growth)을 하기 때문에 낮은 표면에너지를 가져 이러한 결정성장의 변화가 생기는 것으로 판단된다.
도 4는 2단계 공정으로 제조된 CeO2 단일 완충층의 두께(100 ~ 300nm)에 따른 박막의 미세구조를 보여준다. 일반적으로 Ni과 CeO2 사이의 열팽창계수와 격자불일치도의 차이가 크기 때문에 수십 나노 두께이상일 경우 크랙이 발생한다고 알려져 있다. 하지만 도 4를 보았을 때 250 nm까지는 크랙이 발생하지 않았으며 이것은 Ni과 CeO2 에피택시얼층 사이에 핵생성층이 삽입되어 격자불일치에 대한 응력을 완화시키고 표면에너지를 조절함으로써 저온에서도 높은 증착속도로 증착이 가능했기 때문이라고 사료된다.
도 5는 250nm두께의 CeO2 단일 완충층의 XRD 패턴를 보여준다.
도 6은 에피텍시얼층의 증착 온도 600℃에서 250nm두께의 CeO2 단일 완충층의 AFM 이미지를 나타내었다.
이 시편의 증착조건은 앞의 실험과 모두 동일하지만, 에피텍시얼층을 600℃의 증착온도에서 증착을 하였다. 도 5에서는 높은 CeO2 (100) 회절 피크 강도 값을 확인하여 우수한 결정성을 확인할 수 있으며, 도 6에서는 Ra 값이 7.2°로 우수한 표면 거칠기를 가지는 것을 확인할 수 있다.
도 7은 CeO2 (220)면의 파이-스캔(Phi-scan)과 오메가-스캔(omega-scan)을 나타내었다. 도 7의 CeO2 (220)면의 in-plane 과 out-of-plane 측정 결과, 각각 5.3°와 4.3°로 우수한 이축 배향성을 가지는 것을 확인하여 상업적 응용에 적합한 것으로 사료된다.
이상과 같이, 본 발명의 전자빔 증발법을 이용하여 RABiTS 위에 2단계 공정으로 CeO2 단일 완충층을 형성하는 방법으로부터, 기판과 CeO2 에피텍시얼층 사이에 낮은 증착속도(3Å/sec)로 증착된 얇은 CeO2 핵생성층이 삽입함으로서 낮은 기판 온도와 고속증착률을 가지는 CeO2을 제조할 수 있었다. 또한 2단계 공정으로 CeO2 단일 완충층을 제조하였을 경우에 250nm의 두께에서도 크랙이 발생하지 않았고 Ra 값이 7.2nm로 우수한 표면 거칠기를 나타내었다. XRD 측정결과, 우수한 c-축 배향성을 가지며 면내 2축배향성이 약 5°로 우수한 결정성을 나타내어 단일 완충층으로서 우수한 특성을 보이는 것을 확인할 수 있다.

Claims (12)

  1. CeO2를 이용하여 초전도 선재의 완충층을 형성하는 방법에 있어서,
    기판에 3 ~ 100㎚의 두께의 CeO2을 증착하여 핵생성층을 생성하는 단계; 및
    상기 핵생성층의 상단에 10 ~ 500㎚의 두께의 CeO2을 증착하여 에피텍시얼층을 생성하는 단계를 포함하며,
    상기 핵생성층의 증착 속도는 0.1 ~ 6Å/sec의 범위인 것을 특징으로 하는 초전도 선재의 단일 완충층 형성방법.
  2. 제 1항에 있어서,
    상기 증착은 스퍼터링(sputtering), 펄스 레이저 증착법(pulsed laser deposition) 또는 전자빔 증착법(electron beam everpotaion)에 의하여 행하는 것을 특징으로 하는 초전도 선재의 단일 완충층 형성방법.
  3. 제 1항에 있어서,
    상기 기판은 니켈 또는 니켈 합금인 것을 특징으로 하는 초전도 선재의 단일 완충충 형성방법.
  4. 제 3항에 있어서,
    상기 니켈 합금은 코발트(Co), 크롬(Cr), 바나듐(V), 몰리브덴(Mo), 텅스텐(W) 또는 붕소(B)가 함유되는 것을 특징으로 하는 초전도 선재의 단일 완충충 형성방법.
  5. 제 3항에 있어서,
    상기 기판은 Rolling Assisted Biaxially Textured Substrate(RABiTS) 공정에 의해 제작된 것을 특징으로 하는 초전도 선재의 단일 완충층 형성방법.
  6. 삭제
  7. 제 1항에 있어서,
    상기 핵생성층의 증착 온도는 500 ~ 900℃의 범위인 것을 특징으로 하는 초전도 선재의 단일 완충층 형성방법.
  8. 제 1항에 있어서,
    상기 에피텍시얼층의 증착 속도는 6 ~ 10000Å/sec의 범위인 것을 특징으로 하는 초전도 선재의 단일 완충층 형성방법.
  9. 제 1항에 있어서,
    상기 에피텍시얼층의 증착 온도는 400 ~ 700℃의 범위인 것을 특징으로 하는 초전도 선재의 단일 완충층 형성방법.
  10. 삭제
  11. 기판과, 기판상에 증착되는 초전도층과, 상기 기판과 상기 초전도층 사이에 형성되는 완충층을 구비한 초전도 선재에 있어서,
    상기 완충층은 CeO2의 단일완충층으로 형성되되,
    기판에 3 ~ 100㎚의 두께의 CeO2을 증착하여 생성되는 핵생성층과,
    상기 핵생성층의 상단에 10 ~ 500㎚의 두께의 CeO2을 증착하여 생성되는 에피텍시얼층으로 이루어지며,
    상기 핵생성층의 증착 속도는 0.1 ~ 6Å/sec의 범위이고, 상기 핵생성층의 증착 온도는 500 ~ 900℃의 범위인 것을 특징으로 하는 초전도 선재.
  12. 제 11 항에 있어서,
    상기 에피텍시얼층의 증착 속도는 6 ~ 10000Å/sec의 범위이고, 상기 에피텍시얼층의 증착 온도는 400 ~ 700℃의 범위인 것을 특징으로 하는 초전도 선재.
KR1020100137654A 2010-12-29 2010-12-29 초전도 선재의 단일 완충층 형성방법 및 그 방법을 이용하여 제조된 초전도 선재 KR101256370B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100137654A KR101256370B1 (ko) 2010-12-29 2010-12-29 초전도 선재의 단일 완충층 형성방법 및 그 방법을 이용하여 제조된 초전도 선재

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100137654A KR101256370B1 (ko) 2010-12-29 2010-12-29 초전도 선재의 단일 완충층 형성방법 및 그 방법을 이용하여 제조된 초전도 선재

Publications (2)

Publication Number Publication Date
KR20120075802A KR20120075802A (ko) 2012-07-09
KR101256370B1 true KR101256370B1 (ko) 2013-04-25

Family

ID=46709630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100137654A KR101256370B1 (ko) 2010-12-29 2010-12-29 초전도 선재의 단일 완충층 형성방법 및 그 방법을 이용하여 제조된 초전도 선재

Country Status (1)

Country Link
KR (1) KR101256370B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980053335A (ko) * 1996-12-26 1998-09-25 윤덕용 곡면 기판상에 성장된 고온 초전도체 박막 및 그 제조방법
KR20030039525A (ko) * 2001-11-13 2003-05-22 전국진 마이크로 구조물의 잔류응력 테스트용 패턴 및 그제조방법 그리고 상기 패턴을 이용한 잔류응력 측정방법
JP2004303848A (ja) 2003-03-31 2004-10-28 Nec Tokin Corp 高耐電圧キャパシタ
KR20070027906A (ko) * 2005-08-30 2007-03-12 엘에스전선 주식회사 초전도 선재용 기판 및 그 제조방법과 초전도 선재

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980053335A (ko) * 1996-12-26 1998-09-25 윤덕용 곡면 기판상에 성장된 고온 초전도체 박막 및 그 제조방법
KR20030039525A (ko) * 2001-11-13 2003-05-22 전국진 마이크로 구조물의 잔류응력 테스트용 패턴 및 그제조방법 그리고 상기 패턴을 이용한 잔류응력 측정방법
JP2004303848A (ja) 2003-03-31 2004-10-28 Nec Tokin Corp 高耐電圧キャパシタ
KR20070027906A (ko) * 2005-08-30 2007-03-12 엘에스전선 주식회사 초전도 선재용 기판 및 그 제조방법과 초전도 선재

Also Published As

Publication number Publication date
KR20120075802A (ko) 2012-07-09

Similar Documents

Publication Publication Date Title
Engel et al. An all chemical solution deposition approach for the growth of highly textured CeO2 cap layers on La2Zr2O7-buffered long lengths of biaxially textured Ni–W substrates for YBCO-coated conductors
US6261704B1 (en) MgO buffer layers on rolled nickel or copper as superconductor substrates
KR20180091741A (ko) 다이아몬드 제막용 하지기판 및 이것을 이용한 다이아몬드기판의 제조방법
JP2019524982A (ja) Ｉｉｉａ族窒化物成長システムおよび方法
CN102623521A (zh) 一种氧化亚铜薄膜的制备方法
CN109205599B (zh) 一种低温制备石墨烯单晶晶圆的方法
Dai et al. Epitaxial (100) iridium on A-plane sapphire: A system for wafer-scale diamond heteroepitaxy
CN111809154B (zh) 一种制备高质量硅基氮化铝模板的方法
WO2006101255A1 (ja) 超伝導硼化マグネシウム薄膜及びその製造方法
JP2013069983A (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
Park et al. Synthesis and microstructural characterization of growth direction controlled ZnO nanorods using a buffer layer
CN112831766B (zh) 一种利用磁控溅射在硅衬底上制备金属锆薄膜的方法及应用
KR101256370B1 (ko) 초전도 선재의 단일 완충층 형성방법 및 그 방법을 이용하여 제조된 초전도 선재
Zhang et al. Two-step growth of high-quality Nb/(Bi0. 5Sb0. 5) 2Te3/Nb heterostructures for topological Josephson junctions
CN1309020C (zh) 一种在铝酸镁衬底上制备ZnO单晶薄膜的方法
US8673821B2 (en) Coated conductor with improved grain orientation
CN1588631A (zh) 在(La,Sr)(Al,Ta)O3上制备高质量ZnO单晶薄膜的方法
Polat et al. Direct growth of LaMnO3 cap buffer layers on ion-beam-assisted deposition MgO for simplified template-based YBa2Cu3O7− δ-coated conductors
Cantoni et al. Investigation of TiN seed layers for RABiTS architectures with a single-crystal-like out-of-plane texture
Reade et al. Ion-beam nanotexturing of buffer layers for near-single-crystal thin-film deposition: Application to YBa 2 Cu 3 O 7-δ superconducting films
Savvides et al. In-situ growth of epitaxial YBa2Cu3O7 thin films by on-axis unbalanced dc magnetron sputtering
Lee et al. Fabrication of CeO2 buffer layer with high deposition rate on biaxially textured Ni–3% W substrate by electron beam evaporation
JP3929964B2 (ja) 薄膜積層構造体の製造方法
Sohma et al. Structural aspect of high-Jc MOD-YBCO films prepared on large area CeO2-buffered YSZ substrates
Muydinov et al. High throughput of reel-to-reel MOCVD-YBCO on different CSD-and MOCVD-buffered cube textured Ni-substrates

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160411

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190415

Year of fee payment: 7