KR101237827B1

KR101237827B1 - 전압 제어 시스템

Info

Publication number: KR101237827B1
Application number: KR1020110017891A
Authority: KR
Inventors: 모토키 가나모리
Original assignee: 가부시키가이샤 덴소
Priority date: 2010-03-02
Filing date: 2011-02-28
Publication date: 2013-02-27
Also published as: JP2011182583A; TW201218602A; CN102193573B; US8432141B2; JP5348020B2; KR20110099646A; US20110215785A1; CN102193573A; TWI423574B

Abstract

전압 제어 시스템은 정전압 회로, 반도체 패키지 및 전력 공급 패키지로 구성된다. 전력 공급 패키지의 전력 공급 칩은 반도체 패키지로 공급되는 입력전압과 반도체 장치의 동작전압에 기초하여 정전압 회로를 제어해, 입력전압과 동작전압의 전압차이가 증가함에 따라 입력전압이 감소하도록 한다.

Description

전압 제어 시스템{VOLTAGE CONTROL SYSTEM}

[1]본 발명은 정전압 회로를 제어하기 위한 전압 제어 회로를 갖는 전압 제어 시스템에 관한 것으로, 반도체 장치들(semiconductor devices)의 반도체 칩들(semiconductor chips)이 집적된 반도체 패키지(semiconductor package)에 전력을 공급한다.

[2]90nm 이하의 디자인 룰(design rule)을 갖는 진보된 반도체 공정에 의해 제조된 반도체 칩에 있어서, 반도체 장치의 전력소모는 동작전력과 누설전력의 합과 일치한다는 것이 잘 알려져 있다.

[3]동작전력은 반도체 칩의 입력전압의 크기에 의존적이고 반도체 제조 공정상의 변화(variation)에 따라 반도체 칩들마다 약간 다르다. 반도체 장치의 동작전력과 전력소모는 입력전압이 증가함에 따라 증가한다.

[4]누설전력은 반도체 칩의 현재 특성, 즉 트랜지스터의 문턱전압(threshold voltage)의 크기에, 의존적이다. 따라서 누설전력은 반도체 제조 공정상의 변화에 의존하는 반도체 칩들마다 다르다. 문턱전압이 감소할수록 누설전류가 증가하므로, 큰 누설 전력을 갖는 반도체 칩은 작은 누설 전력을 갖는 반도체 칩에 비교하여 더 나은 스위칭 특성을 갖는다.

[5]따라서, 큰 누설 전력을 갖는 반도체 칩의 입력전압을 작은 누설 전력을 갖는 반도체 칩의 입력전압보다 낮게 함으로써, 반도체 칩의 전력 소모를 줄이고 반도체 칩의 스위칭 주파수(switching frequency)가 실질적으로 변하지 않도록 유지할 수 있다.

[6]이는 도 9와 함께 더욱 자세히 설명된다. 도 9에서 (a)와 (b)는 두 반도체 칩 샘플 A와 B에 각각에 대해 전력소모 Pc를 동작전력 Po와 누설전력 Pl의 합으로 도시한다. 샘플 A와 B는 동일한 제조 공정에 의해 제조되고, 샘플 A와 B의 누설전력 Pl은 각각 작고 크고, 동일한 입력전압이 샘플 A와 B에 인가된 것으로 가정한다.

[7]도 9의 (a)와 (b)로부터, 샘플 A와 B 간에 동작전력 Po는 일반적으로 동일하지만 샘플 B가 샘플 A보다 더 큰 누설전력을 갖는다는 것을 확인할 수 있다. 그러므로, 샘플 B의 문턱전압 Vth는 샘플 A의 문턱전압보다 낮으며, 샘플 B의 동작 주파수(operating frequency, 즉 동작 가능한 스위칭 주파수)의 한계값이 샘플 A의 한계값보다 높다.

[8]그러므로, 도 9의 (c)에 도시된 바와 같이, 샘플 B의 동작주파수의 한계값을 샘플 A의 동작주파수의 한계값과 일반적으로 동일하게 유지하면서도, 샘플 B의 전력소모 Pc를 전력레벨 Pb로부터 샘플 A의 전력레벨 Pa로 낮추기 위하여, 샘플 B의 입력전압을 낮출 것이 제안된다.

[9]상술한 칩 특성을 이용하는 이 기술(VID: dynamic-voltage identification)은, 다음의 비-특허 문서에 개시되어 있다.

Intel Corp. "Voltage Regulator-Down(VRD) 11.0", pp. 27-28, November, 2006

[10]VID 기술에 따르면, 도 10에 도시된 바와 같이, 전압 제어 시스템(100)이 반도체 패키지(110)와 전력 공급(power supply) LSI(PS-LSI)(120)로 구성된다. 반도체 패키지(110)는 CPU(111)와 비휘발성 메모리(112)를 포함하고, 어플리케이션 특정 표준 제조(ASSP: application specific standard produce)를 이용하여 집적된다. CPU(111)와 비휘발성 메모리(112)는 반도체 칩들에 대응된다. 전력 공급 LSI(120)는 DC-DC 컨버퍼(121)를 포함한다. 반도체 패키지(110)와 전력 공급 LSI(120)는 직렬 통신(serial communications)을 수행하고 전력 공급 LSI(120)로부터 반도체 패키지(110)로 전력을 공급하기 위해 연결된다.

[11]전압 제어 시스템(100)에서, 동작전력과 반도체 패키지(110)의 동작 주파수의 한계값은 제조된 이후에 테스트된다. 전압 값(VID)은 테스트 결과에 기초하여 결정되고 비휘발성 메모리에 저장된다(112). 전력 공급 LSI(120)의 DC-DC 컨버터(121)는 직렬 통신을 경유하여 반도체 패키지(110)로부터 VID를 획득하고, 획득된 VID에 따라 반도체 패키지(110)로의 입력전압을 설정한다. 그러므로, 전압 제어 시스템(100)은 반도체 패키지(110)의 전력소모를 줄인다.

[12]그러나, 종래의 기술에 따르면, 전압 값(VID)이 반도체 칩 테스트 과정에서 각각의 반도체 칩에 저장될 필요가 있다. 결과적으로, 반도체 칩 테스트 과정이 복잡해지고 비용을 증가시킨다. 다수의 반도체 칩을 집적하는 경우에(SIP: system in package), 반도체 칩 테스트 과정은 더욱 복잡해진다.

[13]그러므로, 본 발명은, 테스트 과정의 복잡함 없이 반도체 칩의 전기 전력 소모를 줄이는 것이 가능한, 전압 제어 시스템 회로를 제공하고자 하는데 그 목적이 있다.

[14]본 발명에 따르면, 전압 제어 시스템은 정전압 회로, 반도체 패키지 및 전압 제어 회로로 구성된다. 상기 반도체 패키지는 반도체 장치가 집적된 반도체 칩을 포함한다. 상기 전압 제어 회로는 상기 정전압 회로로부터 공급되는 입력전압과, 상기 반도체 패키지의 누설전류와 동작전류에 대응하는 상기 반도체 장치의 동작전압에 기초하여 상기 정전압 회로를 제어한다. 상기 전압 제어 회로는 상기 정전압 회로로부터 상기 반도체 패키지로 공급되는 상기 입력전압이 상기 입력전압과 상기 동작전압 간의 전압차이가 증가함에 따라 감소하도록 한다.

[15]본 발명의 상술된 그리고 다른 목적들, 특징들 및 장점들은 첨부된 도면들을 참조하는 후술되는 상세한 설명들에 의해 더욱 명확해 질 것이다.
도 1은 본 발명에 따른 전압 제어 시스템의 제1실시예를 도시한 회로도.
도 2는 제1실시예의 전력 공급 칩으로 제조되는 전압 제어 회로의 상세 도면.
도 3은 제1실시예에서, 전압 제어 회로에 의해 설정되고 반도체 패키지로 인가되는 입력전압들의 예시를 보여주는 표.
도 4는 본 발명에 따른 전압 제어 시스템의 제2실시예를 도시한 회로도.
도 5는 본 발명에 따른 전압 제어 시스템의 제3실시예를 도시한 회로도.
도 6은 본 발명에 따른 전압 제어 시스템의 제4실시예를 도시한 회로도.
도 7은 제4실시예에서, 전압 제어 회로에 의해 설정되고 반도체 패키지로 인가되는 입력전압들의 예시를 보여주는 표.
도 8은 본 발명의 제4실시예에서 변경된 전압 제어 회로의 일부를 도시한 회로도.
도 9는 동일한 반도체 제조 공정에 의해 제조된 다른 샘플들의 전력소모를 보여주는 그래프.
도 10은 종래의 전압 제어 시스템을 도시한 블록도.

(제1실시예)

[16]도 1을 참조하면, 전압 제어 시스템(1)은 정전압 회로(10), 반도체 패키지(20) 및 전력 공급 패키지 LSI(PS-LSI)(30)를 포함한다.

[17]정전압 회로(10)는 정전압원(11), 스위칭 소자(12), 다이오드(13), 인덕터(14) 및 캐패시터(15)를 포함한다. 정전압원(11)은, 정전압을 생성하고 스위칭 소자(12)에 공급하는, 일반적인 전압 조정기 원(voltage regulator source)이다. 스위칭 소자(12)는 일반적인 트랜지스터이고 전원 패키지(30)로부터 자신의 게이트에 인가되는 제어전압에 의해 턴온/턴오프되도록 제어된다. 스위칭 소자(12)가 턴온되면, 정전압원(11)에 의해 생성된 정전압이 스위칭 소자(12)(및 이와 같은 것)를 통해 정전압 회로(10)의 외부로 공급된다. 스위칭 소자(12)가 턴오프되면, 정전압원(11)에 의해 생성된 정전압이 정전압 회로(10)의 외부로 공급되지 않는다. 정전압원(11)에 의해 생성된 정전압의 크기는 스위칭 소자(12)의 온-오프 동작에 따라 제어되고, 다이오드(13), 인턱터(14) 및 캐패시터(15)에 의해 고르게 된다(smoothed). 그러면, 고르게 된 전압이 외부로, 정전압 회로(10)로부터 반도체 패키지(20)로, 공급된다. 정전압 회로(10)는, 반도체 패키지(20)의 입력전압이고 0.0[V]에서 2.0[V]의 범위를 갖는, 자신의 출력전압을 설정 가능하도록 구성된다.

[18]반도체 패키지(20)는 범용(general-purpose) LSI이며, 이의 기능은 특정 분야의 사용에 맞게 제한되고, 어플리케이션 특정 표준 제조(ASSP: application specific standard produce)에 의해 제조된다. 반도체 패키지(20) 내부에, 반도체 장치가 제조된 반도체 칩(21)이 집적된다. 반도체 장치는, 예를 들어 CPU, 비휘발성 메모리 및 이와 같은 것을 포함하는, 논리 회로를 포함한다. 반도체 장치는 3개의 전력 공급 단자(22) 및 동작전압 모니터 단자(23)를 갖는다. 전력 공급 단자들(22)은 정전압 회로(10)로부터 반도체 장치(예, 반도체 칩(21) 및 이와 같은 것)에 전기 전력을 공급하기 위해 제공된다. 동작전압 모니터 단자(23)는 반도체 장치가 동작하는 동작전압을 모니터링하기 위해 제공된다.

[19]정전압 회로(10)로부터 반도체 칩(21)으로 누설전류가 흐르므로, 정전압 회로(10)로부터 전력 공급 단자(22)로 공급되는 입력전압이 떨어진다. 결과적으로, 반도체 패키지(20)로 공급되는 입력전압과 반도체 장치의 동작전압 간에 차이가 발생한다. 제1실시예에서 반도체 장치의 동작전압은 1.1[V]이다.

[20]단자(23)는 전원 패키지(30)의 동작전압 모니터 단자(33)에 연결되고, 제1연산 증폭기(311)의 반전 입력단자 및 제2연산 증폭기(312)의 비반전 입력단자에 연결된다. 그러므로 장치는 전원 패키지(30)에 연결된다. 제1연산 증폭기(311)와 제2연산 증폭기는 각각 높은 입력 임피던스를 가지므로, 반도체 패키지(20)와 전원 패키지(30) 간에는 일반적으로 전류가 흐르지 않는다.

[21]전원 패키지(30)는 전력-공급 LSI 및 패키지(20)와 분리된 패키지로 제조될 수 있다. 전원 패키지(30) 내에 전원 칩(31)이 제조된다. 전원 칩(31) 내부에는 전압 제어 회로가 있다. 그러므로, 전원 칩(31)은 일반적으로 전압 제어 회로에 해당한다. 패키지(30)는 입력전압 모니터 단자(32), 동작전압 모니터 단자(33) 및 게이트 드라이버 단자(34)를 가진다. 단자(32)는 반도체 패키지(20)로 공급되는 입력전압을 모니터링하기 위해 제공된다. 동작전압 모니터 단자(33)는 반도체 칩(21) 내에 제조된 반도체 장치가 동작하는 동작전압을 모니터링하기 위해 제공된다. 게이트 드라이버 단자(34)는 스위칭 소자(12)의 게이트 전극에 제어전압을 출력하기 위해 제공된다.

[22]전압 제어 회로는 반도체 패키지(20)의 입력전압(FB1)과 반도체 장치의 동작전압(FB2)에 기초하여 정전압 회로(10)를 제어한다. 동작전압(FB2)은 입력전압(FB1)보다 반도체 칩(21)의 누설전류와 동작전류에 대응하는 전압강하만큼 작다. 즉, 반도체 패키지(20)로 공급되는 입력전압(FB1)은, 입력전압(FB1)과 동작전압(FB2)의 차이가 증가하거나 감소함에 따라, 감소하거나 증가한다.

[23]전압 제어 회로는 제1연산 증폭기(311)와 제2연산 증폭기(312)에 더하여 고정저항(313) 및 가변저항(314)으로 구성된다. 도 1에 도시된 전압 제어 회로는 오직 하나의 가변저항(314)을 가진다. 그러나, 도 2에 도시된 바와 같이, 전압 제어 회로는 가변저항(314)으로, A-D 컨버터(ADC)(314a), 디코더(314b), 고정저항들(314c-314e) 및 스위칭 소자들(314f-314h)을 가질 수 있다.

[24]제1연산 증폭기(311)의 비반전 입력단자, 반전 입력단자 및 출력단자에는, 각각 단자(32), 동작전압 모니터 단자(33) 및 ADC(314a)가 연결된다. 디코더(314b)의 전-단계(pre-stage, 입력 측)에는 ADC(314a)가 연결되고, 후-단계(post-stage, 출력 측)에는 스위칭 소자들(314f 내지 314h)이 연결된다. 고정저항들(313, 314c 내지 314e)은 내부 정전압원(15)에 직렬로 연결된다. 제2연산 증폭기(312)의 비반전 입력단자 및 출력단자는 각각 동작전압 모니터 단자(33) 및 게이트 드라이버 단자(34)에 연결된다. 제2연산 증폭기(312)의 반전 입력단자는 고정저항(313)과 고정저항(314c)의 연결지점에 스위칭 소자(314f)를 통해 연결되고, 고정저항(313c)과 고정저항(314d)의 연결지점에 스위칭 소자(314g)를 통해 연결되고, 고정저항(313d)과 고정저항(314e)의 연결지점에 스위칭 소자(314h)를 통해 연결된다.

[25]제1연산 증폭기(311)는 출력전압을 가변저항(314)에 출력하는데, 출력전압은 반도체 패키지(20)의 입력전압(FB1)과 반도체 장치의 동작전압(FB2)의 전압차이(FB1-FB2)에 대응한다. 입력전압(FB1)과 동작전압(FB2)은 각각 입력전압 단자(32)와 동작전압 모니터 단자(33)로 입력된다.

[26]더욱 상세하게, 제1연산 증폭기(311)는 전압차이(FB1-FB2)에 대응하는 출력전압을 ADC(314a)에 출력하고, ADC(314a)는 제1연산 증폭기(311)의 출력전압을 대응하는 디지털 값으로 변환한다. 디지털 값은 불연속적인(discrete) 값(불연속적인 전압)이다. 디코더(314b)는 ADC(314a)로부터 입력된 ADC(314a)의 불연속적인 전압에 따라 스위칭 소자들(314f 내지 314h)을 턴온/턴오프한다.

[27]스위칭 소자들(314f 내지 314h) 중 스위칭 소자(314f)가 턴온되면, 제1분배 전압이 제2연산 증폭기(312)의 반전 입력단자로 입력된다. 제1분배 전압은 내부 정전압원(315)의 정전압을 고정저항(313)과 고정저항들(314c 내지 314e)로 분배하여 생성된다. 스위칭 소자들(314f 내지 314h) 중 스위칭 소자(314g)가 턴온되면, 제2분배 전압이 제2연산 증폭기(312)의 반전 입력단자로 입력된다. 제2분배 전압은 내부 정전압원(315)의 정전압을 고정저항들(313, 314c)과 고정저항들(314d, 314e)로 분배하여 생성된다. 그러므로 제2분배 전압은 제1분배 전압보다 낮다. 스위칭 소자들(314f 내지 314h) 중 스위칭 소자(314h)가 턴온되면, 제3분배 전압이 제2연산 증폭기(312)의 반전 입력단자로 입력된다. 제3분배 전압은 내부 정전압원(315)의 정전압을 고정저항들(313, 314c, 314d)과 고정저항(314e)으로 분배하여 생성된다. 그러므로 제3분배 전압은 제2분배 전압보다 낮다.

[28]제1연산 증폭기(311)의 출력전압은, 입력전압(FB1)과 동작전압(FB2)의 전압 차이가 증가함에 따라 증가한다. 제1연산 증폭기(311)의 출력전압이 증가함에 따라, 제2연산 증폭기(312)의 반전 입력단자에서의 분배전압은 비례해서 증가한다. 제2연산 증폭기(312)의 반전 입력단자에서의 분배전압이 증가하고 동작전압(FB2)에 가까워지면, 즉 동작전압(FB2)과 분배전압 간의 전압차이가 감소하면, 스위칭 소자(12)의 제어전압에 대응하는 제2연산 증폭기(312)의 출력전압이 감소한다. 제어전압의 감소에 의해 스위칭 소자(12)가 턴오프되면, 입력전압(FB1)이 떨어진다.

[29]제1연산 증폭기(311)의 출력전압은, 입력전압(FB1)과 동작전압(FB2)의 전압 차이가 감소함에 따라 감소한다. 제1연산 증폭기(311)의 출력전압이 감소함에 따라, 제2연산 증폭기(312)의 반전 입력단자에서의 분배전압은 비례해서 감소한다. 제2연산 증폭기(312)의 반전 입력단자에서의 분배전압이 감소하고 동작전압(FB2)으로부터 벗어나면, 즉 동작전압(FB2)과 분배전압 간의 전압차이가 증가하면, 스위칭 소자(12)의 제어전압에 대응하는 제2연산 증폭기(312)의 출력전압이 증가한다. 제어전압의 증가에 따라 스위칭 소자(12)가 턴온되면, 입력전압(FB1)이 올라간다.

[30]제1실시예에 따르면, 도 3에 도시된 바와 같이, 전압 제어 회로가 스위칭 소자(12)를 제어한다. 즉, 예를 들어, 입력전압(FB1)과 동작전압(FB2) 간의 전압 차이가 0.1[V]만큼 크면, 스위칭 소자(12)는 동작전압(FB2)을 1.0[V]로 낮추도록 제어된다. 예를 들어, 입력전압(FB1)과 동작전압(FB2) 간의 전압 차이가 0.05[V]만큼 작으면, 스위칭 소자(12)는 동작전압(FB2)을 1.2[V]로 높히도록 제어된다.

[31]상술된 바와 같이, 입력전압(FB1)과 동작전압(FB2) 간의 전압 차이는 전압강하(voltage drop)에 의해 발생하는데, 이는 반도체 칩(21)의 누설전류와 동작전류의 크기에 따라 다를 수 있다. 그러나, 동작전류는 반도체 제조 공정 상의 변화에 의존하여 거의 변하지 않는다. 그러므로, 전압차이는 일반적으로 누설전류의 크기, 즉 누설 전력,에 비례한다. 정전압 회로(10)는 전압차이가 증가하고 감소함에 따라, 입력전압을 감소하고 증가시키도록 제어된다. 그러므로, 전압 제어 회로는, 반도체 패키지(20)가 큰 누설전력을 가지고 작은 누설전력을 가짐에 따라, 입력전압(FB1)을 감소시키고 증가시킨다. 결과적으로, 반도체 패키지(20)가 큰 누설전력을 가지더라도, 작은 누설전력을 갖는 반도체 패키지와 동일한 동작 주파수 한계값을 유지하면서, 전력소모를 줄일 수 있다.

[32]그러므로, 전압 제어 회로는 종래기술과 다르게, 테스트 과정에서 제공되어야 하는 설정 전압 값(VID)을 요구하지 않는다. 결과적으로, 반도체 패키지(20)의 테스트 과정이 복잡하지 않다.

(제2실시예)

[33]도 4에 도시된 제2실시예에 따르면, 전압 제어 시스템(2)은 전압 제어 시스템(1)과 유사한 방법으로 구성된다. 그러나, 전압 제어 시스템(2)은 다음의 점들에 있어서 전압 제어 시스템(1)과 다르다.

[34]전압 제어 시스템(1)에서, 전압 제어 회로를 포함하는 전원 칩(31) 및 반도체 장치를 포함하는 반도체 칩(21)은, 각각 별도로 전원 패키지(30)와 반도체 패키지(20)에 집적된다. 그러나, 전압 제어 시스템(2)에서, 전압 제어 회로는 전원 칩(31a) 내에 제공되고, 전원 칩(31a)은 반도체 칩(21a)과 동일한 하나의 반도체 패키지(20a) 내로 집적되며, 따라서 SiP(system in package)를 형성한다.

[35]전압 제어 시스템(2)에서, 전압 제어 회로는 전원 칩(31a)에 형성된다. 반도체 패키지(20a) 내에서, 반도체 칩(21a), 전원 칩(31a) 및 인터포저(24)는 하나의 몸체(single body)로 집적된다. 인터포저(24)는 반도체 칩(21a)과 전원 칩(31a)을 전기적으로 연결한다. 패키지(20a)는 반도체 패키지(20a)로 공급되는 입력전압(FB1)을 모니터링하기 위한 입력전압 모니터 단자(32)를 가진다. 전원 칩(31a)은 인터포저(24)를 통해 반도체 장치의 동작전압(FB2)을 입력받고, 또한 단자(32)를 통해 반도체 패키지(20a)의 입력전압(FB1)을 입력받는다.

[36]제2실시예에 따르면, 반도체 칩(21a)과 전원 칩(31a)는 인터포저(24)에 의해 전기적으로 연결되고, 동일한 패키지(20a)내부에 있다. 그러므로, 제1실시예에서 제공되었던 단자(22)와 동작전압 모니터 단자(33)가 제거될 수 있다.

(제3실시예)

[37]도 5에 도시된 제3실시예에 따르면, 전압 제어 시스템(3)은 전압 제어 시스템(1)과 유사한 방법으로 구성된다. 그러나, 전압 제어 시스템(3)은 다음의 점들에 있어서 전압 제어 시스템(1)과 다르다.

[38]전압 제어 시스템(1)에서, 전압 제어 회로를 포함하는 전원 칩(31)과 반도체 장치를 포함하는 반도체 칩(21)은, 각각 별도로 전원 패키지(30)와 반도체 패키지(20) 내에 집적된다. 그러나, 전압 제어 시스템(2)과 유사한 방법으로, 전압 제어 시스템(3)에서, 전압 제어 회로는 전원 칩(31a) 내부에 제공되고, 전원 칩(31a)은 반도체 칩(21a)과 함께 동일한 하나의 반도체 패키지(20b) 내부로 집적되고, SiP(system in package)를 형성한다.

[39]전압 제어 시스템(3)에서, 전압 제어 회로는 전원 칩(31a)에 형성된다. 반도체 패키지(20b) 내에서, 반도체 칩(21a), 전원 칩(31a) 및 인터포저(24a)는 하나의 몸체 내부로 집적된다. 인터포저(24a)는 반도체 칩(21a)과 전원 칩(31a)을 전기적으로 연결한다. 칩(31a)은 인터포저(24a)를 통해 반도체 장치의 동작전압(FB2)과 반도체 패키지(20b)의 입력전압(FB1)을 입력받는다.

[40]제3실시예에 따르면, 반도체 칩(21a)과 전원 칩(31a)은 인터포저(24a)에 의해 전기적으로 연결되고, 제1실시예에서 제공되었던 단자(23), 단자(32) 및 동작전압 모니터링 단자(33)가 제거될 수 있다.

(제4실시예)

[41]도 6과 도 7에 도시된 제4실시예에 따르면, 전압 제어 시스템(4)은 전압 제어 시스템(3)과 유사한 방법으로 구성된다. 그러나, 전압 제어 시스템(4)은 다음의 점들에 있어서 전압 제어 시스템(3)과 다르다.

[42]전압 제어 시스템(3)에서, 반도체 칩(21a)과 전원 칩(31a)은 반도체 패키지(20b) 내에서 하나의 셋(set) 내에 형성된다. 그러나, 전압 제어 시스템(4)에서, 2개의 반도체 칩들(21b, 21c)과 2개의 전원 칩들(31b, 31c)이 하나의 반도체 패키지(20c) 내에서 2개의 셋 내에 형성된다. 두 정전압 회로들(10a, 10b) 역시 셋 내에 제공된다. 제4실시예에서, 반도체 칩(21b)과 반도체 칩(21c)의 동작전압은 각각 1.1[V]와 1.75[V]이다.

[43]제4실시예에 따르면, 전원 칩(31b)은 정전압 회로(10b)의 스위칭 소자(12b)를 제어한다. 즉, 도 7에 예시된 바와 같이, 예를 들어, 입력전압(FB1)과 동작전압(FB2) 간의 전압 차이가 0.1[V]만큼 크면, 스위칭 소자(12b)는 입력전압(FB1)을 1.0[V]로 낮추도록 제어된다. 예를 들어, 입력전압(FB1)과 동작전압(FB2) 간의 전압 차이가 0.05[V]만큼 작으면, 스위칭 소자(12b)는 전압(FB1)을 1.2[V]로 높히도록 제어된다.

[44]또한, 전원 칩(31c)은 정전압 회로(10c)의 스위칭 소자(12c)를 제어한다. 즉, 도 7에 예시된 바와 같이, 예를 들어, 입력전압(FB3)과 동작전압(FB4) 간의 전압 차이가 0.15[V]만큼 크면, 스위칭 소자(12c)는 입력전압(FB3)을 1.75[V]로 낮추도록 제어된다. 예를 들어, 전압(FB3)과 전압(FB4) 간의 전압 차이가 0.05[V]만큼 작으면, 스위칭 소자(12c)는 전압(FB1)을 1.9[V]로 높히도록 제어된다.

[45]만약, 반도체 칩들과 전원 칩들의 다수 셋들이 동일한 반도체 패키지(20c)내에 형성된다면, 테스트 과정은 복잡해질 수밖에 없으며, 이는 종래의 VID를 사용하는 것을 불가능하게 한다. 그러나, 전압 제어 시스템(4)에 따르면, 반도체 칩들(21b, 21c)과 전원 칩들(31b, 31c)이 2개의 쌍(pair)으로 동일한 패키지(20c) 내부에 제공되더라도, 테스트 과정이 복잡해지지 않는다. 제4실시예에서, 반도체 칩과 전원 칩의 짝들의 개수는 2개로 제한되지 않으며, 2개 이상이 될 수 있다.

[46]전압 제어 시스템은 제1실시예 내지 제4실시예의 구성에 제한되지 않으며, 다르게 구성될 수 있다. 예를 들어, 실시예들은 다음과 같이 변경될 수 있다.

[47]전원 칩(31)은 가변저항(314)의 저항을 변경시키기 위한 제1연산 증폭기(311)와 제1 내지 제4실시예의 정전압 회로(10, 10a, 10b)의 온/오프 상태를 스위칭하기 위한 제2연산 증폭기(312)를 포함한다. 대안적으로, 도 8에 도시된 바와 같이, 제2연산 증폭기(312)는, 입력전압(FB1) 및 고정저항(313)과 가변저항(314)에 의해 생성된 분배전압을 입력받고, 입력받은 전압들에 기초하여 정전압 회로(10)를 조절하는 것에 의해, 정전압 회로들(10, 10a, 10b)의 온/오프 상태를 스위치한다.

[48]전원 칩(31, 변형들을 포함함)은 내부 정전압원(315), 고정저항(313) 및 가변저항(314)을 포함할 필요가 없다. 전원 칩(31)은, 반도체 패키지(20)로 공급되는 입력전압(FB1)이 입력전압(FB1)과 동작전압(FB2) 간의 전압차이가 증가함에 따라 감소하도록 정전압 회로(10)를 제어하는 한, 다르게 구성될 수 있다.

Claims

정전압 회로;
반도체 장치를 포함하는 반도체 칩이 집적되는 반도체 패키지; 및
상기 정전압 회로로부터 공급되는 입력전압과, 상기 반도체 패키지의 누설전류와 동작전류에 대응하는 상기 반도체 장치의 동작전압에 기초하여 상기 정전압 회로를 제어하는 전압 제어 회로를 포함하고,
상기 전압 제어 회로는 상기 정전압 회로로부터 상기 반도체 패키지로 공급되는 상기 입력전압이 상기 입력전압과 상기 동작전압 간의 전압차이가 증가함에 따라 감소하도록 구성된
전압 제어 시스템.
제 1항에 있어서,
상기 전압 제어 회로는 제1연산 증폭기와 제2연산 증폭기를 포함하고,
상기 제1연산 증폭기는 상기 입력전압과 상기 동작전압을 입력받고, 상기 입력전압과 상기 동작전압 간의 전압차이에 대응하는 차동전압을 출력하도록 구성되고,
상기 제2연산 증폭기는 상기 동작전압과 상기 차동전압에 따라 변하는 전압을 입력받고, 입력받은 전압들에 기초하여 상기 정전압 회로를 턴온/턴오프하도록 구성되는
전압 제어 시스템.
제 1항에 있어서,
상기 전압 제어 회로는 제1연산 증폭기와 제2연산 증폭기를 포함하고,
상기 제1연산 증폭기는 상기 입력전압과 상기 동작전압을 입력받고, 상기 입력전압과 상기 동작전압 간의 상기 전압차이에 대응하는 차동전압을 출력하도록 구성되고,
상기 제2연산 증폭기는 상기 입력전압과 상기 차동전압에 따라 변하는 전압을 입력받고, 입력받은 전압들에 기초하여 상기 정전압 회로를 턴온/턴오프하도록 구성되는
전압 제어 시스템.
제 1항 내지 제 3항 중 어느 한 항에 있어서,
상기 전압 제어 회로는 전원 패키지에 집적된 전원 칩에 형성되고,
상기 반도체 패키지는 상기 반도체 장치의 상기 동작전압을 입력받고 모니터링하기 위한 동작전압 모니터 단자를 포함하고,
상기 전원 패키지는 상기 반도체 패키지로 공급되는 상기 입력전압을 입력받고 모니터링하기 위한 입력전압 모니터 단자를 포함하는
전압 제어 시스템.
제 1항 내지 제 3항 중 어느 한 항에 있어서,
상기 전압 제어 회로는 전원 칩에 형성되고,
상기 반도체 패키지는 상기 반도체 칩, 상기 전원 칩 및 인터포저를 포함하고, 이들 모두는 하나의 패키지 내에 집적되고, 상기 인터포저가 상기 반도체 칩과 상기 전원 칩을 연결하고,
상기 반도체 패키지는 상기 반도체 장치의 상기 입력전압을 입력받고 모니터링하기 위한 입력전압 모니터 단자를 포함하고,
상기 전원 칩은 상기 인터포저를 통해 상기 반도체 장치의 상기 동작전압을 입력받고, 상기 입력전압 모니터 단자를 통해 상기 반도체 패키지로 공급되는 상기 입력전압을 입력받도록 구성되는
전압 제어 시스템.
제 1항 내지 제 3항 중 어느 한 항에 있어서,
상기 전압 제어 회로는 전원 칩에 형성되고,
상기 반도체 패키지는 상기 반도체 칩, 상기 전원 칩 및 인터포저를 포함하고, 이들 모두는 하나의 패키지 내에 집적되고, 상기 인터포저가 상기 반도체 칩과 상기 전원 칩을 연결하고,
상기 전원 칩은 상기 인터포저를 통해 상기 반도체 장치의 상기 동작전압과 상기 반도체 패키지의 상기 입력전압을 입력받는
전압 제어 시스템.