KR101236523B1 - 디지털 아날로그 컨버터 - Google Patents

디지털 아날로그 컨버터 Download PDF

Info

Publication number
KR101236523B1
KR101236523B1 KR1020090120618A KR20090120618A KR101236523B1 KR 101236523 B1 KR101236523 B1 KR 101236523B1 KR 1020090120618 A KR1020090120618 A KR 1020090120618A KR 20090120618 A KR20090120618 A KR 20090120618A KR 101236523 B1 KR101236523 B1 KR 101236523B1
Authority
KR
South Korea
Prior art keywords
current
thermometer
output
signal
current source
Prior art date
Application number
KR1020090120618A
Other languages
English (en)
Other versions
KR20100076876A (ko
Inventor
최지원
정인재
김남수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to CN2009102619091A priority Critical patent/CN101795135B/zh
Priority to US12/646,309 priority patent/US7924198B2/en
Priority to JP2009291888A priority patent/JP4759083B2/ja
Publication of KR20100076876A publication Critical patent/KR20100076876A/ko
Application granted granted Critical
Publication of KR101236523B1 publication Critical patent/KR101236523B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/72—Sequential conversion in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 디지털 아날로그 컨버터에 관한 것으로, 서모미터 디코딩 신호들의 제어 하에 슬리핑 모드와 동작 모드 중 어느 하나로 동작하는 다수의 전류원들을 포함하여 복수의 스위칭 전원 신호들을 선택적으로 출력하는 전류 공급부; 및 상기 서모미터 디코딩 신호들의 제어 하에 슬리핑 모드와 동작 모드 중 어느 하나로 동작하는 다수의 스위칭 유닛들을 포함하여 상기 서모미터 디코딩 신호들의 제어 하에 아날로그 신호를 출력하는 스위칭부를 구비한다.
디지털 아날로그 컨버터, 디코더, 커런트 미러

Description

디지털 아날로그 컨버터{Digital to Analog Converter}
본 발명은 디지털 아날로그 컨버터에 관한 것이다.
컴퓨터 시스템, 통신 회로 등 대부분의 정보통신 시스템은 디지털 신호 처리(Digital Signal Process) 기술을 기반으로 운용되고 있다. 이에 비하여, 사람이 듣고 보는 정보는 아날로그 정보이기 때문에 디지털 신호를 아날로그 신호로 변환하여야 한다.
디지털 아날로그 컨버터는 디지털 신호를 아날로그 신호로 변환하는데, 예컨대 디지털 타입의 코드 신호를 아날로그 전압으로 변환한다.
통상의 디지털 아날로그 컨버터는 입력 디지털 신호를 디코딩하여 복수의 제어 신호를 생성한다. 디지털 아날로그 컨버터는 복수의 제어 신호를 수신하는 전류원들과, 각각의 전류원과 연결되어 제어 신호에 따라 아날로그 신호를 출력하는 복수의 스위치를 구비한다. 전류원들은 제어 신호를 수신하면 항상 전류를 출력할 수 있다. 스위치들은 활성화된 제어 신호를 수신할 때에만 아날로그 출력 신호를 제공할 수 있다.
전류원이 커런트 미러(current mirror)와 같이 아날로그 회로일 경우에, 모든 커런트 미러들이 항상 구동되며 전류를 출력할 준비를 하고 있으므로 전력 소모가 크다. 따라서, 저전력을 요구하는 시스템에 적합하도록 디지털 아날로그 컨버터의 전력 소모를 개선하여야 한다.
본 발명의 기술적 과제는 전력 소모를 개선할 수 있는 디지털 아날로그 컨버터를 제공하는 것이다.
본 발명의 일 양상으로서, 본 발명의 디지털 아날로그 컨버터는 복수의 디지털 입력 신호를 수신하여 복수의 서모미터 디코딩 신호를 제공하는 디코더; 상기 서모미터 디코딩 신호들의 제어 하에 슬리핑 모드와 동작 모드 중 어느 하나로 동작하는 다수의 전류원들을 포함하여 복수의 스위칭 전원 신호들을 선택적으로 출력하는 전류 공급부; 및 상기 서모미터 디코딩 신호들의 제어 하에 슬리핑 모드와 동작 모드 중 어느 하나로 동작하는 다수의 스위칭 유닛들을 포함하여 상기 서모미터 디코딩 신호들의 제어 하에 아날로그 신호를 출력하는 스위칭부를 구비한다.
제 i(i는 양의 정수) 전류원은 제 i-1 전류원의 출력과 제 i 서모미터 디코 딩 신호가 활성화될 때에 상기 동작 모드로 동작하는 반면, 상기 제 i-1 전류원의 출력과 상기 제 i 서모미터 디코딩 신호 중 적어도 어느 하나가 비활성화될 때에 상기 슬리핑 모드로 전환된다.
상기 제 i 전류원이 상기 슬리핑 모드로 전환되면, 상기 제 i 전류원의 출력 단자에 종속적으로 접속된 제i+1 전류원부터 마지막 전류원들은 상기 슬리핑 모드로 전환됨과 아울러, 상기 제 i 스위칭 유닛부터 마지막 스위칭 유닛들은 상기 슬리핑 모드로 전환된다.
본 발명은 비활성화된 서모미터 디코딩 신호를 입력 받는 전류원과 그 전류원의 출력단자에 종속적으로 접속된 전류원들을 슬리핑 모드로 전환시킴과 동시에 전류원의 출력 여부와 상기 서모미터 디코딩 신호의 활성화 여부에 따라 스위칭부를 선택적으로 슬리핑 모드로 전환시켜 전력 소모를 최소화할 수 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품과는 상이할 수 있다.
도 1은 본 발명의 실시예에 따른 디지털 아날로그 컨버터(10)의 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 디지털 아날로그 컨버터(10)는 디코더(100), 전류 공급부(200) 및 스위칭부(300)를 구비한다.
디코더(100)는 n(n은 2 이상의 양의 정수) 개의 입력 신호(IN1~INn)를 입력 받아 n-1 개의 서모미터 디코딩 신호(thermometer decode signal, TM1~TMn-1)를 출력한다. 디코더(100)로부터 출력된 서모미터 디코딩 신호(TM1~TMn-1)는 전류 공급부(200)와 스위칭부(300)에 입력된다.
도 2 내지 도 5는 디코더(100)의 동작을 보여 주는 파형도들이다. 디코더(100)의 동작을 편의상 2개의 입력 신호(IN1, IN2)에 대한 동작으로 설명하기로 한다. 제 1 입력 신호(IN1)의 가중치는 20로, 제 2 입력 신호(IN2)의 가중치는 21로 가정한다.
도 2 및 도 3을 참조하면, t1 시점에 제 1 및 제 2 입력 신호(IN1, IN2)는 012(=1)이고, t2 시점에 제 1 및 제 2 입력 신호(IN1, IN2)는 102(=2)으로 변한다. 이어서, t3 시점에 제 1 및 제 2 입력 신호(IN1, IN2)는 112(=3)으로 변한다.
디코더(100)는 제 1 및 제 2 입력 신호(IN1, IN2)의 비트 조합 값이‘1’이 면(t1 시점), 출력 신호의 최하위 비트(TM1)를 활성화한다. 디코더(100)는 제 1 및 제 2 입력 신호(IN1, IN2)의 비트 조합 값이‘2’로 증가할 때(t2 시점), 출력 신호의 최하위 비트(TM1)를 포함한 2 개의 비트들(TM1, TM2)을 활성화한다. 이어서, 디코더(100)는 제 1 및 제 2 입력 신호(IN1, IN2)의 비트 조합 값이‘2’로 증가할 때(t3 시점), 출력 신호의 최하위 비트(TM1)를 포함한 3 개의 비트들(TM1~TM3)를 활성화한다.
디코더(100)의 출력은 이전 출력에 비하여 한 비트(bit)만 변경된다. 디지털 입력신호(IN1~INn)의 비트 조합값이 '1'씩 변할 때마다 디코더(100)로부터 출력되는 서모미터 디코드 신호의 활성화되는 비트 수는 연속적으로 증가된다. 따라서, 서모미터 디코드 신호에서 활성화되는 비트 수 조합은 연속성(continuous)을 갖는다.
도 4 및 도 5를 참조하면, 디코더(100)에는 클럭 신호(CLK)가 입력될 수 있다. 디코더(100)는 입력 신호(IN1, IN2)가 '1'씩 증가할 때마다 출력 신호(TM1~TM3)에서 활성화되는 비트 수를 하나씩 증가시키고, 클럭 신호(CLK)에 응답하여 출력 신호(TM1~TM3)를 순차적으로 활성화시킨다. 디코더(100)는 입력 신호(IN1, IN2)의 조합이 "1" 이상이더라도 클럭 신호(CLK)가 하이논리로 유효하지 않으면 출력 신호(TM1~TM3)를 활성하하지 않는다. 따라서, 디코더(100)는 입력 신호(IN1, IN2)의 조합이 "1" 이상이고 클럭 신호(CLK)가 유효할 때에만 출력 신호(TM1~TM3)를 활성화한다.
도 2 내지 도 5에서, 디코더(100)는 클럭 신호(CLK)가 활성화될 때 출력 신호(TM1~TM3)를 활성하는 예를 설명하였지만, 반대인 경우에도 적용이 가능하다. 이 디코더(100)는 고속의 입력 신호에도 디지털 아날로그 컨버터 회로의 동작특성을 보장할 수 있다.
전류 공급부(200)는 서모미터 디코딩 신호(TM1~TMn-1)에 응답하여 출력을 발생하는 복수의 전류원을 구비하여 복수의 스위치 전원 신호(SO1~SOn-1)를 출력한다. 전류원들은 서모미터 디코딩 신호(TM1~TMn-1)에 응답하여 선택적으로 구동되어 전류 소모를 최소화할 수 있다. 예컨대, 제 1 내지 제 3 서모미터 디코딩 신호(TM1~TMn-1)가 활성화되면, 그 신호들이 입력되는 3 개의 전류원들만 구동된다. 활성화된 서모미터 디코딩 신호가 입력되는 전류원들은 동작 모드(operation mode)로 동작하는 반면, 비활성화된 서모미터 디코딩 신호가 입력되는 전류원들은 슬리핑 모드(sleeping mode)로 대기한다.
스위칭부(300)는 디코더(100)로부터의 서모미터 디코딩 신호(TM1~TMn-1)와 전류 공급부(200)로부터의 스위치 전원 신호(SO1~SOn-1)에 응답하여 아날로그 신호(IOUT+, IOUT-)를 출력한다. 스위칭부(300)는 서모미터 디코딩 신호(TM1~TMn-1) 각각에 대응되는 복수의 스위칭 유닛을 구비한다. 스위칭 유닛들 중에서, 활성화된 서모미터 디코딩 신호(TM1~TMn-1)를 입력 받는 스위칭 유닛만 전류 공급부(200)로부터 전류를 공급받는다. 아날로그 신호(IOUT+, IOUT-)는 활성화된 서모미터 디코딩 신호(TM1~TMn-1)를 입력 받는 스위칭 유닛들의 출력이 합산된 결과로 출력된다.
도 6 및 도 7은 전류 공급부(200)를 상세히 보여 주는 회로도들이다.
도 6을 참조하면, 전류 공급부(200)는 복수의 커런트 미러부(2101~210n-1)를 구비한다. 커런트 미러부들(2101~210n-1)은 종속적(Cascade)으로 접속되고, 각각 서모미터 디코딩 신호(TM1~TMn-1)에 응답하여 선택적으로 구동되는 전류원들이다.
제 1 커런트 미러부(2101)는 외부 정전류원(201)으로부터의 전원 전류(SM0)를 입력받는다. 외부 정전류원(201)은 고전위 전원전압(VDD)을 입력 받아 전원 전류(SM0)를 발생한다. 제 1 커런트 미러부(2101)는 활성화된 제 1 서모미터 디코딩 신호(TM1)가 입력될 때에만 구동되어, 제 2 커런트 미러부(2102)를 구동할 제 1 전류(SM1)와 스위칭부(300)의 제 1 스위칭 유닛(도 8의 3101)을 구동할 제 1 스위치 전원 신호(SO1)를 출력한다.
제 2 커런트 미러부(2102)는 제 1 커런트 미러부(2101)로부터의 제 1 전류(SM1)를 공급 받아, 활성화된 제 2 서모미터 디코딩 신호(TM2)가 입력될 때에만 구동되어, 제 3 커런트 미러부를 구동할 제 2 전류(SM2)와 스위칭부(300)의 제 2 스위칭 유닛(도 8의 3102)을 구동할 제 2 스위치 전원 신호(SO2)를 출력한다.
따라서, 제 i(i는 양의 정수) 커런트 미러부는 제 i-1 커런트 미러부로부터의 전류(SMi-1)를 공급 받고, 제 i 서모미터 디코딩 신호(TMi)가 활성화될 때에만 출력을 발생한다.
커런트 미러부들(2101~210n-1)은 종속적으로 접속된다. 이러한 접속 관계에 따라 현재의 커런트 미러부 동작 여부는 이전 커런트 미러부의 구동 여부에 따라 결정된다. 전술한 바와 같이, 서모미터 디코딩 신호들(TM1~TMn-1)은 연속적으로 활성화되는 비트들을 포함한다. 서모미터 디코딩 신호들(TM1~TMn-1)에서 비활성화된 특정 비트 이후의 나머지 비트들은 비활성화된다. 따라서, 본 발명은 상기 비활성화된 특정 비트 이후의 비트들이 입력되는 커런트 미러부들의 전류 흐름을 차단하여 디지털 아날로그 변환기의 소모 전력을 최소화할 수 있다.
커런트 미러부들(2101~210n-1)의 세부 구성과 그 동작을 도 5를 결부하여 상세히 설명하기로 한다. 도 7은 제 1 커런트 미러부(2101)를 예시한 것이다. 제 2 커런트 미러부(2102) 이하의 커런트 미러부들은 그 회로 구성이 제 1 커런트 미러부(2101)와 실질적으로 동일하다.
도 7을 참조하면, 제 1 커런트 미러부(2101)는 래치부(L), 수신부(212), 제 1 제 2 커런트 미러 유닛(214, 216), 및 제어부(218)를 포함한다.
래치부(L)는 제 1 서모미터 디코딩 신호(TM1)를 수신하여, 비반전 제 1 서모미터 디코딩 신호(TM1)와 반전 서모미터 디코딩 신호(/TM1)를 수신부(212)로 출력한다.
수신부(212)는 제 1 및 제 2 PMOS 트랜지스터(P1, P2)를 구비한다. 제 1 및 제 2 PMOS 트랜지스터(P1, P2)는 비반전 제 1 서모미터 디코딩 신호(TM1)와 반전 제 1 서모미터 디코딩 신호(/TM1)에 응답하여 턴-온/오프(turn-on/off)되는 차동 트랜지스터 쌍이다. 제 1 PMOS 트랜지스터(P1)는 비반전 제 1 서모미터 디코딩 신호(TM1)에 응답하여 전원 전류(SM0)를 제어부(218)에 공급한다. 이 제 1 PMOS 트랜지스터(P1)는 전원 전류(SM0)가 공급되는 소스 단자, 비반전 제 1 서모미터 디코딩 신호(TM1)가 공급되는 게이트 단자, 및 제어부(218)의 제 1 NMOS 트랜지스터(N1)에 접속된 드레인 단자를 포함한다. 제 2 PMOS 트랜지스터(P2)는 반전 제 1 서모미터 디코딩 신호(/TM1)에 응답하여 전원 전류(SM0)를 제어부(218)에 공급한다. 이 제 2 PMOS 트랜지스터(P2)는 전원 전류(SM0)가 공급되는 소스 단자, 반전 제 1 서모미터 디코딩 신호(/TM1)가 공급되는 게이트 단자, 및 제어부(218)의 제 2 NMOS 트랜지스터(N2)에 접속된 드레인 단자를 포함한다.
제 1 및 제 2 커런트 미러 유닛(214, 216)은 제어부(218)의 커런트 미러링 동작에 의해 수신부(212)의 출력 여부에 따라 그 구동 여부가 결정된다.
제 1 커런트 미러 유닛(214)은 제 3 및 제 4 PMOS 트랜지스터(P3, P4)를 포함한다. 제 3 및 제 4 PMOS 트랜지스터(P3, P4)는 커런트 미러링 동작에 의해 수신부(212)의 제 2 PMOS 트랜지스터(P2)가 턴-온될 때 즉, 제 1 서모미터 디코딩 신호(TM1)가 활성화될 때 제 2 커런트 미러부(2102)를 구동할 제 1 전류(SM1)를 출력한다. 제 3 PMOS 트랜지스터(P3)는 고전위 전원전압(VDD)이 공급되는 소스 단자, 제어부(218)의 제 3 NMOS 트랜지스터(N3)의 드레인단자에 접속된 드레인 단자, 및 드레인 단자에 접속된 게이트 단자를 포함한다. 제 4 PMOS 트랜지스터(P4)는 고전위 전원전압(VDD)이 공급되는 소스 단자, 제 1 전류(SM1)를 출력하는 드레인 단자, 및 제 3 PMOS 트랜지스터(P3)의 게이트 단자에 접속된 게이트 단자를 포함한다.
제 2 커런트 미러 유닛(216)은 제 5 및 제 6 PMOS 트랜지스터(P5, P6)를 포함한다. 제 5 및 제 6 PMOS 트랜지스터(P5, P6)는 커런트 미러링 동작에 의해 수신부(212)의 제 2 PMOS 트랜지스터(P2)가 턴-온될 때 즉, 제 1 서모미터 디코딩 신호(TM1)가 활성화될 때 스위칭부(300)의 제 1 스위칭 유닛(도 8의 3101)을 구동할 제 1 스위치 전원 신호(SO1)를 출력한다. 제 5 PMOS 트랜지스터(P5)는 고전위 전원 전압(VDD)이 공급되는 소스 단자, 제어부(218)의 제 4 NMOS 트랜지스터(N4)의 드레인단자에 접속된 드레인 단자, 및 드레인 단자에 접속된 게이트 단자를 포함한다. 제 6 PMOS 트랜지스터(P6)는 고전위 전원전압(VDD)이 공급되는 소스 단자, 제 1 스위치 전원 신호(SO1)를 출력하는 드레인 단자, 및 제 5 PMOS 트랜지스터(P5)의 게이트 단자에 접속된 게이트 단자를 포함한다.
제어부(218)는 제 1 내지 제 4 NMOS 트랜지스터(N1-N4)를 구비하여, 수신부(212)로부터 입력되는 전류에 따라 커런트 미러링 동작으로 제 1 및 제 2 커런트 미러 유닛(214, 216)을 구동시킨다.
제 1 NMOS 트랜지스터(N1)의 게이트 단자와 자신의 드레인 단자는 서로 접속된다. 제 1 NMOS 트랜지스터(N1)의 소스 단자는 저전위 전압원(VSS)에 접속된다. 제 1 PMOS 트랜지스터(P1)가 턴-온될 때 즉, 제 1 서모미터 디코딩 신호(TM1)가 비활성화될 때에 제 1 NMOS 트랜지스터(N1)는 턴-온된다. 이 때, 제 1 NMOS 트랜지스터(N1)는 다이오드로 동작하여 제 1 PMOS 트랜지스터(P1)의 전류를 저전위 전압원(VSS) 쪽으로 방전시킨다. 제 1 NMOS 트랜지스터(N1)가 턴-온될 때 제 2 NMOS 트랜지스터(N2)는 턴-오프된다. 따라서, 제 1 NMOS 트랜지스터(N1)가 턴-온될 때 커런트 미러링이 일어나지 않으므로 제 1 및 제 2 커런트 미러 유닛(214, 216)에는 전류가 흐르지 않는다.
제 2 NMOS 트랜지스터(N2)는 커런트 미러 유닛들(214, 216)의 트랜지스터들(P3~P6), 제 3 NMOS 트랜지스터(N3) 및 제 4 NMOS 트랜지스터(N3)와 함께 커런트 미러 회로를 형성한다. 제 2 NMOS 트랜지스터(N2)의 게이트 단자와 드레인 단자는 서로 접속된다. 제 2 NMOS 트랜지스터(N2)의 소스 단자는 저전위 전압원(VSS)에 접속된다. 제 2 PMOS 트랜지스터(P2)가 턴-온될 때 즉, 제 1 서모미터 디코딩 신호(TM1)가 활성화될 때에 제 2 NMOS 트랜지스터(N2)는 턴-온된다. 이 때, 제 2 NMOS 트랜지스터(N2)의 소스-드레인 간에 전류가 흐르고 이와 동시에, 제 3 및 제 4 NMOS 트랜지스터들(N3, N4)이 턴-온되어 그 트랜지스터들(N3, N4)에서도 전류가 흐른다.
제 3 NMOS 트랜지스터(N3)는 제 2 NMOS 트랜지스터(N2)와 함께 커런트 미러 회로를 형성하여 제 1 커런트 미러 유닛(214)의 전류 흐름을 제어한다. 제 3 NMOS 트랜지스터(N3)가 턴-온될 때, 제 1 커런트 미러 유닛(214)의 트랜지스터들(P3, P4)의 소스-드레인 간에 전류가 흐른다. 제 3 NMOS 트랜지스터(N3)의 게이트 단자는 제 2 NMOS 트랜지스터(N2)의 게이트 단자에 접속되고, 제 3 NMOS 트랜지스터(N3)의 드레인 단자는 제 1 커런트 미러 유닛(214)의 제 3 PMOS 트랜지스터(P3)의 드레인 단자에 접속된다. 제 3 NMOS 트랜지스터(N3)의 소스 단자는 저전위 전압원(VSS)에 접속된다.
제 4 NMOS 트랜지스터(N4)는 제 2 NMOS 트랜지스터(N2)와 함께 커런트 미러 회로를 형성하여 제 2 커런트 미러 유닛(216)의 전류 흐름을 제어한다. 제 4 NMOS 트랜지스터(N4)가 턴-온될 때, 제 2 커런트 미러 유닛(216)의 트랜지스터들(P5, P6)의 소스-드레인 간에 전류가 흐른다. 제 4 NMOS 트랜지스터(N4)의 게이트 단자는 제 2 NMOS 트랜지스터(N2)의 게이트 단자에 접속되고, 제 4 NMOS 트랜지스터(N4)의 드레인 단자는 제 2 커런트 미러 유닛(216)의 제 5 PMOS 트랜지스터(P5)의 드레인 단자에 접속된다. 제 4 NMOS 트랜지스터(N4)의 소스 단자는 저전위 전압원(VSS)에 접속된다.
커런트 미러부들(2101~210n-1)에 공급되는 전류(SMi)는 클 필요가 없으므로 전체 회로의 소비전력을 줄이기 위하여 스위칭부(300)의 입력 전류 대비 10분의 1 이하로 작게 하는 것이 바람직하다. 따라서, 제 6 PMOS 트랜지스터(P6)는 제 5 PMOS 트랜지스터(P5)보다 큰 사이즈, 예컨대 10배의 큰 채널비를 갖는 트랜지스터로 형성된다. 제 1 내지 제 4 NMOS 트랜지스터(N1~N4)는 동일한 사이즈(또는 채널비)를 갖는다. 또한, 제 3 내지 제 5 PMOS 트랜지스터(P3~P5)도 동일한 사이즈를 갖는다. 트랜지스터들의 채널 비 관계는 위와 같이 한정되지 않고 적절히 선택될 수 있다는 것에 유의하여야 한다.
전류 공급부(200)는 서모미터 디코딩 신호의 활성화된 비트가 입력되는 커런트 미러부들만 구동하여 다음 단의 커런트 미러부를 구동할 전류와 스위칭부(300)의 입력 전류를 출력한다. 반면에, 전류 공급부(200)는 서모미터 디코딩 신호의 비활성화된 비트가 입력되는 커런트 미러부를 슬리핑 모드로 제어하여 그 커런트 미러부 이하의 다음 단의 커런트 미러부를 구동할 전류와 스위칭부(300)의 입력 전류를 발생하지 않는다. 다시 말하여, 서모미터 디코딩 신호의 비활성화된 비트를 수신하는 커런트 미러부의 이전 단(pre-stage) 커런트 미러부들은 모두 동작 모드로 동작되는 반면, 서모미터 디코딩 신호의 비활성화된 비트를 수신하는 커런트 미러부의 다음 단 커런트 미러부들 모두는 슬리핑 모드로 제어된다. 슬리핑 모드 상태의 커런트 미러부들에는 전류가 흐르지 않는다. 따라서, 디지털 아날로그 컨버터의 전력 소모가 최소화된다.
도 8 및 도 9는 스위칭부(300)를 상세히 나타내는 회로도들이다.
도 8을 참조하면, 스위칭부(300)는 복수의 스위칭 유닛들(3101~310n-1)을 구비한다.
제 i 스위칭 유닛(310i)은 제 i 서모미터 디코딩 신호(TMi)와 제 i 스위치 전원 신호(SOi)를 입력 받는다. 그리고 제 i 스위칭 유닛(310i)은 활성화된 제 i 서모미터 디코딩 신호(TMi)가 입력될 때에만 정의 전류(Si+)와 부의 전류(Si-)를 출력한다. 스위칭부(300)는 스위칭 유닛들(3101~310n-1)로부터 출력되는 정의 전류 들(S1+~Sn-1+)의 합으로 아날로그 신호(IOUT+)를 출력한다. 부의 전류들(S1-~Sn-1-)은 전류패스를 형성하기 위한 더미(dummy) 출력으로서 아날로그 신호(IOUT+)에 영향을 주지 않는다.
스위칭 유닛들(3101~310n-1)의 세부 구성과 그 동작을 도 9를 결부하여 상세히 설명하기로 한다. 도 9는 제 1 스위칭 유닛(3101)을 예시한 것이다. 제 2 스위칭 유닛(3102) 이하의 스위칭 유닛(3102~310n-1)은 그 회로 구성이 제 1 스위칭 유닛(3101)과 실질적으로 동일하다.
도 9를 참조하면, 제 1 스위칭 유닛(3101)은 래치부(L)와 차동 수신부(312)를 구비한다.
래치부(L)는 제 1 서모미터 디코딩 신호(TM1)를 입력 받아 비반전 제 1 서모미터 디코딩 신호(TM1)와 반전 제 1 서모미터 디코딩 신호(/TM1)를 출력하여 차동 수신부(312)를 구동한다.
차동 수신부(312)는 제 1 및 제 2 PMOS 트랜지스터(PM1, PM2)를 구비하여, 제 1 서모미터 디코딩 신호(TM1)에 응답하여 제1 정의 전류(S1+)와 제1 부의 전류(S1-)를 출력한다.
제 1 PMOS 트랜지스터(PM1)는 비활성된 제1 서모미터 디코딩 신호(TM1)가 입 력될 때 턴-온된다. 제 1 PMOS 트랜지스터(PM1)는 제 1 스위치 전원 신호(SO1)가 공급되는 소스 단자, 비반전 제 1 서모미터 디코딩 신호(TM1)가 공급되는 게이트 단자, 및 제1 부의 전류(S1-)를 출력하는 드레인 단자를 포함한다. 비활성화된 제 1 서모미터 디코딩 신호(TM1)가 전류 공급부(200)의 제1 커런트 미러부(2101)에 입력되면, 제 1 스위치 전원 신호(SO1)가 출력되지 않는다. 따라서, 비활성화된 제 1 서모미터 디코딩 신호(TM1)가 차동 수신부(312)에 입력될 때, 제 1 PMOS 트랜지스터(PM1)는 턴-온되지만 그 출력이 기저전압 레벨로 유지된다.
제 2 PMOS 트랜지스터(PM2)는 활성된 제1 서모미터 디코딩 신호(TM1)가 입력될 때 턴-온되어 제1 정의 전류(S1+)를 출력한다. 제 2 PMOS 트랜지스터(PM2)는 제 1 스위치 전원 신호(SO1)가 공급되는 소스 단자, 반전 제 1 서모미터 디코딩 신호(/TM1)가 공급되는 게이트 단자, 및 제1 정의 전류(S1+)를 출력하는 드레인 단자를 포함한다. 활성화된 제 1 서모미터 디코딩 신호(TM1)가 전류 공급부(200)의 제1 커런트 미러부(2101)에 입력되면, 제 1 스위치 전원 신호(SO1)가 출력된다.
도 10은 도 7과 도 9에 도시된 전류 공급부(200)와 스위칭부(300)의 입/출력 파형을 보여 주는 파형도이다.
도 10을 참조하면, 커런트 미러부들(2101~210n-1) 각각은 이전 커런트 미러로 부터 전류가 입력되지 않으면 슬리핑 모드를 유지한다. 이전 단의 커런트 미러들로부터 출력되는 전류들(SM1,SM2)은 다음 단의 커런트 미러와 스위칭 유닛들의 동작을 제어한다. 다시 말하여, 커런트 미러들로부터 출력되는 전류들(SM1, SM2)이 활성화되지 않으면, 서모미터 디코딩 신호(TM1) 상태에 관계없이 다음 단의 커런트 미러를 구동할 전류와 스위치 유닛들에 공급될 전류가 활성화 되지 않으므로 다음 단 전체의 커런트 미러들과 스위칭 유닛들이 전류가 흐르지 않는 스리핑 모드로 동작한다. 반대로, 커런트 미러들로부터 출력되는 전류들(SM1, SM2)이 활성화되면, 다음 단의 커런트 미러들의 출력이 활성화되어 스위칭 유닛들에 공급될 전류도 활성화되어 다음 단의 커런트 미러들과 스위칭 유닛들이 동작 모드로 전환된다.
설명의 편의상 본 발명의 일 실시예는 PMOS 타입의 커런터 미러부 및 스위칭 유닛으로 예시하였으나 NMOS타입의 커런트 미러부 및 스위칭 유닛으로 구현할 수 있음은 당연하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 본 발명의 일 실시예에 따른 디지털 아날로그 컨버터의 블록도,
도 2 내지 도 5는 도 1에 도시된 디코더의 입/출력의 예들을 보여 주는 파형도이다.
도 6은 도 1에 따른 전류 공급부를 상세히 보여 주는 블로도이다.
도 7은 도 6에 도시된 제 1 커런트 미러부를 상세히 보여 주는 회로도이다.
도 8은 도 1에 도시된 스위칭부를 상세히 보여 주는 블록도이다.
도 9는 도 8에 도시된 제 1 스위칭 유닛을 상세히 보여 주는 회로도이다,
도 10은 도시된 전류 공급부와 스위칭부의 입/출력 파형을 보여 주는 파형도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 디코더 200 : 전류 공급부
2101~210n-1 : 커런트 미러부 300 : 스위칭부
3101~310n-1 : 스위칭 유닛

Claims (17)

  1. 복수의 디지털 입력 신호를 수신하여 복수의 서모미터 디코딩 신호를 제공하는 디코더;
    상기 서모미터 디코딩 신호들의 제어 하에 슬리핑 모드와 동작 모드 중 어느 하나로 동작하는 다수의 전류원들을 포함하여 복수의 스위칭 전원 신호들을 선택적으로 출력하는 전류 공급부; 및
    상기 서모미터 디코딩 신호들의 제어 하에 슬리핑 모드와 동작 모드 중 어느 하나로 동작하는 다수의 스위칭 유닛들을 포함하여 상기 서모미터 디코딩 신호들의 제어 하에 아날로그 신호를 출력하는 스위칭부를 구비하고,
    제 i(i는 양의 정수) 전류원은 제 i-1 전류원의 출력과 제 i 서모미터 디코딩 신호가 활성화될 때에 상기 동작 모드로 동작하는 반면, 상기 제 i-1 전류원의 출력과 상기 제 i 서모미터 디코딩 신호 중 적어도 어느 하나가 비활성화될 때에 상기 슬리핑 모드로 전환하고,
    상기 제 i 전류원이 상기 슬리핑 모드로 전환되면, 상기 제 i 전류원의 출력 단자에 종속적으로 접속된 제i+1 전류원부터 마지막 전류원들은 상기 슬리핑 모드로 전환됨과 아울러, 상기 제 i 스위칭 유닛부터 마지막 스위칭 유닛들은 상기 슬리핑 모드로 전환되는 것을 특징으로 하는 디지털 아날로그 컨버터.
  2. 제 1 항에 있어서,
    상기 제 i 전류원은 상기 동작 모드에서 제 i+1 전류원의 입력 전류와 제 i 스위칭 유닛에 입력될 제 i 스위칭 전원 신호를 출력하는 것을 특징으로 하는 디지털 아날로그 컨버터.
  3. 제 1 항에 있어서,
    제 i 스위칭 유닛은 상기 슬리핑 모드에서 제 i+1 전류원의 입력 전류와 제 i 스위칭 유닛에 입력될 제 i 스위칭 전원 신호를 출력하지 않는 것을 특징으로 하는 디지털 아날로그 컨버터.
  4. 제 1 항에 있어서,
    상기 디코더는,
    상기 서모미터 디코딩 신호들의 비트들을 최하위 비트부터 연속적으로 활성화하는 것을 특징으로 하는 디지털 아날로그 컨버터.
  5. 제 1 항에 있어서,
    상기 전류원들 각각은 상기 서모미터 디코딩 신호가 활성화될 때에만 커런트 미러링 동작으로 출력을 발생하는 커런트 미러 회로를 포함하는 것을 특징으로 하는 디지털 아날로그 컨버터.
  6. 제 1 항에 있어서,
    상기 제 i 전류원은 상기 제 i-1 전류원으로부터 전류가 출력되지 않거나 제 i 서모미터 디코딩 신호가 비활성화될 때에 상기 슬리핑 모드로 전환되어 출력을 발생하지 않는 것을 특징으로 하는 디지털 아날로그 컨버터.
  7. 제 1 항에 있어서,
    상기 제 i 스위칭 유닛은 상기 제 i 스위칭 전원 신호를 입력 받지 않거나 상기 제 i 서모미터 디코딩 신호가 비활성화될 때에 상기 슬리핑 모드로 전환되어 출력을 발생하지 않는 것을 특징으로 하는 디지털 아날로그 컨버터.
  8. 복수의 디지털 입력 신호를 수신하여 복수의 서모미터 디코딩 신호를 제공하는 디코더;
    상기 서모미터 디코딩 신호들의 제어 하에 슬리핑 모드와 동작 모드 중 어느 하나로 동작하는 다수의 전류원들을 포함하여 복수의 스위칭 전원 신호들을 선택적으로 출력하는 전류 공급부; 및
    상기 서모미터 디코딩 신호들의 제어 하에 슬리핑 모드와 동작 모드 중 어느 하나로 동작하는 다수의 스위칭 유닛들을 포함하여 상기 서모미터 디코딩 신호들의 제어 하에 아날로그 신호를 출력하는 스위칭부를 구비하고,
    제 i(i는 양의 정수) 전류원은 제 i-1 전류원의 출력과 제 i 서모미터 디코딩 신호가 활성화될 때에 상기 동작 모드로 동작하여 제 i+1 전류원의 입력 전류와 제 i 스위칭 유닛에 입력될 제 i 스위칭 전원 신호를 출력하고,
    제 i 스위칭 유닛은 제 i 스위칭 전원 신호와 상기 제 i 서모미터 디코딩 신호가 활성화될 때에 상기 동작 모드로 동작하여 상기 아날로그 신호를 출력하는 것을 특징으로 하는 디지털 아날로그 컨버터.
  9. 제 8 항에 있어서,
    상기 디코더는,
    상기 서모미터 디코딩 신호들의 비트들을 최하위 비트부터 연속적으로 활성화하는 것을 특징으로 하는 디지털 아날로그 컨버터.
  10. 제 8 항에 있어서,
    상기 전류원들 각각은 상기 서모미터 디코딩 신호가 활성화될 때에만 커런트 미러링 동작으로 출력을 발생하는 커런트 미러 회로를 포함하는 것을 특징으로 하는 디지털 아날로그 컨버터.
  11. 제 8 항에 있어서,
    상기 제 i 전류원은 상기 제 i-1 전류원의 출력과 상기 제 i 서모미터 디코딩 신호 중 적어도 어느 하나가 비활성화될 때에 상기 슬리핑 모드로 전환되어 출력을 발생하지 않는 것을 특징으로 하는 디지털 아날로그 컨버터.
  12. 제 8 항에 있어서,
    상기 제 i 스위칭 유닛은 상기 제 i 스위칭 전원 신호와 상기 제 i 서모미터 디코딩 신호 중 적어도 어느 하나가 비활성화될 때에 상기 슬리핑 모드로 전환되어 출력을 발생하지 않는 것을 특징으로 하는 디지털 아날로그 컨버터.
  13. 복수의 디지털 입력 신호를 수신하여 복수의 서모미터 디코딩 신호를 제공하는 디코더;
    상기 서모미터 디코딩 신호들의 제어 하에 슬리핑 모드와 동작 모드 중 어느 하나로 동작하는 다수의 전류원들을 포함하여 복수의 스위칭 전원 신호들을 선택적으로 출력하는 전류 공급부; 및
    상기 서모미터 디코딩 신호들의 제어 하에 슬리핑 모드와 동작 모드 중 어느 하나로 동작하는 다수의 스위칭 유닛들을 포함하여 상기 서모미터 디코딩 신호들의 제어 하에 아날로그 신호를 출력하는 스위칭부를 구비하고,
    제 i(i는 양의 정수) 전류원은 제 i-1 전류원의 출력과 제 i 서모미터 디코딩 신호가 활성화될 때에 상기 동작 모드로 동작하는 반면, 상기 제 i-1 전류원의 출력과 상기 제 i 서모미터 디코딩 신호 중 적어도 어느 하나가 비활성화될 때에 상기 슬리핑 모드로 전환하고,
    제 i 스위칭 유닛은 제 i 스위칭 전원 신호와 상기 제 i 서모미터 디코딩 신호가 활성화될 때에 상기 동작 모드로 동작하는 반면, 상기 제 i 스위칭 전원 신호와 상기 제 i 서모미터 디코딩 신호 중 적어도 어느 하나가 비활성화될 때에 상기 슬리핑 모드로 전환하며,
    상기 제 i 전류원이 상기 슬리핑 모드로 전환되면, 상기 제 i 전류원의 출력 단자에 종속적으로 접속된 제i+1 전류원부터 마지막 전류원들은 상기 슬리핑 모드로 전환됨과 아울러, 상기 제 i 스위칭 유닛부터 마지막 스위칭 유닛들은 상기 슬리핑 모드로 전환되는 것을 특징으로 하는 디지털 아날로그 컨버터.
  14. 제 13 항에 있어서,
    상기 디코더는,
    상기 서모미터 디코딩 신호들의 비트들을 최하위 비트부터 연속적으로 활성화하는 것을 특징으로 하는 디지털 아날로그 컨버터.
  15. 제 13 항에 있어서,
    상기 전류원들 각각은 상기 서모미터 디코딩 신호가 활성화될 때에만 커런트 미러링 동작으로 출력을 발생하는 커런트 미러 회로를 포함하는 것을 특징으로 하는 디지털 아날로그 컨버터.
  16. 제 13 항에 있어서,
    상기 전류원들 각각은 상기 슬리핑 모드에서 출력을 발생하지 않는 것을 특징으로 하는 디지털 아날로그 컨버터.
  17. 제 13 항에 있어서,
    상기 스위칭 유닛들 각각은 상기 슬리핑 모드에서 출력을 발생하지 않는 것을 특징으로 하는 디지털 아날로그 컨버터.
KR1020090120618A 2008-12-26 2009-12-07 디지털 아날로그 컨버터 KR101236523B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2009102619091A CN101795135B (zh) 2008-12-26 2009-12-21 数模转换器
US12/646,309 US7924198B2 (en) 2008-12-26 2009-12-23 Digital-to-analog converter
JP2009291888A JP4759083B2 (ja) 2008-12-26 2009-12-24 デジタルアナログコンバーター

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080134299 2008-12-26
KR1020080134299 2008-12-26

Publications (2)

Publication Number Publication Date
KR20100076876A KR20100076876A (ko) 2010-07-06
KR101236523B1 true KR101236523B1 (ko) 2013-02-21

Family

ID=42638503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090120618A KR101236523B1 (ko) 2008-12-26 2009-12-07 디지털 아날로그 컨버터

Country Status (1)

Country Link
KR (1) KR101236523B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020015770A (ko) * 2000-08-23 2002-03-02 황인길 디지털 아날로그 변환기
KR20040021084A (ko) * 2002-09-02 2004-03-10 주식회사 하이닉스반도체 디지털 아날로그 컨버터
KR20070059844A (ko) * 2005-12-07 2007-06-12 한국전자통신연구원 동적 선형화 디지털-아날로그 변환기
KR20080015635A (ko) * 2006-08-16 2008-02-20 엘지이노텍 주식회사 디지털/아날로그 컨버터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020015770A (ko) * 2000-08-23 2002-03-02 황인길 디지털 아날로그 변환기
KR20040021084A (ko) * 2002-09-02 2004-03-10 주식회사 하이닉스반도체 디지털 아날로그 컨버터
KR20070059844A (ko) * 2005-12-07 2007-06-12 한국전자통신연구원 동적 선형화 디지털-아날로그 변환기
KR20080015635A (ko) * 2006-08-16 2008-02-20 엘지이노텍 주식회사 디지털/아날로그 컨버터

Also Published As

Publication number Publication date
KR20100076876A (ko) 2010-07-06

Similar Documents

Publication Publication Date Title
JP2993462B2 (ja) 出力バッファ回路
KR100780758B1 (ko) 혼합 신호 집적 회로 장치, 데이터 변환기 및 전원에 독립적인 지터 제어 방법
US7256626B2 (en) Low-voltage differential signal driver with pre-emphasis circuit
KR100823413B1 (ko) 레귤레이터 회로
US9323273B2 (en) Current steering mode digital-to-analog converter circuit configured to generate variable output current
JP4759083B2 (ja) デジタルアナログコンバーター
JP2004350273A (ja) 電圧モード電流補助式プリエンファシスドライバ
US6762625B1 (en) Programmable differential current mode line driver with multiple classes of circuit operation
JPH11251914A (ja) 電圧選択回路及びｄ／ａ変換器
JP2006033864A (ja) 電流駆動回路、及び電流駆動回路の動作方法
KR101236523B1 (ko) 디지털 아날로그 컨버터
JP2011004309A (ja) 差動信号受信回路および表示装置
JP5417470B2 (ja) ダイナミックコンパレータのためのオフセット電圧補正回路とそれを用いたダイナミックコンパレータ回路
KR101710746B1 (ko) 폴디드 캐스케이드 연산 증폭기
JP2001111412A (ja) 入力信号レベル変換回路及び液晶表示装置
JP2000151408A (ja) 電流セル及びこれを用いたディジタル／アナログ変換器
US7550993B2 (en) Glitch reduced compensated circuits and methods for using such
KR100738196B1 (ko) 소형 티에프티 구동 드라이버 아이시 제품의디지털-아날로그 컨버터
KR100313496B1 (ko) 디지털/아나로그변환기
US6836234B1 (en) System for matching rise and fall times of drive signals in a digital to analog converter
KR100555500B1 (ko) 파우워 다운 모드에서의 누설 전류를 감소시키는 재생 기준전류 발생회로
KR0183780B1 (ko) 디지탈/아날로그 변환기의 스위치회로
JP2001144618A (ja) Ｄ／ａコンバータ
TWI257752B (en) Drive circuit with parallel drive architecture
KR20020095739A (ko) 디지탈/아날로그변환기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7