KR101233825B1 - 오류 정정 부호화 및 복호화가 수행되는 광 전송장치 및 그 방법 - Google Patents

오류 정정 부호화 및 복호화가 수행되는 광 전송장치 및 그 방법 Download PDF

Info

Publication number
KR101233825B1
KR101233825B1 KR1020090090155A KR20090090155A KR101233825B1 KR 101233825 B1 KR101233825 B1 KR 101233825B1 KR 1020090090155 A KR1020090090155 A KR 1020090090155A KR 20090090155 A KR20090090155 A KR 20090090155A KR 101233825 B1 KR101233825 B1 KR 101233825B1
Authority
KR
South Korea
Prior art keywords
signal
error correction
parallel
frame
optical transmission
Prior art date
Application number
KR1020090090155A
Other languages
English (en)
Other versions
KR20110032590A (ko
Inventor
김종호
신종윤
고제수
김광준
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090090155A priority Critical patent/KR101233825B1/ko
Publication of KR20110032590A publication Critical patent/KR20110032590A/ko
Application granted granted Critical
Publication of KR101233825B1 publication Critical patent/KR101233825B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optical Communication System (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

오류 정정 부호화 및 복호화가 수행되는 광 전송장치 및 그 방법이 개시된다. 본 발명의 일 실시예에 따른 광 전송장치는 광 전송망에서 병렬 형태로 전송되는 신호의 오류 정정 시에 신호 변환 기술을 이용하여 병렬 신호를 오류정정 신호 처리가 가능한 형태로 변환할 수 있다. 이에 따라 광 전송되는 병렬 신호에 대해 오류 정정을 원활하고 정확하게 수행할 수 있으며, 나아가 신호처리에 필요한 적정한 동작속도를 얻을 수 있다.
Figure R1020090090155
광 전송, 오류 정정

Description

오류 정정 부호화 및 복호화가 수행되는 광 전송장치 및 그 방법 {Apparatus and method for forward error correction in optical communication}
본 발명은 광 전달 망에 관한 것으로, 보다 상세하게는 광 전달 계층을 이용한 신호 전송시의 오류 정정 기술에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다. [과제관리번호 : 2008-F017-02, 과제명 : 100Gbps급 이더넷 및 광전송기술개발]
광 전송 시스템에서는 여러 개의 저속 전기 신호를 하나의 고속 전기 신호로 다중화하여 전송하는 시분할 다중 방식이 사용될 수 있다. 이 방식은 동기식 광전송 방식뿐만 아니라 광 전달망(Optical Transport Network:OTN)에서의 전송 방식에서도 사용될 수 있다. OTN의 계위 중 하나인 OTU3 신호는 그 전송속도가 43Gbps 급에 이르는 초고속 신호로, 전송로 상에서의 오류를 정정할 수 있는 오류정정 부호가 사용된다.
그런데, 43Gbps 급 이상의 신호를 FPGA 내부에서 직접 처리할 수 있는 방법이 없기 때문에 FPGA에서 동작할 수 있도록 다수의 병렬 신호로 분할하여 처리할 수 있다. 예를 들면, 43Gbps 급의 신호를 256비트 병렬로 처리하는 경우 동작속도는 약 168Mbps 정도로 현재 상용화되어 있는 FPGA로 로직을 구현할 수 있다. 이 경우 OTU3 프레임 내에 존재하는 오류정정 부호처리도 256비트 병렬로 처리되어야 한다.
그러나 전술한 병렬 신호는 43Gbps 급의 신호를 단순 역 다중화한 신호로 오류정정 부호를 처리하기에 부적합한 형태가 된다. 나아가, 128 비트 이상의 병렬 신호에서는 오류정정부호 시에 처리하는 신호의 위치가 정확히 나누어 떨어지지 않는 등의 이유로 오류정정 부호처리를 단순히 256비트 병렬신호 상에서 처리하기가 쉽지 않다.
일 양상에 따라, 광 전송되는 병렬 신호에 대해 오류 정정을 원활하고 정확하게 수행할 수 있는 광전송장치 및 그 방법을 제안한다.
일 양상에 따른 광전송장치는, 광 송신시에 입력신호를 데이터 선택을 통해비트 병렬 단위로 분할된 오류 정정 부호화 적합 신호로 변환하여 오류 정정 부호화를 수행하는 광 송신부 및 광 수신 시에 프레임 검출된 입력신호를 오류 정정 복호화가 가능한 신호로 변환하여 오류 정정 복호화를 수행하는 광 수신부를 포함한다.
이때, 광 송신부는, 광 전송 계층 신호 프레임에 매핑된 입력신호를 비트 단위의 병렬 신호 상에서 데이터 선택을 통해 오류 정정 부호화 적합 신호로 변환하는 제1 입력신호 변환부, 변환된 신호에 대해 병렬 방식으로 오류 정정 부호화를 수행하는 오류정정 부호화부 및 오류 정정 부호화가 수행된 신호를 데이터 선택을 통해 매핑시의 신호로 변환하여 출력하는 제1 출력신호 변환부를 포함할 수 있다.
한편 다른 양상에 따른 광 전송방법은, 입력신호를 광 전송 계층 신호 프레임에 매핑하는 단계, 매핑된 신호를 비트 단위의 병렬 신호 상에서 데이터 선택을 통해 비트 병렬 단위로 분할된 오류 정정 부호화 적합 신호로 변환하는 단계, 변환된 신호에 대해 병렬 방식으로 오류 정정 부호화를 수행하는 단계, 오류 정정 부호화가 수행된 신호를 데이터 선택을 통해 매핑시의 신호로 변환하는 단계 및 변환된 신호에 대해 프레임을 생성하여 출력하는 단계를 포함한다.
한편, 또 다른 양상에 따른 광 전송방법은, 입력신호의 데이터 프레임을 검출하는 단계, 프레임 검출된 신호를 비트 단위의 병렬 신호 상에서 데이터 선택을 통해 비트 병렬 단위로 분할된 오류 정정 복호화 적합 신호로 변환하는 단계, 변환된 신호에 대해 병렬 방식으로 오류 정정 복호화를 수행하는 단계, 오류 정정 복호화가 수행된 신호를 데이터 선택을 통해 프레임 검출시의 신호로 변환하는 단계 및 변환된 신호에 대해 디매핑하여 원래 신호로 복원하는 단계를 포함한다.
본 발명의 일 실시예에 따른 광 전송장치는 광 전송망에서 병렬 형태로 전송되는 신호의 오류 정정 시에 신호 변환 기술을 이용하여 오류정정 신호 처리가 가능한 형태로 병렬 신호를 변환할 수 있다. 이에 따라 광 전송되는 병렬 신호에 대해 오류 정정을 원활하고 정확하게 수행할 수 있으며, 나아가 신호처리에 필요한 적정한 동작속도를 얻을 수 있다.
특히, 일 실시예에 따른 광전송장치는 입력되는 병렬 신호의 비트 수에 상관없이, 종래의 병렬 부호 및 복호화 장치를 변경 없이 그대로 이용하여 오류정정 신호처리가 가능하다. 즉, 128비트 병렬 RS(255,239) 부호 및 복호화기를 그대로 재사용하여 256비트 또는 그 이상의 병렬 RS(255,239) 부호 및 복호화기를 구현할 수 있다. 나아가, 43Gbps 급 및 100Gbps 급 이상의 신호처리에 필요한 적정한 동작속도를 얻을 수 있다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 광전송장치의 광 송신부(10)의 구성을 도시한 도면이고, 도 2는 일 실시예에 따른 광전송장치의 광 수신부(20)의 구성을 도시한 도면이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 광전송장치는 광 전달망(Optical Transport Network:OTN)에서 광신호를 송수신할 때, 오류 정정 부호화 및 복호화를 수행하는 광 송신부(10) 및 광 수신부(20)를 포함한다. 오류 정정 부호화에 사용되는 오류 정정 부호(error correcting code)는 데이터 전송 중 오류가 발생했을 때 오류를 찾아내서 원래 값으로 복원할 수 있는 부호이다.
광 송신부(10)는 광 송신시에 입력 신호를 비트 병렬 단위로 분할된 오류 정정 부호화 적합 신호로 변환하여 오류 정정 부호화를 수행한다. 광 수신부(20)는 광 수신 시에 프레임 검출된 입력신호를 비트 병렬 단위로 분할된 오류 정정 복호화 적합 신호로 변환하여 오류 정정 복호화를 수행한다.
일 실시예에 따른 광전송장치의 전송신호 처리시에 FPGA 내부의 동작속도의 제한에 따라 전송신호를 저속의 병렬 신호 형태로 제어한다. 여기서, 본 발명의 일 실시예에 따른 광 전송장치는 광 전송망에서 병렬 형태로 전송되는 신호의 오류 정정 시에 신호 변환 기술을 이용하여 오류정정 신호 처리가 가능한 형태로 병렬 신호를 변환할 수 있다. 이에 따라 광 전송되는 병렬 신호에 대해 오류 정정을 원활하고 정확하게 수행할 수 있으며, 나아가 신호처리에 필요한 적정한 동작속도를 얻을 수 있다. 특히, 본 발명의 광전송장치는 입력되는 병렬 신호의 비트 수에 상관없이, 종래의 병렬 부호 및 복호화 장치를 변경 없이 그대로 이용하여 오류정정 신호처리가 가능하다.
도 1을 참조하면, 광 송신부(10)는, 입력신호 매핑부(100), 제1 입력신호 변환부(110), 오류정정 부호화부(120), 제1 출력신호 변환부(130) 및 프레임 생성부(140)를 포함한다.
입력신호 매핑부(100)는 광 전달망에서의 광 전송 계층(Optical Transport Hierarchy:OTH)을 이용하여 클라이언트 신호를 광 전송 계층 신호(Opitcal Transport Unit:OTN) 프레임에 매핑한다. 클라이언트 신호는 이더넷 계층 신호와 같은 패킷 신호 및 동기 디지털 계층(Synchronous Digital Hierarchy:SDH) 신호 및 비디오 신호와 같은 연속(continuous) 신호를 모두 포함한다.
제1 입력신호 변환부(110)는 제1 입력신호 매핑부(100)에서 매핑된 신호를 비트 병렬 신호 상에서 데이터 선택을 통해 오류 정정 부호화 적합신호로 변환한다. 이때 오류 정정 부호화 적합신호는, 비트 병렬 신호 상에서 동일한 형태의 프레임 구조가 반복되고 프레임 구조의 열(row) 단위 간의 데이터 할당영역이 소정의 영역에서 상호 중복되지 않는 형태일 수 있다. 오류 정정 적합신호 프레임 형태의 실시예는 도 5 및 도 8에서 후술한다.
오류정정 부호화부(120)는 제1 입력신호 변환부(110)에서 변환된 신호에 대해 병렬 방식으로 오류 정정 부호화를 수행한다. 여기서, 오류정정 부호화를 위해 광 전송 계층 신호의 프레임에 정보 데이터 및 오류 정정을 위한 패리티 바이트를 삽입하는 리드 솔로몬(Reed Solomon) 부호 또는 이보다 성능이 우수한 슈퍼 FEC(Super Forward Error Correction)를 사용할 수 있다. 리드 솔로몬 부호는 오류를 제거하는 정정을 수행하기 위해서 추가로 패리티를 생성하여 삽입하여 오류의 위치를 파악하고 오류의 값을 환산하는 부호이다. 일 실시예에 따르면, 오류정정 부호화부(120)는 128 비트 병렬 형태의 리드 솔로몬 부호를 통해 256 비트 단위 이상의 병렬 신호에 대해 오류 정정 부호화를 수행할 수 있다.
제1 출력신호 변환부(130)는 오류 정정 부호화가 수행된 신호를 데이터 선택을 통해 매핑시의 신호로 변환한다. 즉, 제1 출력신호 변환부(130)는 입력된 신호를 제1 입력신호 변환부(110)에 입력된 신호 형태로 변환한다. 한편, 프레임 생성부(140)는 매핑시의 신호로 변환된 신호에 대해 프레임을 생성하여 출력하며, 이 신호는 직병렬 변환기를 거쳐 직렬 신호로 변환된 후에 광신호로 전송된다.
이하, OTN 신호 중에서 43Gbps 급의 전송속도를 가지는 OTU3 신호를 일례로 들어 전술한 광 송신부(10)의 구현 동작에 대해 후술한다. 우선 약 40Gbps 급의 전송속도를 가지는 입력신호는 입력신호 매핑부(100)를 통해 43Gpbs 급의 전송속도를 가지는 OTU3 신호에 매핑된다. 이후 매핑된 신호가 제1 입력신호 변환부(110)에서 오류정정 부호가 가능한 형태로 변환된 후, 오류정정 부호화부(120)에서 오류 정정용 패리티 비트가 삽입된다. 이어서, 제1 출력신호 변환부(130)에서 매핑시의 신호로 변환되어 프레임 생성부(140)를 통해 출력되고, 이 신호는 직병렬 변환기를 거쳐 43Gbps 급 신호로 변환되어 광신호로 전송된다.
한편, 도 2를 참조하면, 광 수신부(20)는, 프레임 검출부(200), 제2 입력신호 변환부(210), 오류정정 복호화부(220), 제2 출력신호 변환부(230) 및 디매핑부(240)를 포함한다.
프레임 검출부(200)는 직병렬 변환기를 거쳐 다수의 병렬신호로 변환된 신호를 입력받아 프레임 검출을 위해 프레임의 시작점을 찾는다. 그리고, 제2 입력신호 변환부(210)는 프레임 검출된 신호를 비트 병렬 신호 상에서 데이터 선택을 통해 오류 정정 복호화가 가능한 신호로 변환한다. 이어서, 오류정정 복호화부(220)는 제2 입력신호 변환부(210)를 통해 변환된 신호에 대해 병렬 방식으로 오류 정정 복호화를 수행한다. 이어서, 제2 출력신호 변환부(230)는 오류 정정 복호화가 수행된 신호를 데이터 선택을 통해 프레임 검출시의 신호로 변환하고, 디매핑부(240)는 변환된 신호에 대해 디매핑하여 원래 신호로 복원한다. 광 수신부(20)의 구성은 도 1에서 설명한 광 송신부(10)의 역 과정에 해당되므로 상세한 설명은 생략한다.
일 실시예에 따르면, 본 발명의 입력신호 변환 및 출력신호 변환 기술을 사용한 오류정정 부호 및 복호 방식을 통해, 광전송장치는 128비트 병렬 RS(255,239) 리드 솔로몬 부호 및 복호화기를 사용하여서도 256비트 병렬 RS(255,239) 리드 솔로몬 부호 및 복호화기와 등가한 기능을 구현할 수 있다. RS(255,239) 리드 솔로 몬 부호는 입력이 239 바이트일 때 16 바이트를 붙여 전송하여 오류를 정정함을 나타낸다.
또 다른 실시예로, 본 발명의 입력신호 변환 및 출력신호 변환 기술을 사용한 오류정정 부호 및 복호 방식을 통해, 광전송장치는 128비트 병렬 슈퍼-FEC(Super FEC) 부호 및 복호화기를 사용하여서도 256비트 병렬 슈퍼-FEC(Super FEC) 부호 및 복호화기와 등가한 기능을 구현할 수 있다.
슈퍼-FEC는 강력한 FEC 코드로서, RS(255,239) 코드보다 오류 정정 능력이 뛰어나다. 이때, 슈퍼-FEC는 [RS code + RS code], [BCH code + BCH code] 또는 [RS code + BCH code]와 같이 FEC 코드의 결합 형태일 수 있다. BCH (Bose-Chaudhuri-Hocquenghem) 코드는 강력한 다중 오류 보정 순환 코드(multiple error-correcting cyclic code) 중 하나이다. 일 실시예에 따르면, BCH(3860, 3824) 및 BCH(2040, 1930) 코드로 구성된 연결 BCH 코드(concatenated BCH code)는 리드-솔로몬(255, 239)와 비교했을 때 추가 리던던시(additive redundancy) 없이 에러를 보정할 수 있다.
전술한 입력신호 변환 및 출력신호 변환 기술을 사용하여, 43Gbps 급의 OTU3 신호처리의 경우 OTU3 신호처리에 필요한 적정한 동작속도를 얻을 수 있다. 또한 전술한 방식을 확장 가능하므로, 보다 높은 동작속도에서도 그대로 적용할 수 있는데, 예를 들면 100Gbps 이상의 전송속도를 가지는 OTU4 급 신호 처리에도 적용할 수 있다.
이하 후술되는 도면들을 통해 본 발명의 다양한 실시예에 따른 최적화된 오 류정정 부호화 및 복호화 기술에 대해 상세히 구현한다. 단, 발명의 이해를 돕기 위해, 광 전송망에서의 OTU의 계위 중 하나인 OTU3를 중심으로 최적화된 리드 솔로몬 부호 오류정정 부호화 및 복호화 기술에 대해 후술하였으나, OTU3뿐만 아니라 다른 OTU의 계위들에도 적용됨은 물론 슈퍼-FEC에도 적용됨은 자명하다.
도 3은 본 발명의 일 실시예에 따른 OTU3 신호 프레임 구조를 도시한 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 OTU3 신호 형태는 한 열은 4080 바이트로 구성되며 총 4열이 합해져서 하나의 OTU3 프레임을 형성한다. 일 실시예에 따르면, 도 3에 적용된 오류정정부호는 (255,239) 리드 솔로몬 부호(이하 RS(255,239)로 칭함)로서 정보 신호는 239 바이트로 구성되고 16 바이트가 패리티 바이트가 된다. 이때 오류정정 부호 및 복호는 프레임 단위로 처리되는 것이 아니라 열 단위로 독립적으로 처리된다. RS(255,239) 부호는 비이진 부호로서, 하나의 심볼이 하나의 바이트에 해당한다. 도 3에 도시된 FEC(Forward Error Correction) 영역에는 RS(255,239) 부호가 16개 바이트 인터리빙(interleaving)된 형태로 삽입될 수 있다.
도 4는 도 3의 OTU3 신호 프레임의 세부 구조를 도시한 도면이다. 도 4를 참조하면, 도 3에 도시된 OTU3 신호 프레임의 구조에서 각 바이트 일부를 식별할 수 있다.
도 5는 도 4의 OTU3 신호 프레임을 128 비트 병렬 형태로 도시한 도면이다.
도 5를 참조하면, 각 부호가 1 바이트 단위 즉 8비트 단위로 처리되고 총 16 개가 있으므로 도 4의 프레임 구조를 도 5에 도시된 128(=8×16) 비트 병렬 형태로 구현할 수 있다. 일 실시예에 따르면, RS(255,239) 부호는 128 비트 병렬 신호 상에서 각각 8비트 단위로 처리될 수 있다. OTN에서 16개의 리드 솔로몬 부호를 바이트 인터리빙 방식으로 사용하고 바이트 단위로 처리되는 것을 볼 때 128비트 병렬 신호가 오류정정 신호처리에는 최적의 신호 형태가 된다.
도 6은 본 발명의 일 실시예에 따른 병렬 형태의 오류정정 부호화부(120)의 오류정정 부호화 수행을 설명하기 위한 도면이다. 도 6을 참조하면, 오류정정 부호화부(120)는 전송신호가 128 비트 병렬인 경우 각각 8비트 병렬로 동작 되도록 16개가 사용될 수 있다.
도 7은 도 3의 OTU3 신호 프레임을 256비트 병렬 형태로 도시한 도면이다.
도 6에 도시된 오류정정 부호화부(120)를 이용하여 43Gbps 급의 OTU3 신호를 처리할 때, 43Gbps / 128 = 336Mbps 정도의 동작 속도가 필요하다. 그런데, 오류정정 부호화 및 복호화에는 많은 조합 로직이 사용되므로 상용화된 FPGA로 전술한 동작속도를 얻기가 쉽지 않다. 따라서 43Gbps 급의 OTU3 신호는 보다 낮은 동작 속도에서 처리하는 것이 실제 구현상 많은 이점이 있다. 동작속도를 1/2로 낮추기 위하여 256비트 병렬로 처리하는 경우의 프레임 형태가 도 7에 도시된 프레임 형태이다. 이 경우 동작속도는 43Gbps / 256 = 168Mbps 정도로 광 전송을 구현하기가 훨씬 쉬워진다.
그러나 도 5에 도시된 128 비트 병렬 신호 형태와 비교하여 볼 때, 도 7에 도시된 프레임 형태에서는 8비트 단위로 오류정정 부호화 및 복호화를 수행하기가 쉽지 않다. 더군다나 2개의 열이 중간 지점에서는 동일시간에 겹치게 되어 이를 제어하기 위한 제어 신호 등이 별도로 요구된다. 즉, 128 비트 이상의 병렬 신호에서는 오류정정부호 시에 처리하는 신호의 위치가 정확히 나누어 떨어지지 않는 등의 이유로 오류정정 부호처리를 단순히 256비트 병렬신호 상에서 처리하기가 쉽지 않다. 본 명세서에서, 도 7의 256비트 병렬 신호 형태를 A-format 이라 칭하기로 한다.
도 8은 본 발명의 일 실시예에 따라 OTU3 신호 프레임을 오류 정정 부호화가 가능한 형태로 변환한 256 비트 병렬 형태를 도시한 도면이다.
도 8을 참조하면, 도 7에서 전술한 문제점을 해결하고자 광전송장치는 도 7의 프레임 형태를 오류정정 부호 및 복호화가 가능한 신호 형태인 도 8의 프레임 형태로 변환하여 오류정정 부호화 및 복호화를 수행할 수 있다. 여기서, 도 8의 프레임 형태는 256 비트 병렬 형식으로, 동작속도는 도 7에 도시된 프레임의 동작속도와 동일하다. 본 명세서에서, 도 8의 형태를 B_format 이라 칭하기로 한다.
도 8에 도시된 프레임 형태를 보면, 도 5에 도시된 128 비트 병렬 신호를 2개 포개어 놓은 형태를 가진다. 즉, 비트 병렬 신호 상에서 동일한 형태의 프레임 구조가 반복되고, 프레임 구조의 열(row) 단위 간의 데이터 할당영역이 소정의 영역에서 상호 중복되지 않는 형태이다. 따라서, 도 7에 도시된 프레임 형태와는 다르게 256비트 병렬 신호에서도 각각 8비트 단위로 오류정정 부호화 및 복호화를 수행할 수 있다.
도 9는 본 발명의 일 실시예에 따라 256비트 병렬 신호에 대한 오류정정 부 호화를 수행하는 광 송신부의 구성을 도시한 도면이다.
도 9를 참조하면, 도 8에 도시된 신호 형태(B_format)를 이용하여 256비트 병렬 신호에 대한 오류정정 부호화를 수행할 수 있다. 즉, 광 송신시에 입력신호 매핑부(100)의 256비트 출력단에서 도 7에 도시된 A_format으로 출력되는 신호를, 제1 입력신호 변환부(110)를 통해 도 8에 도시된 B_format을 갖는 신호로 변환한다. 이어서, 128비트 병렬에서 동작하는 오류정정 부호화부(121,122)에서 오류정정 부호화를 수행한 후 다시 제1 출력신호 변환부(130)에서 도 7에 도시된 A-format으로 변환하여 변환된 신호를 프레임 생성부(140)와 연결한다. 광 수신시에서는 전술한 신호 전송의 역 과정이 수행되므로 상세한 설명은 생략한다.
도 9에 도시된 제1 입력신호 변환부(110)는 도 7에 도시된 A-format 신호를 도 8에 도시된 B-format 신호로 변환하는 장치이며, 제1 출력신호 변환부(130)는 반대로 도 8에 도시된 B-format 신호를 도 7에 도시된 A-format 신호로 변환하는 장치이다.
이에 따라, 기존의 128비트 병렬 RS(255,239) 부호 및 복호화기를 그대로 재사용하여 256비트 병렬 RS(255,239) 부호 및 복호화기를 구현할 수 있을 뿐만 아니라 43Gbps 급의 OTU3 신호처리에 필요한 적정한 동작속도를 얻을 수 있다.
도 10은 본 발명의 일 실시예에 따른 제1 입력신호 변환부(110)의 구성을 도시한 도면이다.
도 10을 참조하면, 제1 입력신호 변환부(110)는 광 전송 계층 신호 프레임에 매핑된 클라이언트 신호에 대해 미리 설정된 비트 단위별로 각각 저장하는 메모리 A(111)와 메모리 B(121) 및 각 메모리(111,112)에서 출력되는 신호를 입력받아 스왑 신호에 따라 신호 출력을 선택 제어하는 입력신호 선택부(113,114)를 포함한다.
구체적으로, 메모리 A(111)는 도 7에 도시된 256 비트 A_format 신호에서 상위 128비트(Upper signal)를 저장한다. 메모리 B(112)는 도 7에 도시된 256 비트 A_format 신호에서 하위 128비트(Lower signal)를 저장한다. 메모리 A(111) 및 메모리 B(112)의 출력신호(MemOut_A, MemOut_B)는 타이밍 생성부(115)에서 생성한 스왑 신호에 따라 입력신호 선택부(113,114)에서 선택 제어된다. 전술한 구성에서 최종 출력(Upper OUT, Lower OUT)은 도 8에 도시된 B_format 형식으로 출력된다.
도 11은 도 10의 제1 입력신호 변환부(110)를 이용한 입력신호 변환과정을 도시한 타이밍도이다. 여기서, 도 10에 도시된 구성요소의 도면부호를 그대로 사용한다.
도 11을 참조하면, 타이밍 생성부(115)는 쓰기 어드레스(WA) 및 읽기 어드레스(Ra(A), Ra(B)) 신호를 생성한다. 입력 신호는 도 7에 도시된 A-format 신호로, WA 신호는 입력되는 FrameStart 신호에 따라 도 11에 도시된 바와 같이 X''0''~ X''FE''까지 발생시킨다. 이때 입력되는 데이터는 해당하는 번지에 각각 저장된다. 이어서, 도 7에 도시된 A-format 신호에서 첫 번째 열이 저장된 이후 적당한 시점에서 타이밍 생성부(115)가 ReadStart 신호를 발생시킨다. 이 신호를 이용하여, 타이밍 생성부(115)는 각각 Ra(A) 및 Ra(B) 신호를 생성한다. 이 번지에 따라 각각 메모리(113,114)의 출력이 결정되며 그 값은 도 11에 도시한 바와 같다. 최종적으로 제1 입력신호 변환부(110)가 메모리의 출력 MemOut A 및 MemOut B 신호를 타이밍 생성부(115)에서 생성된 스왑신호를 이용하여 선택하여 주면 도 8에 도시된 B_format 형식이 출력된다.
도 12는 본 발명의 일 실시예에 따른 제1 출력신호 변환부의 구성을 도시한 도면이다.
도 12를 참조하면, 제1 출력신호 변환부(130)는 데이터 선택을 통해 오류 정정 부호화가 가능한 형태로 변환된 신호를 입력받아 스왑 신호에 따라 신호 출력을 선택 제어하는 출력신호 선택부(131,132) 및 출력신호 선택부(131,132)를 통해 출력된 신호를 각각 저장하는 메모리(133,134)를 포함한다.
도 8에 도시된 256 비트 B_format 신호를 128 비트 단위로 끊어 각각 Upper signal 및 Lower signal이라 칭하는 경우, 메모리 A(133)에는 상단의 출력신호 선택부(131)의 출력신호를, 메모리 B(134)에는 하단의 출력신호 선택부(132)의 출력신호가 각각 연결된다. 출력신호 선택부(131,132)는 타이밍 생성부(135)로부터 스왑신호를 수신하여 출력신호를 선택한다. 선택된 신호는 WA 신호에 의하여 각각 메모리(133, 134)에 저장된다.
도 13은 도 12의 제1 출력신호 변환부(130)를 이용한 출력신호 변환과정을 도시한 타이밍도이다. 여기서, 도 12에 도시된 구성요소의 도면부호를 그대로 사용한다.
도 13을 참조하면, 메모리(133,134)에 저장된 신호들은 Ra(A), Ra(B)로 읽어 출력된다. 입력 신호는 도 8에 도시된 B-format 신호이며, WA 신호는 입력되는 FrameStart 신호에 따라 도 13에 도시된 바와 같이 X''0''~ X''FE''까지 발생시킨 다. 이때 스왑신호는 타이밍 생성부(135)를 통해 생성되어 입력 신호를 선택한다. 이어서, 타이밍 생성부(135)는 도 8에 도시된 B-format 신호에서 반 이상이 저장된 시점 이후의 적당한 시점에서 ReadStart 신호를 발생시킨다. 이 신호를 이용하여 각각 Ra(A) 및 Ra(B) 신호를 생성한다. 이 번지에 따라 각각 메모리(133,134)의 출력이 결정되며 그 값은 도 13에 도시한 바와 같다. 최종적으로 메모리(133,134)의 출력 MemOut A, MemOut B 신호가 도 7에 도시된 A_format 형식이 된다.
도 14는 본 발명의 일 실시예에 따라 512비트 병렬 신호에 대한 오류정정 부호화를 수행하는 광 송신부의 구성을 도시한 도면이다.
도 14를 참조하면, 전송신호가 256비트 병렬 신호인 경우뿐만 아니라, 512 병렬 신호인 경우에도, FPGA의 동작속도를 200Mbps 정도로 보았을 때 약 100Gbps 이상의 충분한 동작속도를 얻을 수 있다. 이 경우에도 128비트 병렬 RS(255,239) 부호화부(123,124,125,126)를 그대로 재사용하여 오류정정을 쉽게 구현할 수 있다.
즉, 128비트 병렬 RS(255,239) 부호 및 복호화기를 그대로 재사용하여 512비트 이상의 병렬 RS(255,239) 부호 및 복호화기를 구현할 수 있으며, 100Gbps 급 이상의 신호처리에 필요한 적정한 동작속도를 얻을 수 있다.
이제까지 본 발명에 대하여 그 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고 려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 광전송장치의 광 송신부의 구성을 도시한 도면,
도 2는 본 발명의 일 실시예에 따른 광전송장치의 광 수신부의 구성을 도시한 도면,
도 3은 본 발명의 일 실시예에 따른 OTU3 신호 프레임 구조를 도시한 도면,
도 4는 도 3의 OTU3 신호 프레임의 세부 구조를 도시한 도면,
도 5는 도 4의 OTU3 신호 프레임을 128 비트 병렬 형태로 도시한 도면,
도 6은 본 발명의 일 실시예에 따른 병렬 형태의 오류정정 부호화부의 오류정정 부호화 수행을 설명하기 위한 도면,
도 7은 도 3의 OTU3 신호 프레임을 256비트 병렬 형태로 도시한 도면,
도 8은 본 발명의 일 실시예에 따라 OTU3 신호 프레임을 오류 정정 부호화가 가능한 형태로 변환한 256 비트 병렬 형태를 도시한 도면,
도 9는 본 발명의 일 실시예에 따라 256비트 병렬 신호에 대한 오류정정 부호화를 수행하는 광 송신부의 구성을 도시한 도면,
도 10은 본 발명의 일 실시예에 따른 제1 입력신호 변환부의 구성을 도시한 도면,
도 11은 도 10의 제1 입력신호 변환부를 이용한 입력신호 변환과정을 도시한 타이밍도,
도 12는 본 발명의 일 실시예에 따른 제1 출력신호 변환부의 구성을 도시한 도면,
도 13은 도 12의 제1 출력신호 변환부를 이용한 출력신호 변환과정을 도시한 타이밍도,
도 14는 본 발명의 일 실시예에 따라 512비트 병렬 신호에 대한 오류정정 부호화를 수행하는 광 송신부의 구성을 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 광 송신부 20 : 광 수신부
100 : 입력신호 매핑부 110 : 제1 입력신호 변환부
120 : 오류정정 부호화부 130 : 제1 출력신호 변환부
140 : 프레임 생성부 200 : 프레임 검출부
210 : 제2 입력신호 변환부 220 : 오류정정 복호화부
230 : 제2 출력신호 변환부 240 : 디매핑부

Claims (10)

  1. 광 전달 망의 광전송장치에 있어서,
    광 송신시에 입력신호를 데이터 선택을 통해 비트 병렬 단위로 분할된 오류 정정 부호화 적합 신호로 변환하여 오류 정정 부호화를 수행하는 광 송신부; 및
    광 수신 시에 프레임 검출된 입력신호를 데이터 선택을 통해 비트 병렬 단위로 분할된 오류 정정 복호화 적합 신호로 변환하여 오류 정정 복호화를 수행하는 광 수신부를 포함하며,
    상기 오류 정정 부호화 적합 신호는, 256 비트 단위 이상의 병렬 신호 상에서 동일한 형태의 프레임 구조가 반복되고 상기 프레임 구조의 열(row) 단위 간의 데이터 할당영역이 소정의 영역에서 상호 중복되지 않는 형태인 것을 특징으로 하는 광전송장치.
  2. 제 1 항에 있어서, 상기 광 송신부는,
    광 전송 계층 신호 프레임에 매핑된 입력신호를 비트 단위의 병렬 신호 상에서 상기 오류 정정 부호화 적합 신호로 변환하는 제1 입력신호 변환부;
    상기 변환된 신호에 대해 병렬 방식으로 오류 정정 부호화를 수행하는 오류정정 부호화부; 및
    상기 오류 정정 부호화가 수행된 신호를 상기 매핑시의 신호로 변환하여 출력하는 제1 출력신호 변환부를 포함하는 것을 특징으로 하는 광전송장치.
  3. 삭제
  4. 제 2 항에 있어서, 상기 제1 입력신호 변환부는,
    상기 광 전송 계층 신호 프레임에 매핑된 입력신호에 대해 미리 설정된 비트 단위별로 각각 저장하는 메모리; 및
    상기 메모리에서 출력되는 신호를 입력받아 스왑 신호에 따라 신호 출력을 선택 제어하는 입력신호 선택부를 포함하는 것을 특징으로 하는 광전송장치.
  5. 제 2 항에 있어서, 상기 오류 정정 부호화부는,
    상기 광 전송 계층 신호의 프레임에 정보 데이터 및 오류 정정을 위한 패리티 바이트를 삽입하는 리드 솔로몬 부호화 수단 또는 FEC 코드의 결합 형태인 슈퍼 FEC 수단을 이용하는 것을 특징으로 하는 광전송장치.
  6. 제 5 항에 있어서, 상기 오류 정정 부호화부는,
    128 비트 병렬 형태의 리드 솔로몬 부호화 수단 또는 슈퍼 FEC 수단을 통해 256 비트 단위 이상의 병렬 신호에 대해 상기 오류 정정 부호화를 수행하는 것을 특징으로 하는 광전송장치.
  7. 제 2 항에 있어서, 상기 제1 출력신호 변환부는,
    상기 오류 정정 부호화 적합 신호로 변환된 신호를 입력받아 스왑 신호에 따라 신호 출력을 선택 제어하는 출력신호 선택부; 및
    상기 출력신호 선택부를 통해 출력된 신호를 각각 저장하는 메모리를 포함하는 것을 특징으로 하는 광전송장치.
  8. 제 1 항에 있어서, 상기 광 수신부는,
    프레임 검출된 입력신호를 비트 단위의 병렬 신호 상에서 상기 오류 정정 복호화 적합 신호로 변환하는 제2 입력신호 변환부;
    상기 변환된 신호에 대해 병렬 방식으로 오류 정정 복호화를 수행하는 오류정정 복호화부; 및
    상기 오류 정정 복호화가 수행된 신호를 상기 프레임 검출된 신호 형태로 변환하여 출력하는 제2 출력신호 변환부를 포함하는 것을 특징으로 하는 광전송장치.
  9. 삭제
  10. 삭제
KR1020090090155A 2009-09-23 2009-09-23 오류 정정 부호화 및 복호화가 수행되는 광 전송장치 및 그 방법 KR101233825B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090090155A KR101233825B1 (ko) 2009-09-23 2009-09-23 오류 정정 부호화 및 복호화가 수행되는 광 전송장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090090155A KR101233825B1 (ko) 2009-09-23 2009-09-23 오류 정정 부호화 및 복호화가 수행되는 광 전송장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20110032590A KR20110032590A (ko) 2011-03-30
KR101233825B1 true KR101233825B1 (ko) 2013-02-14

Family

ID=43937320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090090155A KR101233825B1 (ko) 2009-09-23 2009-09-23 오류 정정 부호화 및 복호화가 수행되는 광 전송장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101233825B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114422173B (zh) * 2021-12-09 2024-02-13 绿盟科技集团股份有限公司 一种基于可见光的数据传输的方法、系统和存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069535A (ja) * 2001-06-15 2003-03-07 Mitsubishi Electric Corp 誤り訂正多重化装置、誤り訂正多重分離装置、これらを用いた光伝送システムおよび誤り訂正多重化伝送方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069535A (ja) * 2001-06-15 2003-03-07 Mitsubishi Electric Corp 誤り訂正多重化装置、誤り訂正多重分離装置、これらを用いた光伝送システムおよび誤り訂正多重化伝送方法

Also Published As

Publication number Publication date
KR20110032590A (ko) 2011-03-30

Similar Documents

Publication Publication Date Title
JP5419534B2 (ja) Ｆｅｃフレーム構成装置および方法
CN101116250B (zh) 纠错编码装置以及纠错译码装置
US8621316B2 (en) Method and device for encoding of error correcting codes, and method and device for decoding of error correcting codes
EP2256973B1 (en) Error correcting device and error correcting method
US9054894B2 (en) Signal block sequence processing method and signal block sequence processing apparatus
US8331793B2 (en) Optical transmission apparatus and method
US9413492B2 (en) Method and apparatus for transmitting data in optical transport network
US9356625B2 (en) Frame generation method, optical transmission device, and optical transmission system
US7957642B2 (en) Efficient and simple bit error rate calculation on optical transport layer
US20120246537A1 (en) Error correction method and device
EP3301816B1 (en) Encoding device, decoding device, and transmission device
US8473820B2 (en) Apparatus and method for transmitting and receiving data
JP3922819B2 (ja) 誤り訂正方法及び装置
KR101233825B1 (ko) 오류 정정 부호화 및 복호화가 수행되는 광 전송장치 및 그 방법
JP5641982B2 (ja) 光通信システム
US9166739B2 (en) Error correction processing circuit and error correction processing method
JP2003273841A (ja) 誤り訂正機能を有する伝送装置
EP2285003B1 (en) Correction of errors in a codeword
KR101310899B1 (ko) 데이터 송신장치 및 방법 그리고, 데이터 수신장치 및 방법
KR101257069B1 (ko) 광 전달 망에서 데이터 송신 방법 및 장치
JP5986036B2 (ja) 送信装置、伝送システム、受信装置、及び送信方法
JP2017143369A (ja) フレーム生成方法、光伝送装置および光伝送システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200110

Year of fee payment: 8