JP2003273841A - 誤り訂正機能を有する伝送装置 - Google Patents
誤り訂正機能を有する伝送装置Info
- Publication number
- JP2003273841A JP2003273841A JP2002072080A JP2002072080A JP2003273841A JP 2003273841 A JP2003273841 A JP 2003273841A JP 2002072080 A JP2002072080 A JP 2002072080A JP 2002072080 A JP2002072080 A JP 2002072080A JP 2003273841 A JP2003273841 A JP 2003273841A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error
- unit
- correction
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【課題】 誤り訂正機能を有する伝送装置に関し、リー
ドソロモン符号ＲＳ（２５５，２３９）の誤り訂正能力
より高い誤り訂正機能を、同じ伝送レートを保持したま
ま実現する。 【解決手段】 送信部１−１０のＢＣＨ（２０４０，１
９１９，１１）符号のチェックビット演算挿入部１−１
１は、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５によるＲ
Ｓ（２５５，２３９）符号のフレームフォーマットのパ
リティチェック領域を用いてチェックビットを付加し、
ＲＳ（２５５，２３９）符号と同一伝送レートで出力す
る。該符号化された信号をスクランブラ１−１２で並べ
替え、光送信回路１−１３で光信号に変換して光伝送路
に送出する。受信部１−２０では、光信号を光受信回路
１−２１で電気信号に変換し、デスクランブラ１−２２
で元の並び順に戻し、誤り位置検出訂正部１−２３によ
り誤り検出訂正処理を行って主信号（インフォメーショ
ン）を出力する。
ドソロモン符号ＲＳ（２５５，２３９）の誤り訂正能力
より高い誤り訂正機能を、同じ伝送レートを保持したま
ま実現する。 【解決手段】 送信部１−１０のＢＣＨ（２０４０，１
９１９，１１）符号のチェックビット演算挿入部１−１
１は、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５によるＲ
Ｓ（２５５，２３９）符号のフレームフォーマットのパ
リティチェック領域を用いてチェックビットを付加し、
ＲＳ（２５５，２３９）符号と同一伝送レートで出力す
る。該符号化された信号をスクランブラ１−１２で並べ
替え、光送信回路１−１３で光信号に変換して光伝送路
に送出する。受信部１−２０では、光信号を光受信回路
１−２１で電気信号に変換し、デスクランブラ１−２２
で元の並び順に戻し、誤り位置検出訂正部１−２３によ
り誤り検出訂正処理を行って主信号（インフォメーショ
ン）を出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、誤り訂正機能を有
する伝送装置に関し、特に、ＩＴＵ−Ｔ（Telecommunic
ation standardization sector of International Tele
communication Union ）により制定されたＧ．７０９Di
gital Wrapper などの勧告Ｇ．９７５に推奨されるリー
ドソロモン符号ＲＳ（２５５，２３９）の誤り訂正能力
より高い訂正機能（ＦＥＣ：Forward Error Correctio
n）を備えるようにした伝送装置に関する。
する伝送装置に関し、特に、ＩＴＵ−Ｔ（Telecommunic
ation standardization sector of International Tele
communication Union ）により制定されたＧ．７０９Di
gital Wrapper などの勧告Ｇ．９７５に推奨されるリー
ドソロモン符号ＲＳ（２５５，２３９）の誤り訂正能力
より高い訂正機能（ＦＥＣ：Forward Error Correctio
n）を備えるようにした伝送装置に関する。
【０００２】ここで、「ＲＳ（２５５，２３９）」は、
符号長２５５シンボル、情報長２３９シンボルのリード
ソロモン符号を表し、２３９個の情報シンボルの伝送帯
域外に１６個の誤り訂正シンボルを付加して符号長２５
５シンボルの符号としたＯｕｔ ｏｆ ｂａｎｄ ＦＥ
Ｃ方式の誤り訂正符号を表すものとする。
符号長２５５シンボル、情報長２３９シンボルのリード
ソロモン符号を表し、２３９個の情報シンボルの伝送帯
域外に１６個の誤り訂正シンボルを付加して符号長２５
５シンボルの符号としたＯｕｔ ｏｆ ｂａｎｄ ＦＥ
Ｃ方式の誤り訂正符号を表すものとする。
【０００３】
【従来の技術】現在、各種の長距離（光）伝送装置の開
発が行われているが、該伝送装置は送信光源のチャーピ
ング、位相雑音等、光伝送路の波長分散、非線形効果
（自己位相変調、誘導ブリルアン散乱等）、或いは光増
幅器の使用時におけるＳ／Ｎ比飽和等による符号誤り率
のフロア（高速伝送時、光入力が大きくなっても誤り率
が一定以下に減少しない現象）等の問題が生じている。
これらの問題に対し、いろいろな解決策が考えられてい
るが、伝送路信号に誤り訂正符号を用い、ディジタル電
気信号処理部において誤り訂正処理を行うことにより符
号誤り率を改善し、伝送品質の向上を図っている。
発が行われているが、該伝送装置は送信光源のチャーピ
ング、位相雑音等、光伝送路の波長分散、非線形効果
（自己位相変調、誘導ブリルアン散乱等）、或いは光増
幅器の使用時におけるＳ／Ｎ比飽和等による符号誤り率
のフロア（高速伝送時、光入力が大きくなっても誤り率
が一定以下に減少しない現象）等の問題が生じている。
これらの問題に対し、いろいろな解決策が考えられてい
るが、伝送路信号に誤り訂正符号を用い、ディジタル電
気信号処理部において誤り訂正処理を行うことにより符
号誤り率を改善し、伝送品質の向上を図っている。
【０００４】図２２はＩＴＵ−Ｔ勧告Ｇ．７０９より抜
粋した誤り訂正（ＦＥＣ）機能を備える海底光伝送シス
テムの伝送装置の機能ブロックを示す。該伝送装置の送
信部２２−１０には、Ｍ個の同期転送モジュールＳＴＭ
−１６の光信号が入力され、それらを光受信機（Optica
l Receiver）２２−１１で受信して電気信号に変換し、
誤り訂正符号化部（FEC encoder ）２２−１２でリード
ソロモン符号ＲＳ（２５５，２３９）による誤り訂正符
号を付加して符号化し、送信機（TRANSMIT TTE）２２−
１３においてインタリーブ及び光信号への変換を行って
光伝送路へ送信する。
粋した誤り訂正（ＦＥＣ）機能を備える海底光伝送シス
テムの伝送装置の機能ブロックを示す。該伝送装置の送
信部２２−１０には、Ｍ個の同期転送モジュールＳＴＭ
−１６の光信号が入力され、それらを光受信機（Optica
l Receiver）２２−１１で受信して電気信号に変換し、
誤り訂正符号化部（FEC encoder ）２２−１２でリード
ソロモン符号ＲＳ（２５５，２３９）による誤り訂正符
号を付加して符号化し、送信機（TRANSMIT TTE）２２−
１３においてインタリーブ及び光信号への変換を行って
光伝送路へ送信する。
【０００５】光伝送路の途中でノイズが重畳した光信号
が、対向する伝送装置の受信部２２−２０で受信され
る。該光受信信号は受信機（RECEIVE TTE ）２２−２１
で電気信号に変換され、デインタリーブされた後、誤り
検出訂正復号化部（FEC decoder)２２−２２でリードソ
ロモン符号ＲＳ（２５５，２３９）の誤り検出訂正処理
を行う。誤り訂正された受信信号は光送信機（Optical
Transmitter ）２２−２３で光信号に変換され、Ｍ個の
同期転送モジュールＳＴＭ−１６に出力される。
が、対向する伝送装置の受信部２２−２０で受信され
る。該光受信信号は受信機（RECEIVE TTE ）２２−２１
で電気信号に変換され、デインタリーブされた後、誤り
検出訂正復号化部（FEC decoder)２２−２２でリードソ
ロモン符号ＲＳ（２５５，２３９）の誤り検出訂正処理
を行う。誤り訂正された受信信号は光送信機（Optical
Transmitter ）２２−２３で光信号に変換され、Ｍ個の
同期転送モジュールＳＴＭ−１６に出力される。
【０００６】図２３は、ＩＴＵ−Ｔ勧告Ｇ．７０９／
Ｇ．９７５のリードソロモン符号ＲＳ（２５５，２３
９）の誤り訂正用のフレームフォーマットを示す。該フ
レームフォーマットは、８ビット（＝１バイト）を１つ
のシンボルとし、シンボル＃１〜シンボル＃２３９（ビ
ット＃１〜ビット＃１９１２）の領域を情報シンボル用
のインフォメーション領域とし、シンボル＃２４０〜シ
ンボル＃２５５（ビット＃１９１３〜ビット＃２０４
０）の領域を誤り訂正用のパリティチェック領域とし、
この１６個のパリティチェックシンボルにより任意の８
個までの情報シンボルの誤りを訂正することが可能であ
る。
Ｇ．９７５のリードソロモン符号ＲＳ（２５５，２３
９）の誤り訂正用のフレームフォーマットを示す。該フ
レームフォーマットは、８ビット（＝１バイト）を１つ
のシンボルとし、シンボル＃１〜シンボル＃２３９（ビ
ット＃１〜ビット＃１９１２）の領域を情報シンボル用
のインフォメーション領域とし、シンボル＃２４０〜シ
ンボル＃２５５（ビット＃１９１３〜ビット＃２０４
０）の領域を誤り訂正用のパリティチェック領域とし、
この１６個のパリティチェックシンボルにより任意の８
個までの情報シンボルの誤りを訂正することが可能であ
る。
【０００７】上記ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７
５のリードソロモン符号ＲＳ（２５５，２３９）の訂正
能力より更に高い訂正能力を得るために、例えば、特開
２００１−１６８７３４号公報等に開示されているよう
に、２種類の誤り訂正符号化を行い、インターリーブ回
路により該２種類の誤り訂正符号間で情報の組替えを行
う方式等が発案されている。
５のリードソロモン符号ＲＳ（２５５，２３９）の訂正
能力より更に高い訂正能力を得るために、例えば、特開
２００１−１６８７３４号公報等に開示されているよう
に、２種類の誤り訂正符号化を行い、インターリーブ回
路により該２種類の誤り訂正符号間で情報の組替えを行
う方式等が発案されている。
【０００８】
【発明が解決しようとする課題】しかし、上記の２種類
の誤り訂正符号化を行う連接符号を採用した場合、ＩＴ
Ｕ−Ｔ勧告Ｇ．７０９／Ｇ．９７５に規定された伝送路
フォーマットと異なるフォーマットを採用しなければな
らなくなる。ここで「フォーマット」とはインフォメー
ション領域とパリティチェック領域（冗長領域）との配
列形式である。
の誤り訂正符号化を行う連接符号を採用した場合、ＩＴ
Ｕ−Ｔ勧告Ｇ．７０９／Ｇ．９７５に規定された伝送路
フォーマットと異なるフォーマットを採用しなければな
らなくなる。ここで「フォーマット」とはインフォメー
ション領域とパリティチェック領域（冗長領域）との配
列形式である。
【０００９】また、上記従来の技術はパリティチェック
領域（冗長領域）の増加によって伝送レートの上昇が起
こり、より高速動作の回路設計やタイミング保証が必要
となり、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５のスペ
ックを上回る光モジュールやＰＬＬ（Phase Locked Loo
p ）回路などの高価な部品を導入しなければならなくな
る。
領域（冗長領域）の増加によって伝送レートの上昇が起
こり、より高速動作の回路設計やタイミング保証が必要
となり、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５のスペ
ックを上回る光モジュールやＰＬＬ（Phase Locked Loo
p ）回路などの高価な部品を導入しなければならなくな
る。
【００１０】本発明は上記問題を解決するために、ＩＴ
Ｕ−Ｔ勧告Ｇ．７０９／Ｇ．９７５の伝送路フォーマッ
ト及び伝送レートを保持したまま、リードソロモン符号
ＲＳ（２５５，２３９）の誤り訂正能力より高い誤り訂
正機能を備えた伝送装置を提供することを目的とする。
Ｕ−Ｔ勧告Ｇ．７０９／Ｇ．９７５の伝送路フォーマッ
ト及び伝送レートを保持したまま、リードソロモン符号
ＲＳ（２５５，２３９）の誤り訂正能力より高い誤り訂
正機能を備えた伝送装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】リードソロモン符号はバ
ースト誤りに対して効力を発揮するシンボル誤り訂正符
号であるが、実運用上の光伝送路で多発するランダム誤
りに対しては、リードソロモン符号よりも訂正能力の高
い誤り訂正符号が存在することを発見し、本発明は、Ｉ
ＴＵ−Ｔ勧告によるリードソロモン符号ＲＳ（２５５，
２３９）のフレームフォーマットにおけるパリティチェ
ック領域の全部又は一部を、ランダム誤りに対してより
訂正能力が高い他の誤り訂正符号のパリティチェック領
域として活用することにより、ランダム誤りに対する訂
正能力を向上させたものである。また、ＩＴＵ−Ｔ勧告
Ｇ．９７５にあるチェックビット演算挿入及び誤り位置
検出訂正のインタリーブ数を調整することにより、バー
スト誤りに対しても訂正能力を向上させたものである。
ースト誤りに対して効力を発揮するシンボル誤り訂正符
号であるが、実運用上の光伝送路で多発するランダム誤
りに対しては、リードソロモン符号よりも訂正能力の高
い誤り訂正符号が存在することを発見し、本発明は、Ｉ
ＴＵ−Ｔ勧告によるリードソロモン符号ＲＳ（２５５，
２３９）のフレームフォーマットにおけるパリティチェ
ック領域の全部又は一部を、ランダム誤りに対してより
訂正能力が高い他の誤り訂正符号のパリティチェック領
域として活用することにより、ランダム誤りに対する訂
正能力を向上させたものである。また、ＩＴＵ−Ｔ勧告
Ｇ．９７５にあるチェックビット演算挿入及び誤り位置
検出訂正のインタリーブ数を調整することにより、バー
スト誤りに対しても訂正能力を向上させたものである。
【００１２】即ち、本発明の誤り訂正機能を有する伝送
装置は、（１）リードソロモン符号ＲＳ（２５５，２３
９）のフレームフォーマットにおけるパリティチェック
領域の全部又は一部を用い、リードソロモン符号ＲＳ
（２５５，２３９）を用いた場合と同一の伝送レート
で、リードソロモン符号ＲＳ（２５５，２３９）よりラ
ンダム誤りに対して訂正能力の高い誤り検出訂正符号を
適用するチェックビット演算挿入部を送信部に備え、該
誤り検出訂正符号による受信信号に対して誤り位置検出
及び誤り訂正を行う誤り位置検出訂正部を受信部に備え
たものである。
装置は、（１）リードソロモン符号ＲＳ（２５５，２３
９）のフレームフォーマットにおけるパリティチェック
領域の全部又は一部を用い、リードソロモン符号ＲＳ
（２５５，２３９）を用いた場合と同一の伝送レート
で、リードソロモン符号ＲＳ（２５５，２３９）よりラ
ンダム誤りに対して訂正能力の高い誤り検出訂正符号を
適用するチェックビット演算挿入部を送信部に備え、該
誤り検出訂正符号による受信信号に対して誤り位置検出
及び誤り訂正を行う誤り位置検出訂正部を受信部に備え
たものである。
【００１３】また、（２）複数種類の誤り検出訂正符号
の中から１種類の誤り検出訂正符号のチェックビットが
選択的に挿入された信号を受信し、該複数種類の誤り検
出訂正符号の１つに対応する誤り位置検出及び誤り訂正
を行う誤り位置検出訂正部を選択する手段を備えた受信
部を有するものである。
の中から１種類の誤り検出訂正符号のチェックビットが
選択的に挿入された信号を受信し、該複数種類の誤り検
出訂正符号の１つに対応する誤り位置検出及び誤り訂正
を行う誤り位置検出訂正部を選択する手段を備えた受信
部を有するものである。
【００１４】また、（３）所定長の情報ビットを離散的
に複数含む入力信号について、該所定長の情報ビットを
単位とする所定の演算により所定長の誤まり訂正ビット
を算出し、該所定長の情報ビット間に該誤まり訂正ビッ
トを挿入した信号からなる所定フォーマットの信号を出
力する第１符号化手段と、該入力信号に含まれる複数の
所定長の情報ビットを連続的に配置した信号に変換して
出力する第１変換手段と、該変換後の連続的に配置され
た複数の所定長の情報ビットに対する所定の演算により
所定長の誤まり訂正ビットを算出し、所定長の情報ビッ
ト間に該誤まり訂正ビットを挿入した信号を出力する第
２符号化手段と、該第２符号化手段に含まれる複数の所
定長の情報ビットを連続的に配置した信号を前記所定の
フォーマットにおける情報ビット部分に分散配置し、該
誤まり訂正ビットを前記所定のフォーマットにおける誤
まり訂正ビット部分に分散配置する第２変換手段と、を
備え、少なくとも該第１符号化手段又は該第２変換手段
のいずれかの出力に基づく信号を送信するものである。
に複数含む入力信号について、該所定長の情報ビットを
単位とする所定の演算により所定長の誤まり訂正ビット
を算出し、該所定長の情報ビット間に該誤まり訂正ビッ
トを挿入した信号からなる所定フォーマットの信号を出
力する第１符号化手段と、該入力信号に含まれる複数の
所定長の情報ビットを連続的に配置した信号に変換して
出力する第１変換手段と、該変換後の連続的に配置され
た複数の所定長の情報ビットに対する所定の演算により
所定長の誤まり訂正ビットを算出し、所定長の情報ビッ
ト間に該誤まり訂正ビットを挿入した信号を出力する第
２符号化手段と、該第２符号化手段に含まれる複数の所
定長の情報ビットを連続的に配置した信号を前記所定の
フォーマットにおける情報ビット部分に分散配置し、該
誤まり訂正ビットを前記所定のフォーマットにおける誤
まり訂正ビット部分に分散配置する第２変換手段と、を
備え、少なくとも該第１符号化手段又は該第２変換手段
のいずれかの出力に基づく信号を送信するものである。
【００１５】また、（４）主信号のシリアル信号をｎビ
ット（ｎは２以上の整数）のパラレル信号に変換するシ
リアルパラレル変換手段と、該シリアルパラレル変換手
段から順次出力される各パラレル信号をそれぞれ入力
し、該入力信号に対して所定の演算により所定長の誤ま
り訂正ビットを算出し、所定長の入力信号間に該誤まり
訂正ビットを挿入した信号を出力するｎ個のチェックビ
ット演算挿入手段と、該ｎ個のチェックビット演算挿入
手段の出力信号をインタリーブして出力するインタリー
バとを備え、インタリーブ数に対応した上記パラレル信
号のビット数ｎを、外部から任意に与えられる制御信号
又は伝送路品質に基づく制御信号により可変にした構成
を有するものである。
ット（ｎは２以上の整数）のパラレル信号に変換するシ
リアルパラレル変換手段と、該シリアルパラレル変換手
段から順次出力される各パラレル信号をそれぞれ入力
し、該入力信号に対して所定の演算により所定長の誤ま
り訂正ビットを算出し、所定長の入力信号間に該誤まり
訂正ビットを挿入した信号を出力するｎ個のチェックビ
ット演算挿入手段と、該ｎ個のチェックビット演算挿入
手段の出力信号をインタリーブして出力するインタリー
バとを備え、インタリーブ数に対応した上記パラレル信
号のビット数ｎを、外部から任意に与えられる制御信号
又は伝送路品質に基づく制御信号により可変にした構成
を有するものである。
【００１６】また、（５）異なる符号化方式に対応した
演算を行う複数の演算部を備え、該演算部のいずれかに
おいて符号化された信号を送信又は受信する伝送装置に
おいて、該複数の演算部がそれぞれ行う演算の過程で記
録を要する演算パラメータを記憶する共通の記憶手段を
備え、該複数の演算部は、自演算部が選択された場合
に、演算過程で記録を要する演算パラメータを該記憶手
段に記憶し、読出しを行って更なる演算に用いることを
特徴とするものである。
演算を行う複数の演算部を備え、該演算部のいずれかに
おいて符号化された信号を送信又は受信する伝送装置に
おいて、該複数の演算部がそれぞれ行う演算の過程で記
録を要する演算パラメータを記憶する共通の記憶手段を
備え、該複数の演算部は、自演算部が選択された場合
に、演算過程で記録を要する演算パラメータを該記憶手
段に記憶し、読出しを行って更なる演算に用いることを
特徴とするものである。
【００１７】
【００１８】図１はＢＣＨ（２０４０）符号を適用した
本発明の実施形態を示し、ＩＴＵ−Ｔ勧告Ｇ．７０９／
Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２
３９）の代わりに、符号長２０４０ビット、情報長１９
１９ビット、符号の最小距離１１ビットのＢＣＨ符号、
即ちＢＣＨ（２０４０，１９１９，１１）符号を適用し
て誤り訂正処理を行う伝送装置の機能ブロックを示す。
本発明の実施形態を示し、ＩＴＵ−Ｔ勧告Ｇ．７０９／
Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２
３９）の代わりに、符号長２０４０ビット、情報長１９
１９ビット、符号の最小距離１１ビットのＢＣＨ符号、
即ちＢＣＨ（２０４０，１９１９，１１）符号を適用し
て誤り訂正処理を行う伝送装置の機能ブロックを示す。
【００１９】同図に示すように、送信部１−１０にＢＣ
Ｈ（２０４０，１９１９，１１）符号のチェックビット
演算挿入部１−１１を搭載し、受信部１−２０にＢＣＨ
（２０４０，１９１９，１１）符号の誤り位置検出訂正
部１−２３を搭載する。チェックビット演算挿入部１−
１１は、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５で制定
されたリードソロモン符号ＲＳ（２５５，２３９）のフ
レームフォーマットのパリティチェック領域を用いて誤
り検出訂正用符号を付加し、リードソロモン符号ＲＳ
（２５５，２３９）に対して伝送レートの上昇を抑え、
より高いランダム誤り訂正能力を有する。
Ｈ（２０４０，１９１９，１１）符号のチェックビット
演算挿入部１−１１を搭載し、受信部１−２０にＢＣＨ
（２０４０，１９１９，１１）符号の誤り位置検出訂正
部１−２３を搭載する。チェックビット演算挿入部１−
１１は、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５で制定
されたリードソロモン符号ＲＳ（２５５，２３９）のフ
レームフォーマットのパリティチェック領域を用いて誤
り検出訂正用符号を付加し、リードソロモン符号ＲＳ
（２５５，２３９）に対して伝送レートの上昇を抑え、
より高いランダム誤り訂正能力を有する。
【００２０】送信部１−１０では、チェックビット演算
挿入部１−１１で符号化された信号をスクランブラ１−
１２で並べ替え、該スクランブラ１−１２から出力され
る電気信号を光送信回路１−１３で光信号に変換して光
伝送路に送出する。
挿入部１−１１で符号化された信号をスクランブラ１−
１２で並べ替え、該スクランブラ１−１２から出力され
る電気信号を光送信回路１−１３で光信号に変換して光
伝送路に送出する。
【００２１】受信部１−２０では、光伝送路から入力さ
れる光信号を光受信回路１−２１で電気信号に変換し、
該電気信号をデスクランブラ１−２２で並び順を元の順
序に戻し、デスクランブラ１−２２から出力される受信
符号に対して、誤り位置検出訂正部１−２３により誤り
検出訂正処理を行って主信号（インフォメーション）を
出力する。
れる光信号を光受信回路１−２１で電気信号に変換し、
該電気信号をデスクランブラ１−２２で並び順を元の順
序に戻し、デスクランブラ１−２２から出力される受信
符号に対して、誤り位置検出訂正部１−２３により誤り
検出訂正処理を行って主信号（インフォメーション）を
出力する。
【００２２】図２はＢＣＨ（２０４０）符号を含む複数
の符号を適用した本発明の実施形態を示し、リードソロ
モン符号ＲＳ（２５５，２３９）の代わりに、該符号と
同一の伝送レートでよりランダム誤り訂正能力の高いＢ
ＣＨ（２０４０）符号、ＢＣＨ（４０８０）符号、その
他の複数種類の誤り訂正符号によるチェックビットの演
算，挿入を行うチェックビット演算挿入部２−１１を送
信部２−１０に搭載し、それらの誤り訂正符号に対応す
る誤り位置検出，誤り訂正を行う誤り位置検出訂正部２
−２１を受信部２−２０に搭載する。
の符号を適用した本発明の実施形態を示し、リードソロ
モン符号ＲＳ（２５５，２３９）の代わりに、該符号と
同一の伝送レートでよりランダム誤り訂正能力の高いＢ
ＣＨ（２０４０）符号、ＢＣＨ（４０８０）符号、その
他の複数種類の誤り訂正符号によるチェックビットの演
算，挿入を行うチェックビット演算挿入部２−１１を送
信部２−１０に搭載し、それらの誤り訂正符号に対応す
る誤り位置検出，誤り訂正を行う誤り位置検出訂正部２
−２１を受信部２−２０に搭載する。
【００２３】１つの伝送装置において、複数種類の誤り
訂正符号方式による符号訂正機能を搭載し、その中から
１つの種類の誤り訂正符号を選択する符号選択部２−１
２，２−２２をそれぞれ送信部２−１０及び受信部２−
２０に備えることにより、伝送路の性能状態や伝送装置
に要求されるスペックに応じて最適な誤り訂正符号を選
択することができる。
訂正符号方式による符号訂正機能を搭載し、その中から
１つの種類の誤り訂正符号を選択する符号選択部２−１
２，２−２２をそれぞれ送信部２−１０及び受信部２−
２０に備えることにより、伝送路の性能状態や伝送装置
に要求されるスペックに応じて最適な誤り訂正符号を選
択することができる。
【００２４】図３はＢＣＨ（２０４０）符号とリードソ
ロモン符号ＲＳ（２５５，２３９）とを選択可能にした
本発明の実施形態を示し、ＩＴＵ−Ｔ勧告Ｇ．７０９／
Ｇ．９７５で制定されたリードソロモン符号ＲＳ（２５
５，２３９）のチェックビット演算挿入部３−１１と、
ＢＣＨ（２０４０，１９１９，１１）符号のチェックビ
ット演算挿入部１−１１とを送信部３−１０に備え、ま
た、それらの符号に対応した誤り位置検出訂正部３−２
１１−２３を受信部３−２０に備え、２種類の誤り訂正
機能を搭載した伝送装置を示している。
ロモン符号ＲＳ（２５５，２３９）とを選択可能にした
本発明の実施形態を示し、ＩＴＵ−Ｔ勧告Ｇ．７０９／
Ｇ．９７５で制定されたリードソロモン符号ＲＳ（２５
５，２３９）のチェックビット演算挿入部３−１１と、
ＢＣＨ（２０４０，１９１９，１１）符号のチェックビ
ット演算挿入部１−１１とを送信部３−１０に備え、ま
た、それらの符号に対応した誤り位置検出訂正部３−２
１１−２３を受信部３−２０に備え、２種類の誤り訂正
機能を搭載した伝送装置を示している。
【００２５】１つの伝送装置において、ＩＴＵ−Ｔ勧告
Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ
（２５５，２３９）と、該符号よりもランダム誤り訂正
能力の高い符号の何れかを選択部３−１２，３−２２で
選択可能としたことにより、ＩＴＵ−Ｔ勧告準拠のリー
ドソロモン符号ＲＳ（２５５，２３９）を採用した伝送
装置と対向させて接続することが可能であると共に、対
向装置が同一メーカーの伝送装置である場合は、リード
ソロモン符号ＲＳ（２５５，２３９）よりランダム誤り
訂正能力の高い符号を選択することにより、伝送品質を
向上させることができ、その分、伝送距離を延長するこ
とができる。
Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ
（２５５，２３９）と、該符号よりもランダム誤り訂正
能力の高い符号の何れかを選択部３−１２，３−２２で
選択可能としたことにより、ＩＴＵ−Ｔ勧告準拠のリー
ドソロモン符号ＲＳ（２５５，２３９）を採用した伝送
装置と対向させて接続することが可能であると共に、対
向装置が同一メーカーの伝送装置である場合は、リード
ソロモン符号ＲＳ（２５５，２３９）よりランダム誤り
訂正能力の高い符号を選択することにより、伝送品質を
向上させることができ、その分、伝送距離を延長するこ
とができる。
【００２６】図４はランダム誤り訂正能力の高い複数の
符号とリードソロモン符号ＲＳ（２５５，２３９）とを
選択可能にした本発明の実施形態を示し、ＩＴＵ−Ｔ勧
告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号Ｒ
Ｓ（２５５，２３９）のチェックビット演算挿入部３−
１１と、リードソロモン符号ＲＳ（２５５，２３９）と
同一伝送レートでよりランダム誤り訂正能力の高い複数
種類の符号であるＢＣＨ（２０４０）符号、ＢＣＨ（４
０８０）符号、その他の誤り訂正符号によるチェックビ
ット演算挿入部２−１１とを送信部４−１０に備え、そ
れらの誤り訂正符号に対応した誤り位置検出訂正部３−
２１，２−２１を受信部４−２０に搭載した伝送装置を
示している。
符号とリードソロモン符号ＲＳ（２５５，２３９）とを
選択可能にした本発明の実施形態を示し、ＩＴＵ−Ｔ勧
告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号Ｒ
Ｓ（２５５，２３９）のチェックビット演算挿入部３−
１１と、リードソロモン符号ＲＳ（２５５，２３９）と
同一伝送レートでよりランダム誤り訂正能力の高い複数
種類の符号であるＢＣＨ（２０４０）符号、ＢＣＨ（４
０８０）符号、その他の誤り訂正符号によるチェックビ
ット演算挿入部２−１１とを送信部４−１０に備え、そ
れらの誤り訂正符号に対応した誤り位置検出訂正部３−
２１，２−２１を受信部４−２０に搭載した伝送装置を
示している。
【００２７】１つの伝送装置において、ＩＴＵ−Ｔ勧告
Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ
（２５５，２３９）と、該リードソロモン符号ＲＳ（２
５５，２３９）よりもランダム誤り訂正能力の高い複数
種類の誤り訂正符号の中から何れか一つを選択部４−１
１，４−２１で選択可能としたことにより、ＩＴＵ−Ｔ
勧告準拠のリードソロモン符号ＲＳ（２５５，２３９）
を採用した伝送装置と対向可能であると共に、対向装置
がより訂正能力の高い符号を使用可能な場合は、該訂正
能力の高い誤り訂正符号を選択することにより伝送品質
を向上させ、その分、伝送距離を延長することができ
る。
Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ
（２５５，２３９）と、該リードソロモン符号ＲＳ（２
５５，２３９）よりもランダム誤り訂正能力の高い複数
種類の誤り訂正符号の中から何れか一つを選択部４−１
１，４−２１で選択可能としたことにより、ＩＴＵ−Ｔ
勧告準拠のリードソロモン符号ＲＳ（２５５，２３９）
を採用した伝送装置と対向可能であると共に、対向装置
がより訂正能力の高い符号を使用可能な場合は、該訂正
能力の高い誤り訂正符号を選択することにより伝送品質
を向上させ、その分、伝送距離を延長することができ
る。
【００２８】リードソロモン符号ＲＳ（２５５，２３
９）よりもランダム誤り訂正能力の高い誤り訂正符号を
選択する選択部は、図５に示す選択部５−１１，５−２
１のように、送信部及び受信部の外部からユーザが与え
る選択信号、又は伝送路品質（受信信号の品質，送信先
の伝送装置での受信信号の品質）等を監視する他のブロ
ック等からの選択信号により、品質劣化時にリードソロ
モン符号ＲＳ（２５５，２３９）からＢＣＨ符号へチャ
ックビット演算挿入部を切替える構成とすることができ
る。
９）よりもランダム誤り訂正能力の高い誤り訂正符号を
選択する選択部は、図５に示す選択部５−１１，５−２
１のように、送信部及び受信部の外部からユーザが与え
る選択信号、又は伝送路品質（受信信号の品質，送信先
の伝送装置での受信信号の品質）等を監視する他のブロ
ック等からの選択信号により、品質劣化時にリードソロ
モン符号ＲＳ（２５５，２３９）からＢＣＨ符号へチャ
ックビット演算挿入部を切替える構成とすることができ
る。
【００２９】また、誤り検出訂正用のチェックビット演
算挿入部を、チェックビット演算部とチェックビット挿
入部とに分け、図６に示すように、一つのチェックビッ
ト挿入部６−１４を複数のチェックビット演算部６−１
１，６−１２に対して共通に使用し、複数のチェックビ
ット演算部６−１１，６−１２で演算したチェックビッ
トを選択部６−１３で選択し、該選択されたチェックビ
ットをチェックビット挿入部６−１４により主信号に挿
入する構成とすることができる。
算挿入部を、チェックビット演算部とチェックビット挿
入部とに分け、図６に示すように、一つのチェックビッ
ト挿入部６−１４を複数のチェックビット演算部６−１
１，６−１２に対して共通に使用し、複数のチェックビ
ット演算部６−１１，６−１２で演算したチェックビッ
トを選択部６−１３で選択し、該選択されたチェックビ
ットをチェックビット挿入部６−１４により主信号に挿
入する構成とすることができる。
【００３０】更に、受信部においても誤り位置検出訂正
部を誤り位置検出部と訂正部とに分け、図６に示すよう
に複数の誤り位置検出部６−２１，６−２２に対して一
つの訂正部６−２４を共通に使用し、複数の誤り位置検
出部６−２１，６−２２で検出した誤り位置を選択部６
−２３で選択し、該選択された誤り位置の主信号を訂正
部６−２４により訂正する構成とすることができる。な
お、誤り位置検出に要する時間分、主信号を遅延させる
遅延部６−２５を設けている。
部を誤り位置検出部と訂正部とに分け、図６に示すよう
に複数の誤り位置検出部６−２１，６−２２に対して一
つの訂正部６−２４を共通に使用し、複数の誤り位置検
出部６−２１，６−２２で検出した誤り位置を選択部６
−２３で選択し、該選択された誤り位置の主信号を訂正
部６−２４により訂正する構成とすることができる。な
お、誤り位置検出に要する時間分、主信号を遅延させる
遅延部６−２５を設けている。
【００３１】上記構成において、選択部６−１３，６−
２３には送信部及び受信部の外部からユーザが与える選
択信号、又は伝送路品質等を監視する他のブロック等か
らの選択信号を与え、選択部６−１３，６−２３は該選
択信号に従って選択する構成とすることができる。
２３には送信部及び受信部の外部からユーザが与える選
択信号、又は伝送路品質等を監視する他のブロック等か
らの選択信号を与え、選択部６−１３，６−２３は該選
択信号に従って選択する構成とすることができる。
【００３２】図７は伝送路品質を監視する他のブロック
から上記選択部に選択信号を与える実施形態を示す。同
図の実施形態において、Ａ局送信部７−１０ＡからＢ局
受信部７−２０Ｂへの伝送における使用符号の自動切り
替えについて説明する。初期設定としては、誤り訂正能
力が低いＢＣＨ２０４０チェックビット演算挿入部７−
１２Ａ、ＢＣＨ２０４０誤り位置検出訂正部７−２１Ｂ
が選ばれているとする。
から上記選択部に選択信号を与える実施形態を示す。同
図の実施形態において、Ａ局送信部７−１０ＡからＢ局
受信部７−２０Ｂへの伝送における使用符号の自動切り
替えについて説明する。初期設定としては、誤り訂正能
力が低いＢＣＨ２０４０チェックビット演算挿入部７−
１２Ａ、ＢＣＨ２０４０誤り位置検出訂正部７−２１Ｂ
が選ばれているとする。
【００３３】Ｂ局受信部７−２０Ｂにおいて、各誤り位
置検出訂正部７−２１Ｂ，７−２２Ｂで検出された誤り
検出情報をＢ局内の伝送路品質監視部７−３０Ｂに入力
し、該伝送路品質監視部７−３０Ｂは、例えば、初期設
定として選択されているＢＣＨ２０４０誤り位置検出訂
正部７−２１Ｂ側からの誤り検出情報を用いて誤り個数
をカウントするなどにより伝送路の品質を監視し、その
監視結果を使用符号判定部７−４０Ｂに通知する。
置検出訂正部７−２１Ｂ，７−２２Ｂで検出された誤り
検出情報をＢ局内の伝送路品質監視部７−３０Ｂに入力
し、該伝送路品質監視部７−３０Ｂは、例えば、初期設
定として選択されているＢＣＨ２０４０誤り位置検出訂
正部７−２１Ｂ側からの誤り検出情報を用いて誤り個数
をカウントするなどにより伝送路の品質を監視し、その
監視結果を使用符号判定部７−４０Ｂに通知する。
【００３４】使用符号判定部７−４０Ｂでは伝送路品質
監視部７−３０Ｂからの監視結果を基に、品質劣化が所
定の基準を下回ると、より訂正能力の高いＢＣＨ８１６
０符合を使用符号として選択し、Ｂ局受信部７−２０Ｂ
内の選択部７−２３ＢとＢ局送信部７−１０Ｂの切り替
え情報挿入部７−１１Ｂとに対して選択信号（選択する
側の誤り位置検出訂正部を示す信号）を送出する。
監視部７−３０Ｂからの監視結果を基に、品質劣化が所
定の基準を下回ると、より訂正能力の高いＢＣＨ８１６
０符合を使用符号として選択し、Ｂ局受信部７−２０Ｂ
内の選択部７−２３ＢとＢ局送信部７−１０Ｂの切り替
え情報挿入部７−１１Ｂとに対して選択信号（選択する
側の誤り位置検出訂正部を示す信号）を送出する。
【００３５】選択部７−２３Ｂは、該選択信号により示
される側の誤り位置検出訂正部の出力を選択して出力す
る。切り替え情報挿入部７−１１Ｂは該選択信号に応じ
てＡ局送信部７−１０Ａの使用符号を切替えるための選
択信号（上記の選択信号と同じでも良い。）を、主信号
内の空きオーバーヘッド部やパリティチェックビットの
空き領域に格納してＡ局に送信する。
される側の誤り位置検出訂正部の出力を選択して出力す
る。切り替え情報挿入部７−１１Ｂは該選択信号に応じ
てＡ局送信部７−１０Ａの使用符号を切替えるための選
択信号（上記の選択信号と同じでも良い。）を、主信号
内の空きオーバーヘッド部やパリティチェックビットの
空き領域に格納してＡ局に送信する。
【００３６】Ａ局内の切り替え情報抽出部７−５０Ａは
誤り訂正後の主信号から該選択信号を抽出し、Ａ局送信
部７−１０Ａの選択部７−１４Ａに対して該選択信号を
送出する。選択部７−１４Ａは該選択信号に応じて、初
期設定として選択されていたＢＣＨ２０４０チェックビ
ット演算挿入部７−１２Ａから、より訂正能力の高いＢ
ＣＨ８１６０チェックビット演算挿入部７１３Ａへ切替
える。この一連の処理フローによりＡ局送信部７−１０
ＡからＢ局受信部７−２０Ｂへの伝送における使用符号
の自動切り替えが行われる。
誤り訂正後の主信号から該選択信号を抽出し、Ａ局送信
部７−１０Ａの選択部７−１４Ａに対して該選択信号を
送出する。選択部７−１４Ａは該選択信号に応じて、初
期設定として選択されていたＢＣＨ２０４０チェックビ
ット演算挿入部７−１２Ａから、より訂正能力の高いＢ
ＣＨ８１６０チェックビット演算挿入部７１３Ａへ切替
える。この一連の処理フローによりＡ局送信部７−１０
ＡからＢ局受信部７−２０Ｂへの伝送における使用符号
の自動切り替えが行われる。
【００３７】チェックビット演算挿入部及び誤り位置検
出訂正部等は、訂正能力の高い符号に対応する方が、回
路規模がより大きいため、電力もより消費するため、伝
送路の品質が良好な状態においては、消費電力の少ない
低い訂正能力の符号を使用し、伝送路の品質が悪く、誤
り個数が多くて現在使用している符号では訂正不可能に
なりそうな場合に、消費電力は多くなるが訂正能力のよ
り高い符号を使用するように切替える。
出訂正部等は、訂正能力の高い符号に対応する方が、回
路規模がより大きいため、電力もより消費するため、伝
送路の品質が良好な状態においては、消費電力の少ない
低い訂正能力の符号を使用し、伝送路の品質が悪く、誤
り個数が多くて現在使用している符号では訂正不可能に
なりそうな場合に、消費電力は多くなるが訂正能力のよ
り高い符号を使用するように切替える。
【００３８】次に、本発明によるフォーマット変換を行
う誤り訂正の実施形態について説明する。図８に示すよ
うに送信部８−１０において、装置内フォーマットから
ＦＥＣフレームへのフォーマット変換を行う装置内フレ
ーム／ＦＥＣフレーム変換部８−１１と、フォーマット
変換後の主信号に対してＢＣＨ（８１６０）符号による
チェックビットの演算及び挿入を行うチェックビット演
算挿入部８−１２と、ＦＥＣフレームから伝送路フレー
ムへのフォーマット変換を行うＦＥＣフレーム／伝送路
フレーム変換部８−１３と、伝送路フレームの信号を電
気信号から光信号に変換して送信する光送信回路８−１
４とを備える。
う誤り訂正の実施形態について説明する。図８に示すよ
うに送信部８−１０において、装置内フォーマットから
ＦＥＣフレームへのフォーマット変換を行う装置内フレ
ーム／ＦＥＣフレーム変換部８−１１と、フォーマット
変換後の主信号に対してＢＣＨ（８１６０）符号による
チェックビットの演算及び挿入を行うチェックビット演
算挿入部８−１２と、ＦＥＣフレームから伝送路フレー
ムへのフォーマット変換を行うＦＥＣフレーム／伝送路
フレーム変換部８−１３と、伝送路フレームの信号を電
気信号から光信号に変換して送信する光送信回路８−１
４とを備える。
【００３９】また、受信部８−２０において、光信号を
電気信号に変換に変換する光受信回路８−２１と、伝送
路フレームからＦＥＣフレームへのフォーマット変換を
行う伝送路フレーム／ＦＥＣフレーム変換部８−２２
と、ＢＣＨ（８１６０）符号による誤り位置の検出，訂
正を行う誤り位置検出訂正部８−２３と、ＦＥＣフレー
ムから装置内フォーマットへのフォーマット変換を行う
ＦＥＣフレーム／装置内フレーム変換部８−２４とを備
える。
電気信号に変換に変換する光受信回路８−２１と、伝送
路フレームからＦＥＣフレームへのフォーマット変換を
行う伝送路フレーム／ＦＥＣフレーム変換部８−２２
と、ＢＣＨ（８１６０）符号による誤り位置の検出，訂
正を行う誤り位置検出訂正部８−２３と、ＦＥＣフレー
ムから装置内フォーマットへのフォーマット変換を行う
ＦＥＣフレーム／装置内フレーム変換部８−２４とを備
える。
【００４０】図８に各フレーム変換部の前後における主
信号のフレームフォーマットの変化を示している。ここ
では、ＩＴＵ−Ｔ勧告Ｇ．７０９にあるDigital Wrappe
r と称されるフォーマットの信号が主信号として入力さ
れる例を示す。なお、主信号がＳＤＨやＡＴＭなどの伝
送形態である場合にも後述するフォーマット変換になら
って同様に対応することができ、また、Digital Wrappe
r のインフォメーション領域内に収めてDigital Wrappe
r 化して処理することとしてもよい。
信号のフレームフォーマットの変化を示している。ここ
では、ＩＴＵ−Ｔ勧告Ｇ．７０９にあるDigital Wrappe
r と称されるフォーマットの信号が主信号として入力さ
れる例を示す。なお、主信号がＳＤＨやＡＴＭなどの伝
送形態である場合にも後述するフォーマット変換になら
って同様に対応することができ、また、Digital Wrappe
r のインフォメーション領域内に収めてDigital Wrappe
r 化して処理することとしてもよい。
【００４１】図８に示すようにフォーマット変換を行う
ことにより、リードソロモン符号ＲＳ（２５５，２３
９）よりも訂正能力の高い符号を用いた場合でも、伝送
路上のインフォメーション領域はリードソロモン符号Ｒ
Ｓ（２５５，２３９）を用いた場合のインフォメーショ
ン領域内に収まり、リードソロモン符号ＲＳ（２５５，
２３９）と異なる符号を採用している伝送装置間におい
ても、インフォメーション領域内のデータを受け渡すこ
とが可能である。なお、ＩＴＵ−Ｔ勧告Ｇ．７０９には
パリティチェックビット領域に全て‘０’を挿入し、誤
り検出訂正を行わない伝送についても記されている。
ことにより、リードソロモン符号ＲＳ（２５５，２３
９）よりも訂正能力の高い符号を用いた場合でも、伝送
路上のインフォメーション領域はリードソロモン符号Ｒ
Ｓ（２５５，２３９）を用いた場合のインフォメーショ
ン領域内に収まり、リードソロモン符号ＲＳ（２５５，
２３９）と異なる符号を採用している伝送装置間におい
ても、インフォメーション領域内のデータを受け渡すこ
とが可能である。なお、ＩＴＵ−Ｔ勧告Ｇ．７０９には
パリティチェックビット領域に全て‘０’を挿入し、誤
り検出訂正を行わない伝送についても記されている。
【００４２】ここで、ＦＥＣフレームフォーマットと
は、リードソロモン符号ＲＳ（２５５，２３９）よりも
訂正能力の高い符号方式によるチェックビット演算を容
易に行えるように、ＩＴＵ−Ｔ勧告のリードソロモン符
号ＲＳ（２５５，２３９）によるフレームフォーマット
内に散在しているパリティチェック領域を、ある単位で
集めてひとまとめにしたフォーマットを意味する。
は、リードソロモン符号ＲＳ（２５５，２３９）よりも
訂正能力の高い符号方式によるチェックビット演算を容
易に行えるように、ＩＴＵ−Ｔ勧告のリードソロモン符
号ＲＳ（２５５，２３９）によるフレームフォーマット
内に散在しているパリティチェック領域を、ある単位で
集めてひとまとめにしたフォーマットを意味する。
【００４３】また、ＩＴＵ−Ｔ勧告Ｇ．７０９では、リ
ードソロモン符号ＲＳ（２５５，２３９）による誤り検
出訂正は、１６バイトインタリーブによるものとされて
いるが、ここでは説明を容易にするために、１６バイト
インタリーブではなく、インタリーブなしとして説明す
る。なお、リードソロモン符号ＲＳ（２５５，２３９）
による１６バイトインタリーブ採用時の場合の伝送路フ
レームフォーマットは、ＩＴＵ−Ｔ勧告Ｇ．７０９に記
述されている。
ードソロモン符号ＲＳ（２５５，２３９）による誤り検
出訂正は、１６バイトインタリーブによるものとされて
いるが、ここでは説明を容易にするために、１６バイト
インタリーブではなく、インタリーブなしとして説明す
る。なお、リードソロモン符号ＲＳ（２５５，２３９）
による１６バイトインタリーブ採用時の場合の伝送路フ
レームフォーマットは、ＩＴＵ−Ｔ勧告Ｇ．７０９に記
述されている。
【００４４】図８において、フォーマット１は装置内フ
レームフォーマットであり、インフォメーション領域に
ユーザ情報が格納されている状態で、本来パリティチェ
ックビットが格納される領域はチェックビット演算前で
あるため、“ｄｏｎ’ｔ ｃａｒｅ”として無視され
る。
レームフォーマットであり、インフォメーション領域に
ユーザ情報が格納されている状態で、本来パリティチェ
ックビットが格納される領域はチェックビット演算前で
あるため、“ｄｏｎ’ｔ ｃａｒｅ”として無視され
る。
【００４５】フォーマット２は、リードソロモン符号Ｒ
Ｓ（２５５，２３９）よりも訂正能力の高い符号（ここ
では例としてＢＣＨ（８１６０，７６５３，３９）符号
を用いるものとする。）によるチェックビット演算を行
うために、インフォメーション領域と“ｄｏｎ’ｔ ｃ
ａｒｅ”領域に対して並べ替えを行い、リードソロモン
符号ＲＳ（２５５，２３９）のインフォメーション領域
とパリティチェックビット領域とを４個（ＢＣＨ８１６
０符号を用いた場合）ずつまとめたフレームフォーマッ
トである。
Ｓ（２５５，２３９）よりも訂正能力の高い符号（ここ
では例としてＢＣＨ（８１６０，７６５３，３９）符号
を用いるものとする。）によるチェックビット演算を行
うために、インフォメーション領域と“ｄｏｎ’ｔ ｃ
ａｒｅ”領域に対して並べ替えを行い、リードソロモン
符号ＲＳ（２５５，２３９）のインフォメーション領域
とパリティチェックビット領域とを４個（ＢＣＨ８１６
０符号を用いた場合）ずつまとめたフレームフォーマッ
トである。
【００４６】このフレームフォーマットはインフォメー
ション領域を、ＢＣＨ（８１６０，７６５３，３９）符
号の情報長７６５３ビット以下で、かつ装置内フレーム
のインフォメーション領域８×２３９の最大の倍数７６
４８ビットとしている。７６５３ビットと７６４８ビッ
トの差である５ビットには、例えばダミーデータを装置
内フレーム／ＦＥＣフレーム変換部８−１１で挿入す
る。このようにフォーマット変換することにより、チェ
ックビット演算を容易に行うことが可能となる。
ション領域を、ＢＣＨ（８１６０，７６５３，３９）符
号の情報長７６５３ビット以下で、かつ装置内フレーム
のインフォメーション領域８×２３９の最大の倍数７６
４８ビットとしている。７６５３ビットと７６４８ビッ
トの差である５ビットには、例えばダミーデータを装置
内フレーム／ＦＥＣフレーム変換部８−１１で挿入す
る。このようにフォーマット変換することにより、チェ
ックビット演算を容易に行うことが可能となる。
【００４７】フォーマット３は、フォーマット２の“ｄ
ｏｎ’ｔ ｃａｒｅ”領域にＢＣＨ８１６０符号による
チェックビット演算結果を格納した状態を示し、演算に
より得られたチェックビットの５０７ビットにダミービ
ット５ビットを加えた５１２ビットが格納される。
ｏｎ’ｔ ｃａｒｅ”領域にＢＣＨ８１６０符号による
チェックビット演算結果を格納した状態を示し、演算に
より得られたチェックビットの５０７ビットにダミービ
ット５ビットを加えた５１２ビットが格納される。
【００４８】フォーマット４は、伝送路フレームフォー
マットであり、フォーマット３におけるインフォメーシ
ョン領域とパリティチェックビット領域とを、リードソ
ロモン符号ＲＳ（２５５，２３９）のフレームフォーマ
ットと同様の並びとなるように、フォーマット３のイン
フォメーション領域、パリティチェックビット領域をそ
れぞれ４等分して並べ替えを行った状態を示している。
マットであり、フォーマット３におけるインフォメーシ
ョン領域とパリティチェックビット領域とを、リードソ
ロモン符号ＲＳ（２５５，２３９）のフレームフォーマ
ットと同様の並びとなるように、フォーマット３のイン
フォメーション領域、パリティチェックビット領域をそ
れぞれ４等分して並べ替えを行った状態を示している。
【００４９】フォーマット５は、伝送路から受信したフ
レームフォーマットであり、インフォメーション領域と
パリティチェックビット領域は、フォーマット４と同様
である。フォーマット６は、リードソロモン符号ＲＳ
（２５５，２３９）よりも訂正能力の高い符号（ここで
はＢＣＨ８１６０符号）による誤り位置検出及び誤り訂
正のための演算を行うために、インフォメーション領域
とパリティチェックビット領域に対して並べ替えを行
い、ＲＳ（２５５．２３９）のインフォメーション領域
とパリティチェックビット領域とを４個（ＢＣＨ８１６
０符号の場合）ずつまとめたフレームフォーマットであ
る。このようにフォーマット変換することにより、誤り
位置検出，訂正の演算を容易に行うことが可能となる。
レームフォーマットであり、インフォメーション領域と
パリティチェックビット領域は、フォーマット４と同様
である。フォーマット６は、リードソロモン符号ＲＳ
（２５５，２３９）よりも訂正能力の高い符号（ここで
はＢＣＨ８１６０符号）による誤り位置検出及び誤り訂
正のための演算を行うために、インフォメーション領域
とパリティチェックビット領域に対して並べ替えを行
い、ＲＳ（２５５．２３９）のインフォメーション領域
とパリティチェックビット領域とを４個（ＢＣＨ８１６
０符号の場合）ずつまとめたフレームフォーマットであ
る。このようにフォーマット変換することにより、誤り
位置検出，訂正の演算を容易に行うことが可能となる。
【００５０】フォーマット７は、フォーマット６に対し
てＢＣＨ８１６０符号による誤り訂正を行った後のもの
で、データの並びはフォーマット６と変わらない。但
し、インフォメーション領域は誤り訂正がなされた後で
あり、パリティチェックビット領域は、後段のブロック
では使用しないため、“ｄｏｎ’ｔ ｃａｒｅ”領域と
して無視される。
てＢＣＨ８１６０符号による誤り訂正を行った後のもの
で、データの並びはフォーマット６と変わらない。但
し、インフォメーション領域は誤り訂正がなされた後で
あり、パリティチェックビット領域は、後段のブロック
では使用しないため、“ｄｏｎ’ｔ ｃａｒｅ”領域と
して無視される。
【００５１】フォーマット８は、装置内処理を実施する
ためにフォーマット７におけるインフォメーション領域
と“ｄｏｎ’ｔ ｃａｒｅ”領域とを、リードソロモン
符号ＲＳ（２５５，２３９）のフレームフォーマットと
同様のデータの並びとなるように並べ替えを行った状態
を示している。
ためにフォーマット７におけるインフォメーション領域
と“ｄｏｎ’ｔ ｃａｒｅ”領域とを、リードソロモン
符号ＲＳ（２５５，２３９）のフレームフォーマットと
同様のデータの並びとなるように並べ替えを行った状態
を示している。
【００５２】図９は、リードソロモン符号ＲＳ（２５
５，２３９）とＢＣＨ８１６０符号の２種類の誤り検出
訂正機能を備えた場合の送信部における各チェックビッ
ト演算挿入部前後のフレームフォーマットを示し、ま
た、図１０は、リードソロモン符号ＲＳ（２５５，２３
９）とＢＣＨ８１６０符号の２種類の誤り検出訂正機能
を備えた場合の受信部における各誤り検出訂正部前後の
フレームフォーマットを示す。
５，２３９）とＢＣＨ８１６０符号の２種類の誤り検出
訂正機能を備えた場合の送信部における各チェックビッ
ト演算挿入部前後のフレームフォーマットを示し、ま
た、図１０は、リードソロモン符号ＲＳ（２５５，２３
９）とＢＣＨ８１６０符号の２種類の誤り検出訂正機能
を備えた場合の受信部における各誤り検出訂正部前後の
フレームフォーマットを示す。
【００５３】図９において、フォーマット９は図８のフ
ォーマット１と同様のものである。フォーマット１０は
図８のフォーマット２と同様のものである。フォーマッ
ト１１は図８のフォーマット３と同様のものである。フ
ォーマット１２は図８のフォーマット４と同様のもので
ある。
ォーマット１と同様のものである。フォーマット１０は
図８のフォーマット２と同様のものである。フォーマッ
ト１１は図８のフォーマット３と同様のものである。フ
ォーマット１２は図８のフォーマット４と同様のもので
ある。
【００５４】図１０において、フォーマット１３は図８
のフォーマット５と同様のものである。フォーマット１
４は図８のフォーマット６と同様のものである。フォー
マット１５は図８のフォーマット７と同様のものであ
る。フォーマット１６は図８のフォーマット８と同様の
ものである。
のフォーマット５と同様のものである。フォーマット１
４は図８のフォーマット６と同様のものである。フォー
マット１５は図８のフォーマット７と同様のものであ
る。フォーマット１６は図８のフォーマット８と同様の
ものである。
【００５５】図９のフォーマット１７は、フォーマット
９の“ｄｏｎ’ｔ ｃａｒｅ”領域にリードソロモン符
号ＲＳ（２５５，２３９）によるチェックビット演算結
果を格納した状態を示している。フォーマット１８は、
伝送路フレームフォーマットであり、フォーマット１２
及びフォーマット１７は、何れもリードソロモン符号Ｒ
Ｓ（２５５，２３９）のフレームフォーマットと同様と
なっているため、どちらの符号方式を選択しても伝送路
フレームフォーマットはリードソロモン符号ＲＳ（２５
５，２３９）方式のフレームフォーマットとなる。
９の“ｄｏｎ’ｔ ｃａｒｅ”領域にリードソロモン符
号ＲＳ（２５５，２３９）によるチェックビット演算結
果を格納した状態を示している。フォーマット１８は、
伝送路フレームフォーマットであり、フォーマット１２
及びフォーマット１７は、何れもリードソロモン符号Ｒ
Ｓ（２５５，２３９）のフレームフォーマットと同様と
なっているため、どちらの符号方式を選択しても伝送路
フレームフォーマットはリードソロモン符号ＲＳ（２５
５，２３９）方式のフレームフォーマットとなる。
【００５６】図１０において、フォーマット１９はフォ
ーマット１３に対してリードソロモン符号ＲＳ（２５
５，２３９）による誤り位置検出訂正を行ったもので、
インフォメーション領域及びパリティチェックビット領
域のデータの並びは、フォーマット１３と変わらない。
但し、パリティチェックビット領域は誤り訂正後であ
り、後段のブロックではこのパリティチェックビット領
域は使用しないため、“ｄｏｎ’ｔ ｃａｒｅ”領域と
して無視される。
ーマット１３に対してリードソロモン符号ＲＳ（２５
５，２３９）による誤り位置検出訂正を行ったもので、
インフォメーション領域及びパリティチェックビット領
域のデータの並びは、フォーマット１３と変わらない。
但し、パリティチェックビット領域は誤り訂正後であ
り、後段のブロックではこのパリティチェックビット領
域は使用しないため、“ｄｏｎ’ｔ ｃａｒｅ”領域と
して無視される。
【００５７】フォーマット２０は装置内処理を行うため
の装置内フレームフォーマットであり、フォーマット１
６及びフォーマット１９は何れもリードソロモン符号Ｒ
Ｓ（２５５，２３９）方式のフレームフォーマットとな
っているため、どちらの符号方式を選択しても装置内フ
レームフォーマットはリードソロモン符号ＲＳ（２５
５，２３９）方式のフレームフォーマットとなる。
の装置内フレームフォーマットであり、フォーマット１
６及びフォーマット１９は何れもリードソロモン符号Ｒ
Ｓ（２５５，２３９）方式のフレームフォーマットとな
っているため、どちらの符号方式を選択しても装置内フ
レームフォーマットはリードソロモン符号ＲＳ（２５
５，２３９）方式のフレームフォーマットとなる。
【００５８】図１１は、伝送路フォーマットからＦＥＣ
フォーマット（チェックビット演算及び誤り位置検出訂
正を行いやすいフォーマット）への変換形態を示す。Ｉ
ＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロ
モン符号ＲＳ（２５５，２３９）方式のフォーマットに
対して、訂正能力の高い他の符号方式を適用した場合、
演算範囲内にパリティチェック領域が散在してしまうた
め、演算部の制御が複雑になってしまう。それを回避す
るための手段として、図の（ａ）に示すリードソロモン
符号ＲＳ（２５５，２３９）方式のフォーマットを、図
の（ｂ）に示すようにフォーマット変換を行う。
フォーマット（チェックビット演算及び誤り位置検出訂
正を行いやすいフォーマット）への変換形態を示す。Ｉ
ＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロ
モン符号ＲＳ（２５５，２３９）方式のフォーマットに
対して、訂正能力の高い他の符号方式を適用した場合、
演算範囲内にパリティチェック領域が散在してしまうた
め、演算部の制御が複雑になってしまう。それを回避す
るための手段として、図の（ａ）に示すリードソロモン
符号ＲＳ（２５５，２３９）方式のフォーマットを、図
の（ｂ）に示すようにフォーマット変換を行う。
【００５９】図１２は、フォーマット変換部と主信号遅
延部とを兼用した誤り位置検出訂正部の構成例を示す。
同図は、受信部においてＢＣＨ８１６０符号の誤り位置
検出訂正部内に、フォーマット変換機能と主信号遅延機
能とを兼ねるフォーマット変換部兼主信号遅延部１２−
１を備え、該フォーマット変換部兼主信号遅延部１２−
１のメモリに伝送路フォーマットのままメモリに書き込
み、読み出しアドレスを制御することにより該メモリか
らＦＥＣフレームのフォーマットでデータを読み出し、
該ＦＥＣフレームのデータを誤り位置検出部１２−２に
入力する。
延部とを兼用した誤り位置検出訂正部の構成例を示す。
同図は、受信部においてＢＣＨ８１６０符号の誤り位置
検出訂正部内に、フォーマット変換機能と主信号遅延機
能とを兼ねるフォーマット変換部兼主信号遅延部１２−
１を備え、該フォーマット変換部兼主信号遅延部１２−
１のメモリに伝送路フォーマットのままメモリに書き込
み、読み出しアドレスを制御することにより該メモリか
らＦＥＣフレームのフォーマットでデータを読み出し、
該ＦＥＣフレームのデータを誤り位置検出部１２−２に
入力する。
【００６０】誤り位置検出部１２−２は、ＦＥＣフレー
ムのデータに対して誤り位置を検出し、その検出結果を
訂正部１２−３に出力する。訂正部１２−３は該検出結
果を用いて符号の訂正を行う。誤り位置検出部１２−２
と訂正部１２−３に入力される信号は、インフォメーシ
ョン領域とパリティチェックビット領域のデータの並び
がＦＥＣフレームフォーマットとなっている。
ムのデータに対して誤り位置を検出し、その検出結果を
訂正部１２−３に出力する。訂正部１２−３は該検出結
果を用いて符号の訂正を行う。誤り位置検出部１２−２
と訂正部１２−３に入力される信号は、インフォメーシ
ョン領域とパリティチェックビット領域のデータの並び
がＦＥＣフレームフォーマットとなっている。
【００６１】フォーマット変換部兼主信号遅延部１２−
１は、誤り位置検出演算に要する時間分データを遅延さ
せ、読み出しアドレスを制御することにより、ＦＥＣフ
ォーマットでデータを読み出して訂正部１２−３に出力
する。訂正部１２−３は該読み出しデータに対して誤り
訂正を行い、訂正後のデータを再びメモリに書き戻し
て、最後に装置内フレームフォーマットデータとして出
力する。
１は、誤り位置検出演算に要する時間分データを遅延さ
せ、読み出しアドレスを制御することにより、ＦＥＣフ
ォーマットでデータを読み出して訂正部１２−３に出力
する。訂正部１２−３は該読み出しデータに対して誤り
訂正を行い、訂正後のデータを再びメモリに書き戻し
て、最後に装置内フレームフォーマットデータとして出
力する。
【００６２】図１２において、フォーマット２１は図８
のフォーマット５と同様であり、フォーマット２２は図
８のフォーマット６と同様である。フォーマット２３
は、フォーマット２２と同様のものを、誤り位置検出演
算時間分遅らせたものである。フォーマット２４は図８
のフォーマット８と同様である。
のフォーマット５と同様であり、フォーマット２２は図
８のフォーマット６と同様である。フォーマット２３
は、フォーマット２２と同様のものを、誤り位置検出演
算時間分遅らせたものである。フォーマット２４は図８
のフォーマット８と同様である。
【００６３】図１２に示した実施形態は、ＦＥＣフレー
ムフォーマットの全てのデータを読み出して訂正を行う
のに対し、図１３に示す実施形態は、メモリの読み書き
イネーブル信号又は読み書きアドレスを制御することに
より、訂正を行うべきデータのみを読み出してそのデー
タを反転して書き込むもので、訂正を終えたデータのみ
を再度書き込む構成としたものである。
ムフォーマットの全てのデータを読み出して訂正を行う
のに対し、図１３に示す実施形態は、メモリの読み書き
イネーブル信号又は読み書きアドレスを制御することに
より、訂正を行うべきデータのみを読み出してそのデー
タを反転して書き込むもので、訂正を終えたデータのみ
を再度書き込む構成としたものである。
【００６４】図１３において、誤り位置検出部１３−２
は図１２の誤り位置検出部１２−２と同様である。フォ
ーマット変換部兼主信号遅延部１３−１は、誤り位置検
出部１３−２への読み出しデータ出力端Ｒｅａｄ ｄａ
ｔａ１と、訂正を行うべきデータの読み出しデータ出力
端Ｒｅａｄ ｄａｔａ２及びその書き込みデータ入力端
Ｗｒｉｔｅ ｄａｔａ２を有し、かつ、訂正を行うべき
データの読み出し及び書き込みアドレスＲｅａｄ Ａｄ
ｄｒｅｓｓ２／Ｗｒｉｔｅ Ａｄｄｒｅｓｓ２の入力端
を備える。
は図１２の誤り位置検出部１２−２と同様である。フォ
ーマット変換部兼主信号遅延部１３−１は、誤り位置検
出部１３−２への読み出しデータ出力端Ｒｅａｄ ｄａ
ｔａ１と、訂正を行うべきデータの読み出しデータ出力
端Ｒｅａｄ ｄａｔａ２及びその書き込みデータ入力端
Ｗｒｉｔｅ ｄａｔａ２を有し、かつ、訂正を行うべき
データの読み出し及び書き込みアドレスＲｅａｄ Ａｄ
ｄｒｅｓｓ２／Ｗｒｉｔｅ Ａｄｄｒｅｓｓ２の入力端
を備える。
【００６５】誤り位置検出部１３−２からの検出結果
は、訂正を行うべきデータの読み出し及び書き込みアド
レスを制御する読み出し／書き込みアドレス制御部（Ｒ
ｅａｄ／Ｗｒｉｔｅ Ａｄｄｒｅｓｓ２Ｃｏｎｔｒｏ
ｌ）１３−３に入力され、読み出し／書き込みアドレス
制御部１３−３は、該誤り位置検出結果を基に訂正を行
うべきデータの読み出し及び書き込みアドレスを出力す
る。
は、訂正を行うべきデータの読み出し及び書き込みアド
レスを制御する読み出し／書き込みアドレス制御部（Ｒ
ｅａｄ／Ｗｒｉｔｅ Ａｄｄｒｅｓｓ２Ｃｏｎｔｒｏ
ｌ）１３−３に入力され、読み出し／書き込みアドレス
制御部１３−３は、該誤り位置検出結果を基に訂正を行
うべきデータの読み出し及び書き込みアドレスを出力す
る。
【００６６】その読み出しアドレスのデータは、読み出
しデータ出力端Ｒｅａｄ ｄａｔａ１から出力され、該
出力データは信号反転回路１３−４により反転され、該
反転データが書き込みデータ入力端Ｗｒｉｔｅ ｄａｔ
ａ２に入力され、訂正（反転）されたデータが書き込ま
れる。
しデータ出力端Ｒｅａｄ ｄａｔａ１から出力され、該
出力データは信号反転回路１３−４により反転され、該
反転データが書き込みデータ入力端Ｗｒｉｔｅ ｄａｔ
ａ２に入力され、訂正（反転）されたデータが書き込ま
れる。
【００６７】図１３に示した構成において、読み出しデ
ータ出力端Ｒｅａｄ ｄａｔａ２及びその書き込みデー
タ入力端Ｗｒｉｔｅ ｄａｔａ２は、訂正を行う時のみ
変化するため、図１２の構成に対してメモリの動作率が
低下し、消費電力を低減することができる。なお、フォ
ーマット２５は図１２のフォーマット２１と同様であ
り、フォーマット２６は図１２のフォーマット２２と同
様である。フォーマット２７は図１２のフォーマット２
４と同様である。
ータ出力端Ｒｅａｄ ｄａｔａ２及びその書き込みデー
タ入力端Ｗｒｉｔｅ ｄａｔａ２は、訂正を行う時のみ
変化するため、図１２の構成に対してメモリの動作率が
低下し、消費電力を低減することができる。なお、フォ
ーマット２５は図１２のフォーマット２１と同様であ
り、フォーマット２６は図１２のフォーマット２２と同
様である。フォーマット２７は図１２のフォーマット２
４と同様である。
【００６８】図１４は誤りの個数・ 状態を監視する機能
を備えた実施形態を示す。この実施形態による伝送装置
の受信部は、誤り位置検出を行うためのシンドローム演
算を行うシンドローム算出部１４−１と、その結果より
誤り位置多項式を導出するユークリッド部１４−２と、
誤り位置多項式を用いて誤り位置探索を行うチェン探索
部１４−３と、演算に要する時間だけ主信号を遅延させ
る主信号遅延部１４−４と、誤り位置検出の結果を用い
て誤りの訂正を行う訂正部１４−５と、シンドローム演
算部１４−１，ユークリッド部１４−２，チェン探索部
１４−３における各種演算結果を監視することにより、
誤り個数等のエラーの状態をモニタする誤り個数・状態
監視部１４−６とを搭載する。
を備えた実施形態を示す。この実施形態による伝送装置
の受信部は、誤り位置検出を行うためのシンドローム演
算を行うシンドローム算出部１４−１と、その結果より
誤り位置多項式を導出するユークリッド部１４−２と、
誤り位置多項式を用いて誤り位置探索を行うチェン探索
部１４−３と、演算に要する時間だけ主信号を遅延させ
る主信号遅延部１４−４と、誤り位置検出の結果を用い
て誤りの訂正を行う訂正部１４−５と、シンドローム演
算部１４−１，ユークリッド部１４−２，チェン探索部
１４−３における各種演算結果を監視することにより、
誤り個数等のエラーの状態をモニタする誤り個数・状態
監視部１４−６とを搭載する。
【００６９】図１５は、図８において送信側でのインタ
リーブ、受信側でのデインタリーブの処理単位を可変と
するための構成を示す。送信側は、フォーマット１の主
信号のシリアル信号をｎビットずつのパラレル信号に変
換する１：ｎシリアルパラレル変換部１５−１１と、ｍ
個の装置内フレーム／ＦＥＣフレーム変換部８−１１
と、ｍ個のチェックビット演算挿入部８−１２と、該チ
ェックビット演算挿入部８−１２のｍ個の出力信号をイ
ンタリーブして出力するインタリーバ１５−１２とを備
える。
リーブ、受信側でのデインタリーブの処理単位を可変と
するための構成を示す。送信側は、フォーマット１の主
信号のシリアル信号をｎビットずつのパラレル信号に変
換する１：ｎシリアルパラレル変換部１５−１１と、ｍ
個の装置内フレーム／ＦＥＣフレーム変換部８−１１
と、ｍ個のチェックビット演算挿入部８−１２と、該チ
ェックビット演算挿入部８−１２のｍ個の出力信号をイ
ンタリーブして出力するインタリーバ１５−１２とを備
える。
【００７０】一方、受信側は、フォーマット６の受信信
号のシリアル信号をデインタリーブするデインタリーバ
１５−２１と、ｍ個の誤り位置検出訂正部８−２３と、
ｍ個のＦＥＣフレーム／装置内フレーム変換部８−２４
と、ｎビットのパラレル信号をシリアル信号に変換する
ｎ：１パラレルシリアル変換部１５−２２とを備える。
号のシリアル信号をデインタリーブするデインタリーバ
１５−２１と、ｍ個の誤り位置検出訂正部８−２３と、
ｍ個のＦＥＣフレーム／装置内フレーム変換部８−２４
と、ｎビットのパラレル信号をシリアル信号に変換する
ｎ：１パラレルシリアル変換部１５−２２とを備える。
【００７１】送信側における１：ｎシリアルパラレル変
換部１５−１１は、従来は、パラレル信号ビット数ｎが
固定であった。しかし、この発明では外部又は他ブロッ
クからの選択信号により、パラレル信号ビット数を１か
らｍ（ｍはシリアル／パラレル変換部の後段に設けられ
たチェックビット演算挿入回路の設置数）までのいずれ
かのビット数を指定して、入力信号に含まれる情報ビッ
トをシリアルパラレル変換する。
換部１５−１１は、従来は、パラレル信号ビット数ｎが
固定であった。しかし、この発明では外部又は他ブロッ
クからの選択信号により、パラレル信号ビット数を１か
らｍ（ｍはシリアル／パラレル変換部の後段に設けられ
たチェックビット演算挿入回路の設置数）までのいずれ
かのビット数を指定して、入力信号に含まれる情報ビッ
トをシリアルパラレル変換する。
【００７２】ここで、パラレル信号ビット数をＬ（Ｌは
１以上ｍ以下の数）と指定したとする。Ｌビットのパラ
レル信号への変換後の信号は、ｍ系統の装置内フレーム
／ＦＥＣフレーム変換部８−１１のうち、Ｌ系統の装置
内フレーム／ＦＥＣフレーム変換部８−１１に入力さ
れ、それぞれの系統でＦＥＣフレームに変換される。
１以上ｍ以下の数）と指定したとする。Ｌビットのパラ
レル信号への変換後の信号は、ｍ系統の装置内フレーム
／ＦＥＣフレーム変換部８−１１のうち、Ｌ系統の装置
内フレーム／ＦＥＣフレーム変換部８−１１に入力さ
れ、それぞれの系統でＦＥＣフレームに変換される。
【００７３】即ち、Ｌ系統の各装置内フレーム／ＦＥＣ
フレーム変換部８−１１に順に入力された情報ビット
（７６４８＝８×２３９×４）にダミーピット５ビット
を加えた７６５３ビットを情報ビットとし、該ダミービ
ット５ビットとチェックビット５０７ビットを合わせた
５１２ビットを“ＤＯＮ’Ｔ ＣＡＲＥ”領域とするフ
ォーマット２相当のＦＥＣフレームを出力する。
フレーム変換部８−１１に順に入力された情報ビット
（７６４８＝８×２３９×４）にダミーピット５ビット
を加えた７６５３ビットを情報ビットとし、該ダミービ
ット５ビットとチェックビット５０７ビットを合わせた
５１２ビットを“ＤＯＮ’Ｔ ＣＡＲＥ”領域とするフ
ォーマット２相当のＦＥＣフレームを出力する。
【００７４】各ＢＣＨ８１６０チェックビット演算挿入
部８−１２は、７６５３ビットのインフォメーション領
域についてチェックピットの演算を行い、演算により得
られた５０７ビットのチェックピットを“ＤＯＮ’Ｔ
ＣＡＲＥ”領域に挿入し、フォーマット３相当の信号を
出力する。
部８−１２は、７６５３ビットのインフォメーション領
域についてチェックピットの演算を行い、演算により得
られた５０７ビットのチェックピットを“ＤＯＮ’Ｔ
ＣＡＲＥ”領域に挿入し、フォーマット３相当の信号を
出力する。
【００７５】インタリーバ１５−１２は、指定されたＬ
個のＢＣＨ８１６０チェックビット演算挿入部８−１２
の出力信号を所定の順序でインタリーブして出力する。
なお、インタリーブ数ｎ＝１，２，・・・ ，ｍのそれぞれ
について、インタリーブのパターンをそれぞれメモリに
記憶しておき、指定されたｎの値に対応するインタリー
ブのパターンをメモリから読出してそのパターンに従っ
て、インタリーブをすることが望ましい。
個のＢＣＨ８１６０チェックビット演算挿入部８−１２
の出力信号を所定の順序でインタリーブして出力する。
なお、インタリーブ数ｎ＝１，２，・・・ ，ｍのそれぞれ
について、インタリーブのパターンをそれぞれメモリに
記憶しておき、指定されたｎの値に対応するインタリー
ブのパターンをメモリから読出してそのパターンに従っ
て、インタリーブをすることが望ましい。
【００７６】なお、インタリーブとして例えば、各ＢＣ
Ｈ８１６０チェックビット演算挿入部８−１２から出力
されたＬ個のＦＥＣフレーム（１フレーム分）を所定の
順序（例えば、１番目のＢＣＨ、４番目のＢＣＨ、７番
目のＢＣＨ、・・・ 、９番目のＢＣＨ）等の順に並べて、
フォーマット３相当の信号として出力することが考えら
れる。
Ｈ８１６０チェックビット演算挿入部８−１２から出力
されたＬ個のＦＥＣフレーム（１フレーム分）を所定の
順序（例えば、１番目のＢＣＨ、４番目のＢＣＨ、７番
目のＢＣＨ、・・・ 、９番目のＢＣＨ）等の順に並べて、
フォーマット３相当の信号として出力することが考えら
れる。
【００７７】インタリーブ数ｎは、外部からの制御信号
によりユーザが任意に設定し、又は例えば伝送路品質等
を監視する他のブロックからの制御により自動的に設定
し、使用するインタリーブ数を調整することにより、バ
ースト誤りに対する訂正能力を向上させることができ
る。
によりユーザが任意に設定し、又は例えば伝送路品質等
を監視する他のブロックからの制御により自動的に設定
し、使用するインタリーブ数を調整することにより、バ
ースト誤りに対する訂正能力を向上させることができ
る。
【００７８】図１６は誤り訂正を抑制する機能を有する
実施形態を示す。この実施形態による伝送装置の受信部
は、ＢＣＨ２０４０符号を用いた誤り位置検出部１６−
１と、誤り位置検出演算に要する時間だけ主信号を遅延
させる主信号遅延部１６−２と、ユーザにより外部から
任意に与えられる選択信号又は例えば伝送路品質等を監
視する他のブロックからの自動制御により与えられる選
択信号に応じて、誤り位置検出部１６−１の誤り訂正制
御信号（この場合は“Ｈ”で誤りを訂正）を無効にする
論理回路１６−３と、誤り訂正制御信号を基に主信号の
訂正を行う訂正部１６−４とを搭載する。
実施形態を示す。この実施形態による伝送装置の受信部
は、ＢＣＨ２０４０符号を用いた誤り位置検出部１６−
１と、誤り位置検出演算に要する時間だけ主信号を遅延
させる主信号遅延部１６−２と、ユーザにより外部から
任意に与えられる選択信号又は例えば伝送路品質等を監
視する他のブロックからの自動制御により与えられる選
択信号に応じて、誤り位置検出部１６−１の誤り訂正制
御信号（この場合は“Ｈ”で誤りを訂正）を無効にする
論理回路１６−３と、誤り訂正制御信号を基に主信号の
訂正を行う訂正部１６−４とを搭載する。
【００７９】図１７は各符号方式に共通に演算結果保持
レジスタを備えた実施形態を示す。この実施形態の伝送
装置の送信部又は受信部は、第１の符号方式（Ａ）の演
算回路論理部１７−１と、第１の符号方式（Ａ）とは異
なる第２の符号方式（Ｂ）の演算回路論理部１７−２
と、第１及び第２の符号方式（Ａ）（Ｂ）と異なる第３
の符号方式（Ｃ）の演算回路論理部１７−３と、それら
の演算結果（例えば、演算途中で記憶すべきパラメータ
等）を選択する選択部１７−４と、選択された１つの演
算結果を保持（演算回路論理部からの読み出しも可能と
する。）する演算結果保持レジスタ部１７−５とを備え
る。複数種類の符号方式の演算回路を全て搭載すると回
路規模の増大を招くが、複数の符号方式の演算回路に１
つの演算結果保持レジスタ部１７−５を共用することに
より、回路規模の削減を図ることができる。
レジスタを備えた実施形態を示す。この実施形態の伝送
装置の送信部又は受信部は、第１の符号方式（Ａ）の演
算回路論理部１７−１と、第１の符号方式（Ａ）とは異
なる第２の符号方式（Ｂ）の演算回路論理部１７−２
と、第１及び第２の符号方式（Ａ）（Ｂ）と異なる第３
の符号方式（Ｃ）の演算回路論理部１７−３と、それら
の演算結果（例えば、演算途中で記憶すべきパラメータ
等）を選択する選択部１７−４と、選択された１つの演
算結果を保持（演算回路論理部からの読み出しも可能と
する。）する演算結果保持レジスタ部１７−５とを備え
る。複数種類の符号方式の演算回路を全て搭載すると回
路規模の増大を招くが、複数の符号方式の演算回路に１
つの演算結果保持レジスタ部１７−５を共用することに
より、回路規模の削減を図ることができる。
【００８０】なお、第１〜第３の符号方式として、前述
した符号方式のいずれかを採用することが考えられる。
また、各演算回路論理部の例としては、図１４のシンド
ローム算出部１４−１、ユークリッド部１４−２、チェ
ン探索部１４−３等の各部材が挙げられる。
した符号方式のいずれかを採用することが考えられる。
また、各演算回路論理部の例としては、図１４のシンド
ローム算出部１４−１、ユークリッド部１４−２、チェ
ン探索部１４−３等の各部材が挙げられる。
【００８１】図１８は各符号方式の演算回路に代えて演
算結果を保持するメモリを用いた実施形態を示す。同図
（ａ）の簡単な概念図に示すように、第１の符号方式
（Ａ）の演算回路と第２の符号方式（Ｂ）の演算回路に
代えて、同図（ｂ）に示すように、使用する符号方式の
論理演算結果を、装置の立ち上げ時等に格納したメモリ
を用い、演算回路への入力信号を読み出しアドレスに対
応させ、そのときの減算回路が出力すべき信号を、その
読み出しアドレスに対応して記憶させた読み出しデータ
とすることで、使用する符号方式の演算結果を取得す
る。
算結果を保持するメモリを用いた実施形態を示す。同図
（ａ）の簡単な概念図に示すように、第１の符号方式
（Ａ）の演算回路と第２の符号方式（Ｂ）の演算回路に
代えて、同図（ｂ）に示すように、使用する符号方式の
論理演算結果を、装置の立ち上げ時等に格納したメモリ
を用い、演算回路への入力信号を読み出しアドレスに対
応させ、そのときの減算回路が出力すべき信号を、その
読み出しアドレスに対応して記憶させた読み出しデータ
とすることで、使用する符号方式の演算結果を取得す
る。
【００８２】このように、各符号方式の処理機能におけ
るレジスタ部は１セットのみを用意し、各符号方式の演
算回路部のみをメモリーにより構成し、使用する符号方
式に応じてメモリーの内容を更新することにより、複数
の符号方式から最適な符号方式を選択する構成とするこ
とができる。
るレジスタ部は１セットのみを用意し、各符号方式の演
算回路部のみをメモリーにより構成し、使用する符号方
式に応じてメモリーの内容を更新することにより、複数
の符号方式から最適な符号方式を選択する構成とするこ
とができる。
【００８３】図１９はリードソロモン符号ＲＳ（２５
５，２３９）のチェックビット領域に任意データを格納
する実施形態を示す。チェックビットがＩＴＵ−Ｔ勧告
Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ
（２５５，２３９）のチェックビットの数よりも少ない
符号方式を使用する場合に、その余ったビット位置に任
意データを格納して伝送するものである。
５，２３９）のチェックビット領域に任意データを格納
する実施形態を示す。チェックビットがＩＴＵ−Ｔ勧告
Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ
（２５５，２３９）のチェックビットの数よりも少ない
符号方式を使用する場合に、その余ったビット位置に任
意データを格納して伝送するものである。
【００８４】この実施形態による伝送装置は、送信部１
９−１０において、リードソロモン符号ＲＳ（２５５，
２３９）の場合の主信号と共に、チェックビット領域に
格納するユーザの任意データを、フレームに挿入する挿
入部１９−１１と、主信号及び任意データに対してＢＣ
Ｈ２０４０符号によるチェックビット演算挿入を行うチ
ェックビット演算挿入部１９−１２と、スクランブラ１
９−１３と、電気信号を光信号に変換する光送信回路１
９−１４とを備える。
９−１０において、リードソロモン符号ＲＳ（２５５，
２３９）の場合の主信号と共に、チェックビット領域に
格納するユーザの任意データを、フレームに挿入する挿
入部１９−１１と、主信号及び任意データに対してＢＣ
Ｈ２０４０符号によるチェックビット演算挿入を行うチ
ェックビット演算挿入部１９−１２と、スクランブラ１
９−１３と、電気信号を光信号に変換する光送信回路１
９−１４とを備える。
【００８５】また、受信部１９−２０において、光信号
を電気信号に変換する光受信回路１９−２１と、デスク
ランブラ１９−２２と、ＢＣＨ２０４０符号に対する誤
り位置検出訂正を行う誤り位置検出訂正部１９−２３
と、訂正後の主信号から、送信部１９−１０にてチェッ
クビット領域に格納した任意データを抽出する抽出部１
９−２４を搭載する。
を電気信号に変換する光受信回路１９−２１と、デスク
ランブラ１９−２２と、ＢＣＨ２０４０符号に対する誤
り位置検出訂正を行う誤り位置検出訂正部１９−２３
と、訂正後の主信号から、送信部１９−１０にてチェッ
クビット領域に格納した任意データを抽出する抽出部１
９−２４を搭載する。
【００８６】図２０にＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．
９７５にあるリードソロモン符号ＲＳ（２５５，２３
９）とＢＣＨ２０４０符号のインフォメーション領域及
びパリティチェック領域の関係を示す。同図（ａ）に示
すように、リードソロモン符号ＲＳ（２５５，２３９）
の符号長は２０４０ビット、インフォメーション領域は
１９１２ビット、パリティチェック領域は１２８ビット
である。
９７５にあるリードソロモン符号ＲＳ（２５５，２３
９）とＢＣＨ２０４０符号のインフォメーション領域及
びパリティチェック領域の関係を示す。同図（ａ）に示
すように、リードソロモン符号ＲＳ（２５５，２３９）
の符号長は２０４０ビット、インフォメーション領域は
１９１２ビット、パリティチェック領域は１２８ビット
である。
【００８７】他の誤り訂正符号を用いてＩＴＵ−Ｔ勧告
にある伝送レートと同一にするためには、符号領域長と
インフォメーション領域の比をリードソロモン符号ＲＳ
（２５５，２３９）に合わせる必要がある。ＢＣＨ２０
４０符号を採用した場合、パリティチェック領域は１２
１ビットであるため、図２０（ｂ）に示すように、１２
８−１２１＝７ビットの空き領域が確保され、その領域
を使用してユーザによる任意データの伝送が可能とな
る。
にある伝送レートと同一にするためには、符号領域長と
インフォメーション領域の比をリードソロモン符号ＲＳ
（２５５，２３９）に合わせる必要がある。ＢＣＨ２０
４０符号を採用した場合、パリティチェック領域は１２
１ビットであるため、図２０（ｂ）に示すように、１２
８−１２１＝７ビットの空き領域が確保され、その領域
を使用してユーザによる任意データの伝送が可能とな
る。
【００８８】本発明による誤り訂正能力の向上を説明す
るに当たり、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５に
あるリードソロモン符号ＲＳ（２５５，２３９）とＢＣ
Ｈ符号とによる訂正後の誤り率について説明する。今、
入力ビットエラーレートをＰとし、符号長をｎビットと
すると、
るに当たり、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５に
あるリードソロモン符号ＲＳ（２５５，２３９）とＢＣ
Ｈ符号とによる訂正後の誤り率について説明する。今、
入力ビットエラーレートをＰとし、符号長をｎビットと
すると、
【数１】
と表すことができる。式１のｉ番目の項は、ｎビット中
ｉビットが誤る確率である。
ｉビットが誤る確率である。
【００８９】ここで、ｋビット以内の誤りが訂正される
とすると、式１におけるｋビット以内の誤りを無しにす
ることと誤り訂正を行った状態とが同じになる。但し、
この場合、デコード誤り（誤訂正）は考慮していない。
誤り訂正後のエラーレートｑは次式となる。
とすると、式１におけるｋビット以内の誤りを無しにす
ることと誤り訂正を行った状態とが同じになる。但し、
この場合、デコード誤り（誤訂正）は考慮していない。
誤り訂正後のエラーレートｑは次式となる。
【数２】
ＢＣＨ符号による誤り訂正能力は上記式２を用いて求め
れば良い。
れば良い。
【００９０】次にリードソロモン符号について、１バイ
ト（シンボル）を８ビットとした場合のリードソロモン
符号ＲＳ（２５５，２３９）について説明する。この場
合、８バイトの誤りが訂正可能となる訂正能力を有する
が、２５５×８＝２０４０ビット中の任意のビットに対
して６４ビット分の訂正能力はなく、例えば、８個のバ
イトにそれぞれ１ビットずつ誤りが有った場合、８ビッ
ト分の訂正能力しかない。
ト（シンボル）を８ビットとした場合のリードソロモン
符号ＲＳ（２５５，２３９）について説明する。この場
合、８バイトの誤りが訂正可能となる訂正能力を有する
が、２５５×８＝２０４０ビット中の任意のビットに対
して６４ビット分の訂正能力はなく、例えば、８個のバ
イトにそれぞれ１ビットずつ誤りが有った場合、８ビッ
ト分の訂正能力しかない。
【００９１】まず、入力ビットエラーレートｐのとき、
１バイト中の１ビット以上誤る確率（バイト誤り率）ｑ
´は、
１バイト中の１ビット以上誤る確率（バイト誤り率）ｑ
´は、
【数３】
ｐ＜＜の条件では
【数４】
とおける。
【００９２】リードソロモン符号ＲＳ（２５５，２３
９）の訂正後のバイトエラーレートは、入力ビットエラ
ーレートをｐとして式４の変換を行った後、式２の変換
を、ｎ＝２５５，ｋ＝８として行うことにより、バイト
エラーレートが算出される。これらの数式に従って、リ
ードソロモン符号ＲＳ（２５５，２３９），ＢＣＨ（２
０４０，１９１９，１１）符号，ＢＣＨ（４０８０，３
８２８，２１）符号及びＢＣＨ（８１６０，７６５３，
３９）符号の入力エラーレートと出力エラーレートの関
係を図２１に示す。
９）の訂正後のバイトエラーレートは、入力ビットエラ
ーレートをｐとして式４の変換を行った後、式２の変換
を、ｎ＝２５５，ｋ＝８として行うことにより、バイト
エラーレートが算出される。これらの数式に従って、リ
ードソロモン符号ＲＳ（２５５，２３９），ＢＣＨ（２
０４０，１９１９，１１）符号，ＢＣＨ（４０８０，３
８２８，２１）符号及びＢＣＨ（８１６０，７６５３，
３９）符号の入力エラーレートと出力エラーレートの関
係を図２１に示す。
【００９３】図２１に示すグラフよれば、ランダムエラ
ーに対してリードソロモン符号ＲＳ（２５５，２３９）
と同一伝送レートで適用可能なＢＣＨ２０４０符号、Ｂ
ＣＨ４０８０符号及びＢＣＨ８１６０符号は、何れもリ
ードソロモン符号ＲＳ（２５５，２３９）よりも高い訂
正能力を有することが分かる。
ーに対してリードソロモン符号ＲＳ（２５５，２３９）
と同一伝送レートで適用可能なＢＣＨ２０４０符号、Ｂ
ＣＨ４０８０符号及びＢＣＨ８１６０符号は、何れもリ
ードソロモン符号ＲＳ（２５５，２３９）よりも高い訂
正能力を有することが分かる。
【００９４】他のブロック符号・軟符号についても同様
にＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５に規定された
チェックビット領域を使用して誤り訂正符号を組むこと
により、伝送レートを上げることなくランダム誤りの訂
正能力を向上させることが可能となる。
にＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５に規定された
チェックビット領域を使用して誤り訂正符号を組むこと
により、伝送レートを上げることなくランダム誤りの訂
正能力を向上させることが可能となる。
【００９５】（付記１） リードソロモン符号ＲＳ（２
５５，２３９）のフレームフォーマットにおけるパリテ
ィチェック領域の全部又は一部を用い、リードソロモン
符号ＲＳ（２５５，２３９）を用いた場合と同一の伝送
レートで、リードソロモン符号ＲＳ（２５５，２３９）
よりランダム誤りに対して訂正能力の高い誤り検出訂正
符号を適用するチェックビット演算挿入部を送信部に備
え、該誤り検出訂正符号による受信信号に対して誤り位
置検出及び誤り訂正を行う誤り位置検出訂正部を受信部
に備えたことを特徴とする誤り訂正機能を有する伝送装
置。 （付記２） 複数種類の誤り検出訂正符号の中から１種
類の誤り検出訂正符号のチェックビットが選択的に挿入
された信号を受信し、該複数種類の誤り検出訂正符号の
１つに対応する誤り位置検出及び誤り訂正を行う誤り位
置検出訂正部を選択する手段を備えた受信部を有するこ
とを特徴とする誤り訂正機能を有する伝送装置。 （付記３） 所定長の情報ビットを離散的に複数含む入
力信号について、該所定長の情報ビットを単位とする所
定の演算により所定長の誤まり訂正ビットを算出し、該
所定長の情報ビット間に該誤まり訂正ビットを挿入した
信号からなる所定フォーマットの信号を出力する第１符
号化手段と、該入力信号に含まれる複数の所定長の情報
ビットを連続的に配置した信号に変換して出力する第１
変換手段と、該変換後の連続的に配置された複数の所定
長の情報ビットに対する所定の演算により所定長の誤ま
り訂正ビットを算出し、所定長の情報ビット間に該誤ま
り訂正ビットを挿入した信号を出力する第２符号化手段
と、該第２符号化手段に含まれる複数の所定長の情報ビ
ットを連続的に配置した信号を前記所定のフォーマット
における情報ビット部分に分散配置し、該誤まり訂正ビ
ットを前記所定のフォーマットにおける誤まり訂正ビッ
ト部分に分散配置する第２変換手段と、を備え、少なく
とも該第１符号化手段又は該第２変換手段のいずれかの
出力に基づく信号を送信することを特徴とする伝送装
置。 （付記４） 所定長の情報ビット間に該情報ビットの誤
まり訂正ビットを挿入した信号からなる所定フォーマッ
トの信号を入力し、該所定長の情報ビットに対してその
誤まり訂正ビットを基に誤り位置検出及び誤り訂正をし
た信号を出力する第１の誤まり位置検出訂正手段と、前
記所定フォーマットの信号を入力し、その複数の所定長
の情報ビットを連続的に配置した信号に変換するととも
に、該連続的に配置した複数の所定長の情報ビット間
に、前記誤まり訂正ビットを連続的に挿入したフォーマ
ットに変換する第１の変換手段と、該第１の変換手段で
変換した後の信号の誤まり訂正ビットを基に、前記連続
的に配置した複数の所定長の情報ビットに対して誤り位
置検出及び誤り訂正をした信号を出力する第２の誤まり
位置検出訂正手段と、該第２の誤まり位置検出訂正手段
から出力される連続的に配置した複数の所定長の情報ビ
ットを、離散的に配置した所定長の情報ビットに変換し
て出力する第２の変換手段と、を備え、少なくとも該第
１の誤まり位置検出訂正手段又は該第２変換手段のいず
れかの出力に基づく信号を受信することを特徴とする伝
送装置。 （付記５） 主信号のシリアル信号をｎビット（ｎは２
以上の整数）のパラレル信号に変換するシリアルパラレ
ル変換手段と、該シリアルパラレル変換手段から順次出
力される各パラレル信号をそれぞれ入力し、該入力信号
に対して所定の演算により所定長の誤まり訂正ビットを
算出し、所定長の入力信号間に該誤まり訂正ビットを挿
入した信号を出力するｎ個のチェックビット演算挿入手
段と、該ｎ個のチェックビット演算挿入手段の出力信号
をインタリーブして出力するインタリーバとを備え、イ
ンタリーブ数に対応した上記パラレル信号のビット数ｎ
を、外部から任意に与えられる制御信号又は伝送路品質
に基づく制御信号により可変にした構成を有することを
特徴とする伝送装置。 （付記６） 異なる符号化方式に対応した演算を行う複
数の演算部を備え、該演算部のいずれかにおいて符号化
された信号を送信又は受信する伝送装置において、該複
数の演算部がそれぞれ行う演算の過程で記録を要する演
算パラメータを記憶する共通の記憶手段を備え、該複数
の演算部は、自演算部が選択された場合に、演算過程で
記録を要する演算パラメータを該記憶手段に記憶し、読
出しを行って更なる演算に用いる、ことを特徴とする伝
送装置。 （付記７） リードソロモン符号ＲＳ（２５５，２３
９）よりランダム誤りに対して訂正能力の高い誤り検出
訂正符号とリードソロモン符号ＲＳ（２５５，２３９）
の中から１種類の誤り検出訂正符号のチェックビットが
選択的に挿入された信号を受信し、前記訂正能力の高い
誤り検出訂正符号とリードソロモン符号ＲＳ（２５５，
２３９）の１つに対応する誤り位置検出及び誤り訂正を
行う誤り位置検出訂正部を選択する手段を備えた受信部
を有することを特徴とするを誤り訂正機能を有する伝送
装置。 （付記８） 前記チェックビット演算挿入部を選択する
手段は、前記リードソロモン符号ＲＳ（２５５，２３
９）よりランダム誤りに対する訂正能力の高い複数種類
の誤り検出訂正符号と前記リードソロモン符号ＲＳ（２
５５，２３９）の中から、何れかの符号を選択する手段
を備えたことを特徴とする誤り訂正機能を有する伝送装
置。 （付記９） 前記チェックビット演算挿入部を選択する
手段は、送信部の外部から任意に与えられる制御信号又
は伝送路品質に基づく制御信号により、複数種類の符号
の中から１つの種類の符号を選択することを特徴とする
誤り訂正機能を有する伝送装置。 （付記１０） 前記送信部及び受信部は、選択された符
号のチェックビット演算挿入部及び誤り位置検出訂正部
のみを動作させ、他の符号のチェックビット演算挿入部
及び誤り位置検出訂正部を停止させることを特徴とする
誤り訂正機能を有する伝送装置。 （付記１１） 前記送信部及び受信部は、伝送路フレー
ムフォーマット又は装置内フレームフォーマットを、１
つの符号が１つのインフォメーション領域と１つのパリ
ティチェック領域とに分かれた誤り検出訂正用フレーム
フォーマットに変換するフォーマット変換部を備え、該
誤り検出訂正用フレームフォーマットに変換した符号を
チェックビット演算挿入部又は誤り位置訂正検出部に入
力することを特徴とする誤り訂正機能を有する伝送装
置。 （付記１２） 前記フォーマット変換部は、前記フォー
マット変換を行うためのデータ遅延部を、チェックビッ
ト演算挿入又は誤り位置検出訂正を行うためのデータ遅
延部と共用したことを特徴とする誤り訂正機能を有する
伝送装置。 （付記１３） 前記受信部は、受信データの誤りの個数
又は誤り状態を監視する監視部を備え、該監視結果を、
前記伝送路品質を示す信号として送信部に通知する手段
を備えたことをたことを特徴とする誤り訂正機能を有す
る伝送装置。 （付記１４） チェックビット演算挿入又は誤り位置検
出訂正のインタリーブ数を、外部から任意に与えられる
制御信号又は伝送路品質に基づく制御信号により設定す
る手段を備えたことを特徴とする伝送装置。 （付記１５） 前記複数種類の各符号に対応した各チェ
ックビット演算挿入部又は誤り位置検出訂正部における
演算結果を格納するレジスタ部を１組のみ備え、演算回
路部を各符号対応に複数備え、該レジスタ部を複数の演
算回路部に対して切り替えて使用することを特徴とする
誤り訂正機能を有する伝送装置。 （付記１６） 前記複数種類の各符号に対応した各チェ
ックビット演算挿入部又は誤り位置検出訂正部における
演算結果を格納するレジスタ部を１組のみ備え、各符号
に対応した演算結果を保持するメモリを備えたことを特
徴とする誤り訂正機能を有する伝送装置。 （付記１７） リードソロモン符号ＲＳ（２５５，２３
９）のチェックビット数よりも少ないチェックビット数
の誤り検出訂正符号を用い、その余ったチェックビット
領域に任意データを格納して伝送する手段を備えたこと
を特徴とする誤り訂正機能を有する伝送装置。
５５，２３９）のフレームフォーマットにおけるパリテ
ィチェック領域の全部又は一部を用い、リードソロモン
符号ＲＳ（２５５，２３９）を用いた場合と同一の伝送
レートで、リードソロモン符号ＲＳ（２５５，２３９）
よりランダム誤りに対して訂正能力の高い誤り検出訂正
符号を適用するチェックビット演算挿入部を送信部に備
え、該誤り検出訂正符号による受信信号に対して誤り位
置検出及び誤り訂正を行う誤り位置検出訂正部を受信部
に備えたことを特徴とする誤り訂正機能を有する伝送装
置。 （付記２） 複数種類の誤り検出訂正符号の中から１種
類の誤り検出訂正符号のチェックビットが選択的に挿入
された信号を受信し、該複数種類の誤り検出訂正符号の
１つに対応する誤り位置検出及び誤り訂正を行う誤り位
置検出訂正部を選択する手段を備えた受信部を有するこ
とを特徴とする誤り訂正機能を有する伝送装置。 （付記３） 所定長の情報ビットを離散的に複数含む入
力信号について、該所定長の情報ビットを単位とする所
定の演算により所定長の誤まり訂正ビットを算出し、該
所定長の情報ビット間に該誤まり訂正ビットを挿入した
信号からなる所定フォーマットの信号を出力する第１符
号化手段と、該入力信号に含まれる複数の所定長の情報
ビットを連続的に配置した信号に変換して出力する第１
変換手段と、該変換後の連続的に配置された複数の所定
長の情報ビットに対する所定の演算により所定長の誤ま
り訂正ビットを算出し、所定長の情報ビット間に該誤ま
り訂正ビットを挿入した信号を出力する第２符号化手段
と、該第２符号化手段に含まれる複数の所定長の情報ビ
ットを連続的に配置した信号を前記所定のフォーマット
における情報ビット部分に分散配置し、該誤まり訂正ビ
ットを前記所定のフォーマットにおける誤まり訂正ビッ
ト部分に分散配置する第２変換手段と、を備え、少なく
とも該第１符号化手段又は該第２変換手段のいずれかの
出力に基づく信号を送信することを特徴とする伝送装
置。 （付記４） 所定長の情報ビット間に該情報ビットの誤
まり訂正ビットを挿入した信号からなる所定フォーマッ
トの信号を入力し、該所定長の情報ビットに対してその
誤まり訂正ビットを基に誤り位置検出及び誤り訂正をし
た信号を出力する第１の誤まり位置検出訂正手段と、前
記所定フォーマットの信号を入力し、その複数の所定長
の情報ビットを連続的に配置した信号に変換するととも
に、該連続的に配置した複数の所定長の情報ビット間
に、前記誤まり訂正ビットを連続的に挿入したフォーマ
ットに変換する第１の変換手段と、該第１の変換手段で
変換した後の信号の誤まり訂正ビットを基に、前記連続
的に配置した複数の所定長の情報ビットに対して誤り位
置検出及び誤り訂正をした信号を出力する第２の誤まり
位置検出訂正手段と、該第２の誤まり位置検出訂正手段
から出力される連続的に配置した複数の所定長の情報ビ
ットを、離散的に配置した所定長の情報ビットに変換し
て出力する第２の変換手段と、を備え、少なくとも該第
１の誤まり位置検出訂正手段又は該第２変換手段のいず
れかの出力に基づく信号を受信することを特徴とする伝
送装置。 （付記５） 主信号のシリアル信号をｎビット（ｎは２
以上の整数）のパラレル信号に変換するシリアルパラレ
ル変換手段と、該シリアルパラレル変換手段から順次出
力される各パラレル信号をそれぞれ入力し、該入力信号
に対して所定の演算により所定長の誤まり訂正ビットを
算出し、所定長の入力信号間に該誤まり訂正ビットを挿
入した信号を出力するｎ個のチェックビット演算挿入手
段と、該ｎ個のチェックビット演算挿入手段の出力信号
をインタリーブして出力するインタリーバとを備え、イ
ンタリーブ数に対応した上記パラレル信号のビット数ｎ
を、外部から任意に与えられる制御信号又は伝送路品質
に基づく制御信号により可変にした構成を有することを
特徴とする伝送装置。 （付記６） 異なる符号化方式に対応した演算を行う複
数の演算部を備え、該演算部のいずれかにおいて符号化
された信号を送信又は受信する伝送装置において、該複
数の演算部がそれぞれ行う演算の過程で記録を要する演
算パラメータを記憶する共通の記憶手段を備え、該複数
の演算部は、自演算部が選択された場合に、演算過程で
記録を要する演算パラメータを該記憶手段に記憶し、読
出しを行って更なる演算に用いる、ことを特徴とする伝
送装置。 （付記７） リードソロモン符号ＲＳ（２５５，２３
９）よりランダム誤りに対して訂正能力の高い誤り検出
訂正符号とリードソロモン符号ＲＳ（２５５，２３９）
の中から１種類の誤り検出訂正符号のチェックビットが
選択的に挿入された信号を受信し、前記訂正能力の高い
誤り検出訂正符号とリードソロモン符号ＲＳ（２５５，
２３９）の１つに対応する誤り位置検出及び誤り訂正を
行う誤り位置検出訂正部を選択する手段を備えた受信部
を有することを特徴とするを誤り訂正機能を有する伝送
装置。 （付記８） 前記チェックビット演算挿入部を選択する
手段は、前記リードソロモン符号ＲＳ（２５５，２３
９）よりランダム誤りに対する訂正能力の高い複数種類
の誤り検出訂正符号と前記リードソロモン符号ＲＳ（２
５５，２３９）の中から、何れかの符号を選択する手段
を備えたことを特徴とする誤り訂正機能を有する伝送装
置。 （付記９） 前記チェックビット演算挿入部を選択する
手段は、送信部の外部から任意に与えられる制御信号又
は伝送路品質に基づく制御信号により、複数種類の符号
の中から１つの種類の符号を選択することを特徴とする
誤り訂正機能を有する伝送装置。 （付記１０） 前記送信部及び受信部は、選択された符
号のチェックビット演算挿入部及び誤り位置検出訂正部
のみを動作させ、他の符号のチェックビット演算挿入部
及び誤り位置検出訂正部を停止させることを特徴とする
誤り訂正機能を有する伝送装置。 （付記１１） 前記送信部及び受信部は、伝送路フレー
ムフォーマット又は装置内フレームフォーマットを、１
つの符号が１つのインフォメーション領域と１つのパリ
ティチェック領域とに分かれた誤り検出訂正用フレーム
フォーマットに変換するフォーマット変換部を備え、該
誤り検出訂正用フレームフォーマットに変換した符号を
チェックビット演算挿入部又は誤り位置訂正検出部に入
力することを特徴とする誤り訂正機能を有する伝送装
置。 （付記１２） 前記フォーマット変換部は、前記フォー
マット変換を行うためのデータ遅延部を、チェックビッ
ト演算挿入又は誤り位置検出訂正を行うためのデータ遅
延部と共用したことを特徴とする誤り訂正機能を有する
伝送装置。 （付記１３） 前記受信部は、受信データの誤りの個数
又は誤り状態を監視する監視部を備え、該監視結果を、
前記伝送路品質を示す信号として送信部に通知する手段
を備えたことをたことを特徴とする誤り訂正機能を有す
る伝送装置。 （付記１４） チェックビット演算挿入又は誤り位置検
出訂正のインタリーブ数を、外部から任意に与えられる
制御信号又は伝送路品質に基づく制御信号により設定す
る手段を備えたことを特徴とする伝送装置。 （付記１５） 前記複数種類の各符号に対応した各チェ
ックビット演算挿入部又は誤り位置検出訂正部における
演算結果を格納するレジスタ部を１組のみ備え、演算回
路部を各符号対応に複数備え、該レジスタ部を複数の演
算回路部に対して切り替えて使用することを特徴とする
誤り訂正機能を有する伝送装置。 （付記１６） 前記複数種類の各符号に対応した各チェ
ックビット演算挿入部又は誤り位置検出訂正部における
演算結果を格納するレジスタ部を１組のみ備え、各符号
に対応した演算結果を保持するメモリを備えたことを特
徴とする誤り訂正機能を有する伝送装置。 （付記１７） リードソロモン符号ＲＳ（２５５，２３
９）のチェックビット数よりも少ないチェックビット数
の誤り検出訂正符号を用い、その余ったチェックビット
領域に任意データを格納して伝送する手段を備えたこと
を特徴とする誤り訂正機能を有する伝送装置。
【００９６】
【発明の効果】以上説明したように、本発明によれば、
ＩＴＵ−Ｔ勧告によるリードソロモン符号ＲＳ（２５
５，２３９）のフレームフォーマットにおけるパリティ
チェック領域の全部又は一部を、ランダム誤りに対して
より訂正能力が高い他の誤り訂正符号のパリティチェッ
ク領域として活用することにより、誤り検出訂正機能部
を入れ替えるだけで、勧告に示される伝送レートでより
高い誤り訂正能力を得ることができ、高スペックの光モ
ジュールやＰＬＬなどの高価な部品を導入することなく
長距離伝送が可能となり、中継器数を削減することがで
き、伝送システムのコストの大幅な削減が可能となる。
ＩＴＵ−Ｔ勧告によるリードソロモン符号ＲＳ（２５
５，２３９）のフレームフォーマットにおけるパリティ
チェック領域の全部又は一部を、ランダム誤りに対して
より訂正能力が高い他の誤り訂正符号のパリティチェッ
ク領域として活用することにより、誤り検出訂正機能部
を入れ替えるだけで、勧告に示される伝送レートでより
高い誤り訂正能力を得ることができ、高スペックの光モ
ジュールやＰＬＬなどの高価な部品を導入することなく
長距離伝送が可能となり、中継器数を削減することがで
き、伝送システムのコストの大幅な削減が可能となる。
【００９７】また、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９
７５にあるリードソロモン符号ＲＳ（２５５，２３９）
と、該符号より訂正能力の高い符号とを切り替えて使用
する手段を備えることにより、該勧告に従った符号方式
のみの伝送装置と対向するための伝送装置と、訂正能力
の高い符号を使用し得る伝送装置同士を対向させて中継
距離を延長するための伝送装置とを別装置として製造す
る必要がないため、伝送装置の開発・製造におけるコス
トダウンを図ることができる。
７５にあるリードソロモン符号ＲＳ（２５５，２３９）
と、該符号より訂正能力の高い符号とを切り替えて使用
する手段を備えることにより、該勧告に従った符号方式
のみの伝送装置と対向するための伝送装置と、訂正能力
の高い符号を使用し得る伝送装置同士を対向させて中継
距離を延長するための伝送装置とを別装置として製造す
る必要がないため、伝送装置の開発・製造におけるコス
トダウンを図ることができる。
【図１】ＢＣＨ（２０４０）符号を適用した本発明の実
施形態を示す図である。
施形態を示す図である。
【図２】ＢＣＨ（２０４０）符号を含む複数の符号を適
用した本発明の実施形態を示す図である。
用した本発明の実施形態を示す図である。
【図３】ＢＣＨ（２０４０）符号とリードソロモン符号
ＲＳ（２５５，２３９）とを選択可能にした本発明の実
施形態を示す図である。
ＲＳ（２５５，２３９）とを選択可能にした本発明の実
施形態を示す図である。
【図４】ランダム誤り訂正能力の高い複数の符号とリー
ドソロモン符号ＲＳ（２５５，２３９）とを選択可能に
した本発明の実施形態を示す図である。
ドソロモン符号ＲＳ（２５５，２３９）とを選択可能に
した本発明の実施形態を示す図である。
【図５】外部又は他のブロック等からの選択信号により
符号を選択する本発明の実施形態を示す図である。
符号を選択する本発明の実施形態を示す図である。
【図６】誤り検出訂正用のチェックビット演算挿入部を
チェックビット演算部とチェックビット挿入部とに分け
た本発明の実施形態を示す図である。
チェックビット演算部とチェックビット挿入部とに分け
た本発明の実施形態を示す図である。
【図７】伝送路品質を監視する他のブロックから選択信
号を与える本発明の実施形態を示す図である。
号を与える本発明の実施形態を示す図である。
【図８】本発明によるフォーマット変換を行う誤り訂正
の実施形態を示す図である。
の実施形態を示す図である。
【図９】リードソロモン符号ＲＳ（２５５，２３９）と
ＢＣＨ８１６０符号の誤り検出訂正機能を備えた送信部
における各フレームフォーマットを示す図である。
ＢＣＨ８１６０符号の誤り検出訂正機能を備えた送信部
における各フレームフォーマットを示す図である。
【図１０】リードソロモン符号ＲＳ（２５５，２３９）
とＢＣＨ８１６０符号の誤り検出訂正機能を備えた受信
部における各フレームフォーマットを示す図である。
とＢＣＨ８１６０符号の誤り検出訂正機能を備えた受信
部における各フレームフォーマットを示す図である。
【図１１】本発明による伝送路フォーマットからＦＥＣ
フォーマットへの変換の実施形態を示す図である。
フォーマットへの変換の実施形態を示す図である。
【図１２】本発明によるフォーマット変換部と主信号遅
延部とを兼用した誤り位置検出訂正部の実施形態を示す
図である。
延部とを兼用した誤り位置検出訂正部の実施形態を示す
図である。
【図１３】メモリの読み書き制御により、訂正すべきデ
ータのみを反転して書き込む本発明の実施形態を示す図
である。
ータのみを反転して書き込む本発明の実施形態を示す図
である。
【図１４】誤りの個数・ 状態を監視する機能を備えた本
発明の実施形態を示す図である。
発明の実施形態を示す図である。
【図１５】誤り検出訂正のインタリーブ数を調整する機
能を備えた本発明の実施形態を示す図である。
能を備えた本発明の実施形態を示す図である。
【図１６】誤り訂正を抑制する機能を有する本発明の実
施形態を示す図である。
施形態を示す図である。
【図１７】各符号方式に共通に演算結果保持レジスタを
備えた本発明の実施形態を示す図である。
備えた本発明の実施形態を示す図である。
【図１８】各符号方式の演算回路に代えて演算結果を保
持するメモリを用いた本発明の実施形態を示す図であ
る。
持するメモリを用いた本発明の実施形態を示す図であ
る。
【図１９】リードソロモン符号ＲＳ（２５５，２３９）
のチェックビット領域に任意データを格納する本発明の
実施形態を示す図である。
のチェックビット領域に任意データを格納する本発明の
実施形態を示す図である。
【図２０】リードソロモン符号ＲＳ（２５５，２３９）
とＢＣＨ２０４０符号のインフォメーション領域及びパ
リティチェック領域の関係を示す図である。
とＢＣＨ２０４０符号のインフォメーション領域及びパ
リティチェック領域の関係を示す図である。
【図２１】リードソロモン符号ＲＳ（２５５，２３９）
とランダム誤りに対して訂正能力の高い他の符号の入力
エラーレートと出力エラーレートの関係を示す図であ
る。
とランダム誤りに対して訂正能力の高い他の符号の入力
エラーレートと出力エラーレートの関係を示す図であ
る。
【図２２】誤り訂正（ＦＥＣ）機能を備える海底光伝送
システムの伝送装置の機能ブロック図である。
システムの伝送装置の機能ブロック図である。
【図２３】ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５のリ
ードソロモン符号ＲＳ（２５５，２３９）の誤り訂正用
のフレームフォーマットを示す図である。
ードソロモン符号ＲＳ（２５５，２３９）の誤り訂正用
のフレームフォーマットを示す図である。
１−１０ 送信部
１−１１ ＢＣＨ（２０４０）符号のチェックビット演
算挿入部 １−１２ スクランブラ １−１３ 光送信回路 １−２０ 受信部 １−２１ 光受信回路 １−２２ デスクランブラ １−２３ ＢＣＨ（２０４０）符号の誤り位置検出訂正
部
算挿入部 １−１２ スクランブラ １−１３ 光送信回路 １−２０ 受信部 １−２１ 光受信回路 １−２２ デスクランブラ １−２３ ＢＣＨ（２０４０）符号の誤り位置検出訂正
部
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 酒井 一彦
神奈川県横浜市港北区新横浜２丁目３番９
号 富士通ディジタル・テクノロジ株式会
社内
(72)発明者 千葉 直紀
神奈川県横浜市港北区新横浜２丁目３番９
号 富士通ディジタル・テクノロジ株式会
社内
(72)発明者 大場 康弘
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 鵜澤 裕一
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 太田 昌人
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 菊池 行博
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 5K014 BA02 BA07 BA08 FA16 GA01
GA02
Claims (5)
- 【請求項１】 リードソロモン符号ＲＳ（２５５，２３
９）のフレームフォーマットにおけるパリティチェック
領域の全部又は一部を用い、リードソロモン符号ＲＳ
（２５５，２３９）を用いた場合と同一の伝送レート
で、リードソロモン符号ＲＳ（２５５，２３９）よりラ
ンダム誤りに対して訂正能力の高い誤り検出訂正符号を
適用するチェックビット演算挿入部を送信部に備え、該
誤り検出訂正符号による受信信号に対して誤り位置検出
及び誤り訂正を行う誤り位置検出訂正部を受信部に備え
たことを特徴とする誤り訂正機能を有する伝送装置。 - 【請求項２】 複数種類の誤り検出訂正符号の中から１
種類の誤り検出訂正符号のチェックビットが選択的に挿
入された信号を受信し、該複数種類の誤り検出訂正符号
の１つに対応する誤り位置検出及び誤り訂正を行う誤り
位置検出訂正部を選択する手段を備えた受信部を有する
ことを特徴とする誤り訂正機能を有する伝送装置。 - 【請求項３】 所定長の情報ビットを離散的に複数含む
入力信号について、該所定長の情報ビットを単位とする
所定の演算により所定長の誤まり訂正ビットを算出し、
該所定長の情報ビット間に該誤まり訂正ビットを挿入し
た信号からなる所定フォーマットの信号を出力する第１
符号化手段と、 該入力信号に含まれる複数の所定長の情報ビットを連続
的に配置した信号に変換して出力する第１変換手段と、 該変換後の連続的に配置された複数の所定長の情報ビッ
トに対する所定の演算により所定長の誤まり訂正ビット
を算出し、所定長の情報ビット間に該誤まり訂正ビット
を挿入した信号を出力する第２符号化手段と、 該第２符号化手段に含まれる複数の所定長の情報ビット
を連続的に配置した信号を前記所定のフォーマットにお
ける情報ビット部分に分散配置し、該誤まり訂正ビット
を前記所定のフォーマットにおける誤まり訂正ビット部
分に分散配置する第２変換手段と、 を備え、少なくとも該第１符号化手段又は該第２変換手
段のいずれかの出力に基づく信号を送信することを特徴
とする伝送装置。 - 【請求項４】 主信号のシリアル信号をｎビット（ｎは
２以上の整数）のパラレル信号に変換するシリアルパラ
レル変換手段と、該シリアルパラレル変換手段から順次
出力される各パラレル信号をそれぞれ入力し、該入力信
号に対して所定の演算により所定長の誤まり訂正ビット
を算出し、所定長の入力信号間に該誤まり訂正ビットを
挿入した信号を出力するｎ個のチェックビット演算挿入
手段と、該ｎ個のチェックビット演算挿入手段の出力信
号をインタリーブして出力するインタリーバとを備え、 インタリーブ数に対応した上記パラレル信号のビット数
ｎを、外部から任意に与えられる制御信号又は伝送路品
質に基づく制御信号により可変にした構成を有すること
を特徴とする伝送装置。 - 【請求項５】 異なる符号化方式に対応した演算を行う
複数の演算部を備え、該演算部のいずれかにおいて符号
化された信号を送信又は受信する伝送装置において、 該複数の演算部がそれぞれ行う演算の過程で記録を要す
る演算パラメータを記憶する共通の記憶手段を備え、 該複数の演算部は、自演算部が選択された場合に、演算
過程で記録を要する演算パラメータを該記憶手段に記憶
し、読出しを行って更なる演算に用いる、 ことを特徴とする伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002072080A JP4006726B2 (ja) | 2002-03-15 | 2002-03-15 | 誤り訂正機能を有する伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002072080A JP4006726B2 (ja) | 2002-03-15 | 2002-03-15 | 誤り訂正機能を有する伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273841A true JP2003273841A (ja) | 2003-09-26 |
| JP4006726B2 JP4006726B2 (ja) | 2007-11-14 |
Family
ID=29202168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002072080A Expired - Fee Related JP4006726B2 (ja) | 2002-03-15 | 2002-03-15 | 誤り訂正機能を有する伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4006726B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006014228A (ja) * | 2004-06-29 | 2006-01-12 | Mitsubishi Electric Corp | 通信方法、通信方式、局側通信装置および加入者側通信装置 |
| WO2006085488A1 (ja) * | 2005-02-09 | 2006-08-17 | Mitsubishi Denki Kabushiki Kaisha | 誤り訂正符号化装置及び誤り訂正復号装置 |
| JP2006332920A (ja) * | 2005-05-25 | 2006-12-07 | Hitachi Hybrid Network Co Ltd | 省電力光伝送通信システム |
| WO2007055150A1 (ja) * | 2005-11-10 | 2007-05-18 | Mitsubishi Electric Corporation | 通信装置、送信機、受信機および誤り訂正光通信システム |
| JP2010041108A (ja) * | 2008-07-31 | 2010-02-18 | Fujitsu Ltd | フレーム処理装置，光受信装置，光送受信装置，光伝送システムおよびフレーム処理制御方法 |
| JP2010074210A (ja) * | 2008-09-16 | 2010-04-02 | Hitachi Communication Technologies Ltd | 連接符号の演算回路及びアドレス制御方法 |
| CN113395137A (zh) * | 2021-06-08 | 2021-09-14 | 龙迅半导体（合肥）股份有限公司 | 一种fec编解码模块 |
-
2002
- 2002-03-15 JP JP2002072080A patent/JP4006726B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006014228A (ja) * | 2004-06-29 | 2006-01-12 | Mitsubishi Electric Corp | 通信方法、通信方式、局側通信装置および加入者側通信装置 |
| WO2006085488A1 (ja) * | 2005-02-09 | 2006-08-17 | Mitsubishi Denki Kabushiki Kaisha | 誤り訂正符号化装置及び誤り訂正復号装置 |
| CN101116250B (zh) * | 2005-02-09 | 2010-12-08 | 三菱电机株式会社 | 纠错编码装置以及纠错译码装置 |
| US7992069B2 (en) | 2005-02-09 | 2011-08-02 | Mitsubishi Electric Corporation | Error correction coding apparatus and error correction decoding apparatus |
| JP2006332920A (ja) * | 2005-05-25 | 2006-12-07 | Hitachi Hybrid Network Co Ltd | 省電力光伝送通信システム |
| WO2007055150A1 (ja) * | 2005-11-10 | 2007-05-18 | Mitsubishi Electric Corporation | 通信装置、送信機、受信機および誤り訂正光通信システム |
| JPWO2007055150A1 (ja) * | 2005-11-10 | 2009-04-30 | 三菱電機株式会社 | 通信装置、送信機、受信機および誤り訂正光通信システム |
| US7917833B2 (en) | 2005-11-10 | 2011-03-29 | Mitsubishi Electric Corporation | Communication apparatus, transmitter, receiver, and error correction optical communication system |
| JP2010041108A (ja) * | 2008-07-31 | 2010-02-18 | Fujitsu Ltd | フレーム処理装置，光受信装置，光送受信装置，光伝送システムおよびフレーム処理制御方法 |
| US8649678B2 (en) | 2008-07-31 | 2014-02-11 | Fujitsu Limited | Frame processing apparatus, optical receiving apparatus, optical transceiving apparatus, optical transmission system, and frame processing controlling method |
| JP2010074210A (ja) * | 2008-09-16 | 2010-04-02 | Hitachi Communication Technologies Ltd | 連接符号の演算回路及びアドレス制御方法 |
| CN113395137A (zh) * | 2021-06-08 | 2021-09-14 | 龙迅半导体（合肥）股份有限公司 | 一种fec编解码模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4006726B2 (ja) | 2007-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8276047B2 (en) | Continuously interleaved error correction | |
| JP5502363B2 (ja) | 光伝送装置および光伝送方法 | |
| US7844883B2 (en) | Regenerative relay system and regenerative relay apparatus | |
| JP5474256B2 (ja) | 入力ビット誤り率推定方法、及びその装置 | |
| US20030033571A1 (en) | Encoding apparatus and encoding method for multidimensionally coding and encoding method and decoding apparatus for iterative decoding of multidimensionally coded information | |
| JP3745709B2 (ja) | 符号化装置、復号化装置、符号化方法、復号化方法、プログラム、プログラム記録媒体、及びデータ記録媒体 | |
| US8392788B2 (en) | Transport network system with transparent transport and method of operation thereof | |
| US20220077875A1 (en) | Data Transmission Method, Encoding Method, Decoding Method, Apparatus, Device, and Storage Medium | |
| US7957642B2 (en) | Efficient and simple bit error rate calculation on optical transport layer | |
| JP3613448B2 (ja) | データ伝送方法、データ伝送システム、送信装置および受信装置 | |
| WO2006085488A1 (ja) | 誤り訂正符号化装置及び誤り訂正復号装置 | |
| US7289530B1 (en) | System and method for coding a digital wrapper frame | |
| JP3922819B2 (ja) | 誤り訂正方法及び装置 | |
| CN100488057C (zh) | 数字信号的优化交织 | |
| US7941731B2 (en) | Data sending device, data receiving device, data sending method, and data receiving method | |
| US7415658B2 (en) | Forward error correction mapping and de-mapping techniques | |
| JP2003273841A (ja) | 誤り訂正機能を有する伝送装置 | |
| US20230291502A1 (en) | Data Processing Method and Related Apparatus | |
| EP1098461A2 (en) | Performance monitoring for optical transmission system | |
| US9166739B2 (en) | Error correction processing circuit and error correction processing method | |
| KR101233825B1 (ko) | 오류 정정 부호화 및 복호화가 수행되는 광 전송장치 및 그 방법 | |
| US20030106013A1 (en) | Architecture for multi-symbol encoding and decoding | |
| JP3445279B6 (ja) | データ伝送方法，データ伝送システムおよび送信装置，受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070817 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |