JP4006726B2 - 誤り訂正機能を有する伝送装置 - Google Patents
誤り訂正機能を有する伝送装置 Download PDFInfo
- Publication number
- JP4006726B2 JP4006726B2 JP2002072080A JP2002072080A JP4006726B2 JP 4006726 B2 JP4006726 B2 JP 4006726B2 JP 2002072080 A JP2002072080 A JP 2002072080A JP 2002072080 A JP2002072080 A JP 2002072080A JP 4006726 B2 JP4006726 B2 JP 4006726B2
- Authority
- JP
- Japan
- Prior art keywords
- correction
- error
- code
- format
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、誤り訂正機能を有する伝送装置に関し、特に、ＩＴＵ−Ｔ（Telecommunication standardization sector of International Telecommunication Union ）により制定されたＧ．７０９Digital Wrapper などの勧告Ｇ．９７５に推奨されるリードソロモン符号ＲＳ（２５５，２３９）の誤り訂正能力より高い訂正機能（ＦＥＣ：Forward Error Correction）を備えるようにした伝送装置に関する。
【０００２】
ここで、「ＲＳ（２５５，２３９）」は、符号長２５５シンボル、情報長２３９シンボルのリードソロモン符号を表し、２３９個の情報シンボルの伝送帯域外に１６個の誤り訂正シンボルを付加して符号長２５５シンボルの符号としたＯｕｔ ｏｆ ｂａｎｄ ＦＥＣ方式の誤り訂正符号を表すものとする。
【０００３】
【従来の技術】
現在、各種の長距離（光）伝送装置の開発が行われているが、該伝送装置は送信光源のチャーピング、位相雑音等、光伝送路の波長分散、非線形効果（自己位相変調、誘導ブリルアン散乱等）、或いは光増幅器の使用時におけるＳ／Ｎ比飽和等による符号誤り率のフロア（高速伝送時、光入力が大きくなっても誤り率が一定以下に減少しない現象）等の問題が生じている。これらの問題に対し、いろいろな解決策が考えられているが、伝送路信号に誤り訂正符号を用い、ディジタル電気信号処理部において誤り訂正処理を行うことにより符号誤り率を改善し、伝送品質の向上を図っている。
【０００４】
図２２はＩＴＵ−Ｔ勧告Ｇ．７０９より抜粋した誤り訂正（ＦＥＣ）機能を備える海底光伝送システムの伝送装置の機能ブロックを示す。該伝送装置の送信部２２−１０には、Ｍ個の同期転送モジュールＳＴＭ−１６の光信号が入力され、それらを光受信機（Optical Receiver）２２−１１で受信して電気信号に変換し、誤り訂正符号化部（FEC encoder ）２２−１２でリードソロモン符号ＲＳ（２５５，２３９）による誤り訂正符号を付加して符号化し、送信機（TRANSMIT TTE）２２−１３においてインタリーブ及び光信号への変換を行って光伝送路へ送信する。
【０００５】
光伝送路の途中でノイズが重畳した光信号が、対向する伝送装置の受信部２２−２０で受信される。該光受信信号は受信機（RECEIVE TTE ）２２−２１で電気信号に変換され、デインタリーブされた後、誤り検出訂正復号化部（FEC decoder)２２−２２でリードソロモン符号ＲＳ（２５５，２３９）の誤り検出訂正処理を行う。誤り訂正された受信信号は光送信機（Optical Transmitter ）２２−２３で光信号に変換され、Ｍ個の同期転送モジュールＳＴＭ−１６に出力される。
【０００６】
図２３は、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５のリードソロモン符号ＲＳ（２５５，２３９）の誤り訂正用のフレームフォーマットを示す。該フレームフォーマットは、８ビット（＝１バイト）を１つのシンボルとし、シンボル＃１〜シンボル＃２３９（ビット＃１〜ビット＃１９１２）の領域を情報シンボル用のインフォメーション領域とし、シンボル＃２４０〜シンボル＃２５５（ビット＃１９１３〜ビット＃２０４０）の領域を誤り訂正用のパリティチェック領域とし、この１６個のパリティチェックシンボルにより任意の８個までの情報シンボルの誤りを訂正することが可能である。
【０００７】
上記ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５のリードソロモン符号ＲＳ（２５５，２３９）の訂正能力より更に高い訂正能力を得るために、例えば、特開２００１−１６８７３４号公報等に開示されているように、２種類の誤り訂正符号化を行い、インターリーブ回路により該２種類の誤り訂正符号間で情報の組替えを行う方式等が発案されている。
【０００８】
【発明が解決しようとする課題】
しかし、上記の２種類の誤り訂正符号化を行う連接符号を採用した場合、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５に規定された伝送路フォーマットと異なるフォーマットを採用しなければならなくなる。ここで「フォーマット」とはインフォメーション領域とパリティチェック領域（冗長領域）との配列形式である。
【０００９】
また、上記従来の技術はパリティチェック領域（冗長領域）の増加によって伝送レートの上昇が起こり、より高速動作の回路設計やタイミング保証が必要となり、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５のスペックを上回る光モジュールやＰＬＬ（Phase Locked Loop ）回路などの高価な部品を導入しなければならなくなる。
【００１０】
本発明は上記問題を解決するために、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５の伝送路フォーマット及び伝送レートを保持したまま、リードソロモン符号ＲＳ（２５５，２３９）の誤り訂正能力より高い誤り訂正機能を備えた伝送装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
リードソロモン符号はバースト誤りに対して効力を発揮するシンボル誤り訂正符号であるが、実運用上の光伝送路で多発するランダム誤りに対しては、リードソロモン符号よりも訂正能力の高い誤り訂正符号が存在することを発見し、本発明は、ＩＴＵ−Ｔ勧告によるリードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットにおけるパリティチェック領域の全部又は一部を、ランダム誤りに対してより訂正能力が高い他の誤り訂正符号のパリティチェック領域として活用することにより、ランダム誤りに対する訂正能力を向上させたものである。また、ＩＴＵ−Ｔ勧告Ｇ．９７５にあるチェックビット演算挿入及び誤り位置検出訂正のインタリーブ数を調整することにより、バースト誤りに対しても訂正能力を向上させたものである。
【００１２】
即ち、本発明の誤り訂正機能を有する伝送装置は、（１）リードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットにおけるパリティチェック領域の全部又は一部を用い、リードソロモン符号ＲＳ（２５５，２３９）を用いた場合と同一の伝送レートで、リードソロモン符号ＲＳ（２５５，２３９）よりランダム誤りに対して訂正能力の高い誤り検出訂正符号を適用するチェックビット演算挿入部を送信部に備え、該誤り検出訂正符号による受信信号に対して誤り位置検出及び誤り訂正を行う誤り位置検出訂正部を受信部に備えたものである。
【００１３】
また、（２）複数種類の誤り検出訂正符号の中から１種類の誤り検出訂正符号のチェックビットが選択的に挿入された信号を受信し、該複数種類の誤り検出訂正符号の１つに対応する誤り位置検出及び誤り訂正を行う誤り位置検出訂正部を選択する手段を備えた受信部を有するものである。
【００１４】
また、（３）所定長の情報ビットを離散的に複数含む入力信号について、該所定長の情報ビットを単位とする所定の演算により所定長の誤まり訂正ビットを算出し、該所定長の情報ビット間に該誤まり訂正ビットを挿入した信号からなる所定フォーマットの信号を出力する第１符号化手段と、該入力信号に含まれる複数の所定長の情報ビットを連続的に配置した信号に変換して出力する第１変換手段と、該変換後の連続的に配置された複数の所定長の情報ビットに対する所定の演算により所定長の誤まり訂正ビットを算出し、所定長の情報ビット間に該誤まり訂正ビットを挿入した信号を出力する第２符号化手段と、該第２符号化手段に含まれる複数の所定長の情報ビットを連続的に配置した信号を前記所定のフォーマットにおける情報ビット部分に分散配置し、該誤まり訂正ビットを前記所定のフォーマットにおける誤まり訂正ビット部分に分散配置する第２変換手段と、を備え、少なくとも該第１符号化手段又は該第２変換手段のいずれかの出力に基づく信号を送信するものである。
【００１５】
また、（４）主信号のシリアル信号をｎビット（ｎは２以上の整数）のパラレル信号に変換するシリアルパラレル変換手段と、該シリアルパラレル変換手段から順次出力される各パラレル信号をそれぞれ入力し、該入力信号に対して所定の演算により所定長の誤まり訂正ビットを算出し、所定長の入力信号間に該誤まり訂正ビットを挿入した信号を出力するｎ個のチェックビット演算挿入手段と、該ｎ個のチェックビット演算挿入手段の出力信号をインタリーブして出力するインタリーバとを備え、インタリーブ数に対応した上記パラレル信号のビット数ｎを、外部から任意に与えられる制御信号又は伝送路品質に基づく制御信号により可変にした構成を有するものである。
【００１６】
また、（５）異なる符号化方式に対応した演算を行う複数の演算部を備え、該演算部のいずれかにおいて符号化された信号を送信又は受信する伝送装置において、該複数の演算部がそれぞれ行う演算の過程で記録を要する演算パラメータを記憶する共通の記憶手段を備え、該複数の演算部は、自演算部が選択された場合に、演算過程で記録を要する演算パラメータを該記憶手段に記憶し、読出しを行って更なる演算に用いることを特徴とするものである。
【００１７】
【発明の実施の形態】
【００１８】
図１はＢＣＨ（２０４０）符号を適用した本発明の実施形態を示し、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）の代わりに、符号長２０４０ビット、情報長１９１９ビット、符号の最小距離１１ビットのＢＣＨ符号、即ちＢＣＨ（２０４０，１９１９，１１）符号を適用して誤り訂正処理を行う伝送装置の機能ブロックを示す。
【００１９】
同図に示すように、送信部１−１０にＢＣＨ（２０４０，１９１９，１１）符号のチェックビット演算挿入部１−１１を搭載し、受信部１−２０にＢＣＨ（２０４０，１９１９，１１）符号の誤り位置検出訂正部１−２３を搭載する。チェックビット演算挿入部１−１１は、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５で制定されたリードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットのパリティチェック領域を用いて誤り検出訂正用符号を付加し、リードソロモン符号ＲＳ（２５５，２３９）に対して伝送レートの上昇を抑え、より高いランダム誤り訂正能力を有する。
【００２０】
送信部１−１０では、チェックビット演算挿入部１−１１で符号化された信号をスクランブラ１−１２で並べ替え、該スクランブラ１−１２から出力される電気信号を光送信回路１−１３で光信号に変換して光伝送路に送出する。
【００２１】
受信部１−２０では、光伝送路から入力される光信号を光受信回路１−２１で電気信号に変換し、該電気信号をデスクランブラ１−２２で並び順を元の順序に戻し、デスクランブラ１−２２から出力される受信符号に対して、誤り位置検出訂正部１−２３により誤り検出訂正処理を行って主信号（インフォメーション）を出力する。
【００２２】
図２はＢＣＨ（２０４０）符号を含む複数の符号を適用した本発明の実施形態を示し、リードソロモン符号ＲＳ（２５５，２３９）の代わりに、該符号と同一の伝送レートでよりランダム誤り訂正能力の高いＢＣＨ（２０４０）符号、ＢＣＨ（４０８０）符号、その他の複数種類の誤り訂正符号によるチェックビットの演算，挿入を行うチェックビット演算挿入部２−１１を送信部２−１０に搭載し、それらの誤り訂正符号に対応する誤り位置検出，誤り訂正を行う誤り位置検出訂正部２−２１を受信部２−２０に搭載する。
【００２３】
１つの伝送装置において、複数種類の誤り訂正符号方式による符号訂正機能を搭載し、その中から１つの種類の誤り訂正符号を選択する符号選択部２−１２，２−２２をそれぞれ送信部２−１０及び受信部２−２０に備えることにより、伝送路の性能状態や伝送装置に要求されるスペックに応じて最適な誤り訂正符号を選択することができる。
【００２４】
図３はＢＣＨ（２０４０）符号とリードソロモン符号ＲＳ（２５５，２３９）とを選択可能にした本発明の実施形態を示し、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５で制定されたリードソロモン符号ＲＳ（２５５，２３９）のチェックビット演算挿入部３−１１と、ＢＣＨ（２０４０，１９１９，１１）符号のチェックビット演算挿入部１−１１とを送信部３−１０に備え、また、それらの符号に対応した誤り位置検出訂正部３−２１１−２３を受信部３−２０に備え、２種類の誤り訂正機能を搭載した伝送装置を示している。
【００２５】
１つの伝送装置において、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）と、該符号よりもランダム誤り訂正能力の高い符号の何れかを選択部３−１２，３−２２で選択可能としたことにより、ＩＴＵ−Ｔ勧告準拠のリードソロモン符号ＲＳ（２５５，２３９）を採用した伝送装置と対向させて接続することが可能であると共に、対向装置が同一メーカーの伝送装置である場合は、リードソロモン符号ＲＳ（２５５，２３９）よりランダム誤り訂正能力の高い符号を選択することにより、伝送品質を向上させることができ、その分、伝送距離を延長することができる。
【００２６】
図４はランダム誤り訂正能力の高い複数の符号とリードソロモン符号ＲＳ（２５５，２３９）とを選択可能にした本発明の実施形態を示し、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）のチェックビット演算挿入部３−１１と、リードソロモン符号ＲＳ（２５５，２３９）と同一伝送レートでよりランダム誤り訂正能力の高い複数種類の符号であるＢＣＨ（２０４０）符号、ＢＣＨ（４０８０）符号、その他の誤り訂正符号によるチェックビット演算挿入部２−１１とを送信部４−１０に備え、それらの誤り訂正符号に対応した誤り位置検出訂正部３−２１，２−２１を受信部４−２０に搭載した伝送装置を示している。
【００２７】
１つの伝送装置において、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）と、該リードソロモン符号ＲＳ（２５５，２３９）よりもランダム誤り訂正能力の高い複数種類の誤り訂正符号の中から何れか一つを選択部４−１１，４−２１で選択可能としたことにより、ＩＴＵ−Ｔ勧告準拠のリードソロモン符号ＲＳ（２５５，２３９）を採用した伝送装置と対向可能であると共に、対向装置がより訂正能力の高い符号を使用可能な場合は、該訂正能力の高い誤り訂正符号を選択することにより伝送品質を向上させ、その分、伝送距離を延長することができる。
【００２８】
リードソロモン符号ＲＳ（２５５，２３９）よりもランダム誤り訂正能力の高い誤り訂正符号を選択する選択部は、図５に示す選択部５−１１，５−２１のように、送信部及び受信部の外部からユーザが与える選択信号、又は伝送路品質（受信信号の品質，送信先の伝送装置での受信信号の品質）等を監視する他のブロック等からの選択信号により、品質劣化時にリードソロモン符号ＲＳ（２５５，２３９）からＢＣＨ符号へチェックビット演算挿入部を切替える構成とすることができる。
【００２９】
また、誤り検出訂正用のチェックビット演算挿入部を、チェックビット演算部とチェックビット挿入部とに分け、図６に示すように、一つのチェックビット挿入部６−１４を複数のチェックビット演算部６−１１，６−１２に対して共通に使用し、複数のチェックビット演算部６−１１，６−１２で演算したチェックビットを選択部６−１３で選択し、該選択されたチェックビットをチェックビット挿入部６−１４により主信号に挿入する構成とすることができる。
【００３０】
更に、受信部においても誤り位置検出訂正部を誤り位置検出部と訂正部とに分け、図６に示すように複数の誤り位置検出部６−２１，６−２２に対して一つの訂正部６−２４を共通に使用し、複数の誤り位置検出部６−２１，６−２２で検出した誤り位置を選択部６−２３で選択し、該選択された誤り位置の主信号を訂正部６−２４により訂正する構成とすることができる。なお、誤り位置検出に要する時間分、主信号を遅延させる遅延部６−２５を設けている。
【００３１】
上記構成において、選択部６−１３，６−２３には送信部及び受信部の外部からユーザが与える選択信号、又は伝送路品質等を監視する他のブロック等からの選択信号を与え、選択部６−１３，６−２３は該選択信号に従って選択する構成とすることができる。
【００３２】
図７は伝送路品質を監視する他のブロックから上記選択部に選択信号を与える実施形態を示す。同図の実施形態において、Ａ局送信部７−１０ＡからＢ局受信部７−２０Ｂへの伝送における使用符号の自動切り替えについて説明する。初期設定としては、誤り訂正能力が低いＢＣＨ２０４０チェックビット演算挿入部７−１２Ａ、ＢＣＨ２０４０誤り位置検出訂正部７−２１Ｂが選ばれているとする。
【００３３】
Ｂ局受信部７−２０Ｂにおいて、各誤り位置検出訂正部７−２１Ｂ，７−２２Ｂで検出された誤り検出情報をＢ局内の伝送路品質監視部７−３０Ｂに入力し、該伝送路品質監視部７−３０Ｂは、例えば、初期設定として選択されているＢＣＨ２０４０誤り位置検出訂正部７−２１Ｂ側からの誤り検出情報を用いて誤り個数をカウントするなどにより伝送路の品質を監視し、その監視結果を使用符号判定部７−４０Ｂに通知する。
【００３４】
使用符号判定部７−４０Ｂでは伝送路品質監視部７−３０Ｂからの監視結果を基に、品質劣化が所定の基準を下回ると、より訂正能力の高いＢＣＨ８１６０符合を使用符号として選択し、Ｂ局受信部７−２０Ｂ内の選択部７−２３ＢとＢ局送信部７−１０Ｂの切り替え情報挿入部７−１１Ｂとに対して選択信号（選択する側の誤り位置検出訂正部を示す信号）を送出する。
【００３５】
選択部７−２３Ｂは、該選択信号により示される側の誤り位置検出訂正部の出力を選択して出力する。切り替え情報挿入部７−１１Ｂは該選択信号に応じてＡ局送信部７−１０Ａの使用符号を切替えるための選択信号（上記の選択信号と同じでも良い。）を、主信号内の空きオーバーヘッド部やパリティチェックビットの空き領域に格納してＡ局に送信する。
【００３６】
Ａ局内の切り替え情報抽出部７−５０Ａは誤り訂正後の主信号から該選択信号を抽出し、Ａ局送信部７−１０Ａの選択部７−１４Ａに対して該選択信号を送出する。選択部７−１４Ａは該選択信号に応じて、初期設定として選択されていたＢＣＨ２０４０チェックビット演算挿入部７−１２Ａから、より訂正能力の高いＢＣＨ８１６０チェックビット演算挿入部７１３Ａへ切替える。この一連の処理フローによりＡ局送信部７−１０ＡからＢ局受信部７−２０Ｂへの伝送における使用符号の自動切り替えが行われる。
【００３７】
チェックビット演算挿入部及び誤り位置検出訂正部等は、訂正能力の高い符号に対応する方が、回路規模がより大きいため、電力もより消費するため、伝送路の品質が良好な状態においては、消費電力の少ない低い訂正能力の符号を使用し、伝送路の品質が悪く、誤り個数が多くて現在使用している符号では訂正不可能になりそうな場合に、消費電力は多くなるが訂正能力のより高い符号を使用するように切替える。
【００３８】
次に、本発明によるフォーマット変換を行う誤り訂正の実施形態について説明する。図８に示すように送信部８−１０において、装置内フォーマットからＦＥＣフレームへのフォーマット変換を行う装置内フレーム／ＦＥＣフレーム変換部８−１１と、フォーマット変換後の主信号に対してＢＣＨ（８１６０）符号によるチェックビットの演算及び挿入を行うチェックビット演算挿入部８−１２と、ＦＥＣフレームから伝送路フレームへのフォーマット変換を行うＦＥＣフレーム／伝送路フレーム変換部８−１３と、伝送路フレームの信号を電気信号から光信号に変換して送信する光送信回路８−１４とを備える。
【００３９】
また、受信部８−２０において、光信号を電気信号に変換に変換する光受信回路８−２１と、伝送路フレームからＦＥＣフレームへのフォーマット変換を行う伝送路フレーム／ＦＥＣフレーム変換部８−２２と、ＢＣＨ（８１６０）符号による誤り位置の検出，訂正を行う誤り位置検出訂正部８−２３と、ＦＥＣフレームから装置内フォーマットへのフォーマット変換を行うＦＥＣフレーム／装置内フレーム変換部８−２４とを備える。
【００４０】
図８に各フレーム変換部の前後における主信号のフレームフォーマットの変化を示している。ここでは、ＩＴＵ−Ｔ勧告Ｇ．７０９にあるDigital Wrapper と称されるフォーマットの信号が主信号として入力される例を示す。なお、主信号がＳＤＨやＡＴＭなどの伝送形態である場合にも後述するフォーマット変換にならって同様に対応することができ、また、Digital Wrapper のインフォメーション領域内に収めてDigital Wrapper 化して処理することとしてもよい。
【００４１】
図８に示すようにフォーマット変換を行うことにより、リードソロモン符号ＲＳ（２５５，２３９）よりも訂正能力の高い符号を用いた場合でも、伝送路上のインフォメーション領域はリードソロモン符号ＲＳ（２５５，２３９）を用いた場合のインフォメーション領域内に収まり、リードソロモン符号ＲＳ（２５５，２３９）と異なる符号を採用している伝送装置間においても、インフォメーション領域内のデータを受け渡すことが可能である。なお、ＩＴＵ−Ｔ勧告Ｇ．７０９にはパリティチェックビット領域に全て‘０’を挿入し、誤り検出訂正を行わない伝送についても記されている。
【００４２】
ここで、ＦＥＣフレームフォーマットとは、リードソロモン符号ＲＳ（２５５，２３９）よりも訂正能力の高い符号方式によるチェックビット演算を容易に行えるように、ＩＴＵ−Ｔ勧告のリードソロモン符号ＲＳ（２５５，２３９）によるフレームフォーマット内に散在しているパリティチェック領域を、ある単位で集めてひとまとめにしたフォーマットを意味する。
【００４３】
また、ＩＴＵ−Ｔ勧告Ｇ．７０９では、リードソロモン符号ＲＳ（２５５，２３９）による誤り検出訂正は、１６バイトインタリーブによるものとされているが、ここでは説明を容易にするために、１６バイトインタリーブではなく、インタリーブなしとして説明する。なお、リードソロモン符号ＲＳ（２５５，２３９）による１６バイトインタリーブ採用時の場合の伝送路フレームフォーマットは、ＩＴＵ−Ｔ勧告Ｇ．７０９に記述されている。
【００４４】
図８において、フォーマット１は装置内フレームフォーマットであり、インフォメーション領域にユーザ情報が格納されている状態で、本来パリティチェックビットが格納される領域はチェックビット演算前であるため、“ｄｏｎ’ｔ ｃａｒｅ”として無視される。
【００４５】
フォーマット２は、リードソロモン符号ＲＳ（２５５，２３９）よりも訂正能力の高い符号（ここでは例としてＢＣＨ（８１６０，７６５３，３９）符号を用いるものとする。）によるチェックビット演算を行うために、インフォメーション領域と“ｄｏｎ’ｔ ｃａｒｅ”領域に対して並べ替えを行い、リードソロモン符号ＲＳ（２５５，２３９）のインフォメーション領域とパリティチェックビット領域とを４個（ＢＣＨ８１６０符号を用いた場合）ずつまとめたフレームフォーマットである。
【００４６】
このフレームフォーマットはインフォメーション領域を、ＢＣＨ（８１６０，７６５３，３９）符号の情報長７６５３ビット以下で、かつ装置内フレームのインフォメーション領域８×２３９の最大の倍数７６４８ビットとしている。７６５３ビットと７６４８ビットの差である５ビットには、例えばダミーデータを装置内フレーム／ＦＥＣフレーム変換部８−１１で挿入する。このようにフォーマット変換することにより、チェックビット演算を容易に行うことが可能となる。
【００４７】
フォーマット３は、フォーマット２の“ｄｏｎ’ｔ ｃａｒｅ”領域にＢＣＨ８１６０符号によるチェックビット演算結果を格納した状態を示し、演算により得られたチェックビットの５０７ビットにダミービット５ビットを加えた５１２ビットが格納される。
【００４８】
フォーマット４は、伝送路フレームフォーマットであり、フォーマット３におけるインフォメーション領域とパリティチェックビット領域とを、リードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットと同様の並びとなるように、フォーマット３のインフォメーション領域、パリティチェックビット領域をそれぞれ４等分して並べ替えを行った状態を示している。
【００４９】
フォーマット５は、伝送路から受信したフレームフォーマットであり、インフォメーション領域とパリティチェックビット領域は、フォーマット４と同様である。フォーマット６は、リードソロモン符号ＲＳ（２５５，２３９）よりも訂正能力の高い符号（ここではＢＣＨ８１６０符号）による誤り位置検出及び誤り訂正のための演算を行うために、インフォメーション領域とパリティチェックビット領域に対して並べ替えを行い、ＲＳ（２５５．２３９）のインフォメーション領域とパリティチェックビット領域とを４個（ＢＣＨ８１６０符号の場合）ずつまとめたフレームフォーマットである。このようにフォーマット変換することにより、誤り位置検出，訂正の演算を容易に行うことが可能となる。
【００５０】
フォーマット７は、フォーマット６に対してＢＣＨ８１６０符号による誤り訂正を行った後のもので、データの並びはフォーマット６と変わらない。但し、インフォメーション領域は誤り訂正がなされた後であり、パリティチェックビット領域は、後段のブロックでは使用しないため、“ｄｏｎ’ｔ ｃａｒｅ”領域として無視される。
【００５１】
フォーマット８は、装置内処理を実施するためにフォーマット７におけるインフォメーション領域と“ｄｏｎ’ｔ ｃａｒｅ”領域とを、リードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットと同様のデータの並びとなるように並べ替えを行った状態を示している。
【００５２】
図９は、リードソロモン符号ＲＳ（２５５，２３９）とＢＣＨ８１６０符号の２種類の誤り検出訂正機能を備えた場合の送信部における各チェックビット演算挿入部前後のフレームフォーマットを示し、また、図１０は、リードソロモン符号ＲＳ（２５５，２３９）とＢＣＨ８１６０符号の２種類の誤り検出訂正機能を備えた場合の受信部における各誤り検出訂正部前後のフレームフォーマットを示す。
【００５３】
図９において、フォーマット９は図８のフォーマット１と同様のものである。フォーマット１０は図８のフォーマット２と同様のものである。フォーマット１１は図８のフォーマット３と同様のものである。フォーマット１２は図８のフォーマット４と同様のものである。
【００５４】
図１０において、フォーマット１３は図８のフォーマット５と同様のものである。フォーマット１４は図８のフォーマット６と同様のものである。フォーマット１５は図８のフォーマット７と同様のものである。フォーマット１６は図８のフォーマット８と同様のものである。
【００５５】
図９のフォーマット１７は、フォーマット９の“ｄｏｎ’ｔ ｃａｒｅ”領域にリードソロモン符号ＲＳ（２５５，２３９）によるチェックビット演算結果を格納した状態を示している。フォーマット１８は、伝送路フレームフォーマットであり、フォーマット１２及びフォーマット１７は、何れもリードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットと同様となっているため、どちらの符号方式を選択しても伝送路フレームフォーマットはリードソロモン符号ＲＳ（２５５，２３９）方式のフレームフォーマットとなる。
【００５６】
図１０において、フォーマット１９はフォーマット１３に対してリードソロモン符号ＲＳ（２５５，２３９）による誤り位置検出訂正を行ったもので、インフォメーション領域及びパリティチェックビット領域のデータの並びは、フォーマット１３と変わらない。但し、パリティチェックビット領域は誤り訂正後であり、後段のブロックではこのパリティチェックビット領域は使用しないため、“ｄｏｎ’ｔ ｃａｒｅ”領域として無視される。
【００５７】
フォーマット２０は装置内処理を行うための装置内フレームフォーマットであり、フォーマット１６及びフォーマット１９は何れもリードソロモン符号ＲＳ（２５５，２３９）方式のフレームフォーマットとなっているため、どちらの符号方式を選択しても装置内フレームフォーマットはリードソロモン符号ＲＳ（２５５，２３９）方式のフレームフォーマットとなる。
【００５８】
図１１は、伝送路フォーマットからＦＥＣフォーマット（チェックビット演算及び誤り位置検出訂正を行いやすいフォーマット）への変換形態を示す。ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）方式のフォーマットに対して、訂正能力の高い他の符号方式を適用した場合、演算範囲内にパリティチェック領域が散在してしまうため、演算部の制御が複雑になってしまう。それを回避するための手段として、図の（ａ）に示すリードソロモン符号ＲＳ（２５５，２３９）方式のフォーマットを、図の（ｂ）に示すようにフォーマット変換を行う。
【００５９】
図１２は、フォーマット変換部と主信号遅延部とを兼用した誤り位置検出訂正部の構成例を示す。同図は、受信部においてＢＣＨ８１６０符号の誤り位置検出訂正部内に、フォーマット変換機能と主信号遅延機能とを兼ねるフォーマット変換部兼主信号遅延部１２−１を備え、該フォーマット変換部兼主信号遅延部１２−１のメモリに伝送路フォーマットのままメモリに書き込み、読み出しアドレスを制御することにより該メモリからＦＥＣフレームのフォーマットでデータを読み出し、該ＦＥＣフレームのデータを誤り位置検出部１２−２に入力する。
【００６０】
誤り位置検出部１２−２は、ＦＥＣフレームのデータに対して誤り位置を検出し、その検出結果を訂正部１２−３に出力する。訂正部１２−３は該検出結果を用いて符号の訂正を行う。誤り位置検出部１２−２と訂正部１２−３に入力される信号は、インフォメーション領域とパリティチェックビット領域のデータの並びがＦＥＣフレームフォーマットとなっている。
【００６１】
フォーマット変換部兼主信号遅延部１２−１は、誤り位置検出演算に要する時間分データを遅延させ、読み出しアドレスを制御することにより、ＦＥＣフォーマットでデータを読み出して訂正部１２−３に出力する。訂正部１２−３は該読み出しデータに対して誤り訂正を行い、訂正後のデータを再びメモリに書き戻して、最後に装置内フレームフォーマットデータとして出力する。
【００６２】
図１２において、フォーマット２１は図８のフォーマット５と同様であり、フォーマット２２は図８のフォーマット６と同様である。フォーマット２３は、フォーマット２２と同様のものを、誤り位置検出演算時間分遅らせたものである。フォーマット２４は図８のフォーマット８と同様である。
【００６３】
図１２に示した実施形態は、ＦＥＣフレームフォーマットの全てのデータを読み出して訂正を行うのに対し、図１３に示す実施形態は、メモリの読み書きイネーブル信号又は読み書きアドレスを制御することにより、訂正を行うべきデータのみを読み出してそのデータを反転して書き込むもので、訂正を終えたデータのみを再度書き込む構成としたものである。
【００６４】
図１３において、誤り位置検出部１３−２は図１２の誤り位置検出部１２−２と同様である。フォーマット変換部兼主信号遅延部１３−１は、誤り位置検出部１３−２への読み出しデータ出力端Ｒｅａｄ ｄａｔａ１と、訂正を行うべきデータの読み出しデータ出力端Ｒｅａｄ ｄａｔａ２及びその書き込みデータ入力端Ｗｒｉｔｅ ｄａｔａ２を有し、かつ、訂正を行うべきデータの読み出し及び書き込みアドレスＲｅａｄ Ａｄｄｒｅｓｓ２／Ｗｒｉｔｅ Ａｄｄｒｅｓｓ２の入力端を備える。
【００６５】
誤り位置検出部１３−２からの検出結果は、訂正を行うべきデータの読み出し及び書き込みアドレスを制御する読み出し／書き込みアドレス制御部（Ｒｅａｄ／Ｗｒｉｔｅ Ａｄｄｒｅｓｓ２Ｃｏｎｔｒｏｌ）１３−３に入力され、読み出し／書き込みアドレス制御部１３−３は、該誤り位置検出結果を基に訂正を行うべきデータの読み出し及び書き込みアドレスを出力する。
【００６６】
その読み出しアドレスのデータは、読み出しデータ出力端Ｒｅａｄ ｄａｔａ１から出力され、該出力データは信号反転回路１３−４により反転され、該反転データが書き込みデータ入力端Ｗｒｉｔｅ ｄａｔａ２に入力され、訂正（反転）されたデータが書き込まれる。
【００６７】
図１３に示した構成において、読み出しデータ出力端Ｒｅａｄ ｄａｔａ２及びその書き込みデータ入力端Ｗｒｉｔｅ ｄａｔａ２は、訂正を行う時のみ変化するため、図１２の構成に対してメモリの動作率が低下し、消費電力を低減することができる。なお、フォーマット２５は図１２のフォーマット２１と同様であり、フォーマット２６は図１２のフォーマット２２と同様である。フォーマット２７は図１２のフォーマット２４と同様である。
【００６８】
図１４は誤りの個数・ 状態を監視する機能を備えた実施形態を示す。この実施形態による伝送装置の受信部は、誤り位置検出を行うためのシンドローム演算を行うシンドローム算出部１４−１と、その結果より誤り位置多項式を導出するユークリッド部１４−２と、誤り位置多項式を用いて誤り位置探索を行うチェン探索部１４−３と、演算に要する時間だけ主信号を遅延させる主信号遅延部１４−４と、誤り位置検出の結果を用いて誤りの訂正を行う訂正部１４−５と、シンドローム演算部１４−１，ユークリッド部１４−２，チェン探索部１４−３における各種演算結果を監視することにより、誤り個数等のエラーの状態をモニタする誤り個数・状態監視部１４−６とを搭載する。
【００６９】
図１５は、図８において送信側でのインタリーブ、受信側でのデインタリーブの処理単位を可変とするための構成を示す。送信側は、フォーマット１の主信号のシリアル信号をｎビットずつのパラレル信号に変換する１：ｎシリアルパラレル変換部１５−１１と、ｍ個の装置内フレーム／ＦＥＣフレーム変換部８−１１と、ｍ個のチェックビット演算挿入部８−１２と、該チェックビット演算挿入部８−１２のｍ個の出力信号をインタリーブして出力するインタリーバ１５−１２とを備える。
【００７０】
一方、受信側は、フォーマット６の受信信号のシリアル信号をデインタリーブするデインタリーバ１５−２１と、ｍ個の誤り位置検出訂正部８−２３と、ｍ個のＦＥＣフレーム／装置内フレーム変換部８−２４と、ｎビットのパラレル信号をシリアル信号に変換するｎ：１パラレルシリアル変換部１５−２２とを備える。
【００７１】
送信側における１：ｎシリアルパラレル変換部１５−１１は、従来は、パラレル信号ビット数ｎが固定であった。しかし、この発明では外部又は他ブロックからの選択信号により、パラレル信号ビット数を１からｍ（ｍはシリアル／パラレル変換部の後段に設けられたチェックビット演算挿入回路の設置数）までのいずれかのビット数を指定して、入力信号に含まれる情報ビットをシリアルパラレル変換する。
【００７２】
ここで、パラレル信号ビット数をＬ（Ｌは１以上ｍ以下の数）と指定したとする。Ｌビットのパラレル信号への変換後の信号は、ｍ系統の装置内フレーム／ＦＥＣフレーム変換部８−１１のうち、Ｌ系統の装置内フレーム／ＦＥＣフレーム変換部８−１１に入力され、それぞれの系統でＦＥＣフレームに変換される。
【００７３】
即ち、Ｌ系統の各装置内フレーム／ＦＥＣフレーム変換部８−１１に順に入力された情報ビット（７６４８＝８×２３９×４）にダミーピット５ビットを加えた７６５３ビットを情報ビットとし、該ダミービット５ビットとチェックビット５０７ビットを合わせた５１２ビットを“ＤＯＮ’Ｔ ＣＡＲＥ”領域とするフォーマット２相当のＦＥＣフレームを出力する。
【００７４】
各ＢＣＨ８１６０チェックビット演算挿入部８−１２は、７６５３ビットのインフォメーション領域についてチェックピットの演算を行い、演算により得られた５０７ビットのチェックピットを“ＤＯＮ’Ｔ ＣＡＲＥ”領域に挿入し、フォーマット３相当の信号を出力する。
【００７５】
インタリーバ１５−１２は、指定されたＬ個のＢＣＨ８１６０チェックビット演算挿入部８−１２の出力信号を所定の順序でインタリーブして出力する。なお、インタリーブ数ｎ＝１，２，・・・ ，ｍのそれぞれについて、インタリーブのパターンをそれぞれメモリに記憶しておき、指定されたｎの値に対応するインタリーブのパターンをメモリから読出してそのパターンに従って、インタリーブをすることが望ましい。
【００７６】
なお、インタリーブとして例えば、各ＢＣＨ８１６０チェックビット演算挿入部８−１２から出力されたＬ個のＦＥＣフレーム（１フレーム分）を所定の順序（例えば、１番目のＢＣＨ、４番目のＢＣＨ、７番目のＢＣＨ、・・・ 、９番目のＢＣＨ）等の順に並べて、フォーマット３相当の信号として出力することが考えられる。
【００７７】
インタリーブ数ｎは、外部からの制御信号によりユーザが任意に設定し、又は例えば伝送路品質等を監視する他のブロックからの制御により自動的に設定し、使用するインタリーブ数を調整することにより、バースト誤りに対する訂正能力を向上させることができる。
【００７８】
図１６は誤り訂正を抑制する機能を有する実施形態を示す。この実施形態による伝送装置の受信部は、ＢＣＨ２０４０符号を用いた誤り位置検出部１６−１と、誤り位置検出演算に要する時間だけ主信号を遅延させる主信号遅延部１６−２と、ユーザにより外部から任意に与えられる選択信号又は例えば伝送路品質等を監視する他のブロックからの自動制御により与えられる選択信号に応じて、誤り位置検出部１６−１の誤り訂正制御信号（この場合は“Ｈ”で誤りを訂正）を無効にする論理回路１６−３と、誤り訂正制御信号を基に主信号の訂正を行う訂正部１６−４とを搭載する。
【００７９】
図１７は各符号方式に共通に演算結果保持レジスタを備えた実施形態を示す。この実施形態の伝送装置の送信部又は受信部は、第１の符号方式（Ａ）の演算回路論理部１７−１と、第１の符号方式（Ａ）とは異なる第２の符号方式（Ｂ）の演算回路論理部１７−２と、第１及び第２の符号方式（Ａ）（Ｂ）と異なる第３の符号方式（Ｃ）の演算回路論理部１７−３と、それらの演算結果（例えば、演算途中で記憶すべきパラメータ等）を選択する選択部１７−４と、選択された１つの演算結果を保持（演算回路論理部からの読み出しも可能とする。）する演算結果保持レジスタ部１７−５とを備える。複数種類の符号方式の演算回路を全て搭載すると回路規模の増大を招くが、複数の符号方式の演算回路に１つの演算結果保持レジスタ部１７−５を共用することにより、回路規模の削減を図ることができる。
【００８０】
なお、第１〜第３の符号方式として、前述した符号方式のいずれかを採用することが考えられる。また、各演算回路論理部の例としては、図１４のシンドローム算出部１４−１、ユークリッド部１４−２、チェン探索部１４−３等の各部材が挙げられる。
【００８１】
図１８は各符号方式の演算回路に代えて演算結果を保持するメモリを用いた実施形態を示す。同図（ａ）の簡単な概念図に示すように、第１の符号方式（Ａ）の演算回路と第２の符号方式（Ｂ）の演算回路に代えて、同図（ｂ）に示すように、使用する符号方式の論理演算結果を、装置の立ち上げ時等に格納したメモリを用い、演算回路への入力信号を読み出しアドレスに対応させ、そのときの減算回路が出力すべき信号を、その読み出しアドレスに対応して記憶させた読み出しデータとすることで、使用する符号方式の演算結果を取得する。
【００８２】
このように、各符号方式の処理機能におけるレジスタ部は１セットのみを用意し、各符号方式の演算回路部のみをメモリーにより構成し、使用する符号方式に応じてメモリーの内容を更新することにより、複数の符号方式から最適な符号方式を選択する構成とすることができる。
【００８３】
図１９はリードソロモン符号ＲＳ（２５５，２３９）のチェックビット領域に任意データを格納する実施形態を示す。チェックビットがＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）のチェックビットの数よりも少ない符号方式を使用する場合に、その余ったビット位置に任意データを格納して伝送するものである。
【００８４】
この実施形態による伝送装置は、送信部１９−１０において、リードソロモン符号ＲＳ（２５５，２３９）の場合の主信号と共に、チェックビット領域に格納するユーザの任意データを、フレームに挿入する挿入部１９−１１と、主信号及び任意データに対してＢＣＨ２０４０符号によるチェックビット演算挿入を行うチェックビット演算挿入部１９−１２と、スクランブラ１９−１３と、電気信号を光信号に変換する光送信回路１９−１４とを備える。
【００８５】
また、受信部１９−２０において、光信号を電気信号に変換する光受信回路１９−２１と、デスクランブラ１９−２２と、ＢＣＨ２０４０符号に対する誤り位置検出訂正を行う誤り位置検出訂正部１９−２３と、訂正後の主信号から、送信部１９−１０にてチェックビット領域に格納した任意データを抽出する抽出部１９−２４を搭載する。
【００８６】
図２０にＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）とＢＣＨ２０４０符号のインフォメーション領域及びパリティチェック領域の関係を示す。同図（ａ）に示すように、リードソロモン符号ＲＳ（２５５，２３９）の符号長は２０４０ビット、インフォメーション領域は１９１２ビット、パリティチェック領域は１２８ビットである。
【００８７】
他の誤り訂正符号を用いてＩＴＵ−Ｔ勧告にある伝送レートと同一にするためには、符号領域長とインフォメーション領域の比をリードソロモン符号ＲＳ（２５５，２３９）に合わせる必要がある。ＢＣＨ２０４０符号を採用した場合、パリティチェック領域は１２１ビットであるため、図２０（ｂ）に示すように、１２８−１２１＝７ビットの空き領域が確保され、その領域を使用してユーザによる任意データの伝送が可能となる。
【００８８】
本発明による誤り訂正能力の向上を説明するに当たり、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）とＢＣＨ符号とによる訂正後の誤り率について説明する。今、入力ビットエラーレートをＰとし、符号長をｎビットとすると、
【数１】
と表すことができる。式１のｉ番目の項は、ｎビット中ｉビットが誤る確率である。
【００８９】
ここで、ｋビット以内の誤りが訂正されるとすると、式１におけるｋビット以内の誤りを無しにすることと誤り訂正を行った状態とが同じになる。但し、この場合、デコード誤り（誤訂正）は考慮していない。誤り訂正後のエラーレートｑは次式となる。
【数２】
ＢＣＨ符号による誤り訂正能力は上記式２を用いて求めれば良い。
【００９０】
次にリードソロモン符号について、１バイト（シンボル）を８ビットとした場合のリードソロモン符号ＲＳ（２５５，２３９）について説明する。この場合、８バイトの誤りが訂正可能となる訂正能力を有するが、２５５×８＝２０４０ビット中の任意のビットに対して６４ビット分の訂正能力はなく、例えば、８個のバイトにそれぞれ１ビットずつ誤りが有った場合、８ビット分の訂正能力しかない。
【００９１】
まず、入力ビットエラーレートｐのとき、１バイト中の１ビット以上誤る確率（バイト誤り率）ｑ´は、
【数３】
ｐ＜＜の条件では
【数４】
とおける。
【００９２】
リードソロモン符号ＲＳ（２５５，２３９）の訂正後のバイトエラーレートは、入力ビットエラーレートをｐとして式４の変換を行った後、式２の変換を、ｎ＝２５５，ｋ＝８として行うことにより、バイトエラーレートが算出される。これらの数式に従って、リードソロモン符号ＲＳ（２５５，２３９），ＢＣＨ（２０４０，１９１９，１１）符号，ＢＣＨ（４０８０，３８２８，２１）符号及びＢＣＨ（８１６０，７６５３，３９）符号の入力エラーレートと出力エラーレートの関係を図２１に示す。
【００９３】
図２１に示すグラフよれば、ランダムエラーに対してリードソロモン符号ＲＳ（２５５，２３９）と同一伝送レートで適用可能なＢＣＨ２０４０符号、ＢＣＨ４０８０符号及びＢＣＨ８１６０符号は、何れもリードソロモン符号ＲＳ（２５５，２３９）よりも高い訂正能力を有することが分かる。
【００９４】
他のブロック符号・軟符号についても同様にＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５に規定されたチェックビット領域を使用して誤り訂正符号を組むことにより、伝送レートを上げることなくランダム誤りの訂正能力を向上させることが可能となる。
【００９５】
（付記１） リードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットにおけるパリティチェック領域の全部又は一部を用い、リードソロモン符号ＲＳ（２５５，２３９）を用いた場合と同一の伝送レートで、リードソロモン符号ＲＳ（２５５，２３９）よりランダム誤りに対して訂正能力の高い誤り検出訂正符号を適用するチェックビット演算挿入部を送信部に備え、該誤り検出訂正符号による受信信号に対して誤り位置検出及び誤り訂正を行う誤り位置検出訂正部を受信部に備えたことを特徴とする誤り訂正機能を有する伝送装置。
（付記２） 複数種類の誤り検出訂正符号の中から１種類の誤り検出訂正符号のチェックビットが選択的に挿入された信号を受信し、該複数種類の誤り検出訂正符号の１つに対応する誤り位置検出及び誤り訂正を行う誤り位置検出訂正部を選択する手段を備えた受信部を有することを特徴とする誤り訂正機能を有する伝送装置。
（付記３） 所定長の情報ビットを離散的に複数含む入力信号について、該所定長の情報ビットを単位とする所定の演算により所定長の誤まり訂正ビットを算出し、該所定長の情報ビット間に該誤まり訂正ビットを挿入した信号からなる所定フォーマットの信号を出力する第１符号化手段と、該入力信号に含まれる複数の所定長の情報ビットを連続的に配置した信号に変換して出力する第１変換手段と、該変換後の連続的に配置された複数の所定長の情報ビットに対する所定の演算により所定長の誤まり訂正ビットを算出し、所定長の情報ビット間に該誤まり訂正ビットを挿入した信号を出力する第２符号化手段と、該第２符号化手段に含まれる複数の所定長の情報ビットを連続的に配置した信号を前記所定のフォーマットにおける情報ビット部分に分散配置し、該誤まり訂正ビットを前記所定のフォーマットにおける誤まり訂正ビット部分に分散配置する第２変換手段と、を備え、少なくとも該第１符号化手段又は該第２変換手段のいずれかの出力に基づく信号を送信することを特徴とする伝送装置。
（付記４） 所定長の情報ビット間に該情報ビットの誤まり訂正ビットを挿入した信号からなる所定フォーマットの信号を入力し、該所定長の情報ビットに対してその誤まり訂正ビットを基に誤り位置検出及び誤り訂正をした信号を出力する第１の誤まり位置検出訂正手段と、
前記所定フォーマットの信号を入力し、その複数の所定長の情報ビットを連続的に配置した信号に変換するとともに、該連続的に配置した複数の所定長の情報ビット間に、前記誤まり訂正ビットを連続的に挿入したフォーマットに変換する第１の変換手段と、
該第１の変換手段で変換した後の信号の誤まり訂正ビットを基に、前記連続的に配置した複数の所定長の情報ビットに対して誤り位置検出及び誤り訂正をした信号を出力する第２の誤まり位置検出訂正手段と、
該第２の誤まり位置検出訂正手段から出力される連続的に配置した複数の所定長の情報ビットを、離散的に配置した所定長の情報ビットに変換して出力する第２の変換手段と、
を備え、少なくとも該第１の誤まり位置検出訂正手段又は該第２変換手段のいずれかの出力に基づく信号を受信することを特徴とする伝送装置。
（付記５） 主信号のシリアル信号をｎビット（ｎは２以上の整数）のパラレル信号に変換するシリアルパラレル変換手段と、該シリアルパラレル変換手段から順次出力される各パラレル信号をそれぞれ入力し、該入力信号に対して所定の演算により所定長の誤まり訂正ビットを算出し、所定長の入力信号間に該誤まり訂正ビットを挿入した信号を出力するｎ個のチェックビット演算挿入手段と、該ｎ個のチェックビット演算挿入手段の出力信号をインタリーブして出力するインタリーバとを備え、インタリーブ数に対応した上記パラレル信号のビット数ｎを、外部から任意に与えられる制御信号又は伝送路品質に基づく制御信号により可変にした構成を有することを特徴とする伝送装置。
（付記６） 異なる符号化方式に対応した演算を行う複数の演算部を備え、該演算部のいずれかにおいて符号化された信号を送信又は受信する伝送装置において、該複数の演算部がそれぞれ行う演算の過程で記録を要する演算パラメータを記憶する共通の記憶手段を備え、該複数の演算部は、自演算部が選択された場合に、演算過程で記録を要する演算パラメータを該記憶手段に記憶し、読出しを行って更なる演算に用いる、ことを特徴とする伝送装置。
（付記７） リードソロモン符号ＲＳ（２５５，２３９）よりランダム誤りに対して訂正能力の高い誤り検出訂正符号とリードソロモン符号ＲＳ（２５５，２３９）の中から１種類の誤り検出訂正符号のチェックビットが選択的に挿入された信号を受信し、前記訂正能力の高い誤り検出訂正符号とリードソロモン符号ＲＳ（２５５，２３９）の１つに対応する誤り位置検出及び誤り訂正を行う誤り位置検出訂正部を選択する手段を備えた受信部を有することを特徴とするを誤り訂正機能を有する伝送装置。
（付記８） 前記チェックビット演算挿入部を選択する手段は、前記リードソロモン符号ＲＳ（２５５，２３９）よりランダム誤りに対する訂正能力の高い複数種類の誤り検出訂正符号と前記リードソロモン符号ＲＳ（２５５，２３９）の中から、何れかの符号を選択する手段を備えたことを特徴とする誤り訂正機能を有する伝送装置。
（付記９） 前記チェックビット演算挿入部を選択する手段は、送信部の外部から任意に与えられる制御信号又は伝送路品質に基づく制御信号により、複数種類の符号の中から１つの種類の符号を選択することを特徴とする誤り訂正機能を有する伝送装置。
（付記１０） 前記送信部及び受信部は、選択された符号のチェックビット演算挿入部及び誤り位置検出訂正部のみを動作させ、他の符号のチェックビット演算挿入部及び誤り位置検出訂正部を停止させることを特徴とする誤り訂正機能を有する伝送装置。
（付記１１） 前記送信部及び受信部は、伝送路フレームフォーマット又は装置内フレームフォーマットを、１つの符号が１つのインフォメーション領域と１つのパリティチェック領域とに分かれた誤り検出訂正用フレームフォーマットに変換するフォーマット変換部を備え、該誤り検出訂正用フレームフォーマットに変換した符号をチェックビット演算挿入部又は誤り位置訂正検出部に入力することを特徴とする誤り訂正機能を有する伝送装置。
（付記１２） 前記フォーマット変換部は、前記フォーマット変換を行うためのデータ遅延部を、チェックビット演算挿入又は誤り位置検出訂正を行うためのデータ遅延部と共用したことを特徴とする誤り訂正機能を有する伝送装置。
（付記１３） 前記受信部は、受信データの誤りの個数又は誤り状態を監視する監視部を備え、該監視結果を、前記伝送路品質を示す信号として送信部に通知する手段を備えたことをたことを特徴とする誤り訂正機能を有する伝送装置。
（付記１４） チェックビット演算挿入又は誤り位置検出訂正のインタリーブ数を、外部から任意に与えられる制御信号又は伝送路品質に基づく制御信号により設定する手段を備えたことを特徴とする伝送装置。
（付記１５） 前記複数種類の各符号に対応した各チェックビット演算挿入部又は誤り位置検出訂正部における演算結果を格納するレジスタ部を１組のみ備え、演算回路部を各符号対応に複数備え、該レジスタ部を複数の演算回路部に対して切り替えて使用することを特徴とする誤り訂正機能を有する伝送装置。
（付記１６） 前記複数種類の各符号に対応した各チェックビット演算挿入部又は誤り位置検出訂正部における演算結果を格納するレジスタ部を１組のみ備え、各符号に対応した演算結果を保持するメモリを備えたことを特徴とする誤り訂正機能を有する伝送装置。
（付記１７） リードソロモン符号ＲＳ（２５５，２３９）のチェックビット数よりも少ないチェックビット数の誤り検出訂正符号を用い、その余ったチェックビット領域に任意データを格納して伝送する手段を備えたことを特徴とする誤り訂正機能を有する伝送装置。
【００９６】
【発明の効果】
以上説明したように、本発明によれば、ＩＴＵ−Ｔ勧告によるリードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットにおけるパリティチェック領域の全部又は一部を、ランダム誤りに対してより訂正能力が高い他の誤り訂正符号のパリティチェック領域として活用することにより、誤り検出訂正機能部を入れ替えるだけで、勧告に示される伝送レートでより高い誤り訂正能力を得ることができ、高スペックの光モジュールやＰＬＬなどの高価な部品を導入することなく長距離伝送が可能となり、中継器数を削減することができ、伝送システムのコストの大幅な削減が可能となる。
【００９７】
また、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）と、該符号より訂正能力の高い符号とを切り替えて使用する手段を備えることにより、該勧告に従った符号方式のみの伝送装置と対向するための伝送装置と、訂正能力の高い符号を使用し得る伝送装置同士を対向させて中継距離を延長するための伝送装置とを別装置として製造する必要がないため、伝送装置の開発・製造におけるコストダウンを図ることができる。
【図面の簡単な説明】
【図１】ＢＣＨ（２０４０）符号を適用した本発明の実施形態を示す図である。
【図２】ＢＣＨ（２０４０）符号を含む複数の符号を適用した本発明の実施形態を示す図である。
【図３】ＢＣＨ（２０４０）符号とリードソロモン符号ＲＳ（２５５，２３９）とを選択可能にした本発明の実施形態を示す図である。
【図４】ランダム誤り訂正能力の高い複数の符号とリードソロモン符号ＲＳ（２５５，２３９）とを選択可能にした本発明の実施形態を示す図である。
【図５】外部又は他のブロック等からの選択信号により符号を選択する本発明の実施形態を示す図である。
【図６】誤り検出訂正用のチェックビット演算挿入部をチェックビット演算部とチェックビット挿入部とに分けた本発明の実施形態を示す図である。
【図７】伝送路品質を監視する他のブロックから選択信号を与える本発明の実施形態を示す図である。
【図８】本発明によるフォーマット変換を行う誤り訂正の実施形態を示す図である。
【図９】リードソロモン符号ＲＳ（２５５，２３９）とＢＣＨ８１６０符号の誤り検出訂正機能を備えた送信部における各フレームフォーマットを示す図である。
【図１０】リードソロモン符号ＲＳ（２５５，２３９）とＢＣＨ８１６０符号の誤り検出訂正機能を備えた受信部における各フレームフォーマットを示す図である。
【図１１】本発明による伝送路フォーマットからＦＥＣフォーマットへの変換の実施形態を示す図である。
【図１２】本発明によるフォーマット変換部と主信号遅延部とを兼用した誤り位置検出訂正部の実施形態を示す図である。
【図１３】メモリの読み書き制御により、訂正すべきデータのみを反転して書き込む本発明の実施形態を示す図である。
【図１４】誤りの個数・ 状態を監視する機能を備えた本発明の実施形態を示す図である。
【図１５】誤り検出訂正のインタリーブ数を調整する機能を備えた本発明の実施形態を示す図である。
【図１６】誤り訂正を抑制する機能を有する本発明の実施形態を示す図である。
【図１７】各符号方式に共通に演算結果保持レジスタを備えた本発明の実施形態を示す図である。
【図１８】各符号方式の演算回路に代えて演算結果を保持するメモリを用いた本発明の実施形態を示す図である。
【図１９】リードソロモン符号ＲＳ（２５５，２３９）のチェックビット領域に任意データを格納する本発明の実施形態を示す図である。
【図２０】リードソロモン符号ＲＳ（２５５，２３９）とＢＣＨ２０４０符号のインフォメーション領域及びパリティチェック領域の関係を示す図である。
【図２１】リードソロモン符号ＲＳ（２５５，２３９）とランダム誤りに対して訂正能力の高い他の符号の入力エラーレートと出力エラーレートの関係を示す図である。
【図２２】誤り訂正（ＦＥＣ）機能を備える海底光伝送システムの伝送装置の機能ブロック図である。
【図２３】ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５のリードソロモン符号ＲＳ（２５５，２３９）の誤り訂正用のフレームフォーマットを示す図である。
【符号の説明】
１−１０ 送信部
１−１１ ＢＣＨ（２０４０）符号のチェックビット演算挿入部
１−１２ スクランブラ
１−１３ 光送信回路
１−２０ 受信部
１−２１ 光受信回路
１−２２ デスクランブラ
１−２３ ＢＣＨ（２０４０）符号の誤り位置検出訂正部
【発明の属する技術分野】
本発明は、誤り訂正機能を有する伝送装置に関し、特に、ＩＴＵ−Ｔ（Telecommunication standardization sector of International Telecommunication Union ）により制定されたＧ．７０９Digital Wrapper などの勧告Ｇ．９７５に推奨されるリードソロモン符号ＲＳ（２５５，２３９）の誤り訂正能力より高い訂正機能（ＦＥＣ：Forward Error Correction）を備えるようにした伝送装置に関する。
【０００２】
ここで、「ＲＳ（２５５，２３９）」は、符号長２５５シンボル、情報長２３９シンボルのリードソロモン符号を表し、２３９個の情報シンボルの伝送帯域外に１６個の誤り訂正シンボルを付加して符号長２５５シンボルの符号としたＯｕｔ ｏｆ ｂａｎｄ ＦＥＣ方式の誤り訂正符号を表すものとする。
【０００３】
【従来の技術】
現在、各種の長距離（光）伝送装置の開発が行われているが、該伝送装置は送信光源のチャーピング、位相雑音等、光伝送路の波長分散、非線形効果（自己位相変調、誘導ブリルアン散乱等）、或いは光増幅器の使用時におけるＳ／Ｎ比飽和等による符号誤り率のフロア（高速伝送時、光入力が大きくなっても誤り率が一定以下に減少しない現象）等の問題が生じている。これらの問題に対し、いろいろな解決策が考えられているが、伝送路信号に誤り訂正符号を用い、ディジタル電気信号処理部において誤り訂正処理を行うことにより符号誤り率を改善し、伝送品質の向上を図っている。
【０００４】
図２２はＩＴＵ−Ｔ勧告Ｇ．７０９より抜粋した誤り訂正（ＦＥＣ）機能を備える海底光伝送システムの伝送装置の機能ブロックを示す。該伝送装置の送信部２２−１０には、Ｍ個の同期転送モジュールＳＴＭ−１６の光信号が入力され、それらを光受信機（Optical Receiver）２２−１１で受信して電気信号に変換し、誤り訂正符号化部（FEC encoder ）２２−１２でリードソロモン符号ＲＳ（２５５，２３９）による誤り訂正符号を付加して符号化し、送信機（TRANSMIT TTE）２２−１３においてインタリーブ及び光信号への変換を行って光伝送路へ送信する。
【０００５】
光伝送路の途中でノイズが重畳した光信号が、対向する伝送装置の受信部２２−２０で受信される。該光受信信号は受信機（RECEIVE TTE ）２２−２１で電気信号に変換され、デインタリーブされた後、誤り検出訂正復号化部（FEC decoder)２２−２２でリードソロモン符号ＲＳ（２５５，２３９）の誤り検出訂正処理を行う。誤り訂正された受信信号は光送信機（Optical Transmitter ）２２−２３で光信号に変換され、Ｍ個の同期転送モジュールＳＴＭ−１６に出力される。
【０００６】
図２３は、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５のリードソロモン符号ＲＳ（２５５，２３９）の誤り訂正用のフレームフォーマットを示す。該フレームフォーマットは、８ビット（＝１バイト）を１つのシンボルとし、シンボル＃１〜シンボル＃２３９（ビット＃１〜ビット＃１９１２）の領域を情報シンボル用のインフォメーション領域とし、シンボル＃２４０〜シンボル＃２５５（ビット＃１９１３〜ビット＃２０４０）の領域を誤り訂正用のパリティチェック領域とし、この１６個のパリティチェックシンボルにより任意の８個までの情報シンボルの誤りを訂正することが可能である。
【０００７】
上記ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５のリードソロモン符号ＲＳ（２５５，２３９）の訂正能力より更に高い訂正能力を得るために、例えば、特開２００１−１６８７３４号公報等に開示されているように、２種類の誤り訂正符号化を行い、インターリーブ回路により該２種類の誤り訂正符号間で情報の組替えを行う方式等が発案されている。
【０００８】
【発明が解決しようとする課題】
しかし、上記の２種類の誤り訂正符号化を行う連接符号を採用した場合、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５に規定された伝送路フォーマットと異なるフォーマットを採用しなければならなくなる。ここで「フォーマット」とはインフォメーション領域とパリティチェック領域（冗長領域）との配列形式である。
【０００９】
また、上記従来の技術はパリティチェック領域（冗長領域）の増加によって伝送レートの上昇が起こり、より高速動作の回路設計やタイミング保証が必要となり、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５のスペックを上回る光モジュールやＰＬＬ（Phase Locked Loop ）回路などの高価な部品を導入しなければならなくなる。
【００１０】
本発明は上記問題を解決するために、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５の伝送路フォーマット及び伝送レートを保持したまま、リードソロモン符号ＲＳ（２５５，２３９）の誤り訂正能力より高い誤り訂正機能を備えた伝送装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
リードソロモン符号はバースト誤りに対して効力を発揮するシンボル誤り訂正符号であるが、実運用上の光伝送路で多発するランダム誤りに対しては、リードソロモン符号よりも訂正能力の高い誤り訂正符号が存在することを発見し、本発明は、ＩＴＵ−Ｔ勧告によるリードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットにおけるパリティチェック領域の全部又は一部を、ランダム誤りに対してより訂正能力が高い他の誤り訂正符号のパリティチェック領域として活用することにより、ランダム誤りに対する訂正能力を向上させたものである。また、ＩＴＵ−Ｔ勧告Ｇ．９７５にあるチェックビット演算挿入及び誤り位置検出訂正のインタリーブ数を調整することにより、バースト誤りに対しても訂正能力を向上させたものである。
【００１２】
即ち、本発明の誤り訂正機能を有する伝送装置は、（１）リードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットにおけるパリティチェック領域の全部又は一部を用い、リードソロモン符号ＲＳ（２５５，２３９）を用いた場合と同一の伝送レートで、リードソロモン符号ＲＳ（２５５，２３９）よりランダム誤りに対して訂正能力の高い誤り検出訂正符号を適用するチェックビット演算挿入部を送信部に備え、該誤り検出訂正符号による受信信号に対して誤り位置検出及び誤り訂正を行う誤り位置検出訂正部を受信部に備えたものである。
【００１３】
また、（２）複数種類の誤り検出訂正符号の中から１種類の誤り検出訂正符号のチェックビットが選択的に挿入された信号を受信し、該複数種類の誤り検出訂正符号の１つに対応する誤り位置検出及び誤り訂正を行う誤り位置検出訂正部を選択する手段を備えた受信部を有するものである。
【００１４】
また、（３）所定長の情報ビットを離散的に複数含む入力信号について、該所定長の情報ビットを単位とする所定の演算により所定長の誤まり訂正ビットを算出し、該所定長の情報ビット間に該誤まり訂正ビットを挿入した信号からなる所定フォーマットの信号を出力する第１符号化手段と、該入力信号に含まれる複数の所定長の情報ビットを連続的に配置した信号に変換して出力する第１変換手段と、該変換後の連続的に配置された複数の所定長の情報ビットに対する所定の演算により所定長の誤まり訂正ビットを算出し、所定長の情報ビット間に該誤まり訂正ビットを挿入した信号を出力する第２符号化手段と、該第２符号化手段に含まれる複数の所定長の情報ビットを連続的に配置した信号を前記所定のフォーマットにおける情報ビット部分に分散配置し、該誤まり訂正ビットを前記所定のフォーマットにおける誤まり訂正ビット部分に分散配置する第２変換手段と、を備え、少なくとも該第１符号化手段又は該第２変換手段のいずれかの出力に基づく信号を送信するものである。
【００１５】
また、（４）主信号のシリアル信号をｎビット（ｎは２以上の整数）のパラレル信号に変換するシリアルパラレル変換手段と、該シリアルパラレル変換手段から順次出力される各パラレル信号をそれぞれ入力し、該入力信号に対して所定の演算により所定長の誤まり訂正ビットを算出し、所定長の入力信号間に該誤まり訂正ビットを挿入した信号を出力するｎ個のチェックビット演算挿入手段と、該ｎ個のチェックビット演算挿入手段の出力信号をインタリーブして出力するインタリーバとを備え、インタリーブ数に対応した上記パラレル信号のビット数ｎを、外部から任意に与えられる制御信号又は伝送路品質に基づく制御信号により可変にした構成を有するものである。
【００１６】
また、（５）異なる符号化方式に対応した演算を行う複数の演算部を備え、該演算部のいずれかにおいて符号化された信号を送信又は受信する伝送装置において、該複数の演算部がそれぞれ行う演算の過程で記録を要する演算パラメータを記憶する共通の記憶手段を備え、該複数の演算部は、自演算部が選択された場合に、演算過程で記録を要する演算パラメータを該記憶手段に記憶し、読出しを行って更なる演算に用いることを特徴とするものである。
【００１７】
【発明の実施の形態】
【００１８】
図１はＢＣＨ（２０４０）符号を適用した本発明の実施形態を示し、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）の代わりに、符号長２０４０ビット、情報長１９１９ビット、符号の最小距離１１ビットのＢＣＨ符号、即ちＢＣＨ（２０４０，１９１９，１１）符号を適用して誤り訂正処理を行う伝送装置の機能ブロックを示す。
【００１９】
同図に示すように、送信部１−１０にＢＣＨ（２０４０，１９１９，１１）符号のチェックビット演算挿入部１−１１を搭載し、受信部１−２０にＢＣＨ（２０４０，１９１９，１１）符号の誤り位置検出訂正部１−２３を搭載する。チェックビット演算挿入部１−１１は、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５で制定されたリードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットのパリティチェック領域を用いて誤り検出訂正用符号を付加し、リードソロモン符号ＲＳ（２５５，２３９）に対して伝送レートの上昇を抑え、より高いランダム誤り訂正能力を有する。
【００２０】
送信部１−１０では、チェックビット演算挿入部１−１１で符号化された信号をスクランブラ１−１２で並べ替え、該スクランブラ１−１２から出力される電気信号を光送信回路１−１３で光信号に変換して光伝送路に送出する。
【００２１】
受信部１−２０では、光伝送路から入力される光信号を光受信回路１−２１で電気信号に変換し、該電気信号をデスクランブラ１−２２で並び順を元の順序に戻し、デスクランブラ１−２２から出力される受信符号に対して、誤り位置検出訂正部１−２３により誤り検出訂正処理を行って主信号（インフォメーション）を出力する。
【００２２】
図２はＢＣＨ（２０４０）符号を含む複数の符号を適用した本発明の実施形態を示し、リードソロモン符号ＲＳ（２５５，２３９）の代わりに、該符号と同一の伝送レートでよりランダム誤り訂正能力の高いＢＣＨ（２０４０）符号、ＢＣＨ（４０８０）符号、その他の複数種類の誤り訂正符号によるチェックビットの演算，挿入を行うチェックビット演算挿入部２−１１を送信部２−１０に搭載し、それらの誤り訂正符号に対応する誤り位置検出，誤り訂正を行う誤り位置検出訂正部２−２１を受信部２−２０に搭載する。
【００２３】
１つの伝送装置において、複数種類の誤り訂正符号方式による符号訂正機能を搭載し、その中から１つの種類の誤り訂正符号を選択する符号選択部２−１２，２−２２をそれぞれ送信部２−１０及び受信部２−２０に備えることにより、伝送路の性能状態や伝送装置に要求されるスペックに応じて最適な誤り訂正符号を選択することができる。
【００２４】
図３はＢＣＨ（２０４０）符号とリードソロモン符号ＲＳ（２５５，２３９）とを選択可能にした本発明の実施形態を示し、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５で制定されたリードソロモン符号ＲＳ（２５５，２３９）のチェックビット演算挿入部３−１１と、ＢＣＨ（２０４０，１９１９，１１）符号のチェックビット演算挿入部１−１１とを送信部３−１０に備え、また、それらの符号に対応した誤り位置検出訂正部３−２１１−２３を受信部３−２０に備え、２種類の誤り訂正機能を搭載した伝送装置を示している。
【００２５】
１つの伝送装置において、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）と、該符号よりもランダム誤り訂正能力の高い符号の何れかを選択部３−１２，３−２２で選択可能としたことにより、ＩＴＵ−Ｔ勧告準拠のリードソロモン符号ＲＳ（２５５，２３９）を採用した伝送装置と対向させて接続することが可能であると共に、対向装置が同一メーカーの伝送装置である場合は、リードソロモン符号ＲＳ（２５５，２３９）よりランダム誤り訂正能力の高い符号を選択することにより、伝送品質を向上させることができ、その分、伝送距離を延長することができる。
【００２６】
図４はランダム誤り訂正能力の高い複数の符号とリードソロモン符号ＲＳ（２５５，２３９）とを選択可能にした本発明の実施形態を示し、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）のチェックビット演算挿入部３−１１と、リードソロモン符号ＲＳ（２５５，２３９）と同一伝送レートでよりランダム誤り訂正能力の高い複数種類の符号であるＢＣＨ（２０４０）符号、ＢＣＨ（４０８０）符号、その他の誤り訂正符号によるチェックビット演算挿入部２−１１とを送信部４−１０に備え、それらの誤り訂正符号に対応した誤り位置検出訂正部３−２１，２−２１を受信部４−２０に搭載した伝送装置を示している。
【００２７】
１つの伝送装置において、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）と、該リードソロモン符号ＲＳ（２５５，２３９）よりもランダム誤り訂正能力の高い複数種類の誤り訂正符号の中から何れか一つを選択部４−１１，４−２１で選択可能としたことにより、ＩＴＵ−Ｔ勧告準拠のリードソロモン符号ＲＳ（２５５，２３９）を採用した伝送装置と対向可能であると共に、対向装置がより訂正能力の高い符号を使用可能な場合は、該訂正能力の高い誤り訂正符号を選択することにより伝送品質を向上させ、その分、伝送距離を延長することができる。
【００２８】
リードソロモン符号ＲＳ（２５５，２３９）よりもランダム誤り訂正能力の高い誤り訂正符号を選択する選択部は、図５に示す選択部５−１１，５−２１のように、送信部及び受信部の外部からユーザが与える選択信号、又は伝送路品質（受信信号の品質，送信先の伝送装置での受信信号の品質）等を監視する他のブロック等からの選択信号により、品質劣化時にリードソロモン符号ＲＳ（２５５，２３９）からＢＣＨ符号へチェックビット演算挿入部を切替える構成とすることができる。
【００２９】
また、誤り検出訂正用のチェックビット演算挿入部を、チェックビット演算部とチェックビット挿入部とに分け、図６に示すように、一つのチェックビット挿入部６−１４を複数のチェックビット演算部６−１１，６−１２に対して共通に使用し、複数のチェックビット演算部６−１１，６−１２で演算したチェックビットを選択部６−１３で選択し、該選択されたチェックビットをチェックビット挿入部６−１４により主信号に挿入する構成とすることができる。
【００３０】
更に、受信部においても誤り位置検出訂正部を誤り位置検出部と訂正部とに分け、図６に示すように複数の誤り位置検出部６−２１，６−２２に対して一つの訂正部６−２４を共通に使用し、複数の誤り位置検出部６−２１，６−２２で検出した誤り位置を選択部６−２３で選択し、該選択された誤り位置の主信号を訂正部６−２４により訂正する構成とすることができる。なお、誤り位置検出に要する時間分、主信号を遅延させる遅延部６−２５を設けている。
【００３１】
上記構成において、選択部６−１３，６−２３には送信部及び受信部の外部からユーザが与える選択信号、又は伝送路品質等を監視する他のブロック等からの選択信号を与え、選択部６−１３，６−２３は該選択信号に従って選択する構成とすることができる。
【００３２】
図７は伝送路品質を監視する他のブロックから上記選択部に選択信号を与える実施形態を示す。同図の実施形態において、Ａ局送信部７−１０ＡからＢ局受信部７−２０Ｂへの伝送における使用符号の自動切り替えについて説明する。初期設定としては、誤り訂正能力が低いＢＣＨ２０４０チェックビット演算挿入部７−１２Ａ、ＢＣＨ２０４０誤り位置検出訂正部７−２１Ｂが選ばれているとする。
【００３３】
Ｂ局受信部７−２０Ｂにおいて、各誤り位置検出訂正部７−２１Ｂ，７−２２Ｂで検出された誤り検出情報をＢ局内の伝送路品質監視部７−３０Ｂに入力し、該伝送路品質監視部７−３０Ｂは、例えば、初期設定として選択されているＢＣＨ２０４０誤り位置検出訂正部７−２１Ｂ側からの誤り検出情報を用いて誤り個数をカウントするなどにより伝送路の品質を監視し、その監視結果を使用符号判定部７−４０Ｂに通知する。
【００３４】
使用符号判定部７−４０Ｂでは伝送路品質監視部７−３０Ｂからの監視結果を基に、品質劣化が所定の基準を下回ると、より訂正能力の高いＢＣＨ８１６０符合を使用符号として選択し、Ｂ局受信部７−２０Ｂ内の選択部７−２３ＢとＢ局送信部７−１０Ｂの切り替え情報挿入部７−１１Ｂとに対して選択信号（選択する側の誤り位置検出訂正部を示す信号）を送出する。
【００３５】
選択部７−２３Ｂは、該選択信号により示される側の誤り位置検出訂正部の出力を選択して出力する。切り替え情報挿入部７−１１Ｂは該選択信号に応じてＡ局送信部７−１０Ａの使用符号を切替えるための選択信号（上記の選択信号と同じでも良い。）を、主信号内の空きオーバーヘッド部やパリティチェックビットの空き領域に格納してＡ局に送信する。
【００３６】
Ａ局内の切り替え情報抽出部７−５０Ａは誤り訂正後の主信号から該選択信号を抽出し、Ａ局送信部７−１０Ａの選択部７−１４Ａに対して該選択信号を送出する。選択部７−１４Ａは該選択信号に応じて、初期設定として選択されていたＢＣＨ２０４０チェックビット演算挿入部７−１２Ａから、より訂正能力の高いＢＣＨ８１６０チェックビット演算挿入部７１３Ａへ切替える。この一連の処理フローによりＡ局送信部７−１０ＡからＢ局受信部７−２０Ｂへの伝送における使用符号の自動切り替えが行われる。
【００３７】
チェックビット演算挿入部及び誤り位置検出訂正部等は、訂正能力の高い符号に対応する方が、回路規模がより大きいため、電力もより消費するため、伝送路の品質が良好な状態においては、消費電力の少ない低い訂正能力の符号を使用し、伝送路の品質が悪く、誤り個数が多くて現在使用している符号では訂正不可能になりそうな場合に、消費電力は多くなるが訂正能力のより高い符号を使用するように切替える。
【００３８】
次に、本発明によるフォーマット変換を行う誤り訂正の実施形態について説明する。図８に示すように送信部８−１０において、装置内フォーマットからＦＥＣフレームへのフォーマット変換を行う装置内フレーム／ＦＥＣフレーム変換部８−１１と、フォーマット変換後の主信号に対してＢＣＨ（８１６０）符号によるチェックビットの演算及び挿入を行うチェックビット演算挿入部８−１２と、ＦＥＣフレームから伝送路フレームへのフォーマット変換を行うＦＥＣフレーム／伝送路フレーム変換部８−１３と、伝送路フレームの信号を電気信号から光信号に変換して送信する光送信回路８−１４とを備える。
【００３９】
また、受信部８−２０において、光信号を電気信号に変換に変換する光受信回路８−２１と、伝送路フレームからＦＥＣフレームへのフォーマット変換を行う伝送路フレーム／ＦＥＣフレーム変換部８−２２と、ＢＣＨ（８１６０）符号による誤り位置の検出，訂正を行う誤り位置検出訂正部８−２３と、ＦＥＣフレームから装置内フォーマットへのフォーマット変換を行うＦＥＣフレーム／装置内フレーム変換部８−２４とを備える。
【００４０】
図８に各フレーム変換部の前後における主信号のフレームフォーマットの変化を示している。ここでは、ＩＴＵ−Ｔ勧告Ｇ．７０９にあるDigital Wrapper と称されるフォーマットの信号が主信号として入力される例を示す。なお、主信号がＳＤＨやＡＴＭなどの伝送形態である場合にも後述するフォーマット変換にならって同様に対応することができ、また、Digital Wrapper のインフォメーション領域内に収めてDigital Wrapper 化して処理することとしてもよい。
【００４１】
図８に示すようにフォーマット変換を行うことにより、リードソロモン符号ＲＳ（２５５，２３９）よりも訂正能力の高い符号を用いた場合でも、伝送路上のインフォメーション領域はリードソロモン符号ＲＳ（２５５，２３９）を用いた場合のインフォメーション領域内に収まり、リードソロモン符号ＲＳ（２５５，２３９）と異なる符号を採用している伝送装置間においても、インフォメーション領域内のデータを受け渡すことが可能である。なお、ＩＴＵ−Ｔ勧告Ｇ．７０９にはパリティチェックビット領域に全て‘０’を挿入し、誤り検出訂正を行わない伝送についても記されている。
【００４２】
ここで、ＦＥＣフレームフォーマットとは、リードソロモン符号ＲＳ（２５５，２３９）よりも訂正能力の高い符号方式によるチェックビット演算を容易に行えるように、ＩＴＵ−Ｔ勧告のリードソロモン符号ＲＳ（２５５，２３９）によるフレームフォーマット内に散在しているパリティチェック領域を、ある単位で集めてひとまとめにしたフォーマットを意味する。
【００４３】
また、ＩＴＵ−Ｔ勧告Ｇ．７０９では、リードソロモン符号ＲＳ（２５５，２３９）による誤り検出訂正は、１６バイトインタリーブによるものとされているが、ここでは説明を容易にするために、１６バイトインタリーブではなく、インタリーブなしとして説明する。なお、リードソロモン符号ＲＳ（２５５，２３９）による１６バイトインタリーブ採用時の場合の伝送路フレームフォーマットは、ＩＴＵ−Ｔ勧告Ｇ．７０９に記述されている。
【００４４】
図８において、フォーマット１は装置内フレームフォーマットであり、インフォメーション領域にユーザ情報が格納されている状態で、本来パリティチェックビットが格納される領域はチェックビット演算前であるため、“ｄｏｎ’ｔ ｃａｒｅ”として無視される。
【００４５】
フォーマット２は、リードソロモン符号ＲＳ（２５５，２３９）よりも訂正能力の高い符号（ここでは例としてＢＣＨ（８１６０，７６５３，３９）符号を用いるものとする。）によるチェックビット演算を行うために、インフォメーション領域と“ｄｏｎ’ｔ ｃａｒｅ”領域に対して並べ替えを行い、リードソロモン符号ＲＳ（２５５，２３９）のインフォメーション領域とパリティチェックビット領域とを４個（ＢＣＨ８１６０符号を用いた場合）ずつまとめたフレームフォーマットである。
【００４６】
このフレームフォーマットはインフォメーション領域を、ＢＣＨ（８１６０，７６５３，３９）符号の情報長７６５３ビット以下で、かつ装置内フレームのインフォメーション領域８×２３９の最大の倍数７６４８ビットとしている。７６５３ビットと７６４８ビットの差である５ビットには、例えばダミーデータを装置内フレーム／ＦＥＣフレーム変換部８−１１で挿入する。このようにフォーマット変換することにより、チェックビット演算を容易に行うことが可能となる。
【００４７】
フォーマット３は、フォーマット２の“ｄｏｎ’ｔ ｃａｒｅ”領域にＢＣＨ８１６０符号によるチェックビット演算結果を格納した状態を示し、演算により得られたチェックビットの５０７ビットにダミービット５ビットを加えた５１２ビットが格納される。
【００４８】
フォーマット４は、伝送路フレームフォーマットであり、フォーマット３におけるインフォメーション領域とパリティチェックビット領域とを、リードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットと同様の並びとなるように、フォーマット３のインフォメーション領域、パリティチェックビット領域をそれぞれ４等分して並べ替えを行った状態を示している。
【００４９】
フォーマット５は、伝送路から受信したフレームフォーマットであり、インフォメーション領域とパリティチェックビット領域は、フォーマット４と同様である。フォーマット６は、リードソロモン符号ＲＳ（２５５，２３９）よりも訂正能力の高い符号（ここではＢＣＨ８１６０符号）による誤り位置検出及び誤り訂正のための演算を行うために、インフォメーション領域とパリティチェックビット領域に対して並べ替えを行い、ＲＳ（２５５．２３９）のインフォメーション領域とパリティチェックビット領域とを４個（ＢＣＨ８１６０符号の場合）ずつまとめたフレームフォーマットである。このようにフォーマット変換することにより、誤り位置検出，訂正の演算を容易に行うことが可能となる。
【００５０】
フォーマット７は、フォーマット６に対してＢＣＨ８１６０符号による誤り訂正を行った後のもので、データの並びはフォーマット６と変わらない。但し、インフォメーション領域は誤り訂正がなされた後であり、パリティチェックビット領域は、後段のブロックでは使用しないため、“ｄｏｎ’ｔ ｃａｒｅ”領域として無視される。
【００５１】
フォーマット８は、装置内処理を実施するためにフォーマット７におけるインフォメーション領域と“ｄｏｎ’ｔ ｃａｒｅ”領域とを、リードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットと同様のデータの並びとなるように並べ替えを行った状態を示している。
【００５２】
図９は、リードソロモン符号ＲＳ（２５５，２３９）とＢＣＨ８１６０符号の２種類の誤り検出訂正機能を備えた場合の送信部における各チェックビット演算挿入部前後のフレームフォーマットを示し、また、図１０は、リードソロモン符号ＲＳ（２５５，２３９）とＢＣＨ８１６０符号の２種類の誤り検出訂正機能を備えた場合の受信部における各誤り検出訂正部前後のフレームフォーマットを示す。
【００５３】
図９において、フォーマット９は図８のフォーマット１と同様のものである。フォーマット１０は図８のフォーマット２と同様のものである。フォーマット１１は図８のフォーマット３と同様のものである。フォーマット１２は図８のフォーマット４と同様のものである。
【００５４】
図１０において、フォーマット１３は図８のフォーマット５と同様のものである。フォーマット１４は図８のフォーマット６と同様のものである。フォーマット１５は図８のフォーマット７と同様のものである。フォーマット１６は図８のフォーマット８と同様のものである。
【００５５】
図９のフォーマット１７は、フォーマット９の“ｄｏｎ’ｔ ｃａｒｅ”領域にリードソロモン符号ＲＳ（２５５，２３９）によるチェックビット演算結果を格納した状態を示している。フォーマット１８は、伝送路フレームフォーマットであり、フォーマット１２及びフォーマット１７は、何れもリードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットと同様となっているため、どちらの符号方式を選択しても伝送路フレームフォーマットはリードソロモン符号ＲＳ（２５５，２３９）方式のフレームフォーマットとなる。
【００５６】
図１０において、フォーマット１９はフォーマット１３に対してリードソロモン符号ＲＳ（２５５，２３９）による誤り位置検出訂正を行ったもので、インフォメーション領域及びパリティチェックビット領域のデータの並びは、フォーマット１３と変わらない。但し、パリティチェックビット領域は誤り訂正後であり、後段のブロックではこのパリティチェックビット領域は使用しないため、“ｄｏｎ’ｔ ｃａｒｅ”領域として無視される。
【００５７】
フォーマット２０は装置内処理を行うための装置内フレームフォーマットであり、フォーマット１６及びフォーマット１９は何れもリードソロモン符号ＲＳ（２５５，２３９）方式のフレームフォーマットとなっているため、どちらの符号方式を選択しても装置内フレームフォーマットはリードソロモン符号ＲＳ（２５５，２３９）方式のフレームフォーマットとなる。
【００５８】
図１１は、伝送路フォーマットからＦＥＣフォーマット（チェックビット演算及び誤り位置検出訂正を行いやすいフォーマット）への変換形態を示す。ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）方式のフォーマットに対して、訂正能力の高い他の符号方式を適用した場合、演算範囲内にパリティチェック領域が散在してしまうため、演算部の制御が複雑になってしまう。それを回避するための手段として、図の（ａ）に示すリードソロモン符号ＲＳ（２５５，２３９）方式のフォーマットを、図の（ｂ）に示すようにフォーマット変換を行う。
【００５９】
図１２は、フォーマット変換部と主信号遅延部とを兼用した誤り位置検出訂正部の構成例を示す。同図は、受信部においてＢＣＨ８１６０符号の誤り位置検出訂正部内に、フォーマット変換機能と主信号遅延機能とを兼ねるフォーマット変換部兼主信号遅延部１２−１を備え、該フォーマット変換部兼主信号遅延部１２−１のメモリに伝送路フォーマットのままメモリに書き込み、読み出しアドレスを制御することにより該メモリからＦＥＣフレームのフォーマットでデータを読み出し、該ＦＥＣフレームのデータを誤り位置検出部１２−２に入力する。
【００６０】
誤り位置検出部１２−２は、ＦＥＣフレームのデータに対して誤り位置を検出し、その検出結果を訂正部１２−３に出力する。訂正部１２−３は該検出結果を用いて符号の訂正を行う。誤り位置検出部１２−２と訂正部１２−３に入力される信号は、インフォメーション領域とパリティチェックビット領域のデータの並びがＦＥＣフレームフォーマットとなっている。
【００６１】
フォーマット変換部兼主信号遅延部１２−１は、誤り位置検出演算に要する時間分データを遅延させ、読み出しアドレスを制御することにより、ＦＥＣフォーマットでデータを読み出して訂正部１２−３に出力する。訂正部１２−３は該読み出しデータに対して誤り訂正を行い、訂正後のデータを再びメモリに書き戻して、最後に装置内フレームフォーマットデータとして出力する。
【００６２】
図１２において、フォーマット２１は図８のフォーマット５と同様であり、フォーマット２２は図８のフォーマット６と同様である。フォーマット２３は、フォーマット２２と同様のものを、誤り位置検出演算時間分遅らせたものである。フォーマット２４は図８のフォーマット８と同様である。
【００６３】
図１２に示した実施形態は、ＦＥＣフレームフォーマットの全てのデータを読み出して訂正を行うのに対し、図１３に示す実施形態は、メモリの読み書きイネーブル信号又は読み書きアドレスを制御することにより、訂正を行うべきデータのみを読み出してそのデータを反転して書き込むもので、訂正を終えたデータのみを再度書き込む構成としたものである。
【００６４】
図１３において、誤り位置検出部１３−２は図１２の誤り位置検出部１２−２と同様である。フォーマット変換部兼主信号遅延部１３−１は、誤り位置検出部１３−２への読み出しデータ出力端Ｒｅａｄ ｄａｔａ１と、訂正を行うべきデータの読み出しデータ出力端Ｒｅａｄ ｄａｔａ２及びその書き込みデータ入力端Ｗｒｉｔｅ ｄａｔａ２を有し、かつ、訂正を行うべきデータの読み出し及び書き込みアドレスＲｅａｄ Ａｄｄｒｅｓｓ２／Ｗｒｉｔｅ Ａｄｄｒｅｓｓ２の入力端を備える。
【００６５】
誤り位置検出部１３−２からの検出結果は、訂正を行うべきデータの読み出し及び書き込みアドレスを制御する読み出し／書き込みアドレス制御部（Ｒｅａｄ／Ｗｒｉｔｅ Ａｄｄｒｅｓｓ２Ｃｏｎｔｒｏｌ）１３−３に入力され、読み出し／書き込みアドレス制御部１３−３は、該誤り位置検出結果を基に訂正を行うべきデータの読み出し及び書き込みアドレスを出力する。
【００６６】
その読み出しアドレスのデータは、読み出しデータ出力端Ｒｅａｄ ｄａｔａ１から出力され、該出力データは信号反転回路１３−４により反転され、該反転データが書き込みデータ入力端Ｗｒｉｔｅ ｄａｔａ２に入力され、訂正（反転）されたデータが書き込まれる。
【００６７】
図１３に示した構成において、読み出しデータ出力端Ｒｅａｄ ｄａｔａ２及びその書き込みデータ入力端Ｗｒｉｔｅ ｄａｔａ２は、訂正を行う時のみ変化するため、図１２の構成に対してメモリの動作率が低下し、消費電力を低減することができる。なお、フォーマット２５は図１２のフォーマット２１と同様であり、フォーマット２６は図１２のフォーマット２２と同様である。フォーマット２７は図１２のフォーマット２４と同様である。
【００６８】
図１４は誤りの個数・ 状態を監視する機能を備えた実施形態を示す。この実施形態による伝送装置の受信部は、誤り位置検出を行うためのシンドローム演算を行うシンドローム算出部１４−１と、その結果より誤り位置多項式を導出するユークリッド部１４−２と、誤り位置多項式を用いて誤り位置探索を行うチェン探索部１４−３と、演算に要する時間だけ主信号を遅延させる主信号遅延部１４−４と、誤り位置検出の結果を用いて誤りの訂正を行う訂正部１４−５と、シンドローム演算部１４−１，ユークリッド部１４−２，チェン探索部１４−３における各種演算結果を監視することにより、誤り個数等のエラーの状態をモニタする誤り個数・状態監視部１４−６とを搭載する。
【００６９】
図１５は、図８において送信側でのインタリーブ、受信側でのデインタリーブの処理単位を可変とするための構成を示す。送信側は、フォーマット１の主信号のシリアル信号をｎビットずつのパラレル信号に変換する１：ｎシリアルパラレル変換部１５−１１と、ｍ個の装置内フレーム／ＦＥＣフレーム変換部８−１１と、ｍ個のチェックビット演算挿入部８−１２と、該チェックビット演算挿入部８−１２のｍ個の出力信号をインタリーブして出力するインタリーバ１５−１２とを備える。
【００７０】
一方、受信側は、フォーマット６の受信信号のシリアル信号をデインタリーブするデインタリーバ１５−２１と、ｍ個の誤り位置検出訂正部８−２３と、ｍ個のＦＥＣフレーム／装置内フレーム変換部８−２４と、ｎビットのパラレル信号をシリアル信号に変換するｎ：１パラレルシリアル変換部１５−２２とを備える。
【００７１】
送信側における１：ｎシリアルパラレル変換部１５−１１は、従来は、パラレル信号ビット数ｎが固定であった。しかし、この発明では外部又は他ブロックからの選択信号により、パラレル信号ビット数を１からｍ（ｍはシリアル／パラレル変換部の後段に設けられたチェックビット演算挿入回路の設置数）までのいずれかのビット数を指定して、入力信号に含まれる情報ビットをシリアルパラレル変換する。
【００７２】
ここで、パラレル信号ビット数をＬ（Ｌは１以上ｍ以下の数）と指定したとする。Ｌビットのパラレル信号への変換後の信号は、ｍ系統の装置内フレーム／ＦＥＣフレーム変換部８−１１のうち、Ｌ系統の装置内フレーム／ＦＥＣフレーム変換部８−１１に入力され、それぞれの系統でＦＥＣフレームに変換される。
【００７３】
即ち、Ｌ系統の各装置内フレーム／ＦＥＣフレーム変換部８−１１に順に入力された情報ビット（７６４８＝８×２３９×４）にダミーピット５ビットを加えた７６５３ビットを情報ビットとし、該ダミービット５ビットとチェックビット５０７ビットを合わせた５１２ビットを“ＤＯＮ’Ｔ ＣＡＲＥ”領域とするフォーマット２相当のＦＥＣフレームを出力する。
【００７４】
各ＢＣＨ８１６０チェックビット演算挿入部８−１２は、７６５３ビットのインフォメーション領域についてチェックピットの演算を行い、演算により得られた５０７ビットのチェックピットを“ＤＯＮ’Ｔ ＣＡＲＥ”領域に挿入し、フォーマット３相当の信号を出力する。
【００７５】
インタリーバ１５−１２は、指定されたＬ個のＢＣＨ８１６０チェックビット演算挿入部８−１２の出力信号を所定の順序でインタリーブして出力する。なお、インタリーブ数ｎ＝１，２，・・・ ，ｍのそれぞれについて、インタリーブのパターンをそれぞれメモリに記憶しておき、指定されたｎの値に対応するインタリーブのパターンをメモリから読出してそのパターンに従って、インタリーブをすることが望ましい。
【００７６】
なお、インタリーブとして例えば、各ＢＣＨ８１６０チェックビット演算挿入部８−１２から出力されたＬ個のＦＥＣフレーム（１フレーム分）を所定の順序（例えば、１番目のＢＣＨ、４番目のＢＣＨ、７番目のＢＣＨ、・・・ 、９番目のＢＣＨ）等の順に並べて、フォーマット３相当の信号として出力することが考えられる。
【００７７】
インタリーブ数ｎは、外部からの制御信号によりユーザが任意に設定し、又は例えば伝送路品質等を監視する他のブロックからの制御により自動的に設定し、使用するインタリーブ数を調整することにより、バースト誤りに対する訂正能力を向上させることができる。
【００７８】
図１６は誤り訂正を抑制する機能を有する実施形態を示す。この実施形態による伝送装置の受信部は、ＢＣＨ２０４０符号を用いた誤り位置検出部１６−１と、誤り位置検出演算に要する時間だけ主信号を遅延させる主信号遅延部１６−２と、ユーザにより外部から任意に与えられる選択信号又は例えば伝送路品質等を監視する他のブロックからの自動制御により与えられる選択信号に応じて、誤り位置検出部１６−１の誤り訂正制御信号（この場合は“Ｈ”で誤りを訂正）を無効にする論理回路１６−３と、誤り訂正制御信号を基に主信号の訂正を行う訂正部１６−４とを搭載する。
【００７９】
図１７は各符号方式に共通に演算結果保持レジスタを備えた実施形態を示す。この実施形態の伝送装置の送信部又は受信部は、第１の符号方式（Ａ）の演算回路論理部１７−１と、第１の符号方式（Ａ）とは異なる第２の符号方式（Ｂ）の演算回路論理部１７−２と、第１及び第２の符号方式（Ａ）（Ｂ）と異なる第３の符号方式（Ｃ）の演算回路論理部１７−３と、それらの演算結果（例えば、演算途中で記憶すべきパラメータ等）を選択する選択部１７−４と、選択された１つの演算結果を保持（演算回路論理部からの読み出しも可能とする。）する演算結果保持レジスタ部１７−５とを備える。複数種類の符号方式の演算回路を全て搭載すると回路規模の増大を招くが、複数の符号方式の演算回路に１つの演算結果保持レジスタ部１７−５を共用することにより、回路規模の削減を図ることができる。
【００８０】
なお、第１〜第３の符号方式として、前述した符号方式のいずれかを採用することが考えられる。また、各演算回路論理部の例としては、図１４のシンドローム算出部１４−１、ユークリッド部１４−２、チェン探索部１４−３等の各部材が挙げられる。
【００８１】
図１８は各符号方式の演算回路に代えて演算結果を保持するメモリを用いた実施形態を示す。同図（ａ）の簡単な概念図に示すように、第１の符号方式（Ａ）の演算回路と第２の符号方式（Ｂ）の演算回路に代えて、同図（ｂ）に示すように、使用する符号方式の論理演算結果を、装置の立ち上げ時等に格納したメモリを用い、演算回路への入力信号を読み出しアドレスに対応させ、そのときの減算回路が出力すべき信号を、その読み出しアドレスに対応して記憶させた読み出しデータとすることで、使用する符号方式の演算結果を取得する。
【００８２】
このように、各符号方式の処理機能におけるレジスタ部は１セットのみを用意し、各符号方式の演算回路部のみをメモリーにより構成し、使用する符号方式に応じてメモリーの内容を更新することにより、複数の符号方式から最適な符号方式を選択する構成とすることができる。
【００８３】
図１９はリードソロモン符号ＲＳ（２５５，２３９）のチェックビット領域に任意データを格納する実施形態を示す。チェックビットがＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）のチェックビットの数よりも少ない符号方式を使用する場合に、その余ったビット位置に任意データを格納して伝送するものである。
【００８４】
この実施形態による伝送装置は、送信部１９−１０において、リードソロモン符号ＲＳ（２５５，２３９）の場合の主信号と共に、チェックビット領域に格納するユーザの任意データを、フレームに挿入する挿入部１９−１１と、主信号及び任意データに対してＢＣＨ２０４０符号によるチェックビット演算挿入を行うチェックビット演算挿入部１９−１２と、スクランブラ１９−１３と、電気信号を光信号に変換する光送信回路１９−１４とを備える。
【００８５】
また、受信部１９−２０において、光信号を電気信号に変換する光受信回路１９−２１と、デスクランブラ１９−２２と、ＢＣＨ２０４０符号に対する誤り位置検出訂正を行う誤り位置検出訂正部１９−２３と、訂正後の主信号から、送信部１９−１０にてチェックビット領域に格納した任意データを抽出する抽出部１９−２４を搭載する。
【００８６】
図２０にＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）とＢＣＨ２０４０符号のインフォメーション領域及びパリティチェック領域の関係を示す。同図（ａ）に示すように、リードソロモン符号ＲＳ（２５５，２３９）の符号長は２０４０ビット、インフォメーション領域は１９１２ビット、パリティチェック領域は１２８ビットである。
【００８７】
他の誤り訂正符号を用いてＩＴＵ−Ｔ勧告にある伝送レートと同一にするためには、符号領域長とインフォメーション領域の比をリードソロモン符号ＲＳ（２５５，２３９）に合わせる必要がある。ＢＣＨ２０４０符号を採用した場合、パリティチェック領域は１２１ビットであるため、図２０（ｂ）に示すように、１２８−１２１＝７ビットの空き領域が確保され、その領域を使用してユーザによる任意データの伝送が可能となる。
【００８８】
本発明による誤り訂正能力の向上を説明するに当たり、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）とＢＣＨ符号とによる訂正後の誤り率について説明する。今、入力ビットエラーレートをＰとし、符号長をｎビットとすると、
【数１】
【００８９】
ここで、ｋビット以内の誤りが訂正されるとすると、式１におけるｋビット以内の誤りを無しにすることと誤り訂正を行った状態とが同じになる。但し、この場合、デコード誤り（誤訂正）は考慮していない。誤り訂正後のエラーレートｑは次式となる。
【数２】
【００９０】
次にリードソロモン符号について、１バイト（シンボル）を８ビットとした場合のリードソロモン符号ＲＳ（２５５，２３９）について説明する。この場合、８バイトの誤りが訂正可能となる訂正能力を有するが、２５５×８＝２０４０ビット中の任意のビットに対して６４ビット分の訂正能力はなく、例えば、８個のバイトにそれぞれ１ビットずつ誤りが有った場合、８ビット分の訂正能力しかない。
【００９１】
まず、入力ビットエラーレートｐのとき、１バイト中の１ビット以上誤る確率（バイト誤り率）ｑ´は、
【数３】
【数４】
【００９２】
リードソロモン符号ＲＳ（２５５，２３９）の訂正後のバイトエラーレートは、入力ビットエラーレートをｐとして式４の変換を行った後、式２の変換を、ｎ＝２５５，ｋ＝８として行うことにより、バイトエラーレートが算出される。これらの数式に従って、リードソロモン符号ＲＳ（２５５，２３９），ＢＣＨ（２０４０，１９１９，１１）符号，ＢＣＨ（４０８０，３８２８，２１）符号及びＢＣＨ（８１６０，７６５３，３９）符号の入力エラーレートと出力エラーレートの関係を図２１に示す。
【００９３】
図２１に示すグラフよれば、ランダムエラーに対してリードソロモン符号ＲＳ（２５５，２３９）と同一伝送レートで適用可能なＢＣＨ２０４０符号、ＢＣＨ４０８０符号及びＢＣＨ８１６０符号は、何れもリードソロモン符号ＲＳ（２５５，２３９）よりも高い訂正能力を有することが分かる。
【００９４】
他のブロック符号・軟符号についても同様にＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５に規定されたチェックビット領域を使用して誤り訂正符号を組むことにより、伝送レートを上げることなくランダム誤りの訂正能力を向上させることが可能となる。
【００９５】
（付記１） リードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットにおけるパリティチェック領域の全部又は一部を用い、リードソロモン符号ＲＳ（２５５，２３９）を用いた場合と同一の伝送レートで、リードソロモン符号ＲＳ（２５５，２３９）よりランダム誤りに対して訂正能力の高い誤り検出訂正符号を適用するチェックビット演算挿入部を送信部に備え、該誤り検出訂正符号による受信信号に対して誤り位置検出及び誤り訂正を行う誤り位置検出訂正部を受信部に備えたことを特徴とする誤り訂正機能を有する伝送装置。
（付記２） 複数種類の誤り検出訂正符号の中から１種類の誤り検出訂正符号のチェックビットが選択的に挿入された信号を受信し、該複数種類の誤り検出訂正符号の１つに対応する誤り位置検出及び誤り訂正を行う誤り位置検出訂正部を選択する手段を備えた受信部を有することを特徴とする誤り訂正機能を有する伝送装置。
（付記３） 所定長の情報ビットを離散的に複数含む入力信号について、該所定長の情報ビットを単位とする所定の演算により所定長の誤まり訂正ビットを算出し、該所定長の情報ビット間に該誤まり訂正ビットを挿入した信号からなる所定フォーマットの信号を出力する第１符号化手段と、該入力信号に含まれる複数の所定長の情報ビットを連続的に配置した信号に変換して出力する第１変換手段と、該変換後の連続的に配置された複数の所定長の情報ビットに対する所定の演算により所定長の誤まり訂正ビットを算出し、所定長の情報ビット間に該誤まり訂正ビットを挿入した信号を出力する第２符号化手段と、該第２符号化手段に含まれる複数の所定長の情報ビットを連続的に配置した信号を前記所定のフォーマットにおける情報ビット部分に分散配置し、該誤まり訂正ビットを前記所定のフォーマットにおける誤まり訂正ビット部分に分散配置する第２変換手段と、を備え、少なくとも該第１符号化手段又は該第２変換手段のいずれかの出力に基づく信号を送信することを特徴とする伝送装置。
（付記４） 所定長の情報ビット間に該情報ビットの誤まり訂正ビットを挿入した信号からなる所定フォーマットの信号を入力し、該所定長の情報ビットに対してその誤まり訂正ビットを基に誤り位置検出及び誤り訂正をした信号を出力する第１の誤まり位置検出訂正手段と、
前記所定フォーマットの信号を入力し、その複数の所定長の情報ビットを連続的に配置した信号に変換するとともに、該連続的に配置した複数の所定長の情報ビット間に、前記誤まり訂正ビットを連続的に挿入したフォーマットに変換する第１の変換手段と、
該第１の変換手段で変換した後の信号の誤まり訂正ビットを基に、前記連続的に配置した複数の所定長の情報ビットに対して誤り位置検出及び誤り訂正をした信号を出力する第２の誤まり位置検出訂正手段と、
該第２の誤まり位置検出訂正手段から出力される連続的に配置した複数の所定長の情報ビットを、離散的に配置した所定長の情報ビットに変換して出力する第２の変換手段と、
を備え、少なくとも該第１の誤まり位置検出訂正手段又は該第２変換手段のいずれかの出力に基づく信号を受信することを特徴とする伝送装置。
（付記５） 主信号のシリアル信号をｎビット（ｎは２以上の整数）のパラレル信号に変換するシリアルパラレル変換手段と、該シリアルパラレル変換手段から順次出力される各パラレル信号をそれぞれ入力し、該入力信号に対して所定の演算により所定長の誤まり訂正ビットを算出し、所定長の入力信号間に該誤まり訂正ビットを挿入した信号を出力するｎ個のチェックビット演算挿入手段と、該ｎ個のチェックビット演算挿入手段の出力信号をインタリーブして出力するインタリーバとを備え、インタリーブ数に対応した上記パラレル信号のビット数ｎを、外部から任意に与えられる制御信号又は伝送路品質に基づく制御信号により可変にした構成を有することを特徴とする伝送装置。
（付記６） 異なる符号化方式に対応した演算を行う複数の演算部を備え、該演算部のいずれかにおいて符号化された信号を送信又は受信する伝送装置において、該複数の演算部がそれぞれ行う演算の過程で記録を要する演算パラメータを記憶する共通の記憶手段を備え、該複数の演算部は、自演算部が選択された場合に、演算過程で記録を要する演算パラメータを該記憶手段に記憶し、読出しを行って更なる演算に用いる、ことを特徴とする伝送装置。
（付記７） リードソロモン符号ＲＳ（２５５，２３９）よりランダム誤りに対して訂正能力の高い誤り検出訂正符号とリードソロモン符号ＲＳ（２５５，２３９）の中から１種類の誤り検出訂正符号のチェックビットが選択的に挿入された信号を受信し、前記訂正能力の高い誤り検出訂正符号とリードソロモン符号ＲＳ（２５５，２３９）の１つに対応する誤り位置検出及び誤り訂正を行う誤り位置検出訂正部を選択する手段を備えた受信部を有することを特徴とするを誤り訂正機能を有する伝送装置。
（付記８） 前記チェックビット演算挿入部を選択する手段は、前記リードソロモン符号ＲＳ（２５５，２３９）よりランダム誤りに対する訂正能力の高い複数種類の誤り検出訂正符号と前記リードソロモン符号ＲＳ（２５５，２３９）の中から、何れかの符号を選択する手段を備えたことを特徴とする誤り訂正機能を有する伝送装置。
（付記９） 前記チェックビット演算挿入部を選択する手段は、送信部の外部から任意に与えられる制御信号又は伝送路品質に基づく制御信号により、複数種類の符号の中から１つの種類の符号を選択することを特徴とする誤り訂正機能を有する伝送装置。
（付記１０） 前記送信部及び受信部は、選択された符号のチェックビット演算挿入部及び誤り位置検出訂正部のみを動作させ、他の符号のチェックビット演算挿入部及び誤り位置検出訂正部を停止させることを特徴とする誤り訂正機能を有する伝送装置。
（付記１１） 前記送信部及び受信部は、伝送路フレームフォーマット又は装置内フレームフォーマットを、１つの符号が１つのインフォメーション領域と１つのパリティチェック領域とに分かれた誤り検出訂正用フレームフォーマットに変換するフォーマット変換部を備え、該誤り検出訂正用フレームフォーマットに変換した符号をチェックビット演算挿入部又は誤り位置訂正検出部に入力することを特徴とする誤り訂正機能を有する伝送装置。
（付記１２） 前記フォーマット変換部は、前記フォーマット変換を行うためのデータ遅延部を、チェックビット演算挿入又は誤り位置検出訂正を行うためのデータ遅延部と共用したことを特徴とする誤り訂正機能を有する伝送装置。
（付記１３） 前記受信部は、受信データの誤りの個数又は誤り状態を監視する監視部を備え、該監視結果を、前記伝送路品質を示す信号として送信部に通知する手段を備えたことをたことを特徴とする誤り訂正機能を有する伝送装置。
（付記１４） チェックビット演算挿入又は誤り位置検出訂正のインタリーブ数を、外部から任意に与えられる制御信号又は伝送路品質に基づく制御信号により設定する手段を備えたことを特徴とする伝送装置。
（付記１５） 前記複数種類の各符号に対応した各チェックビット演算挿入部又は誤り位置検出訂正部における演算結果を格納するレジスタ部を１組のみ備え、演算回路部を各符号対応に複数備え、該レジスタ部を複数の演算回路部に対して切り替えて使用することを特徴とする誤り訂正機能を有する伝送装置。
（付記１６） 前記複数種類の各符号に対応した各チェックビット演算挿入部又は誤り位置検出訂正部における演算結果を格納するレジスタ部を１組のみ備え、各符号に対応した演算結果を保持するメモリを備えたことを特徴とする誤り訂正機能を有する伝送装置。
（付記１７） リードソロモン符号ＲＳ（２５５，２３９）のチェックビット数よりも少ないチェックビット数の誤り検出訂正符号を用い、その余ったチェックビット領域に任意データを格納して伝送する手段を備えたことを特徴とする誤り訂正機能を有する伝送装置。
【００９６】
【発明の効果】
以上説明したように、本発明によれば、ＩＴＵ−Ｔ勧告によるリードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットにおけるパリティチェック領域の全部又は一部を、ランダム誤りに対してより訂正能力が高い他の誤り訂正符号のパリティチェック領域として活用することにより、誤り検出訂正機能部を入れ替えるだけで、勧告に示される伝送レートでより高い誤り訂正能力を得ることができ、高スペックの光モジュールやＰＬＬなどの高価な部品を導入することなく長距離伝送が可能となり、中継器数を削減することができ、伝送システムのコストの大幅な削減が可能となる。
【００９７】
また、ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５にあるリードソロモン符号ＲＳ（２５５，２３９）と、該符号より訂正能力の高い符号とを切り替えて使用する手段を備えることにより、該勧告に従った符号方式のみの伝送装置と対向するための伝送装置と、訂正能力の高い符号を使用し得る伝送装置同士を対向させて中継距離を延長するための伝送装置とを別装置として製造する必要がないため、伝送装置の開発・製造におけるコストダウンを図ることができる。
【図面の簡単な説明】
【図１】ＢＣＨ（２０４０）符号を適用した本発明の実施形態を示す図である。
【図２】ＢＣＨ（２０４０）符号を含む複数の符号を適用した本発明の実施形態を示す図である。
【図３】ＢＣＨ（２０４０）符号とリードソロモン符号ＲＳ（２５５，２３９）とを選択可能にした本発明の実施形態を示す図である。
【図４】ランダム誤り訂正能力の高い複数の符号とリードソロモン符号ＲＳ（２５５，２３９）とを選択可能にした本発明の実施形態を示す図である。
【図５】外部又は他のブロック等からの選択信号により符号を選択する本発明の実施形態を示す図である。
【図６】誤り検出訂正用のチェックビット演算挿入部をチェックビット演算部とチェックビット挿入部とに分けた本発明の実施形態を示す図である。
【図７】伝送路品質を監視する他のブロックから選択信号を与える本発明の実施形態を示す図である。
【図８】本発明によるフォーマット変換を行う誤り訂正の実施形態を示す図である。
【図９】リードソロモン符号ＲＳ（２５５，２３９）とＢＣＨ８１６０符号の誤り検出訂正機能を備えた送信部における各フレームフォーマットを示す図である。
【図１０】リードソロモン符号ＲＳ（２５５，２３９）とＢＣＨ８１６０符号の誤り検出訂正機能を備えた受信部における各フレームフォーマットを示す図である。
【図１１】本発明による伝送路フォーマットからＦＥＣフォーマットへの変換の実施形態を示す図である。
【図１２】本発明によるフォーマット変換部と主信号遅延部とを兼用した誤り位置検出訂正部の実施形態を示す図である。
【図１３】メモリの読み書き制御により、訂正すべきデータのみを反転して書き込む本発明の実施形態を示す図である。
【図１４】誤りの個数・ 状態を監視する機能を備えた本発明の実施形態を示す図である。
【図１５】誤り検出訂正のインタリーブ数を調整する機能を備えた本発明の実施形態を示す図である。
【図１６】誤り訂正を抑制する機能を有する本発明の実施形態を示す図である。
【図１７】各符号方式に共通に演算結果保持レジスタを備えた本発明の実施形態を示す図である。
【図１８】各符号方式の演算回路に代えて演算結果を保持するメモリを用いた本発明の実施形態を示す図である。
【図１９】リードソロモン符号ＲＳ（２５５，２３９）のチェックビット領域に任意データを格納する本発明の実施形態を示す図である。
【図２０】リードソロモン符号ＲＳ（２５５，２３９）とＢＣＨ２０４０符号のインフォメーション領域及びパリティチェック領域の関係を示す図である。
【図２１】リードソロモン符号ＲＳ（２５５，２３９）とランダム誤りに対して訂正能力の高い他の符号の入力エラーレートと出力エラーレートの関係を示す図である。
【図２２】誤り訂正（ＦＥＣ）機能を備える海底光伝送システムの伝送装置の機能ブロック図である。
【図２３】ＩＴＵ−Ｔ勧告Ｇ．７０９／Ｇ．９７５のリードソロモン符号ＲＳ（２５５，２３９）の誤り訂正用のフレームフォーマットを示す図である。
【符号の説明】
１−１０ 送信部
１−１１ ＢＣＨ（２０４０）符号のチェックビット演算挿入部
１−１２ スクランブラ
１−１３ 光送信回路
１−２０ 受信部
１−２１ 光受信回路
１−２２ デスクランブラ
１−２３ ＢＣＨ（２０４０）符号の誤り位置検出訂正部
Claims (2)
- フレーム内に第１の長さのインフォメーション領域と第２の長さのパリティチェック領域とが交互に複数個配置されたリードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットを、該第１長さのインフォメーション領域を複数個連続的に該フレーム内に配置して第３の長さのインフォメーション領域とし、且つ、該第３の長さのインフォメーション領域の間に、前記第２の長さのパリティチェック領域を複数個連続的に配置して第４の長さのパリティチェック領域として配置したフォーマットに変換する第１のフレーム変換手段と、
前記第１のフレーム変換手段から出力される前記第３の長さのインフォメーション領域の情報ビットに対して、リードソロモン符号ＲＳ（２５５，２３９）よりランダム誤りに対して訂正能力の高い誤り検出訂正符号を演算し、該誤り検出訂正符号をフレーム内の前記第４の長さのパリティチェック領域に挿入する第１のチェックビット演算挿入手段と、
前記第１のチェックビット演算挿入手段から出力される前記第３の長さのインフォメーション領域の情報ビットを、前記第１の長さの複数のインフォメーション領域に格納し、且つ、前記第４の長さのパリティチェック領域の誤り検出訂正符号を、前記第２の長さの複数のパリティチェック領域に格納し、前記リードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットに変換する第２のフレーム変換手段と、
主信号として入力されるリードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットのインフォメーション領域の情報ビットに対して、リードソロモン符号ＲＳ（２５５，２３９）の誤り検出訂正符号を演算し、該誤り検出訂正符号を該フレームフォーマットのパリティチェック領域に挿入する第２のチェックビット演算挿入手段と、
前記第２のフレーム変換手段から出力される出力信号と前記第２のチェックビット演算挿入手段から出力される出力信号の何れか１つを選択して出力する選択手段と、
を送信部に備えたことを特徴とする誤り訂正機能を有する伝送装置。 - フレーム内に第１の長さのインフォメーション領域と第２の長さのパリティチェック領域とが交互に複数個配置されたリードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットを、該第１長さのインフォメーション領域を複数個連続的に該フレーム内に配置して第３の長さのインフォメーション領域とし、且つ、該第３の長さのインフォメーション領域の間に、前記第２の長さのパリティチェック領域を複数個連続的に配置して第４の長さのパリティチェック領域として配置したフォーマットに変換する第１のフレーム変換手段と、
前記第１のフレーム変換手段から出力される前記第３の長さのインフォメーション領域の情報ビットに対して、前記第４の長さのパリティチェック領域の誤り訂正ビットを基に、誤り位置検出及び誤り訂正を施した情報ビットを出力する第１の誤り位置検出訂正手段と、
前記第１の誤り位置検出訂正手段から出力される前記第３の長さのインフォメーション領域の情報ビットを、前記第１の長さの複数のインフォメーション領域に格納し、前記リードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットに変換する第２のフレーム変換手段と、
主信号として入力されるリードソロモン符号ＲＳ（２５５，２３９）のフレームフォーマットのインフォメーション領域の情報ビットに対して、該フレームフォーマットのパリティチェック領域の誤り訂正ビットを基に、誤り位置検出及び誤り訂正を施した情報ビットを出力する第２の誤り位置検出訂正手段と、
前記第２のフレーム変換手段から出力される出力信号と前記第２の誤り位置検出訂正手段から出力される出力信号の何れか１つを選択して出力する選択手段と、
を受信部に備えたことを特徴とする誤り訂正機能を有する伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002072080A JP4006726B2 (ja) | 2002-03-15 | 2002-03-15 | 誤り訂正機能を有する伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002072080A JP4006726B2 (ja) | 2002-03-15 | 2002-03-15 | 誤り訂正機能を有する伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273841A JP2003273841A (ja) | 2003-09-26 |
| JP4006726B2 true JP4006726B2 (ja) | 2007-11-14 |
Family
ID=29202168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002072080A Expired - Fee Related JP4006726B2 (ja) | 2002-03-15 | 2002-03-15 | 誤り訂正機能を有する伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4006726B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006014228A (ja) * | 2004-06-29 | 2006-01-12 | Mitsubishi Electric Corp | 通信方法、通信方式、局側通信装置および加入者側通信装置 |
| EP1852977A4 (en) | 2005-02-09 | 2008-05-14 | Mitsubishi Electric Corp | ERROR CORRECTION ENCODING DEVICE AND ERROR CORRECTION DECODING DEVICE |
| JP2006332920A (ja) * | 2005-05-25 | 2006-12-07 | Hitachi Hybrid Network Co Ltd | 省電力光伝送通信システム |
| US20070104225A1 (en) * | 2005-11-10 | 2007-05-10 | Mitsubishi Denki Kabushiki Kaisha | Communication apparatus, transmitter, receiver, and error correction optical communication system |
| JP5417759B2 (ja) * | 2008-07-31 | 2014-02-19 | 富士通株式会社 | フレーム処理装置，光受信装置，光送受信装置，光伝送システムおよび制御方法 |
| JP4906821B2 (ja) * | 2008-09-16 | 2012-03-28 | 株式会社日立製作所 | 連接符号の演算回路及びアドレス制御方法 |
| CN113395137B (zh) * | 2021-06-08 | 2023-04-25 | 龙迅半导体（合肥）股份有限公司 | 一种fec编解码模块 |
-
2002
- 2002-03-15 JP JP2002072080A patent/JP4006726B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003273841A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100835401B1 (ko) | 이더넷 네트워크에서 순방향 오류 정정 코딩 | |
| US6683855B1 (en) | Forward error correction for high speed optical transmission systems | |
| JP3841990B2 (ja) | Ｆｅｃフレーム構成方法およびｆｅｃ多重化装置 | |
| EP2346197B1 (en) | Method and device for encoding and decoding of error correcting codes | |
| JP3549788B2 (ja) | 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム | |
| US20020016933A1 (en) | Method and apparatus for correcting data | |
| JP5474256B2 (ja) | 入力ビット誤り率推定方法、及びその装置 | |
| US8392788B2 (en) | Transport network system with transparent transport and method of operation thereof | |
| US20070104225A1 (en) | Communication apparatus, transmitter, receiver, and error correction optical communication system | |
| US7957642B2 (en) | Efficient and simple bit error rate calculation on optical transport layer | |
| CN104854854A (zh) | 图像传感器及其数据传输方法、信息处理装置及方法、电子设备和程序 | |
| KR100638741B1 (ko) | 프로그램 가능한 오류정정 부호화 장치 | |
| US8369226B2 (en) | Method and device of processing a generic framing procedure frame | |
| JP3922819B2 (ja) | 誤り訂正方法及び装置 | |
| JP4006726B2 (ja) | 誤り訂正機能を有する伝送装置 | |
| US7289530B1 (en) | System and method for coding a digital wrapper frame | |
| CN100488057C (zh) | 数字信号的优化交织 | |
| US11258537B2 (en) | Method, apparatus and system for error control | |
| CA2325090C (en) | Performance monitoring for optical transmission system | |
| US20020104058A1 (en) | Packet switched network having error correction capabilities of variable size data packets and a method thereof | |
| US9166739B2 (en) | Error correction processing circuit and error correction processing method | |
| CN110419166B (zh) | 纠错装置和纠错方法 | |
| CN115118388B (zh) | 一种多通道的复用fec编解码方法及装置 | |
| CN113875177B (zh) | 数据传输、编码、解码方法、装置、设备及存储介质 | |
| US11792123B2 (en) | Concept for a source device and a destination device of a point-to- multipoint communication network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070817 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |