KR101229591B1 - Printed circuit board and fabricating method for printed circuit board - Google Patents
Printed circuit board and fabricating method for printed circuit board Download PDFInfo
- Publication number
- KR101229591B1 KR101229591B1 KR1020100122075A KR20100122075A KR101229591B1 KR 101229591 B1 KR101229591 B1 KR 101229591B1 KR 1020100122075 A KR1020100122075 A KR 1020100122075A KR 20100122075 A KR20100122075 A KR 20100122075A KR 101229591 B1 KR101229591 B1 KR 101229591B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- pad
- wiring
- circuit board
- printed circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
Abstract
본 발명은 인쇄회로기판의 복수 개의 패드들 중 일부분의 패드를 쌍으로 연결하는 배선을 상기 패드가 형성되는 층과 동일한 층에 배선 패턴을 형성시키고, 인쇄회로기판의 패드 패턴과 배선 패턴이 연결되는 부분에 볼 형상 왜곡 방지용 패턴을 형성시키는 인쇄회로기판 제조방법을 개시(introduce)한다. 상기 인쇄회로기판 제조방법은, 패드 및 배선 패턴 형성단계 및 볼 형상 왜곡 방지용 패턴 생성단계를 포함한다. 상기 패드 및 배선 패턴 형성단계는 전기배선이 인쇄된 인쇄회로기판의 최상부 면에 상기 인쇄된 전기배선의 입출력 인터페이스가 되는 복수 개의 패드 패턴 및 상기 복수 개의 패드 패턴 중 일부의 패드 패턴들을 쌍으로 연결하는 배선 패턴을 생성한다. 상기 볼 형상 왜곡 방지용 패턴 생성단계는 상기 패드 패턴과 상기 배선 패턴이 연결되는 부분에 일정한 크기를 가지는 볼 형상 왜곡 방지용 패턴을 생성시킨다. According to the present invention, a wiring pattern is formed on the same layer as the layer on which the pad is formed, and the wiring pattern connecting the pads of a part of the plurality of pads of the printed circuit board is connected, and the pad pattern and the wiring pattern of the printed circuit board are connected. A method of manufacturing a printed circuit board for forming a ball shape distortion prevention pattern in a portion thereof is disclosed. The printed circuit board manufacturing method includes a pad and wiring pattern forming step and a ball shape distortion prevention pattern generating step. The pad and wiring pattern forming step may include connecting a plurality of pad patterns serving as input / output interfaces of the printed electrical wiring and some pad patterns of the plurality of pad patterns to the top surface of the printed circuit board on which the electrical wiring is printed. Create a wiring pattern. The ball shape distortion prevention pattern generating step may generate a ball shape distortion prevention pattern having a predetermined size at a portion where the pad pattern and the wiring pattern are connected.
Description
본 발명은 인쇄회로기판에 관한 것으로, 특히 최상부에 형성된 패드와 동일한 층 및 동일한 재질로 이루어지는 배선을 포함하는 인쇄회로기판에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board, and more particularly, to a printed circuit board including wiring formed of the same layer and the same material as the pad formed on the top.
인쇄회로기판(printed circuit board)의 상부에는 인쇄회로기판에 형성된 전기배선의 인터페이스가 되는 패드가 형성되어 있다. 상기 패드는 인쇄회로기판에 부착될 칩(chip)들과 전기적으로 연결하는 통로가 된다. 상기 칩들에도 상기 인쇄회로기판의 상부에 형성된 패드에 대응되는 위치에 패드가 형성되어 있다. 인쇄회로기판의 패드와 칩의 패드는 볼 형태의 납땜을 이용하여 물리적 및 전기적으로 연결한다. 이때, 인쇄회로기판과 칩이 전기적으로 연결되지 말아야 할 부분이 전기적으로 연결되지 않도록 하기 위하여, 인쇄회로기판의 패드를 제외한 다른 부분에는 솔더 레지스트(solder resist)를 도포한다. A pad that serves as an interface for the electrical wiring formed on the printed circuit board is formed on the printed circuit board. The pad serves as a path for electrically connecting chips to be attached to the printed circuit board. The pads are also formed at positions corresponding to the pads formed on the printed circuit board. Pads of the printed circuit board and pads of the chip are physically and electrically connected by soldering in the form of balls. In this case, in order not to electrically connect the portion where the printed circuit board and the chip should not be electrically connected, a solder resist is applied to other portions except the pad of the printed circuit board.
납땜 만으로는 인쇄회로기판과 칩의 물리적인 결합이 완전하지 않으므로, 인쇄회로기판과 칩을 연결하면서 동시에 완충역할을 하는 에폭시를 인쇄회로기판과 칩 사이를 보충한다.
Soldering alone is not a perfect physical coupling of the printed circuit board and the chip, so that the epoxy to play a buffer function while connecting the printed circuit board and the chip to compensate between the printed circuit board and the chip.
본 발명이 해결하고자 하는 기술적 과제는, 인쇄회로기판의 복수 개의 패드들 중 일부분의 패드를 쌍으로 연결하는 배선을 상기 패드가 형성되는 층과 동일한 층에 배선 패턴을 형성시키고, 인쇄회로기판의 패드 패턴과 배선 패턴이 연결되는 부분에 볼 형상 왜곡 방지용 패턴을 형성시키는 인쇄회로기판 제조방법을 제공하는 것에 있다.
The technical problem to be solved by the present invention is to form a wiring pattern on the same layer as the layer on which the pad is formed, the wiring connecting a pair of pads of a plurality of pads of the printed circuit board, the pad of the printed circuit board The present invention provides a method for manufacturing a printed circuit board for forming a ball shape distortion prevention pattern in a portion where a pattern and a wiring pattern are connected.
본 발명이 해결하고자 하는 다른 기술적 과제는, 인쇄회로기판의 복수 개의 패드들 중 일부분의 패드를 쌍으로 연결하는 배선을 상기 패드가 형성되는 층과 동일한 층에 형성된 배선 패턴 및 인쇄회로기판의 패드 패턴과 배선 패턴이 연결되는 부분에 형성된 볼 형상 왜곡 방지용 패턴을 포함하는 인쇄회로기판을 제공하는 것에 있다.
Another technical problem to be solved by the present invention is a wiring pattern formed on the same layer as the layer on which the pad is formed and a wiring pattern connecting the pads of a part of the plurality of pads of the printed circuit board to the pad pattern of the printed circuit board. The present invention provides a printed circuit board including a ball-shaped distortion preventing pattern formed at a portion to which a wiring pattern is connected.
상기 기술적 과제를 이루기 위한 본 발명에 따른 인쇄회로기판 제조방법은, 패드 및 배선 패턴 형성단계 및 볼 형상 왜곡 방지용 패턴 생성단계를 포함한다. 상기 패드 및 배선 패턴 형성단계는 전기배선이 인쇄된 인쇄회로기판의 최상부 면에 상기 인쇄된 전기배선의 입출력 인터페이스가 되는 복수 개의 패드 패턴 및 상기 복수 개의 패드 패턴 중 일부의 패드 패턴들을 쌍으로 연결하는 배선 패턴을 생성한다. 상기 볼 형상 왜곡 방지용 패턴 생성단계는 상기 패드 패턴과 상기 배선 패턴이 연결되는 부분에 일정한 크기를 가지는 볼 형상 왜곡 방지용 패턴을 생성시킨다.
The method for manufacturing a printed circuit board according to the present invention for achieving the above technical problem includes a pad and wiring pattern forming step and a ball shape distortion preventing pattern generating step. The pad and wiring pattern forming step may include connecting a plurality of pad patterns serving as input / output interfaces of the printed electrical wiring and some pad patterns of the plurality of pad patterns to the top surface of the printed circuit board on which the electrical wiring is printed. Create a wiring pattern. The ball shape distortion prevention pattern generating step may generate a ball shape distortion prevention pattern having a predetermined size at a portion where the pad pattern and the wiring pattern are connected.
상기 다른 기술적 과제를 이루기 위한 본 발명에 따른 인쇄회로기판은, 복수 개의 패드, 배선 및 볼 형상 왜곡 방지용 패턴을 포함한다. 상기 패드는 기판의 최상부에 형성된다. 상기 배선은 상기 복수 개의 패드들 중 일부의 패드를 쌍으로 연결한다. 상기 볼 형상 왜곡 방지용 패턴은 패드와 배선이 연결되는 부분에 형성된다. 여기서 상기 패드 및 상기 배선은 동일한 도체층에 형성된다.
According to another aspect of the present invention, a printed circuit board includes a plurality of pads, wirings, and ball shape distortion preventing patterns. The pad is formed on top of the substrate. The wiring connects some pads of the plurality of pads in pairs. The ball shape distortion prevention pattern is formed at a portion where the pad and the wiring are connected. Here, the pad and the wiring are formed in the same conductor layer.
본 발명은 인쇄회로기판과 상기 인쇄회로기판에 장착되는 칩 사이의 간격을 최소한으로 하여 상기 인쇄회로기판을 사용하는 제품의 두께를 감소시킬 수 있는 장점이 있다. The present invention has an advantage of reducing the thickness of a product using the printed circuit board by minimizing the distance between the printed circuit board and the chip mounted on the printed circuit board.
본 발명은 인쇄회로기판의 상부에 설치된 복수 개의 패드들 중 전기적으로 연결되어야 하는 일부의 패드들을 상기 패드와 동일한 층에 형성된 배선 패턴을 이용하여 서로 쌍으로 연결하므로, 인쇄회로기판을 구성하는 다른 전기배선 층들의 배선 구조가 간단해지는 장점이 있다.
According to the present invention, some of the pads provided on the printed circuit board are electrically connected to each other in pairs using wiring patterns formed on the same layer as the pads. There is an advantage that the wiring structure of the wiring layers is simplified.
도 1은 인쇄회로기판과 칩의 연결 구조를 나타낸다.
도 2는 본 발명에 따른 인쇄회로기판의 예를 나타낸다.
도 3은 패드와 배선이 형성된 후 솔더 레지스트가 형성되어 있는 구조를 나타낸다.
도 4는 솔더 레지스터 중 볼 형상 왜곡 방지용 패턴을 제외한 다른 부분을 제거한 후의 구조를 나타낸다. 1 shows a connection structure of a printed circuit board and a chip.
2 shows an example of a printed circuit board according to the present invention.
3 illustrates a structure in which a solder resist is formed after the pad and the wiring are formed.
4 shows the structure after removing other portions of the solder resist except for the ball shape distortion prevention pattern.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시 예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. In order to fully understand the present invention and the operational advantages of the present invention and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings, which are provided for explaining exemplary embodiments of the present invention, and the contents of the accompanying drawings.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference symbols in the drawings denote like elements.
도 1은 인쇄회로기판과 칩의 연결 구조를 나타낸다. 1 shows a connection structure of a printed circuit board and a chip.
도 1을 참조하면, 인쇄회로기판(120)의 패드(150)와 칩(110)은 볼 형태의 접합물질(130)을 통해 전기적으로 연결된다. 인쇄회로기판(120)과 칩(110) 사이에는 에폭시와 같은 완충물(140, molder filler)이 충전(fill)된다. Referring to FIG. 1, the
도 1에 도시된 인쇄회로기판(120)과 칩(110) 사이의 간격(d)을 최소한으로 하기 위하여, 인쇄회로기판(120)의 패드(150)의 상부에 솔더 레지스트(Solder Resist)를 생성시키지 않았다. 이 경우 원하지 않는 곳에서의 전기적인 단락을 방지하기 위하여, 인쇄회로기판(120)의 패드(150)들이 형성된 도체층에는 패드(150)들 이외의 다른 패턴을 더 형성시킬 수 없다는 단점이 있다. In order to minimize the gap d between the printed
여기서, 솔더 레지스트는 절연 영구 코팅물질의 하나로 배선회로를 덮어 부품 실장 때 이루어지는 납땜에 의해 의도하지 않은 접속이 발생하지 않도록 하는 피막이다. 배선을 피복하고 부품의 납땜에 필요한 랜드(Land), 즉 부품이 실장 될 부분의 주변을 제외한 나머지 부분을 차폐하기 때문에 솔더 마스크라 불리기도 한다. 인쇄회로기판의 단락, 합지, 부식, 오염 등을 방지하고 기판 제조 후에도 기판 위 피막으로 남아서 외부의 충격, 습기, 화학물질로부터 회로를 보호해주는 역할을 한다. Here, the solder resist is a film which covers the wiring circuit with one of the insulating permanent coating materials so that unintentional connection is not generated by soldering which is made during component mounting. It is also called a solder mask because it covers the wiring and shields the land, which is necessary for soldering parts, except the periphery of the part to be mounted. It prevents short circuit, lamination, corrosion and contamination of the printed circuit board and remains as a film on the board even after manufacturing the board to protect the circuit from external shock, moisture and chemicals.
이해를 돕기 위하여 인쇄회로기판의 일반적인 제조 과정을 아래에 간략하게 요약한다. To help understand, the general manufacturing process of a printed circuit board is briefly summarized below.
단일 기판에 동박면을 형성시키고, 동박면에 회로를 인쇄한 후 약품을 이용하여 동을 부식시킴으로써 회로를 생성시킨다. A circuit is formed by forming a copper foil surface on a single substrate, printing a circuit on the copper foil surface, and then corroding copper with chemicals.
상기와 같은 공정으로 복수 개의 단일기판에 회로를 더 형성시킨다. In the above-described process, a circuit is further formed on the plurality of single substrates.
복수 개의 단일기판은 서로 결합하여 하나의 기판을 형성한다. The plurality of single substrates are combined with each other to form one substrate.
복수 개의 단일기판 일부의 기판들은 비어 컨택(via contact)을 이용하여 전기적으로 연결된다. The substrates of some of the plurality of single substrates are electrically connected using via contacts.
기판의 상부에는 상기 복수 개의 단일기판들의 인터페이스가 되는 패드들이 형성된다. Pads that interface with the plurality of single substrates are formed on the substrate.
상기 패드 영역을 제외한 다른 부분에는 솔더 레지스트가 도포(depositon)된다. Solder resist is deposited on portions other than the pad region.
본 발명에서는 인쇄회로기판과 인쇄회로기판의 상부에 장착되는 칩들 사이의 거리를 감소시키면서도 필요한 패드들을 전기적으로 연결될 수 있도록 하기 위하여, 먼저 인쇄회로기판의 상부에 형성된 패드들의 상부뿐만 아니라 패드들의 주위의 솔더 레지스트를 제거한다.
In the present invention, in order to reduce the distance between the printed circuit board and the chips mounted on the upper portion of the printed circuit board and to electrically connect the necessary pads, first of all the pads formed on the upper portion of the printed circuit board as well as around the pads Remove the solder resist.
도 2는 본 발명에 따른 인쇄회로기판의 예를 나타낸다. 2 shows an example of a printed circuit board according to the present invention.
도 2를 참조하면, 인쇄회로기판(120)은 솔더 레지스트가 남아 있는 부분(210), 솔더 레지스트가 제거된 부분(220), 패드(230), 볼 형상 왜곡 방지용 패턴(240) 및 배선(250)을 포함한다. Referring to FIG. 2, the printed
본 발명에 따른 인쇄회로기판(120)에는 패드(230)와 패드(230)들 사이(220)에는 솔더 레지스트가 제거되며, 주변 부분(210)에만 솔더 레지스트가 남아 있다. In the printed
또한 패드(230)와 패드(230)는 배선(250)에 의해서 전기적으로 연결되며, 배선(250)은 패드(230)와 동일한 층에 동일한 재질이다. In addition, the
도 1에 도시된 바와 같이 인쇄회로기판(120)의 패드(150)에는 볼 형태의 접합물질(130)이 형성되는데, 접합물질의 예로는 납이 있다. 인쇄회로기판(120)의 패드(150)의 상부에 형성되는 납은 볼의 형태를 가지는데, 볼의 형태 및 크기는 도체인 패드의 크기에 따라 결정된다. As shown in FIG. 1, the
도 2에 도시된 바와 같이, 본 발명에서는 패드와 패드를 배선을 이용하여 전기적으로 연결하는데, 배선이 패드와 동일한 재질이므로 이 경우 접합물질(130)의 형태가 볼 형태가 되지 않고, 접합물질이 배선으로 확산되어 볼 형태가 왜곡될 수 있는 문제가 있다. 이러한 문제가 발생하지 않도록 본 발명에서는 볼 형상 왜곡 방지용 패턴(240)을 배선(250)의 상부에 형성시킨다.
As shown in FIG. 2, in the present invention, the pad and the pad are electrically connected to each other using a wire. Since the wire is made of the same material as the pad, in this case, the shape of the
이하에서는 도 2에 도시된 패드와 배선의 절단면(A-A')을 기준으로 패드와 배선의 제조과정에 대하여 설명한다. Hereinafter, a manufacturing process of the pad and the wiring will be described based on the cut surface A-A 'of the pad and the wiring shown in FIG. 2.
도 3은 패드와 배선이 형성된 후 솔더 레지스트가 형성되어 있는 구조를 나타낸다. 3 illustrates a structure in which a solder resist is formed after the pad and the wiring are formed.
도 3을 참조하면, 2개의 패드(230) 사이에는 배선(250)이 형성된다. 기판(120)의 최상부에는 패드를 형성하기 위하여 구리와 같은 도체로 도체층을 형성시키고, 도체층 중에서 패드 패턴 및 배선(250)을 제외한 나머지 부분은 제거한다. 즉, 패드(230)와 배선(250)은 동일한 물질 및 동일한 층에 형성된다. Referring to FIG. 3, a
패드(230)와 배선(250)의 상부에는 솔더 레지스트(310)가 도포된다. 솔더 레지스트의 기능에 대해서는 상술하였으므로 여기서는 생략한다.
The solder resist 310 is coated on the
도 4는 솔더 레지스터 중 볼 형상 왜곡 방지용 패턴을 제외한 다른 부분을 제거한 후의 구조를 나타낸다. 4 shows the structure after removing other portions of the solder resist except for the ball shape distortion prevention pattern.
도 4를 참조하면, 솔더 레지스트(310)의 전제 영역 중에서, 패드와 연결되는 배선(250)의 상부에 볼 형상 왜곡 방지용 패턴(310_1, 310_2)이 형성된다. 배선(310)이 2개의 패드를 연결하므로 하나의 배선에는 2개의 볼 형상 왜곡 방지용 패턴(310_1, 310_2)이 존재할 것이다. Referring to FIG. 4, the ball shape distortion preventing patterns 310_1 and 310_2 are formed on the upper portion of the
볼 형상 왜곡 방지용 패턴(310_1, 310_2)의 기능에 대해서도 이미 상술하였다. The functions of the ball shape distortion preventing patterns 310_1 and 310_2 have also been described above.
볼 형상 왜곡 방지용 패턴(310_1, 310_2)의 형태는 다양하게 구현할 수 있다. 다만, 배선이 설치되지 않는 다른 패드들에서 형성되는 접합물질의 형태를 감안할 때, 배선은 패드의 상부에는 형성시키지 않고 배선의 상부에만 형성시키는 것이 바람직할 것이다.
The shape of the ball shape distortion preventing patterns 310_1 and 310_2 may be variously implemented. However, in consideration of the shape of the bonding material formed on the other pads in which the wiring is not provided, the wiring may be formed only on the upper portion of the wiring and not on the upper portion of the pad.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방 가능함은 명백한 사실이다.
While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the scope of the present invention.
110: 칩 120: 기판
130: 볼 형태의 접합물질 140: 완충물질
150: 패드 210: 솔더 레지스트가 남아 있는 부분
220: 솔더 레지스트가 제거된 부분 230: 패드
240: 볼 형상 왜곡 방지용 패턴 250: 배선 110: chip 120: substrate
130: bonding material in the form of a ball 140: buffer material
150: pad 210: portion of the solder resist remaining
220: portion where solder resist is removed 230: pad
240: ball shape distortion prevention pattern 250: wiring
Claims (12)
상기 패드 패턴과 상기 배선 패턴이 연결되는 부분에, 상기 배선 패턴의 상부에 일정한 크기를 가지는 왜곡 방지용 패턴을 생성하는 단계를 포함하고, 상기 패턴 형성단계는,
상기 패드 패턴 및 상기 배선 패턴이 형성될 도체층을 상기 인쇄회로기판의 최상부 전체에 도포하는 단계; 및
상기 도체층 중 상기 패드 패턴 및 상기 배선 패턴을 제외한 나머지 영역을 제거하는 제1 에칭단계를 포함하고, 상기 왜곡 방지용 패턴을 생성하는 단계는,
상기 도체층의 상부에 단락 방지층을 형성시키는 단계; 및
상기 단락 방지층 중 상기 패드 패턴과 상기 배선 패턴이 연결되는 부분에 일정한 크기를 가지는 왜곡 방지용 패턴을 제외한 나머지 영역을 제거하는 제2 에칭단계를 포함하고, 상기 패턴 형성단계에서 상기 배선 패턴은 상기 패드 패턴과 동일한 층에 형성되고, 상기 왜곡 방지용 패턴은 상기 패드 패턴 상에 도포되는 접합물질이 상기 배선 패턴 측으로 흘러 상기 접합물질의 볼 형상이 왜곡되는 것을 방지하기 위한 것인, 인쇄회로기판 제조방법. A pattern forming step of generating a plurality of pad patterns serving as input / output interfaces of the printed electrical wiring on a top surface of the printed circuit board on which the electrical wiring is printed and a wiring pattern for connecting some pad patterns of the plurality of pad patterns in pairs; ; And
Generating a distortion prevention pattern having a predetermined size on an upper portion of the wiring pattern at a portion where the pad pattern and the wiring pattern are connected, and the pattern forming step includes:
Applying a conductive layer on which the pad pattern and the wiring pattern are to be formed on the entire uppermost portion of the printed circuit board; And
The first etching step of removing the remaining area of the conductor layer except for the pad pattern and the wiring pattern, and the step of generating the distortion prevention pattern,
Forming a short circuit prevention layer on top of the conductor layer; And
And a second etching step of removing a region other than a distortion prevention pattern having a predetermined size in a portion where the pad pattern and the wiring pattern are connected to each other, wherein the wiring pattern is the pad pattern. The anti-distortion pattern is formed on the same layer as that of the printed circuit board to prevent the bonding material applied on the pad pattern flows to the wiring pattern side is distorted ball shape of the bonding material.
구리층인 인쇄회로기판 제조방법. The method of claim 1, wherein the conductor layer,
A printed circuit board manufacturing method which is a copper layer.
솔더 레지스트(solder resist)로 이루어지는 인쇄회로기판 제조방법.
The method of claim 1, wherein the distortion prevention pattern is
Printed circuit board manufacturing method consisting of a solder resist (solder resist).
상기 복수 개의 패드들 중 일부의 패드를 쌍으로 연결하는 배선; 및
패드와 배선이 연결되는 부분에서, 상기 배선의 상부에 형성된 왜곡 방지용 패턴을 포함하고,
상기 패드 및 상기 배선은 동일한 도체층에 형성되고,
상기 왜곡 방지용 패턴은 상기 패드 패턴 상에 도포되는 접합물질이 상기 배선 패턴 측으로 흘러 상기 접합물질의 볼 형상이 왜곡되는 것을 방지하기 위한 것인, 인쇄회로기판. A plurality of pads formed on top of the substrate;
Wiring for connecting a plurality of pads of the plurality of pads in pairs; And
At a portion where the pad and the wiring are connected, the pad includes a distortion prevention pattern formed on the wiring,
The pad and the wiring are formed on the same conductor layer,
The anti-distortion pattern is to prevent the bonding material applied on the pad pattern flows to the wiring pattern side and the ball shape of the bonding material is distorted.
솔더 레지스터로 이루어지는 인쇄회로기판. The method of claim 8, wherein the distortion prevention pattern,
Printed circuit board consisting of solder resistors.
상기 도체층은 구리층인 인쇄회로기판.
9. The method of claim 8,
The conductor layer is a copper layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100122075A KR101229591B1 (en) | 2010-12-02 | 2010-12-02 | Printed circuit board and fabricating method for printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100122075A KR101229591B1 (en) | 2010-12-02 | 2010-12-02 | Printed circuit board and fabricating method for printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120060533A KR20120060533A (en) | 2012-06-12 |
KR101229591B1 true KR101229591B1 (en) | 2013-02-04 |
Family
ID=46611429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100122075A KR101229591B1 (en) | 2010-12-02 | 2010-12-02 | Printed circuit board and fabricating method for printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101229591B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090125619A (en) * | 2008-06-02 | 2009-12-07 | 삼성전기주식회사 | Printed circuit board and manufacturing method thereof |
KR20100051322A (en) * | 2008-11-07 | 2010-05-17 | 삼성전기주식회사 | Package on package substrate |
-
2010
- 2010-12-02 KR KR1020100122075A patent/KR101229591B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090125619A (en) * | 2008-06-02 | 2009-12-07 | 삼성전기주식회사 | Printed circuit board and manufacturing method thereof |
KR20100051322A (en) * | 2008-11-07 | 2010-05-17 | 삼성전기주식회사 | Package on package substrate |
Also Published As
Publication number | Publication date |
---|---|
KR20120060533A (en) | 2012-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8181342B2 (en) | Method for manufacturing a coreless packaging substrate | |
JP4606849B2 (en) | Semiconductor chip package having decoupling capacitor and manufacturing method thereof | |
JP5400094B2 (en) | Semiconductor package and mounting method thereof | |
TWI573229B (en) | Wiring substrate | |
JP2008085089A (en) | Resin wiring board and semiconductor device | |
JP2010272681A (en) | Wiring substrate, and semiconductor device | |
JP2010245455A (en) | Substrate and semiconductor device | |
JP2007110081A (en) | Void preventive circuit substrate and semiconductor package having the same | |
JP2009188086A (en) | Circuit board, electronic equipment using this, and method for manufacturing the circuit board | |
JP2006294701A (en) | Semiconductor device and its manufacturing method | |
JP2013222745A (en) | Electronic component and manufacturing method of the same | |
US7964963B2 (en) | Semiconductor package and method for manufacturing semiconductor package | |
JP2011166081A (en) | Semiconductor device, semiconductor package, interposer, method of manufacturing semiconductor device, and method of manufacturing interposer | |
TWI533424B (en) | Package carrier | |
JP2013065811A (en) | Printed circuit board and method for manufacturing the same | |
JP4963989B2 (en) | Semiconductor device mounting substrate and manufacturing method thereof | |
KR20150065029A (en) | Printed circuit board, manufacturing method thereof and semiconductor package | |
TWI530240B (en) | Printed circuit board and method for manufacturing same | |
KR101229591B1 (en) | Printed circuit board and fabricating method for printed circuit board | |
JP2009099816A (en) | Semiconductor device, method of manufacturing the same and mounting method of semiconductor device | |
JP2005183868A (en) | Semiconductor device and its packaging structure | |
JP3949077B2 (en) | Semiconductor device, substrate, semiconductor device manufacturing method, and semiconductor device mounting method | |
TWI658557B (en) | Load circuit board and methord for manufacturing the same | |
JP2006032622A (en) | Mounted structure of leadless package | |
TWI721648B (en) | Package carrier and package structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151204 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |