JP2006032622A - Mounted structure of leadless package - Google Patents
Mounted structure of leadless package Download PDFInfo
- Publication number
- JP2006032622A JP2006032622A JP2004208729A JP2004208729A JP2006032622A JP 2006032622 A JP2006032622 A JP 2006032622A JP 2004208729 A JP2004208729 A JP 2004208729A JP 2004208729 A JP2004208729 A JP 2004208729A JP 2006032622 A JP2006032622 A JP 2006032622A
- Authority
- JP
- Japan
- Prior art keywords
- leadless package
- package
- land
- mounting structure
- leadless
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
この発明は、リードレスパッケージが基板に例えば半田を用いて実装されるリードレスパッケージの実装構造に関するものである。 The present invention relates to a mounting structure of a leadless package in which the leadless package is mounted on a substrate using, for example, solder.
CLCC(セラミックリードレスチップキャリア)で代表される外部リードのないリードレスパッケージ(以下、パッケージと略称する)である電子部品を半田接合により基板に実装したものについては、外界の厳しい温度変化に繰り返しさらされると、パッケージの熱膨張と基板の熱膨張との違いにより、半田接合部に繰り返し応力が加わり、この応力により半田接合部ではひずみが発生して半田クラックとなり、最終的には断線してしまう虞がある。 For electronic components that are leadless packages (hereinafter abbreviated as packages) without external leads, such as CLCC (ceramic leadless chip carrier), which are mounted on a substrate by solder joints, repeated to severe temperature changes in the outside world When exposed, due to the difference between the thermal expansion of the package and the thermal expansion of the board, a repeated stress is applied to the solder joint, and this stress causes distortion in the solder joint, resulting in a solder crack and eventually breaks. There is a risk of it.
これに対しては、パッケージと基板とを離間させることにより、パッケージの下部の半田厚みを厚くして、半田部分に発生するひずみレベルを小さくするものがある。
この具体的なものとして、基板上にランドを設け、そのランドの上にレジスト層を設けた上で、さらにそのレジスト層の上にシルクを設けることで、パッケージと基板との離間を図ったものが知られている(例えば、特許文献1参照)。
In some cases, the package and the substrate are separated from each other to increase the solder thickness at the lower part of the package and reduce the strain level generated in the solder portion.
As a specific example, a land is provided on a substrate, a resist layer is provided on the land, and a silk is provided on the resist layer to further separate the package from the substrate. Is known (see, for example, Patent Document 1).
このものの場合、従来通りの基板製作工程を用いて、パッケージと基板との離間を実現できるものの、ランド、レジスト層及びシルクによってパッケージを離間させているため、シルクが一重であり、基板とパッケージとの距離、正確に言えば、パッケージの端子が半田接合されるランド上面から、パッケージの端子のパッケージ下面までの距離が約50μm程度しか確保できず、パッケージのサイズが大きくなってくると、繰り返し応力によって生じるひずみレベルは大きくなってしまうという問題点があった。 In this case, although the separation between the package and the substrate can be realized by using the conventional substrate manufacturing process, since the package is separated by the land, the resist layer, and the silk, the silk is single, and the substrate and the package are separated from each other. To be precise, the distance from the upper surface of the land where the package terminals are solder-bonded to the lower surface of the package terminals can only be about 50 μm, and as the size of the package increases, repeated stress There is a problem that the strain level generated by the process increases.
この発明は、上記のような問題点を解決することを課題とするものであって、外界の厳しい温度変化に繰り返しさらされる環境下においても、ろう材による接合部のひずみを小さく抑えることができる等のリードレスパッケージの実装構造を得ることを目的とするものである。 An object of the present invention is to solve the above-described problems, and it is possible to suppress the distortion of the joint portion due to the brazing material even in an environment where the environment is repeatedly exposed to severe external temperature changes. The purpose is to obtain a leadless package mounting structure.
この発明に係るリードレスパッケージの実装構造では、基材の表面に、ランド及びレジスト層を有する基板に、リードレスパッケージが実装されるリードレスパッケージの実装構造において、前記リードレスパッケージの裏面に対向する前記基材の領域であって、かつ前記リードレスパッケージの端子がろう材によって接合されるランド以外の領域に、ダミーのランド、レジスト層、及び2重以上のシルク層で構成された台座が少なくとも1つ以上設けられている。 In the mounting structure of the leadless package according to the present invention, in the mounting structure of the leadless package in which the leadless package is mounted on the substrate having the land and the resist layer on the surface of the base material, facing the back surface of the leadless package. A pedestal composed of a dummy land, a resist layer, and two or more silk layers in a region other than the land where the terminal of the leadless package is joined by a brazing material. At least one or more are provided.
この発明に係るリードレスパッケージの実装構造によれば、外界の厳しい温度変化に繰り返しさらされる環境下においても、ろう材による接合部のひずみを小さく抑えることができる等の効果を得ることができる。 According to the mounting structure of the leadless package according to the present invention, it is possible to obtain such an effect that the distortion of the joint portion due to the brazing material can be kept small even under an environment where it is repeatedly exposed to severe external temperature changes.
以下、この発明の各実施の形態について図に基づいて説明するが、各図において、同一、または相当部材、部位については、同一符号を付して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same or equivalent members and parts will be described with the same reference numerals.
実施の形態1.
図1はこの発明の実施の形態1のリードレスパッケージの実装構造を示す断面図である。
このリードレスパッケージの実装構造では、基材6の表面にランド4及びレジスト層5を有するプリント基板に、リードレスパッケージ(以下、パッケージと略称する)1が実装されている。
パッケージ1の裏面に対向する基材6の領域であって、かつパッケージ1の端子2がろう材である半田3によって接合されたランド4以外の領域に、台座10が設けられている。
この台座10は、パッケージ1と基材6とを離間させるために設けられたもので、図2に示した拡大図から分かるように、ダミーのランド7、レジスト層8及び2回に分けて印刷された第1のシルク層9a、第2のシルク層9bから構成されている。
Embodiment 1 FIG.
1 is a sectional view showing a mounting structure of a leadless package according to Embodiment 1 of the present invention.
In this leadless package mounting structure, a leadless package (hereinafter abbreviated as a package) 1 is mounted on a printed circuit
A
This
次に、パッケージ1の裏面に対向する領域に設けた台座10の形成手順について詳述する。
先ず、ダミーのランド7は、電子部品のランド、及び配線の銅箔パターンを基材6上に形成する工程において同時に形成される。したがって、このダミーのランド7の上面と端子2が半田3によって接合される基材6上のランド4との高さはほぼ等しくなる。
次に、レジスト層8は、他のレジスト層の部分を形成する際に同時に形成され、ダミーのランド7や他の配線パターン部分とほぼ同様の厚みである35μm程度になっている。
その後、2重になっている第1のシルク層9a、第2のシルク層9bのうち、下側の第1のシルク層9aは他の電子部品、コネクタ等に設けられるシンボルを印刷する際に同時に印刷され、一旦硬化処理を施される。第2のシルク層9bは、その後さらに印刷・硬化工程を経て形成される。先に第1のシルク層9aのみを印刷、硬化し、他の電子部品、コネクタ等のシンボルを印刷する際に、第2のシルク9b層を印刷してもよい。
Next, a procedure for forming the
First, the
Next, the
After that, of the first silk layer 9a and the second silk layer 9b which are doubled, the lower first silk layer 9a is used for printing symbols provided on other electronic components, connectors and the like. At the same time, it is printed and once cured. The second silk layer 9b is then formed through a printing / curing process. Only the first silk layer 9a may be printed and cured first, and the second silk 9b layer may be printed when symbols such as other electronic components and connectors are printed.
第1のシルク層9a、第2のシルク層9bのそれぞれの厚みは15μm程度であるため、端子2が接合されるランド4の上面からパッケージ1の裏面までの距離、即ち、パッケージ1の裏面領域の半田3の厚みは、レジスト層5の厚み35μmに2重シルクの厚み30μmが加わって約65μmとなる。
Since the thickness of each of the first silk layer 9a and the second silk layer 9b is about 15 μm, the distance from the upper surface of the
なお、この実施の形態では、台座10のシルク層は、エポキシ系樹脂で構成された、第1のシルク層9a及び第2のシルク層9bの2重のシルク層で構成されているが、勿論シルク層は3重以上であってもよい。例えばシルク層が3重の場合には、台座の高さは約80μm、4重の場合には約95μmとなり、半田に発生するひずみレベルは台座の厚みに応じて小さくなる。
In this embodiment, the silk layer of the
次に、上記台座10の配置について説明する。
図3は、図1に示された、プリント基板に実装されたパッケージ1を上面から視たときの透視平面図である。
図3に示すように、パッケージ1の裏面に対向する基材6上に、高さが等しい台座10が4つ配置されている。こうすることによって、パッケージ1の基材6に対する傾きを抑制することができる。
なお、この実施の形態では、端子2が半田3によって接合されるランド4の部分を含まない形で台座10を形成したが、端子のうち、外部と電気的に接続する必要がない端子が存在する場合、その端子が半田接合されるランドを含んだ形で、前述したような台座を形成してもよい。
また、台座10の形状としては、図4に示すようにL字形状であってもよいし、図5に示すように、パッケージ1の裏面に大きな台座10を1つ設けてもよい。
Next, the arrangement of the
FIG. 3 is a perspective plan view of the package 1 mounted on the printed board shown in FIG. 1 when viewed from above.
As shown in FIG. 3, four
In this embodiment, the
Further, the shape of the
以上説明したように、この実施の形態によるリードレスパッケージの実装構造によれば、基板制作時にシルク印刷、硬化工程という、既存の工程を数回繰り返すだけで、確実にパッケージ1の裏面と基材6との離間を図る台座10を形成することができ、パッケージ1の裏面の半田3の厚みを厚くすることができる。
この半田3の厚みを厚くすることによって外界の温度変化によって半田3の接合部分に生じるひずみを小さくすることができ、半田3の接合部分の耐環境性を向上させることができる。
As described above, according to the mounting structure of the leadless package according to this embodiment, the back surface and the base material of the package 1 can be reliably obtained by repeating the existing processes such as silk printing and curing processes several times during board production. 6 can be formed, and the thickness of the
By increasing the thickness of the
実施の形態2.
実施の形態1のリードレスパッケージの実装構造では、パッケージ1と基材6との離間を得るための台座10において、エポキシ系樹脂であるシルク層9a、9bを形成したが、このままでは、プリント基板が積層して搬送される際や、実装ラインにプリント基板が供給される際に、基板同士の摩擦等によって台座10が摩耗し、折角パッケージ1とプリント基板との離間を図ろうとしているのに、その効果が低減される虞がある。
Embodiment 2. FIG.
In the leadless package mounting structure of the first embodiment, the silk layers 9a and 9b, which are epoxy resins, are formed on the
この実施の形態2では、上記の不都合を解消するためになされたもので、図6はこのリードレスパッケージの実装構造を示す断面図、図7はその透視平面図である。
このリードレスパッケージの実装構造では、パッケージ1の裏面に対向する基材6上に設けた台座10と同等以上の高さの凸部材90が、パッケージ1が実装される基材6の周辺に設けられた捨て基板31に設置されている。ここで、捨て基板31とは、同じ製品を同一基板上で2つ以上製作する場合に発生する周辺基板のことで、この捨て基板31の部分には通常電子部品は実装されない。
凸部材90は、ダミーのランド7A、レジスト層8A、第1のシルク層9A、第2のシルク層9Bから構成されている。凸部材90を構成する各材料は台座10を構成する各材料と同一である。
In the second embodiment, the above-described inconvenience is solved. FIG. 6 is a sectional view showing the mounting structure of the leadless package, and FIG. 7 is a perspective plan view thereof.
In this leadless package mounting structure, a
The convex
この実施の形態によるリードレスパッケージの実装構造によれば、このパッケージ1の裏面に対向する基材6上に設けた台座10と同等以上の高さを有する凸部材90を、基材6の周辺の捨て基板31に設置したことにより、積層されたプリント基板同士が摩擦する場合は、この捨て基板31上の凸部材90が先に摩擦することになり、台座10の摩耗を防止することができる。
また、台座10と、凸部材90とを同一材料であるので、台座10及び凸部材90を同一プロセスで形成可能となり、製造工程が削減される。
According to the mounting structure of the leadless package according to this embodiment, the
Further, since the
なお、上記実施の形態2では、捨て基板31に凸部材90を設けたが、パッケージが実装される製品基板上に空きスペースがあるならば、同じ製品基板上に設けてもよい。
In the second embodiment, the projecting
実施の形態3.
実施の形態2では、パッケージ1の裏面に設置される台座10も、捨て基板31に設置される凸部材90も、ダミーのランド7,7A、レジスト層8,8A、及び第1のシルク層9a,9A、第2のシルク層9b、9Bからなる2重シルク層で構成し、台座10、凸部材90はそれぞれ同一の材料で形成されているのに対して、この実施の形態では、凸部材を台座と異なる材料で形成されている。
即ち、パッケージの裏面に対向する基材の領域に設置する台座は、ダミーのランド、レジスト層、及び2重シルク層で構成され、捨て基板に設置する凸部材は、前記台座の摩耗を防止するため、シルクより硬い材料を用いている。
In the second embodiment, the
That is, the base installed in the base material region facing the back surface of the package is composed of a dummy land, a resist layer, and a double silk layer, and the convex member installed on the discarded substrate prevents wear of the base. Therefore, a material harder than silk is used.
この実施の形態によるリードレスパッケージの実装構造によれば、凸部材の最上層は台座のシルクよりも硬い材料で構成されているため、パッケージの裏面に対向する基材の領域に設置された台座が、より摩耗しにくい状況となり、パッケージの裏面の半田厚みを厚くするという本来の目的が確実に実現される。 According to the mounting structure of the leadless package according to this embodiment, since the uppermost layer of the convex member is made of a material harder than the silk of the pedestal, the pedestal installed in the region of the base material facing the back surface of the package However, it becomes difficult to wear, and the original purpose of increasing the solder thickness on the back surface of the package is reliably realized.
実施の形態4.
上記各実施の形態1〜3におけるリードレスパッケージの実装構造では、パッケージ1の裏面に対向する基材6上に台座10を設置してあるので、図8に示すように、半田ペースト印刷時に、平板状のメタルマスク51では、メタルマスク51の開口部と、半田ペーストを印刷するランド4とが密着しないため、メタルマスク51の開口部から供給されたペースト状の半田52がランド4からはみ出し、隣接したランド4同士でブリッジが形成される原因となる。
In the leadless package mounting structure in each of the first to third embodiments, since the
この実施の形態4では、上記の不都合を解消するためになされたもので、図9はこのリードレスパッケージの実装構造を示す断面図である。
このリードレスパッケージの実装構造では、メタルマスク51Aのうち台座10と対向した部分ではハーフエッチングを施して凹部60を形成し、メタルマスク51Aの開口部と、ペースト状の半田52が印刷されるランド4とが密着するように構成されている。
図9から分かるように、台座10がメタルマスク51Aに設けられた凹部60に格納され、メタルマスク51Aの開口部とランド4との密着が実現できている。
メタルマスク51Aの厚みが例えば200μmである場合を想定すると、凹部60の深さを100μmとすれば、基材6上のランド4に対し、100μm程度の台座10を設置しても、メタルマスク51Aの開口部とランド4とは問題なく密着でき、上記で述べたようなペースト状の半田52のはみ出し等の不具合は解消される。
The fourth embodiment has been made to solve the above-described disadvantages, and FIG. 9 is a cross-sectional view showing the mounting structure of the leadless package.
In this leadless package mounting structure, a portion of the metal mask 51A facing the
As can be seen from FIG. 9, the
Assuming that the thickness of the metal mask 51A is 200 μm, for example, if the depth of the recess 60 is 100 μm, the metal mask 51A can be installed even if the
この実施の形態によるリードレスパッケージの実装構造によれば、上面に台座10が設けられた基材6に対しても、半田ブリッジ等の問題を発生することなく半田印刷することが可能となる。
また、凹部60の形成ではハーフエッチングという既存の製法を用いているため、ペースト状の半田52の印刷に悪影響を及ぼすこともない。
According to the mounting structure of the leadless package according to this embodiment, it is possible to perform solder printing on the base material 6 provided with the base 10 on the upper surface without causing a problem such as a solder bridge.
Moreover, since the existing manufacturing method called half etching is used for forming the concave portion 60, the printing of the paste-like solder 52 is not adversely affected.
実施の形態5.
上記実施の形態4では、パッケージ1の裏面に対向する基材6の領域に設けた台座10に対するメタルマスク51Aの干渉のみについて言及したが、パッケージ1を実装する製品基板上に、台座の摩耗を防止するための凸部材を設けた場合にも、同様の問題が発生する。
この実施の形態では、台座の摩耗を防ぐために設置される凸部材に対しても、この凸部材に対向するメタルマスクの部分に凹部が設けられている。凹部の具体的な形状については、実施の形態4と同様である。
In the fourth embodiment, only the interference of the metal mask 51A with the
In this embodiment, a concave portion is provided in the portion of the metal mask that faces the convex member, even for the convex member that is installed to prevent the pedestal from being worn. The specific shape of the recess is the same as in the fourth embodiment.
この実施の形態によるリードレスパッケージの実装構造によれば、台座の摩耗を防ぐために設置した凸部材がメタルマスクと干渉することを確実に防止することができ、台座が摩耗することなく、パッケージの裏面の半田の厚みを厚くでき、かつ台座や凸部材がメタルマスクと干渉し、半田印刷時に不具合が発生することもない。 According to the leadless package mounting structure according to this embodiment, it is possible to reliably prevent the convex member installed to prevent the pedestal from interfering with the metal mask, and the pedestal is not worn. The thickness of the solder on the back surface can be increased, and the pedestal or convex member interferes with the metal mask, so that no trouble occurs during solder printing.
実施の形態6.
パッケージのサイズが大きくなってくると、半田の厚みを厚くする対策だけでは半田接合部にかかるひずみレベルを十分小さくできない場合が発生し得る。
図10は、上記の不都合を解消するためになされた周知例を示すもので、リードレスパッケージの実装構造を示す断面図である。
この例では、基材76上には、BGA(ボールグリッドアレイ)、CSP(チップサイズパッケージ)と呼ばれるパッケージ71の端子72に球状の半田バンプ73によって接合されるランド74及びレジスト層75が設けられている。また、パッケージ71と基材76との間には、パッケージ71の裏面と基材76とを接着するフィル材77が充填されている。
この例では、フィル材77により、半田バンプ73に対するひずみを小さくしている。
Embodiment 6 FIG.
When the size of the package increases, there may occur a case where the strain level applied to the solder joint cannot be sufficiently reduced only by measures for increasing the thickness of the solder.
FIG. 10 is a cross-sectional view showing a mounting structure of a leadless package, showing a well-known example for solving the above inconvenience.
In this example, a
In this example, the fill material 77 reduces the strain on the solder bump 73.
基本的には上記構成をそのままCLCC(セラミックリードレスチップキャリア)と呼ばれる外部リードのないパッケージに適用すればよいのだが、一つの問題点がある。
通常、BGA、CSP等のパッケージ71では半田バンプ73が存在するため、パッケージ71と基材76との間隔はおよそ200〜800μ程度となるが、CLCCの場合、上述したように、その間隔は数μm〜数十μm程度しかないため、そのままフィル材を充填しようとしても、パッケージの裏面とプリント基材との間隔にはフィル材を充填することができない。
Basically, the above configuration may be applied as it is to a package without external leads called a CLCC (ceramic leadless chip carrier), but there is one problem.
Usually, since the solder bump 73 exists in the package 71 such as BGA and CSP, the distance between the package 71 and the
この実施の形態では、上記のような不都合を解消したもので、図11は、この実施の形態のリードレスパッケージの実装構造を示す断面図、図12は図11のリードレスパッケージの実装構造を上面から視たときの透視平面図である。
この実施の形態では、パッケージ1の周辺にフィル材79を充填することで、パッケージ1の側面と基材6とを接着したものである。パッケージ1の周囲にはダム部材78が設けられており、このダム部材78により不要な領域にフィル材79が流出するのを防いでいる。パッケージ1の裏面と基材6との間には、フィル材79Aが侵入されている。
また、実施の形態1〜5で示したものと同様の方法で台座10を形成することで、パッケージ1の裏面と基材6とを離間させ、50〜100μm程度の間隔が確保されている。
このような構成とすることで、パッケージ1の側面と基材6とが充填されたフィル材79によって接着されることに加え、パッケージ1の裏面に浸透したフィル材79Aがパッケージ1の裏面と基材6とを接着させるので、半田接合部に発生するひずみは大幅に低減される。
In this embodiment, the inconveniences as described above are eliminated. FIG. 11 is a sectional view showing the mounting structure of the leadless package of this embodiment, and FIG. 12 shows the mounting structure of the leadless package of FIG. It is a perspective top view when it sees from an upper surface.
In this embodiment, the side surface of the package 1 and the substrate 6 are bonded together by filling the periphery of the package 1 with a
Moreover, by forming the
With this configuration, in addition to being bonded by the
この実施の形態によるリードレスパッケージの実装構造によれば、半田接合部に発生するひずみを大幅に小さくすることができ、具体的には半田接合部に発生するひずみ量は、パッケージ1の周辺にフィル材79を充填しない場合の約3分の1程度とすることができ、外界の厳しい温度変化に対する耐環境性を向上させることができる。
According to the mounting structure of the leadless package according to this embodiment, the strain generated in the solder joint can be significantly reduced. Specifically, the amount of strain generated in the solder joint is around the package 1. It can be set to about one third of that when the
実施の形態7.
図13はこの実施の形態7のリードレスパッケージの実装構造を示す透視平面図である。
この実施の形態では、パッケージ1の裏面に対向する基材6の領域にバイア80(VIA)が設けられている。
他の構成は、実施の形態6と同様である。
バイア80がない場合、フィル材79の塗布時に逃げ場のない空気がパッケージ1の裏面に気泡として形成され、フィル材79がパッケージ1の裏面に浸透するのが抑制される。また、バイア80がない場合、フィル材79の硬化工程において、パッケージ1の裏面に形成された気泡は、その体積を膨張させ、フィル材79Aに気泡を発生させる原因にもなる。
しかしながら、このバイア80を設けたことにより、フィル材79をパッケージ1の周辺に充填する際に、このバイア80からパッケージ1の裏面に存在する空気が基材6の裏側に抜け、パッケージ1の裏面部分にフィル材79Aがスムースに浸透する。
FIG. 13 is a perspective plan view showing the leadless package mounting structure of the seventh embodiment.
In this embodiment, a via 80 (VIA) is provided in the region of the base 6 facing the back surface of the package 1.
Other configurations are the same as those of the sixth embodiment.
When there is no via 80, air that does not escape when the
However, when the via 80 is provided, when the
なお、基材6の裏面に空気が抜ける構成であれば、この実施の形態のバイア80ではなく、所謂裸穴であってもよいし、バイア及び裸穴の両方を設けるようにしてもよい。 In addition, as long as air is released from the back surface of the base material 6, a so-called bare hole may be used instead of the via 80 of this embodiment, or both a via and a bare hole may be provided.
この実施の形態によるリードレスパッケージの実装構造によれば、フィル材79をスムースにパッケージ1の裏面に浸透させることが可能となり、また硬化工程において、パッケージ1の裏面にできた空気層がフィル材79Aで気泡となって現れることも防止できる。
According to the leadless package mounting structure according to this embodiment, the
実施の形態8.
この実施の形態では、CLCCのパッケージのように端子が接合される基材上のランドが、パッケージの裏面が対向する領域にも存在する場合において、隣接したランド同士がブリッジしてしまうことを防止するものである。
In this embodiment, when the land on the base material to which the terminal is joined, such as the CLCC package, is also present in the region where the back surface of the package is opposed, the adjacent lands are prevented from bridging. To do.
通常、メタルマスクの開口部の形状は、ランド形状とほぼ同じになるよう設定されており、メタルマスクをそのままCLCCのパッケージに適用した場合、図14に示すようにして適用される。
即ち、複数の矩形状の開口部82を有するメタルマスク81は、各開口部82が各ランド4に対応してプリント基板上に載置されている。なお、図中、点線83はパッケージ1の外形を示している。
このようなメタルマスク81を用いた場合、以下のような問題が発生する。
即ち、メタルマスク81の厚みが100〜250μm程度なのに対して、CLCCのパッケージ1の裏面とプリント基板との隙間は数μ〜数十μmと、かなり狭い。したがって、開口部82から供給された半田のうち、パッケージ1の裏面に供給された半田に関しては、ランド4から大きくはみ出し、このままリフロー工程を経ると、隣同士のランド4がブリッジしてしまう可能性が極めて高い。
Normally, the shape of the opening of the metal mask is set to be substantially the same as the land shape, and when the metal mask is applied to a CLCC package as it is, it is applied as shown in FIG.
That is, in the
When such a
That is, while the thickness of the
図15は実際に問題が生じたときの様子をパッケージ1の上面から視たときの透視図である。
半田85のうち、パッケージ1の裏面に半田85Aが存在し、この半田85Aがパッケージ1とプリント基板6との間に挟まれ、ランド4からはみ出した様子を示している。
FIG. 15 is a perspective view of the situation when a problem actually occurs when viewed from the upper surface of the package 1.
Of the solder 85, the
この実施の形態では、上記のような不都合を解消するために、図16、図17に示す開口部82Aを有するメタルマスク81を用いている。
図中、86は、パッケージ1の端子2が半田3によって接合される基材6上のランドであり、図17中の符号87は、端子2の基板と対面した裏面部に対向したランド領域を示す。
In this embodiment, a
In the figure, 86 is a land on the base material 6 to which the terminal 2 of the package 1 is joined by the
先ず、基材6上のランド86の面積のうち、ランド領域87内の面積をS1、パッケージ1が実装された後の最終的なパッケージ1の裏面とプリント基板との間隔をd1とする。
一方、メタルマスク81の開口部82Aのうち、同じくパッケージ1の端子2の裏面部に対向したランド領域87内の面積をS2、メタルマスク81の厚みをd2とする。
メタルマスク81の開口部82Aは、S1×d1=S2×d2が成立するように形成されている。即ち、開口部82Aは、端子2の裏面部に対向した領域では、幅が狭くなっている。
こうすることによって、ランド領域87に過剰な量の半田85Aが供給されることが防止され、かつランド領域87以外の残りのランド86の領域には必要な半田量を供給するようにすればよい。
First, out of the area of the land 86 on the substrate 6, the area in the land region 87 is S1, and the distance between the final back surface of the package 1 after the package 1 is mounted and the printed board is d1.
On the other hand, of the
The
By doing so, it is possible to prevent an excessive amount of
以上説明したように、この実施の形態によるリードレスパッケージの実装構造によれば、上述した形状の開口部82Aを有するメタルマスク81を採用することで、ランド領域87に過剰な量の半田85が供給されるのが防止され、隣接した端子2同士のブリッジを未然に防ぐことができる。
As described above, according to the leadless package mounting structure according to this embodiment, by using the
なお、この実施の形態では、図17に示す形状の開口部82Aであったが、上述したS1×d1=S2×d2を満たす開口部形状であれば、勿論、このものに限定されるものではない。
In this embodiment, the
なお、上記各実施の形態では、ろう材として半田を用いた場合について説明したが、勿論このものに限定されるものではなく、例えば導電性樹脂であってもよい。 In each of the above embodiments, the case where solder is used as the brazing material has been described. However, the present invention is of course not limited to this, and may be, for example, a conductive resin.
1,71 リードレスパッケージ、2,72 端子、3,52,85,85A 半田(ろう材)、4,74,86 ランド、5,75 レジスト層、6,76 基材、7,7A ダミーのランド、8,8A,84 レジスト層、9a,9A 第1のシルク層、9b,9B 第2のシルク、10 台座、31 捨て基板、51A,81 メタルマスク、60 凹部、77,79,79A フィル材、78 ダム部材、80 バイヤ、82A 開口部、87 ランド領域、90 凸部材。 1,71 leadless package, 2,72 terminals, 3,52,85,85A solder (brazing material), 4,74,86 lands, 5,75 resist layer, 6,76 base material, 7,7A dummy lands 8, 8A, 84 Resist layer, 9a, 9A First silk layer, 9b, 9B Second silk, 10 base, 31 Discarded substrate, 51A, 81 Metal mask, 60 Recess, 77, 79, 79A Fill material, 78 Dam member, 80 buyer, 82A opening, 87 land area, 90 convex member.
Claims (10)
前記リードレスパッケージの裏面に対向する前記基材の領域であって、かつ前記リードレスパッケージの端子がろう材によって接合されるランド以外の領域に、ダミーのランド、レジスト層、及び2重以上のシルク層で構成された台座が少なくとも1つ以上設けられていることを特徴とするリードレスパッケージの実装構造。 In the mounting structure of the leadless package in which the leadless package is mounted on the substrate having the land and the resist layer on the surface of the base material,
In the region of the base material facing the back surface of the leadless package and in a region other than the land where the terminal of the leadless package is joined by the brazing material, a dummy land, a resist layer, and two or more layers A leadless package mounting structure, wherein at least one pedestal composed of a silk layer is provided.
前記リードレスパッケージの裏面に対向する前記基材の領域であって、かつ前記リードレスパッケージの端子がろう材によって接合されるランド以外の領域に、前記リードレスパッケージと前記基材とを離間させる台座が少なくとも1つ以上設けられ、さらに前記捨て基板を含む同一基板内であって、前記リードレスパッケージの裏面に対向する前記基材の領域以外に、前記台座と同等以上の高さの凸部材が設けられていることを特徴とするリードレスパッケージの実装構造。 In the mounting structure of the leadless package in which the leadless package is mounted on the substrate having the land and the resist layer on the surface of the base material and the discarded substrate,
The leadless package and the base material are separated from each other in a region of the base material facing the back surface of the leadless package and in a region other than a land where a terminal of the leadless package is joined by a brazing material. A convex member provided with at least one pedestal and having a height equal to or higher than that of the pedestal in the same substrate including the discarded substrate, other than the region of the base material facing the back surface of the leadless package A mounting structure of a leadless package, characterized in that is provided.
前記リードレスパッケージの裏面に対向する前記基材の領域であって、かつ前記端子がろう材によって接合される前記ランド以外の領域で、前記リードレスパッケージと前記基材とを離間させる台座が少なくとも1つ以上設けられ、また実装された前記リードレスパッケージの周辺には樹脂が充填され、この樹脂によって、前記リードレスパッケージの側面と前記基板、及びリードレスパッケージの裏面と前記基板の少なくとも一方が接着されることを特徴とするリードレスパッケージの実装構造。 In the mounting structure of the leadless package in which the leadless package is mounted on the substrate having the land and the resist layer on the surface of the base material,
At least a pedestal that separates the leadless package from the base material in a region of the base material that faces the back surface of the leadless package and is a region other than the land to which the terminal is joined by a brazing material. At least one of the side surface of the leadless package and the substrate, the back surface of the leadless package, and the substrate is filled with resin around one or more of the leadless packages mounted and mounted. A leadless package mounting structure characterized by being bonded.
前記リードレスパッケージの前記端子がろう材によって接合される前記ランドのうち、端子の前記基板と対面した裏面部に対向するランド領域と、前記リードレスパッケージと前記基板との間の隙間により生じた体積は、前記ランドに対応する前記メタルマスクの開口部のうち、前記裏面部に対応する開口部面積と、前記メタルマスクとの厚みにより生じた体積とほぼ等しいことを特徴とするリードレスパッケージの実装構造。 In a mounting structure of a leadless package in which a leadless package is mounted on a substrate having a land on the surface of a base material using a metal mask for printing a paste of a brazing material,
Of the lands where the terminals of the leadless package are joined by a brazing material, the land area is formed by a land region facing a back surface portion facing the substrate and a gap between the leadless package and the substrate. The volume of the leadless package is characterized in that, among the openings of the metal mask corresponding to the lands, an opening area corresponding to the back surface and a volume generated by a thickness of the metal mask are substantially equal. Mounting structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004208729A JP2006032622A (en) | 2004-07-15 | 2004-07-15 | Mounted structure of leadless package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004208729A JP2006032622A (en) | 2004-07-15 | 2004-07-15 | Mounted structure of leadless package |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006032622A true JP2006032622A (en) | 2006-02-02 |
Family
ID=35898601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004208729A Pending JP2006032622A (en) | 2004-07-15 | 2004-07-15 | Mounted structure of leadless package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006032622A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008108992A (en) * | 2006-10-27 | 2008-05-08 | Fujitsu Ltd | Optical module manufacturing method and manufacturing apparatus |
JP2011205151A (en) * | 2011-07-19 | 2011-10-13 | Fujitsu Ltd | Printed circuit board, printed board unit, and electronic device |
JP2012004590A (en) * | 2011-08-31 | 2012-01-05 | Hitachi Automotive Systems Ltd | Method for manufacturing on-vehicle electronic circuit device or electronic circuit device |
US8305767B2 (en) | 2006-09-29 | 2012-11-06 | Fujitsu Limited | Printed wiring board reliably achieving electric connection with electronic component |
JP2013021486A (en) * | 2011-07-11 | 2013-01-31 | Nippon Dempa Kogyo Co Ltd | Oscillator and manufacturing method of the same |
JP2016195193A (en) * | 2015-04-01 | 2016-11-17 | 日立オートモティブシステムズ株式会社 | Printed circuit board |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0418474U (en) * | 1990-06-01 | 1992-02-17 | ||
JPH06204272A (en) * | 1993-01-07 | 1994-07-22 | Matsushita Electron Corp | Manufacture of semiconductor device |
JPH07283493A (en) * | 1994-04-14 | 1995-10-27 | Nippon Chemicon Corp | Circuit board with function for preventing flux residue sticking |
JPH10270837A (en) * | 1997-03-26 | 1998-10-09 | Fuji Photo Film Co Ltd | Cream solder printing method |
JPH11224973A (en) * | 1998-02-04 | 1999-08-17 | Elna Co Ltd | Printed wiring board |
JP2002329806A (en) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | Electric circuit component |
-
2004
- 2004-07-15 JP JP2004208729A patent/JP2006032622A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0418474U (en) * | 1990-06-01 | 1992-02-17 | ||
JPH06204272A (en) * | 1993-01-07 | 1994-07-22 | Matsushita Electron Corp | Manufacture of semiconductor device |
JPH07283493A (en) * | 1994-04-14 | 1995-10-27 | Nippon Chemicon Corp | Circuit board with function for preventing flux residue sticking |
JPH10270837A (en) * | 1997-03-26 | 1998-10-09 | Fuji Photo Film Co Ltd | Cream solder printing method |
JPH11224973A (en) * | 1998-02-04 | 1999-08-17 | Elna Co Ltd | Printed wiring board |
JP2002329806A (en) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | Electric circuit component |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8305767B2 (en) | 2006-09-29 | 2012-11-06 | Fujitsu Limited | Printed wiring board reliably achieving electric connection with electronic component |
JP2008108992A (en) * | 2006-10-27 | 2008-05-08 | Fujitsu Ltd | Optical module manufacturing method and manufacturing apparatus |
JP2013021486A (en) * | 2011-07-11 | 2013-01-31 | Nippon Dempa Kogyo Co Ltd | Oscillator and manufacturing method of the same |
JP2011205151A (en) * | 2011-07-19 | 2011-10-13 | Fujitsu Ltd | Printed circuit board, printed board unit, and electronic device |
JP2012004590A (en) * | 2011-08-31 | 2012-01-05 | Hitachi Automotive Systems Ltd | Method for manufacturing on-vehicle electronic circuit device or electronic circuit device |
JP2016195193A (en) * | 2015-04-01 | 2016-11-17 | 日立オートモティブシステムズ株式会社 | Printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6545366B2 (en) | Multiple chip package semiconductor device | |
JP4703980B2 (en) | Stacked ball grid array package and manufacturing method thereof | |
KR100396787B1 (en) | Wire bonding pad structure of semiconductor package pcb | |
JP5107959B2 (en) | substrate | |
JPH07302858A (en) | Semiconductor package | |
JP2007110081A (en) | Void preventive circuit substrate and semiconductor package having the same | |
JP2011142185A (en) | Semiconductor device | |
JP5290215B2 (en) | Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer | |
TWI700789B (en) | Lead frame, semiconductor device and manufacturing method of lead frame | |
JP2008288489A (en) | Process for producing built-in chip substrate | |
JP2009194079A (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
JP2009105209A (en) | Electronic device and method of manufacturing the same | |
JP2006032622A (en) | Mounted structure of leadless package | |
US20020153608A1 (en) | Land grid array semiconductor device and method of mounting land grid array semiconductor devices | |
JP2005340448A (en) | Semiconductor device, its manufacturing method, circuit board, and electronic apparatus | |
JP2005286087A (en) | Semiconductor device | |
JP2008218932A (en) | Semiconductor element mounting substrate and its manufacturing method | |
JP4637720B2 (en) | Semiconductor device and manufacturing method thereof | |
TW550717B (en) | Improvement of flip-chip package | |
KR100475337B1 (en) | High Power Chip Scale Package and Manufacturing Method | |
JP2009099816A (en) | Semiconductor device, method of manufacturing the same and mounting method of semiconductor device | |
JP2007103681A (en) | Semiconductor device and its manufacturing method | |
JP2005183868A (en) | Semiconductor device and its packaging structure | |
JP2007027341A (en) | Printed wiring board and electronic-components mounting structure | |
JP2005167072A (en) | Semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070521 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090819 |
|
A131 | Notification of reasons for refusal |
Effective date: 20091013 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20091214 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100323 |