JP2009188086A - Circuit board, electronic equipment using this, and method for manufacturing the circuit board - Google Patents

Circuit board, electronic equipment using this, and method for manufacturing the circuit board Download PDF

Info

Publication number
JP2009188086A
JP2009188086A JP2008024905A JP2008024905A JP2009188086A JP 2009188086 A JP2009188086 A JP 2009188086A JP 2008024905 A JP2008024905 A JP 2008024905A JP 2008024905 A JP2008024905 A JP 2008024905A JP 2009188086 A JP2009188086 A JP 2009188086A
Authority
JP
Japan
Prior art keywords
dam
circuit board
copper foil
insulating substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008024905A
Other languages
Japanese (ja)
Inventor
Fumikazu Murakami
文和 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2008024905A priority Critical patent/JP2009188086A/en
Publication of JP2009188086A publication Critical patent/JP2009188086A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the following problems, whererin when applying a sealing resin to a semiconductor chip, a dam is formed by printing in order to prevent flow out of the sealing resin around area which would increase the manufacturing steps, increasing the cost, and would increase in the viscosity of the sealing resin lowers the workability and lowering the mass productivity. <P>SOLUTION: A copper foil 9 for composing a wiring 15, a resist film 7 for protecting the surface, and a printed film 8 for displaying a name of commercial goods, or the like, are formed on an insulating substrate 1 of a circuit board 10. The dam 14 for preventing the outflow of the sealing resin 6 applied to the semiconductor chip 3 and an electrode terminal 2 is composed by the member including at least the copper foil 9 and used at the area other than the area of the dam 14. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、絶縁基板上に半導体チップ等を実装するための回路基板、この回路基板を用いた電子機器及び回路基板の製造方法に関する。   The present invention relates to a circuit board for mounting a semiconductor chip or the like on an insulating substrate, an electronic apparatus using the circuit board, and a method for manufacturing the circuit board.

半導体チップ等の電子部品を高密度に実装できる回路基板が要求されている。半導体のベアーチップを実装する場合に、ベアーチップやベアーチップと配線とを接続するためのワイヤー部を保護するために、シール剤を塗布する。シール剤は粘度が低いために絶縁基板上を広がりやすい。そのため、半導体チップの周囲を広く確保しなければならず、高密度実装のための省スペース化に難点があった。そこで、半導体チップを実装する領域に、シール剤の流れ出し防止用印刷ダムを形成することが提案されている（特許文献１を参照）。   There is a demand for a circuit board on which electronic components such as semiconductor chips can be mounted with high density. When a semiconductor bare chip is mounted, a sealant is applied to protect the bare chip or the wire portion for connecting the bare chip and the wiring. Since the sealing agent has a low viscosity, it tends to spread on the insulating substrate. For this reason, the periphery of the semiconductor chip has to be secured widely, and there has been a difficulty in saving space for high-density mounting. In view of this, it has been proposed to form a printing dam for preventing a sealant from flowing out in a region where a semiconductor chip is mounted (see Patent Document 1).

図９は、シール剤の流れ出し防止用のダムを印刷した回路基板５０の部分断面図である。ガラスが混入されたエポキシ樹脂からなる絶縁基板５１の表面には、銅箔端子５２からなる配線パターンと、スクリーン印刷等により形成した印刷ダム５３と、接着剤５８により接着された半導体チップ５４と、絶縁基板５１の表面保護用のレジスト膜５７と、銅箔端子５２と接続する銅箔配線５９等が形成されている。銅箔端子５２と半導体チップ５４の表面に形成される電極とは金線からなるワイヤー５５によりワイヤーボンディングされている。印刷ダム５３は、半導体チップ５４と銅箔端子５２の周囲を取り囲むように形成されている。そして、印刷ダム５３の内側であって、半導体チップ５４、ワイヤー５５及び銅箔端子５２の領域にはエポキシ樹脂等からなる保護用のシール剤５６により覆われている。即ち、印刷ダム５３は、シール剤５６を塗布する際に、シール剤５６が周囲に流れ出すのを防止するために形成されている。
特開平６−１６４１１８号公報 FIG. 9 is a partial cross-sectional view of the circuit board 50 on which a dam for preventing the sealant from flowing out is printed. On the surface of the insulating substrate 51 made of epoxy resin mixed with glass, a wiring pattern made of copper foil terminals 52, a printing dam 53 formed by screen printing or the like, a semiconductor chip 54 bonded by an adhesive 58, A resist film 57 for protecting the surface of the insulating substrate 51, a copper foil wiring 59 connected to the copper foil terminal 52, and the like are formed. The copper foil terminal 52 and the electrode formed on the surface of the semiconductor chip 54 are wire bonded by a wire 55 made of a gold wire. The printing dam 53 is formed so as to surround the semiconductor chip 54 and the copper foil terminal 52. And inside the printing dam 53, the area | region of the semiconductor chip 54, the wire 55, and the copper foil terminal 52 is covered with the sealing agent 56 for protection which consists of an epoxy resin etc. That is, the printing dam 53 is formed in order to prevent the sealing agent 56 from flowing out when the sealing agent 56 is applied.
JP-A-6-164118

しかしながら、上記従来例においては、シール剤５６の流れ出し防止用の印刷ダム５３を印刷する必要があるために、製造工程数が増加しコスト高となる課題があった。また、シール剤５６の流れ出しを防止するために、比較的粘度の高いシール剤５６を使用すると、シール剤５６を塗布するためのディスペンサーが目詰まりして、作業スピードが遅くなり、量産性が低下する課題があった。   However, in the above conventional example, since it is necessary to print the printing dam 53 for preventing the sealant 56 from flowing out, there is a problem that the number of manufacturing steps increases and the cost increases. In addition, when the sealant 56 having a relatively high viscosity is used to prevent the sealant 56 from flowing out, the dispenser for applying the sealant 56 is clogged, the operation speed is reduced, and the mass productivity is reduced. There was a problem to do.

本発明においては、上記課題を解決するために、以下の構成とした。   In the present invention, in order to solve the above problems, the following configuration is adopted.

（１）絶縁基板の表面に、配線を構成する銅箔と、表面保護用のレジスト膜と、部品名等の表示用の印刷膜が形成されている回路基板において、前記絶縁基板の表面には、半導体チップと、前記半導体チップとワイヤーを介して接続する電極端子と、前記半導体チップを覆う封止樹脂と、前記半導体チップ及び前記電極端子を前記絶縁基板の表面において囲む形状を有し、前記封止樹脂の流れ出し防止用のダムとが形成されており、前記ダムは、少なくとも前記銅箔から構成されていることを特徴とする回路基板とした。   (1) In a circuit board in which a copper foil constituting a wiring, a resist film for surface protection, and a printed film for displaying a component name or the like are formed on the surface of the insulating substrate, the surface of the insulating substrate is A semiconductor chip, an electrode terminal connected to the semiconductor chip via a wire, a sealing resin covering the semiconductor chip, and a shape surrounding the semiconductor chip and the electrode terminal on the surface of the insulating substrate, A dam for preventing the sealing resin from flowing out is formed, and the dam is composed of at least the copper foil.

（２）上記（１）の回路基板において、前記ダムは、前記銅箔の上に積層される前記レジスト膜と、前記レジスト膜の上に積層される前記印刷膜を含むようにした。   (2) In the circuit board according to (1), the dam includes the resist film laminated on the copper foil and the printed film laminated on the resist film.

（３）上記（１）又は（２）の回路基板において、前記電極端子の表面には半田が形成されており、前記ダムは、前記銅箔の上に積層される前記半田を含むようにした。   (3) In the circuit board according to (1) or (2), solder is formed on a surface of the electrode terminal, and the dam includes the solder laminated on the copper foil. .

（４）上記（１）〜（３）のいずれか１の回路基板において、前記絶縁基板には、前記絶縁基板を貫通するスルーホールと、前記スルーホールを介して前記電極端子と電気的に接続する裏面配線が形成されるようにした。   (4) In the circuit board according to any one of (1) to (3), the insulating substrate is electrically connected to the electrode terminal through the through hole penetrating the insulating substrate and the through hole. The backside wiring to be formed was formed.

（５）上記（１）〜（４）のいずれか１の回路基板において、前記絶縁基板の表面には、前記ダムの内周に沿って溝が形成されるようにした。   (5) In the circuit board according to any one of (1) to (4), a groove is formed on the surface of the insulating substrate along the inner periphery of the dam.

（６）上記（１）〜（５）のいずれか１の回路基板を使用した電子機器とした。   (6) An electronic apparatus using the circuit board according to any one of the above (1) to (5) is provided.

（７）表面に銅箔が形成された絶縁基板を用意する準備工程と、前記銅箔をパターニングして、半導体チップに接続するための電極端子と、封止樹脂の流れ出し防止用のダムを同時に形成する電極形成工程と、前記絶縁基板にレジストを塗布してパターニングするレジスト膜形成工程と、前記レジストの表面に印刷膜を形成する印刷工程と、前記回路基板に半導体チップを接着し、前記半導体チップと前記電極端子とをワイヤーを介して接続し、前記半導体チップと前記ワイヤーとを封止樹脂により封止する実装工程と、を備える回路基板の製造方法とした。   (7) A preparatory process for preparing an insulating substrate having a copper foil formed on the surface, an electrode terminal for patterning the copper foil to connect to a semiconductor chip, and a dam for preventing the sealing resin from flowing out simultaneously An electrode forming step to form; a resist film forming step of applying a resist to the insulating substrate and patterning; a printing step of forming a printed film on a surface of the resist; and a semiconductor chip adhered to the circuit substrate, the semiconductor The circuit board manufacturing method includes: a mounting step of connecting the chip and the electrode terminal via a wire, and sealing the semiconductor chip and the wire with a sealing resin.

（８）上記（７）の回路基板の製造方法において、前記レジスト形成工程は、前記ダムの表面に前記レジストを残す工程であり、前記印刷工程は、前記ダムを形成する領域の前記レジストの表面に印刷膜を残す工程とした。   (8) In the method for manufacturing a circuit board according to (7), the resist forming step is a step of leaving the resist on a surface of the dam, and the printing step is a surface of the resist in a region where the dam is formed. The step of leaving a printed film on was performed.

（９）上記（７）又は（８）の回路基板の製造方法において、前記レジスト形成工程の後に、前記銅箔からなる前記電極端子と前記ダムの表面に、半田を形成する半田形成工程を含むようにした。   (9) In the method for manufacturing a circuit board according to (7) or (8), a solder forming step of forming solder on the surface of the electrode terminal and the dam made of the copper foil is included after the resist forming step. I did it.

（１０）上記（７）〜（９）のいずれか１の回路基板の製造方法において、前記準備工程は、前記絶縁基板の裏面に銅箔を形成する工程と、前記絶縁基板にスルーホールを形成する工程と、前記表面の銅箔と前記裏面の銅箔とを電気的に接続する工程を含み、前記電極形成工程は、前記裏面に形成された銅箔をパターニングして裏面配線を形成する工程を含むようにした。   (10) In the method of manufacturing a circuit board according to any one of (7) to (9), the preparation step includes a step of forming a copper foil on the back surface of the insulating substrate, and a through hole is formed in the insulating substrate. And a step of electrically connecting the copper foil on the front surface and the copper foil on the back surface, wherein the electrode forming step forms a back surface wiring by patterning the copper foil formed on the back surface Was included.

（１１）上記（７）〜（１０）のいずれか１の回路基板の製造方法において、前記準備工程は、前記絶縁基板の表面であって前記ダムが形成されるべき領域の内側近傍に溝を形成する工程を含むようにした。   (11) In the method for manufacturing a circuit board according to any one of (7) to (10), the preparation step includes forming a groove on the surface of the insulating substrate and in the vicinity of the inside of the region where the dam is to be formed. A step of forming is included.

本発明においては、半導体チップを保護するための封止樹脂の流れ出し防止用のダムとして、回路基板を構成する必須の構成要素である銅箔を含めるようにした。これにより、ダム形成のための新たな印刷工程を必要としないで、高密度実装の可能な回路基板を製造コストの上昇を抑えて提供することができる、という利点を有する。   In the present invention, the copper foil, which is an essential component constituting the circuit board, is included as a dam for preventing the sealing resin from flowing out to protect the semiconductor chip. Accordingly, there is an advantage that a circuit board capable of high-density mounting can be provided while suppressing an increase in manufacturing cost without requiring a new printing process for forming a dam.

本発明の回路基板においては、絶縁基板の表面に、配線を構成するための銅箔と、表面保護用のレジスト膜と、部品名等を表示するための印刷膜が形成されている。また、絶縁基板の表面には、半導体チップと、この半導体チップの近傍に形成される電極端子と、半導体チップと電極端子を囲む形状を有し、封止樹脂の流れ出し防止用のダムが形成されている。半導体チップの表面に設けた電極と、上記電極端子とはワイヤーにより接続されており、半導体チップ、ワイヤー及び電極端子は封止樹脂により封止されている。ここで、封止樹脂の流れ出し防止用のダムは、少なくとも上記銅箔を含ように構成した。   In the circuit board of the present invention, a copper foil for forming wiring, a resist film for surface protection, and a printed film for displaying a part name and the like are formed on the surface of the insulating substrate. The surface of the insulating substrate has a semiconductor chip, electrode terminals formed in the vicinity of the semiconductor chip, and a shape surrounding the semiconductor chip and the electrode terminals, and a dam for preventing the sealing resin from flowing out is formed. ing. The electrode provided on the surface of the semiconductor chip and the electrode terminal are connected by a wire, and the semiconductor chip, the wire and the electrode terminal are sealed by a sealing resin. Here, the dam for preventing the sealing resin from flowing out was configured to include at least the copper foil.

ダムは、例えば、銅箔の上に他の領域に形成するレジスト膜を積層し、このレジスト膜の上に他の領域に形成する印刷膜を積層する。また、電極端子の表面に半田を形成する場合に、ダムは、銅箔の上に同じ半田を積層する。これにより、新たな工程を必要としないで、封止樹脂の流れ出し防止用のダムを形成することができ、製造コストの上昇を抑えることができる。また、１枚の絶縁基板から多数の回路基板を同時に作成する場合に、絶縁基板の表面に各回路基板を分離するための溝を形成する。この溝を、ダムを形成すべき領域の内周側に予め形成しておく。これにより、新たに余分な工程を必要としないで、封止樹脂の流れ出しを防止する機能を強化することができる。   In the dam, for example, a resist film to be formed in another region is laminated on a copper foil, and a printing film to be formed in another region is laminated on the resist film. In addition, when forming solder on the surface of the electrode terminal, the dam stacks the same solder on the copper foil. Accordingly, a dam for preventing the sealing resin from flowing out can be formed without requiring a new process, and an increase in manufacturing cost can be suppressed. Further, when a large number of circuit boards are formed simultaneously from a single insulating substrate, a groove for separating each circuit board is formed on the surface of the insulating substrate. This groove is formed in advance on the inner peripheral side of the region where the dam is to be formed. Thereby, the function which prevents the flow-out of sealing resin can be strengthened, without requiring an extra process newly.

また、絶縁基板の表面に形成した電極端子と、絶縁基板の裏面に形成した裏面配線とを、絶縁基板の表面から裏面に貫通するスルーホールを介して導通を取るようにした。従って、電極端子から配線を引き出す場合に、周囲に形成したダムを横切る必要がない。そのために、絶縁基板上に形成するダムは、半導体チップと電極端子を隙間なく囲うことができ、半導体チップの領域に塗布する封止樹脂の漏れ出しを完全に防止することができる。   In addition, the electrode terminal formed on the surface of the insulating substrate and the back surface wiring formed on the back surface of the insulating substrate are electrically connected through a through hole penetrating from the surface of the insulating substrate to the back surface. Therefore, there is no need to cross a dam formed in the periphery when drawing the wiring from the electrode terminal. Therefore, the dam formed on the insulating substrate can surround the semiconductor chip and the electrode terminal without any gap, and the leakage of the sealing resin applied to the region of the semiconductor chip can be completely prevented.

本発明の回路基板の製造方法においては、表面に銅箔が形成された絶縁基板を用意する準備工程と、この銅箔を用いて半導体チップに接続するための電極端子と、この銅箔を用いて封止樹脂の流れ出し防止用のダムを同時にパターニングする電極形成工程と、絶縁基板の保護用にレジストを塗布してパターニングするレジスト膜形成工程と、この形成したレジスト膜の表面に部品名や基板番号の表示をするための印刷膜を形成する印刷工程と、半導体チップを絶縁基板上に接着し、半導体チップと電極端子との間をワイヤーボンディングによって接続し、次に、半導体チップとワイヤーとを封止樹脂により封止する実装工程とを備えている。これにより、新たな工程を必要としないで封止樹脂の流れ出しを防止するためのダムを形成することができる。   In the method of manufacturing a circuit board according to the present invention, a preparation step of preparing an insulating substrate having a copper foil formed on the surface, an electrode terminal for connecting to a semiconductor chip using the copper foil, and the copper foil are used. An electrode forming step for simultaneously patterning a dam for preventing the sealing resin from flowing out, a resist film forming step for applying and patterning a resist to protect the insulating substrate, and a component name and a substrate on the surface of the formed resist film A printing process for forming a printed film for displaying a number, a semiconductor chip is bonded onto an insulating substrate, a connection between the semiconductor chip and an electrode terminal is established by wire bonding, and then the semiconductor chip and the wire are connected. A mounting step of sealing with a sealing resin. Thereby, it is possible to form a dam for preventing the sealing resin from flowing out without requiring a new process.

また、レジスト膜形成工程においてダムを構成する銅箔の上にレジスト膜を残し、更に、その上に印刷膜を残すことにより、ダムの高さを高くすることができる。また、レジスト膜形成工程の後に、電極端子の上に半田を印刷する場合に、ダムを構成する銅箔の上にも半田を同時に形成する。これにより、封止樹脂の流れ出しをより効果的に防止することができる。   Moreover, the height of a dam can be made high by leaving a resist film on the copper foil which comprises a dam in a resist film formation process, and also leaving a printing film on it. Further, when the solder is printed on the electrode terminal after the resist film forming step, the solder is simultaneously formed on the copper foil constituting the dam. Thereby, it is possible to more effectively prevent the sealing resin from flowing out.

また、絶縁基板の裏面にも銅箔を形成し、電極端子とするべき領域の絶縁基板にスルーホールを形成して、このスルーホールを介して表面の銅箔と裏面の銅箔とを電気的に接続する。更に、スルーホールを介して導通する銅箔をパターニングして裏面配線を形成する。これにより、電極端子から外部に電極を引き出す場合に、同じ表面に形成したダムを横切ることのないようにする。そのために、絶縁基板上に形成するダムは、半導体チップと電極端子を隙間なく囲うことができ、半導体チップの領域に塗布する封止樹脂の漏れ出しをより完全に防止することができる。   Also, a copper foil is formed on the back surface of the insulating substrate, a through hole is formed in the insulating substrate in the region to be the electrode terminal, and the copper foil on the front surface and the copper foil on the back surface are electrically connected through the through hole. Connect to. Further, the back surface wiring is formed by patterning the copper foil that is conducted through the through hole. This prevents the dam formed on the same surface from being traversed when the electrode is drawn out from the electrode terminal. Therefore, the dam formed on the insulating substrate can surround the semiconductor chip and the electrode terminal without any gap, and the leakage of the sealing resin applied to the region of the semiconductor chip can be more completely prevented.

また、絶縁基板のカッティング用の溝を形成する工程において、絶縁基板の表面のダムが形成されるべき領域の内側近傍にも溝を形成することができる。これにより、封止樹脂の外部への流れ出しをより効果的に防止することができる。   Further, in the step of forming the groove for cutting the insulating substrate, the groove can also be formed near the inside of the region where the dam on the surface of the insulating substrate is to be formed. Thereby, it is possible to more effectively prevent the sealing resin from flowing out.

以下、本発明について、図面を用いて具体的に説明する。   Hereinafter, the present invention will be specifically described with reference to the drawings.

（実施例１）図１は本発明の実施例１に係る回路基板１０の模式的な縦断面図であり、図２は、封止樹脂６、レジスト膜７及び印刷膜８を省略した回路基板１０の模式的な斜視図である。ガラスエポキシ樹脂からなる絶縁基板１の表面には、接着剤５を介して接着された半導体チップ３と、銅箔からなる電極端子２と、銅箔からなり、電極端子２に接続する配線１５と、電極端子２と半導体チップ３の表面に形成した電極パッド１７とを接続するワイヤー４と、半導体チップ３及び電極端子２を囲むように形成したダム１４と、半導体チップ３やワイヤー４を保護するためのエポシキ系樹脂からなる封止樹脂６がモールドされている。   (Embodiment 1) FIG. 1 is a schematic longitudinal sectional view of a circuit board 10 according to Embodiment 1 of the present invention. FIG. 2 is a circuit board in which a sealing resin 6, a resist film 7 and a printing film 8 are omitted. 10 is a schematic perspective view of FIG. On the surface of the insulating substrate 1 made of glass epoxy resin, a semiconductor chip 3 bonded via an adhesive 5, an electrode terminal 2 made of copper foil, a wiring 15 made of copper foil and connected to the electrode terminal 2, The wire 4 that connects the electrode terminal 2 and the electrode pad 17 formed on the surface of the semiconductor chip 3, the dam 14 that is formed so as to surround the semiconductor chip 3 and the electrode terminal 2, and the semiconductor chip 3 and the wire 4 are protected. A sealing resin 6 made of an epoxy resin is molded.

ダム１４と電極端子２は絶縁基板１の同一表面に形成されている。そのため、電極端子２に接続する配線１５とダム１４が交差する部分では、ダム１４が切れている。ダム１４の端部と配線１５との間隙を小さく形成する。また、離間して形成されている配線１５の間隙にも、ダム１４’を形成し、封止樹脂６の流れ出しを防止できるようにする。   The dam 14 and the electrode terminal 2 are formed on the same surface of the insulating substrate 1. Therefore, the dam 14 is cut off at a portion where the wiring 15 connected to the electrode terminal 2 and the dam 14 intersect. The gap between the end of the dam 14 and the wiring 15 is formed small. Further, a dam 14 ′ is also formed in the gap between the wirings 15 formed so as to be separated so that the sealing resin 6 can be prevented from flowing out.

ダム１４は、銅箔９、レジスト膜７及び印刷膜８の積層構造を有する。ダム１４の銅箔９は、電極端子２や配線１５を形成するときに同時に形成する。ダム１４のレジスト膜７は、配線１５や絶縁基板１の表面保護用として他の領域に形成するときに同時に形成する。ダム１４の印刷膜８は、シルク印刷により他の領域に形成するときに同時に形成する。塗布した封止樹脂６はダム１４によりせき止められてダム１４の外側に流れ出さない。   The dam 14 has a laminated structure of the copper foil 9, the resist film 7 and the printing film 8. The copper foil 9 of the dam 14 is formed at the same time when the electrode terminal 2 and the wiring 15 are formed. The resist film 7 of the dam 14 is formed at the same time when it is formed in another region for protecting the surface of the wiring 15 and the insulating substrate 1. The printing film 8 of the dam 14 is formed at the same time when it is formed in another region by silk printing. The applied sealing resin 6 is blocked by the dam 14 and does not flow out of the dam 14.

（実施例２）図３は本発明の実施例２に係る回路基板１０の模式的な縦断面図であり、図４は封止樹脂６、レジスト膜７及び印刷膜８を省略した回路基板１０の模式的な斜視図である。同一の部分又は同一の機能を有する部分には同一の符号を付した。   (Embodiment 2) FIG. 3 is a schematic longitudinal sectional view of a circuit board 10 according to Embodiment 2 of the present invention. FIG. 4 is a circuit board 10 in which the sealing resin 6, the resist film 7 and the printing film 8 are omitted. It is a typical perspective view of. The same reference numerals are assigned to the same parts or parts having the same function.

絶縁基板１の表面には、接着剤５を介して接着された半導体チップ３と、銅箔からなる電極端子２と、電極端子２と半導体チップ３上の電極パッド１７とを接続するワイヤー４と、半導体チップ３及び電極端子２を囲むダム１４と、半導体チップ３やワイヤー４を保護するための封止樹脂６がモールドされている。ダム１４は、銅箔９と、レジスト膜７及び印刷膜８の積層構造を有する。ダム１４の銅箔９は、電極端子２や配線１５を形成するときに同時に形成する。ダム１４のレジスト膜７は、絶縁基板の表面保護用として他の領域に形成するときに同時に形成する。ダム１４の印刷膜８は、シルク印刷により他の領域に形成するときに同時に形成する。   On the surface of the insulating substrate 1, a semiconductor chip 3 bonded via an adhesive 5, an electrode terminal 2 made of copper foil, a wire 4 connecting the electrode terminal 2 and an electrode pad 17 on the semiconductor chip 3, The dam 14 surrounding the semiconductor chip 3 and the electrode terminal 2 and the sealing resin 6 for protecting the semiconductor chip 3 and the wire 4 are molded. The dam 14 has a laminated structure of the copper foil 9, the resist film 7 and the printing film 8. The copper foil 9 of the dam 14 is formed at the same time when the electrode terminal 2 and the wiring 15 are formed. The resist film 7 of the dam 14 is formed at the same time when it is formed in another region for protecting the surface of the insulating substrate. The printing film 8 of the dam 14 is formed at the same time when it is formed in another region by silk printing.

更に、絶縁基板１にはスルーホール１１が形成され、絶縁基板１の裏面には銅箔からなる裏面配線１６が形成されている。スルーホール１１には導電体が形成され、この導電体により表面の電極端子２と裏面の裏面配線１６とを電気的に接続する。図４に示すように、ダム１４は半導体チップ３及び電極端子２を隙間無く囲むように形成されている。ダム１４の内側に位置する電極端子２と外側に位置する配線１５とはスルーホール１１及び裏面配線１６を介して電気的に接続される。即ち、ダム１４の下側を回り込むように接続される。その結果、ダム１４は隙間をなくした囲みとすることができるので、封止樹脂６のダム１４の外側への流れ出しをより効果的に防止することができる。   Further, a through hole 11 is formed in the insulating substrate 1, and a back surface wiring 16 made of copper foil is formed on the back surface of the insulating substrate 1. A conductor is formed in the through hole 11, and the electrode terminal 2 on the front surface and the back surface wiring 16 on the back surface are electrically connected by this conductor. As shown in FIG. 4, the dam 14 is formed so as to surround the semiconductor chip 3 and the electrode terminal 2 without a gap. The electrode terminal 2 located inside the dam 14 and the wiring 15 located outside are electrically connected through the through hole 11 and the back surface wiring 16. That is, they are connected so as to go around the lower side of the dam 14. As a result, the dam 14 can be surrounded by a gap, so that the sealing resin 6 can be more effectively prevented from flowing out of the dam 14.

（実施例３）図５は、本発明の実施例３に係る回路基板１０の模式的な縦断面図である。実施例１と異なる部分は、ダム１４が銅箔９と半田１２の積層構造を有する点であり、その他は実施例１と同様なので説明を省略する。同一の部分又は同一の機能を有する部分には同一の符号を付している。   (Embodiment 3) FIG. 5 is a schematic longitudinal sectional view of a circuit board 10 according to Embodiment 3 of the present invention. The difference from the first embodiment is that the dam 14 has a laminated structure of the copper foil 9 and the solder 12, and the rest is the same as that of the first embodiment, and the description thereof is omitted. The same portions or portions having the same function are denoted by the same reference numerals.

ダム１４を構成する半田１２は、電極端子２の表面にも半田バンプとして印刷法により同時に形成する。電極端子２上の半田１２’はワイヤー４のボンディングの際に溶融するのでダム１４上の半田１２と形状が異なる。ダム１４に半田１２を積層することにより、ダム１４を高く形成することができる。そのため、封止樹脂６がダム１４の外側へ流れ出すことをより効果的に防止することができる。なお、この場合も、実施例２において説明したように、絶縁基板１にスルーホール１１を、また絶縁基板１の裏面に裏面配線１６を形成して、電極端子２に接続する配線をダム１４の下部を通すことができる。   The solder 12 constituting the dam 14 is simultaneously formed on the surface of the electrode terminal 2 as a solder bump by a printing method. Since the solder 12 ′ on the electrode terminal 2 is melted when the wire 4 is bonded, the shape of the solder 12 ′ is different from that of the solder 12 on the dam 14. By laminating the solder 12 on the dam 14, the dam 14 can be formed high. Therefore, the sealing resin 6 can be more effectively prevented from flowing out of the dam 14. Also in this case, as described in the second embodiment, the through-hole 11 is formed in the insulating substrate 1 and the back surface wiring 16 is formed on the back surface of the insulating substrate 1, and the wiring connected to the electrode terminal 2 is connected to the dam 14. Can pass through the bottom.

（実施例４）図６は、本発明の実施例４に係る回路基板１０の模式的な縦断面図である。実施例１と異なる部分は、ダム１４の内側近傍に溝１３が形成されている点であり、その他は実施例１と同様なので説明を省略する。同一の部分又は同一の機能を有する部分には同一の符号を付している。   (Embodiment 4) FIG. 6 is a schematic longitudinal sectional view of a circuit board 10 according to Embodiment 4 of the present invention. The difference from the first embodiment is that a groove 13 is formed in the vicinity of the inside of the dam 14, and the rest is the same as in the first embodiment, and the description thereof is omitted. The same portions or portions having the same function are denoted by the same reference numerals.

ダム１４の内周側近傍にはＶ字状の溝１３が形成されている。このような溝１３を形成することにより、封止樹脂６が一旦溝１３に溜まるので、封止樹脂６がダム１４の外側へ流れ出すことをより効果的に防止することができる。なお、溝１３は、絶縁基板１の上にカッティング溝を形成する工程において、形成することができるので、製造コストの上昇を抑えることができる。この場合も、実施例２において説明したように、絶縁基板１にスルーホール１１を、また絶縁基板１の裏面に裏面配線１６を形成して、電極端子２に接続する配線をダム１４の下部を通すことができる。また、実施例３において説明したように、ダム１４を銅箔９と半田１２の２層構造とすることができる。   A V-shaped groove 13 is formed in the vicinity of the inner peripheral side of the dam 14. By forming such a groove 13, the sealing resin 6 once accumulates in the groove 13, so that the sealing resin 6 can be more effectively prevented from flowing out of the dam 14. In addition, since the groove | channel 13 can be formed in the process of forming a cutting groove | channel on the insulated substrate 1, the raise of manufacturing cost can be suppressed. Also in this case, as described in the second embodiment, the through-hole 11 is formed in the insulating substrate 1 and the back surface wiring 16 is formed on the back surface of the insulating substrate 1, and the wiring connected to the electrode terminal 2 is arranged below the dam 14. Can pass through. Further, as described in the third embodiment, the dam 14 can have a two-layer structure of the copper foil 9 and the solder 12.

（実施例５）図７は、本発明の実施例５に係る回路基板１０の製造方法を表すフロー図であり、各図は図２に示す回路基板１０のＡＡ’部分の模式的な縦断面図である。同一の部分又は同一の機能を有する部分には同一の符号を付している。   (Embodiment 5) FIG. 7 is a flowchart showing a method for manufacturing a circuit board 10 according to Embodiment 5 of the present invention. Each figure is a schematic longitudinal section of the AA ′ portion of the circuit board 10 shown in FIG. FIG. The same portions or portions having the same function are denoted by the same reference numerals.

図７（ａ）は、絶縁基板１の表面に銅箔９を形成した準備工程を表す。絶縁基板１として厚さ０．８ｍｍのガラスエポキシ基板を使用した。銅箔９の厚さは約２０μｍである。図７（ｂ）は、表面の銅箔９をパターニングした電極形成工程を表す。電極端子２、配線１５や銅箔９等のパターンを形成したマスクを用意する。銅箔９の表面にフォトレジストを塗布し、このマスクを用いて露光、現像した後に、銅箔９をエッチング除去し、フォトレジストを除去した。即ち、絶縁基板１の中央の電極端子２と、その周辺のダム１４用の銅箔９と、その外側の配線１５とを同時に形成する。   FIG. 7A shows a preparation process in which the copper foil 9 is formed on the surface of the insulating substrate 1. A glass epoxy substrate having a thickness of 0.8 mm was used as the insulating substrate 1. The thickness of the copper foil 9 is about 20 μm. FIG. 7B shows an electrode forming process in which the copper foil 9 on the surface is patterned. A mask on which a pattern such as electrode terminal 2, wiring 15 and copper foil 9 is formed is prepared. A photoresist was applied to the surface of the copper foil 9, and after exposure and development using this mask, the copper foil 9 was removed by etching to remove the photoresist. That is, the electrode terminal 2 at the center of the insulating substrate 1, the copper foil 9 for the dam 14 around it, and the wiring 15 outside thereof are formed simultaneously.

図７（ｃ）と図７（ｄ）は、レジスト膜形成工程を表す。図７（ｃ）は絶縁基板１の表面にレジスト膜７を塗布した状態を表し、図７（ｄ）はそのレジスト膜７をパターニングした状態を表す。絶縁基板１に配線１５等の保護用のレジスト膜７を塗布し、次に、マスクを用いてレジスト膜７を露光、現像して、電極端子２や他の領域からレジスト膜７を除去する。ダム１４の銅箔９や配線１５の表面にレジスト膜７を残す。レジスト膜７は厚さ約２０μｍである。図７（ｅ）は、電極端子２の表面にＡｕ／Ｎｉ１８をメッキした状態を表す。他の導体との接続を容易にするためである。Ａｕ／Ｎｉ１８は夫々無電界メッキ法により堆積する。   FIG. 7C and FIG. 7D show a resist film forming process. FIG. 7C shows a state in which a resist film 7 is applied to the surface of the insulating substrate 1, and FIG. 7D shows a state in which the resist film 7 is patterned. A protective resist film 7 such as a wiring 15 is applied to the insulating substrate 1, and then the resist film 7 is exposed and developed using a mask to remove the resist film 7 from the electrode terminals 2 and other regions. The resist film 7 is left on the surfaces of the copper foil 9 and the wiring 15 of the dam 14. The resist film 7 has a thickness of about 20 μm. FIG. 7E shows a state in which Au / Ni 18 is plated on the surface of the electrode terminal 2. This is to facilitate connection with other conductors. Au / Ni 18 is deposited by electroless plating.

図７（ｆ）は、レジスト膜７の表面に印刷膜８を形成する印刷工程を表す。絶縁基板１上に実装する電子部品の品番等をシルク印刷により印刷する。この際、ダム１４を構成するレジスト膜７上にも印刷する。印刷膜８の厚さは約２０μｍである。   FIG. 7F shows a printing process for forming the printing film 8 on the surface of the resist film 7. The part number of the electronic component mounted on the insulating substrate 1 is printed by silk printing. At this time, printing is also performed on the resist film 7 constituting the dam 14. The thickness of the printing film 8 is about 20 μm.

図７（ｇ）〜図７（ｉ）は実装工程を表す。図７（ｇ）は半導体チップ３を絶縁基板１の上に接着剤５により接着した状態であり、図７（ｈ）は半導体チップ３の表面に設けた電極パッド１７と絶縁基板１上の電極端子２とを金線からなるワイヤー４によりワイヤーボンディングを行った状態であり、図７（ｉ）は半導体チップ３、ワイヤー４及び電極端子２を封止樹脂６により封止した状態である。封止樹脂６はエポシキ系樹脂を用いた。封止樹脂６を塗布する際に、ダム１４は封止樹脂６が外部に流れ出ることを防止する機能を有する。   FIG. 7G to FIG. 7I show the mounting process. FIG. 7G shows a state where the semiconductor chip 3 is bonded to the insulating substrate 1 with the adhesive 5, and FIG. 7H shows an electrode pad 17 provided on the surface of the semiconductor chip 3 and electrodes on the insulating substrate 1. FIG. 7 (i) shows a state in which the semiconductor chip 3, the wire 4 and the electrode terminal 2 are sealed with a sealing resin 6 in a state where wire bonding is performed between the terminal 2 and a wire 4 made of a gold wire. The sealing resin 6 was an epoxy resin. When the sealing resin 6 is applied, the dam 14 has a function of preventing the sealing resin 6 from flowing out.

以上のとおり、ダム１４は、銅箔９、レジスト膜７及び印刷膜８から形成されており、いずれの膜も回路基板１０の他の領域において使用する膜であることから、ダム１４を形成するためのみの工程が不要である。その結果、製造コストの上昇を抑えて、封止樹脂の流れ出し防止用のダム１４を形成することができる。   As described above, the dam 14 is formed from the copper foil 9, the resist film 7, and the printing film 8, and any film is a film used in other regions of the circuit board 10, and thus the dam 14 is formed. For this reason, only the process is unnecessary. As a result, an increase in manufacturing cost can be suppressed and the dam 14 for preventing the sealing resin from flowing out can be formed.

（実施例６）図８は、本発明の実施例６に係る回路基板１０の製造方法を表すフロー図であり、図８における各図は、図４に示す回路基板１０のＢＢ’部分の模式的な縦断面図である。同一の部分又は同一の機能を有する部分には同一の符号を付している。   (Embodiment 6) FIG. 8 is a flowchart showing a method of manufacturing a circuit board 10 according to Embodiment 6 of the present invention. Each drawing in FIG. 8 is a schematic diagram of a BB ′ portion of the circuit board 10 shown in FIG. FIG. The same portions or portions having the same function are denoted by the same reference numerals.

図８（ａ）と図８（ｂ）は、絶縁基板１を用意する準備工程を表す。図８（ａ）に示すように、まず、絶縁基板１の表面と裏面に夫々銅箔９及び銅箔９’を形成する。次に、絶縁基板１の電極端子２を形成する領域及びこの電極端子２に電気的に接続するための配線１５を形成すべき領域にスルーホール１１を形成する。次に、銅メッキ処理を施して表面の銅箔９と裏面の銅箔９’とを電気的に接続する。図８（ｂ）は、この銅メッキ処理後の状態を表している。銅メッキ処理後の銅箔９は、約５０μｍの厚さを有する。図８（ｃ）は表面の銅箔９と裏面の銅箔９’をパターニングした電極形成工程を表す。銅箔９の表面にフォトレジストを塗布し、配線パターンを形成したマスクを用意し、このマスクを用いて露光、現像した後に、銅箔９をエッチング除去し、フォトレジストを除去した。絶縁基板１の中央の電極端子２と、その周辺のダム１４用の銅箔９と、その外側の配線１５とを同時に形成した。同様に、裏面にフォトレジストを塗布し、裏面配線パターンを形成したマスクを用意し、このマスクを用いて露光、現像した後に、銅箔９’をエッチング除去し、フォトレジストを除去した。   FIG. 8A and FIG. 8B show preparation steps for preparing the insulating substrate 1. As shown in FIG. 8A, first, a copper foil 9 and a copper foil 9 'are formed on the front surface and the back surface of the insulating substrate 1, respectively. Next, the through hole 11 is formed in a region where the electrode terminal 2 of the insulating substrate 1 is formed and a region where the wiring 15 for electrical connection to the electrode terminal 2 is to be formed. Next, a copper plating process is performed to electrically connect the copper foil 9 on the front surface and the copper foil 9 'on the back surface. FIG. 8B shows the state after the copper plating process. The copper foil 9 after the copper plating process has a thickness of about 50 μm. FIG. 8C shows an electrode forming process in which the copper foil 9 on the front surface and the copper foil 9 'on the back surface are patterned. A photoresist was applied to the surface of the copper foil 9 to prepare a mask on which a wiring pattern was formed. After exposure and development using this mask, the copper foil 9 was removed by etching to remove the photoresist. The central electrode terminal 2 of the insulating substrate 1, the copper foil 9 for the dam 14 around it, and the wiring 15 on the outside thereof were formed simultaneously. Similarly, a mask was prepared by applying a photoresist on the back surface and forming a back surface wiring pattern. After exposure and development using this mask, the copper foil 9 'was removed by etching to remove the photoresist.

図８（ｄ）と図８（ｅ）は、レジスト膜形成工程を表す。図８（ｄ）は絶縁基板１の表面にレジスト膜７を塗布した状態を表し、図８（ｅ）はそのレジスト膜７をパターニングした状態を表す。絶縁基板１に裏面配線１６の保護用のレジスト膜７を塗布し、次に、マスクを用いてレジスト膜７を露光、現像して、電極端子２や他の領域からレジスト膜７を除去する。ダム１４の銅箔９及び配線１５の表面にレジスト膜７を残す。レジスト膜７は厚さ約２０μｍである。図８（ｆ）は、電極端子２及び裏面配線１６の表面にＡｕ／Ｎｉ１８をメッキした状態を表す。他の導体との接続を容易にするためである。Ａｕ／Ｎｉ１８は夫々無電界メッキ法により堆積する。   FIG. 8D and FIG. 8E show the resist film forming process. FIG. 8D shows a state in which a resist film 7 is applied to the surface of the insulating substrate 1, and FIG. 8E shows a state in which the resist film 7 is patterned. A resist film 7 for protecting the backside wiring 16 is applied to the insulating substrate 1, and then the resist film 7 is exposed and developed using a mask to remove the resist film 7 from the electrode terminal 2 and other regions. The resist film 7 is left on the surfaces of the copper foil 9 and the wiring 15 of the dam 14. The resist film 7 has a thickness of about 20 μm. FIG. 8F shows a state in which Au / Ni 18 is plated on the surfaces of the electrode terminal 2 and the back surface wiring 16. This is to facilitate connection with other conductors. Au / Ni 18 is deposited by electroless plating.

図８（ｇ）は、レジスト膜７の表面に印刷膜８を形成する印刷工程を表す。絶縁基板１上に実装する電子部品の品番等をシルク印刷により印刷する。この際、ダム１４を構成するレジスト膜７上にも印刷する。これにより、ダム１４は銅箔９、レジスト膜７及び印刷膜８の積層構造となる。そして、電極端子２は裏面配線１６を介して配線１５に接続するので、ダム１４は半導体チップ３が接着される領域を隙間無く囲むように形成することができる。印刷膜８の厚さは約２０μｍである。   FIG. 8G shows a printing process for forming the printing film 8 on the surface of the resist film 7. The part number of the electronic component mounted on the insulating substrate 1 is printed by silk printing. At this time, printing is also performed on the resist film 7 constituting the dam 14. As a result, the dam 14 has a laminated structure of the copper foil 9, the resist film 7 and the printing film 8. And since the electrode terminal 2 is connected to the wiring 15 via the back surface wiring 16, the dam 14 can be formed so that it may surround the area | region where the semiconductor chip 3 is adhere | attached without gap. The thickness of the printing film 8 is about 20 μm.

図８（ｈ）及び図８（ｉ）は実装工程を表す。図８（ｈ）は半導体チップ３を絶縁基板１の上に接着剤５により接着し、半導体チップ３の表面に設けた電極パッド１７と絶縁基板１上の電極端子２とを金線からなるワイヤー４によりワイヤーボンディングを行った状態である。図８（ｉ）は半導体チップ３、ワイヤー４及び電極端子２を封止樹脂６により封止した状態である。封止樹脂６はエポシキ系樹脂を用いた。封止樹脂６を塗布する際に、ダム１４は封止樹脂６が外部に流れ出ることを防止する機能を有する。   FIG. 8H and FIG. 8I show the mounting process. In FIG. 8H, the semiconductor chip 3 is bonded to the insulating substrate 1 with the adhesive 5, and the electrode pad 17 provided on the surface of the semiconductor chip 3 and the electrode terminal 2 on the insulating substrate 1 are wires made of gold wires. 4 shows a state where wire bonding is performed. FIG. 8I shows a state where the semiconductor chip 3, the wire 4 and the electrode terminal 2 are sealed with a sealing resin 6. The sealing resin 6 was an epoxy resin. When the sealing resin 6 is applied, the dam 14 has a function of preventing the sealing resin 6 from flowing out.

以上のとおり、ダム１４は、銅箔９、レジスト膜７及び印刷膜８から形成されており、いずれの膜も回路基板１０の他の領域において使用する膜であることから、ダム１４を形成するためのみの工程が不要である。また、電極端子２と配線１５とを裏面に形成した裏面配線１６を介してダム１４の下方を通したので、ダム１４を隙間無く形成することができ、より効果的に封止樹脂６の外周への流れ出しを防止することができる。   As described above, the dam 14 is formed from the copper foil 9, the resist film 7, and the printing film 8, and any film is a film used in other regions of the circuit board 10, and thus the dam 14 is formed. For this reason, only the process is unnecessary. Further, since the electrode terminal 2 and the wiring 15 are passed through the lower surface of the dam 14 via the back surface wiring 16 formed on the back surface, the dam 14 can be formed without any gap, and the outer periphery of the sealing resin 6 can be more effectively produced. Flowing out to can be prevented.

なお、以上の実施例５及び実施例６における準備工程において、ダム１４が形成されるべき領域の内周近傍に溝１３を形成し、封止樹脂６の流れ出しをより効果的に防止するようにしてもよい。この場合も、溝１３の形成は、絶縁基板１の表面に形成するカッティング溝を形成する工程で形成することができる。   In the preparation steps in the fifth and sixth embodiments, the groove 13 is formed in the vicinity of the inner periphery of the region where the dam 14 is to be formed so as to prevent the sealing resin 6 from flowing out more effectively. May be. Also in this case, the groove 13 can be formed in a step of forming a cutting groove formed on the surface of the insulating substrate 1.

以上、本発明に係る回路基板１０は、封止樹脂６が塗布される半導体チップ３の周囲にダム１４を形成して周囲に封止樹脂が流れ出ることが無いので、高密度実装が可能となり、かつ、ダム１４を形成するためのみの工程を無くしたので、製造コストの上昇を抑えることができ、携帯電話、パーソナルコンピュータ、その他の電子機器に広く使用することができる。   As described above, the circuit board 10 according to the present invention can form a dam 14 around the semiconductor chip 3 to which the sealing resin 6 is applied, and the sealing resin does not flow out to the periphery. In addition, since the process only for forming the dam 14 is eliminated, an increase in manufacturing cost can be suppressed, and it can be widely used for mobile phones, personal computers, and other electronic devices.

本発明の実施例に係る回路基板の模式的な縦断面図である。It is a typical longitudinal cross-sectional view of the circuit board based on the Example of this invention. 本発明の実施例に係る回路基板の模式的な斜視図である。It is a typical perspective view of the circuit board concerning the example of the present invention. 本発明の実施例に係る回路基板の模式的な縦断面図である。It is a typical longitudinal cross-sectional view of the circuit board based on the Example of this invention. 本発明の実施例に係る回路基板の模式的な斜視図である。It is a typical perspective view of the circuit board concerning the example of the present invention. 本発明の実施例に係る回路基板の模式的な縦断面図である。It is a typical longitudinal cross-sectional view of the circuit board based on the Example of this invention. 本発明の実施例に係る回路基板の模式的な縦断面図である。It is a typical longitudinal cross-sectional view of the circuit board based on the Example of this invention. 本発明の実施例に係る回路基板の製造方法を現すフロー図である。It is a flowchart showing the manufacturing method of the circuit board based on the Example of this invention. 本発明の実施例に係る回路基板の製造方法を現すフロー図である。It is a flowchart showing the manufacturing method of the circuit board based on the Example of this invention. 従来から公知の回路基板の縦断面図である。It is a longitudinal cross-sectional view of a conventionally well-known circuit board.

符号の説明Explanation of symbols

１ 絶縁基板
２ 電極端子
３ 半導体チップ
４ ワイヤー
５ 接着剤
６ 封止樹脂
７ レジスト膜
８ 印刷膜
９ 銅箔
１０ 回路基板
１４ ダム
１５ 配線
１７ 電極パッド DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Electrode terminal 3 Semiconductor chip 4 Wire 5 Adhesive 6 Sealing resin 7 Resist film 8 Printed film 9 Copper foil 10 Circuit board 14 Dam 15 Wiring 17 Electrode pad

Claims (11)

絶縁基板の表面に、配線を構成する銅箔と、表面保護用のレジスト膜と、部品名等の表示用の印刷膜が形成されている回路基板において、
前記絶縁基板の表面には、半導体チップと、前記半導体チップとワイヤーを介して接続する電極端子と、前記半導体チップを覆う封止樹脂と、前記半導体チップ及び前記電極端子を前記絶縁基板の表面において囲む形状を有し、前記封止樹脂の流れ出し防止用のダムとが形成されており、
前記ダムは、少なくとも前記銅箔から構成されていることを特徴とする回路基板。 In the circuit board on which the copper foil constituting the wiring, the resist film for surface protection, and the printed film for displaying the component name are formed on the surface of the insulating substrate,
On the surface of the insulating substrate, a semiconductor chip, an electrode terminal connected to the semiconductor chip via a wire, a sealing resin covering the semiconductor chip, and the semiconductor chip and the electrode terminal on the surface of the insulating substrate It has a surrounding shape, and a dam for preventing the sealing resin from flowing out is formed,
The circuit board according to claim 1, wherein the dam is composed of at least the copper foil. 前記ダムは、前記銅箔の上に積層される前記レジスト膜と、前記レジスト膜の上に積層される前記印刷膜を含むことを特徴とする請求項１に記載の回路基板。   The circuit board according to claim 1, wherein the dam includes the resist film laminated on the copper foil and the printed film laminated on the resist film. 前記電極端子の表面には半田が形成されており、前記ダムは、前記銅箔の上に積層される前記半田を含むことを特徴とする請求項１又は請求項２に記載の回路基板。   The circuit board according to claim 1, wherein solder is formed on a surface of the electrode terminal, and the dam includes the solder stacked on the copper foil. 前記絶縁基板には、前記絶縁基板を貫通するスルーホールと、前記スルーホールを介して前記電極端子と電気的に接続する裏面配線が形成されていることを特徴とする請求項１〜３のいずれか１項に記載の回路基板。   The through-hole which penetrates the said insulated substrate, and the back surface wiring electrically connected to the said electrode terminal through the said through hole are formed in the said insulated substrate. The circuit board according to claim 1. 前記絶縁基板の表面には、前記ダムの内周に沿って溝が形成されていることを特徴とする請求項１〜４のいずれか１項に記載の回路基板。   The circuit board according to claim 1, wherein a groove is formed on the surface of the insulating substrate along an inner periphery of the dam. 請求項１〜５のいずれか１項に記載の回路基板を使用した電子機器。   The electronic device using the circuit board of any one of Claims 1-5. 表面に銅箔が形成された絶縁基板を用意する準備工程と、
前記銅箔をパターニングして、半導体チップに接続するための電極端子と、封止樹脂の流れ出し防止用のダムを同時に形成する電極形成工程と、
前記絶縁基板にレジストを塗布してパターニングするレジスト膜形成工程と、
前記レジストの表面に印刷膜を形成する印刷工程と、
前記回路基板に半導体チップを接着し、前記半導体チップと前記電極端子とをワイヤーを介して接続し、前記半導体チップと前記ワイヤーとを封止樹脂により封止する実装工程と、を備える回路基板の製造方法。 A preparation step of preparing an insulating substrate having a copper foil formed on the surface;
Patterning the copper foil to form an electrode terminal for connecting to a semiconductor chip and an electrode forming step for simultaneously forming a dam for preventing the sealing resin from flowing out;
A resist film forming step of patterning by applying a resist to the insulating substrate;
A printing step of forming a printed film on the surface of the resist;
A mounting step of bonding a semiconductor chip to the circuit board, connecting the semiconductor chip and the electrode terminal via a wire, and sealing the semiconductor chip and the wire with a sealing resin. Production method. 前記レジスト形成工程は、前記ダムの表面に前記レジストを残す工程であり、
前記印刷工程は、前記ダムを形成する領域の前記レジストの表面に印刷膜を残す工程であることを特徴とする請求項７に記載の回路基板の製造方法。 The resist forming step is a step of leaving the resist on the surface of the dam,
The method of manufacturing a circuit board according to claim 7, wherein the printing step is a step of leaving a printed film on a surface of the resist in a region where the dam is formed. 前記レジスト形成工程の後に、前記銅箔からなる前記電極端子と前記ダムの表面に、半田を形成する半田形成工程を含むことを特徴とする請求項７又は請求項８に記載の回路基板の製造方法。   The circuit board manufacturing method according to claim 7, further comprising a solder forming step of forming solder on the surface of the electrode terminal made of the copper foil and the dam after the resist forming step. Method. 前記準備工程は、前記絶縁基板の裏面に銅箔を形成する工程と、前記絶縁基板にスルーホールを形成する工程と、前記表面の銅箔と前記裏面の銅箔とを電気的に接続する工程を含み、
前記電極形成工程は、前記裏面に形成された銅箔をパターニングして裏面配線を形成する工程を含むことを特徴とする請求項７〜９のいずれか１項に記載の回路基板の製造方法。 The preparation step includes a step of forming a copper foil on the back surface of the insulating substrate, a step of forming a through hole in the insulating substrate, and a step of electrically connecting the copper foil on the front surface and the copper foil on the back surface. Including
The method for manufacturing a circuit board according to claim 7, wherein the electrode forming step includes a step of patterning a copper foil formed on the back surface to form a back surface wiring. 前記準備工程は、前記絶縁基板の表面であって前記ダムが形成されるべき領域の内側近傍に溝を形成する工程を含むことを特徴とする請求項７〜１０のいずれか１項に記載の回路基板の製造方法。   The said preparatory process includes the process of forming a groove | channel near the inner side of the area | region where the said dam should be formed in the surface of the said insulated substrate, The any one of Claims 7-10 characterized by the above-mentioned. A method of manufacturing a circuit board.
JP2008024905A 2008-02-05 2008-02-05 Circuit board, electronic equipment using this, and method for manufacturing the circuit board Pending JP2009188086A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008024905A JP2009188086A (en) 2008-02-05 2008-02-05 Circuit board, electronic equipment using this, and method for manufacturing the circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008024905A JP2009188086A (en) 2008-02-05 2008-02-05 Circuit board, electronic equipment using this, and method for manufacturing the circuit board

Publications (1)

Publication Number Publication Date
JP2009188086A true JP2009188086A (en) 2009-08-20

Family

ID=41071058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008024905A Pending JP2009188086A (en) 2008-02-05 2008-02-05 Circuit board, electronic equipment using this, and method for manufacturing the circuit board

Country Status (1)

Country Link
JP (1) JP2009188086A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220309A (en) * 2013-05-06 2014-11-20 株式会社デンソー Multilayer substrate and electronic equipment using the same, method for manufacturing electronic equipment
WO2014203521A1 (en) * 2013-06-18 2014-12-24 株式会社デンソー Electronic apparatus
JP2016046371A (en) * 2014-08-22 2016-04-04 カルソニックカンセイ株式会社 Circuit board housing device
JP2016092259A (en) * 2014-11-06 2016-05-23 キヤノン株式会社 Electronic component, electronic module, manufacturing method thereof, and electronic equipment
WO2016143317A1 (en) * 2015-03-12 2016-09-15 株式会社デンソー Electronic device and manufacturing method thereof
WO2017056572A1 (en) * 2015-09-30 2017-04-06 日立オートモティブシステムズ株式会社 Resin-molded body and sensor device
JP2020505791A (en) * 2017-01-25 2020-02-20 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ Method of mechanically connecting electronic components and electronic component assembly
CN112867223A (en) * 2019-11-27 2021-05-28 启碁科技股份有限公司 Package structure and method for manufacturing the same
US11114358B2 (en) 2019-08-21 2021-09-07 Samsung Electro-Mechanics Co., Ltd. Semi-conductor package
CN114867230A (en) * 2022-05-27 2022-08-05 江西省航宇电子材料有限公司 Method for keeping thickness of stainless steel-based copper-clad plate consistent
US11410901B2 (en) 2019-11-18 2022-08-09 Wistron Neweb Corporation Package structure and manufacturing method thereof
WO2022270971A1 (en) * 2021-06-24 2022-12-29 엘지이노텍 주식회사 Printed circuit board module and electronic device

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220309A (en) * 2013-05-06 2014-11-20 株式会社デンソー Multilayer substrate and electronic equipment using the same, method for manufacturing electronic equipment
WO2014203521A1 (en) * 2013-06-18 2014-12-24 株式会社デンソー Electronic apparatus
JP2015026820A (en) * 2013-06-18 2015-02-05 株式会社デンソー Electronic apparatus
JP2016046371A (en) * 2014-08-22 2016-04-04 カルソニックカンセイ株式会社 Circuit board housing device
JP2016092259A (en) * 2014-11-06 2016-05-23 キヤノン株式会社 Electronic component, electronic module, manufacturing method thereof, and electronic equipment
US10236243B2 (en) 2014-11-06 2019-03-19 Canon Kabushiki Kaisha Electronic component, electronic module, manufacturing method therefor, and electronic apparatus
WO2016143317A1 (en) * 2015-03-12 2016-09-15 株式会社デンソー Electronic device and manufacturing method thereof
JP2016171203A (en) * 2015-03-12 2016-09-23 株式会社デンソー Electronic device and manufacturing method of the same
JPWO2017056572A1 (en) * 2015-09-30 2018-02-08 日立オートモティブシステムズ株式会社 Resin molded body and sensor device
US10217684B2 (en) 2015-09-30 2019-02-26 Hitachi Automotive Systems, Ltd. Resin molding and sensor device
WO2017056572A1 (en) * 2015-09-30 2017-04-06 日立オートモティブシステムズ株式会社 Resin-molded body and sensor device
JP2020505791A (en) * 2017-01-25 2020-02-20 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ Method of mechanically connecting electronic components and electronic component assembly
US11114358B2 (en) 2019-08-21 2021-09-07 Samsung Electro-Mechanics Co., Ltd. Semi-conductor package
US11410901B2 (en) 2019-11-18 2022-08-09 Wistron Neweb Corporation Package structure and manufacturing method thereof
CN112867223A (en) * 2019-11-27 2021-05-28 启碁科技股份有限公司 Package structure and method for manufacturing the same
WO2022270971A1 (en) * 2021-06-24 2022-12-29 엘지이노텍 주식회사 Printed circuit board module and electronic device
CN114867230A (en) * 2022-05-27 2022-08-05 江西省航宇电子材料有限公司 Method for keeping thickness of stainless steel-based copper-clad plate consistent

Similar Documents

Publication Publication Date Title
JP2009188086A (en) Circuit board, electronic equipment using this, and method for manufacturing the circuit board
CN101785106B (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
US10043726B2 (en) Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity
CN102625579B (en) Built-in circuit board of electronic parts
CN100424866C (en) Tape circuit substrate and semiconductor chip package using the same
JP2004023101A (en) Semiconductor device package and its manufacture
US8901729B2 (en) Semiconductor package, packaging substrate and fabrication method thereof
JP2020035848A (en) Printed wiring board and method of forming solder resist
KR100611291B1 (en) Circuit device, circuit module, and manufacturing method of the circuit device
KR100411862B1 (en) Wiring substrate and semiconductor device
CN103515348A (en) Wiring board
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
JP2007287743A (en) Wiring board and semiconductor device using the same, and method of manufacturing the same
JP2008218932A (en) Semiconductor element mounting substrate and its manufacturing method
CN107046016A (en) Through hole connection dish structure and its manufacture method that size reduces
US6896173B2 (en) Method of fabricating circuit substrate
JP2008198916A (en) Semiconductor device and manufacturing method thereof
JP2007053146A (en) Sealed printed board and its manufacturing method
JP7154818B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2010098077A (en) Method for manufacturing circuit module
JP2019153668A (en) Circuit board and manufacturing method thereof
JP2004235232A (en) Mounting structure of electronic component
JP2003249743A (en) Wiring substrate and method of manufacturing the same, semiconductor device and electronic device
CN108305864A (en) Novel terminal
JP6702410B2 (en) module

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090817