JP2009188086A - Circuit board, electronic equipment using this, and method for manufacturing the circuit board - Google Patents
Circuit board, electronic equipment using this, and method for manufacturing the circuit board Download PDFInfo
- Publication number
- JP2009188086A JP2009188086A JP2008024905A JP2008024905A JP2009188086A JP 2009188086 A JP2009188086 A JP 2009188086A JP 2008024905 A JP2008024905 A JP 2008024905A JP 2008024905 A JP2008024905 A JP 2008024905A JP 2009188086 A JP2009188086 A JP 2009188086A
- Authority
- JP
- Japan
- Prior art keywords
- dam
- circuit board
- copper foil
- insulating substrate
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、絶縁基板上に半導体チップ等を実装するための回路基板、この回路基板を用いた電子機器及び回路基板の製造方法に関する。 The present invention relates to a circuit board for mounting a semiconductor chip or the like on an insulating substrate, an electronic apparatus using the circuit board, and a method for manufacturing the circuit board.
半導体チップ等の電子部品を高密度に実装できる回路基板が要求されている。半導体のベアーチップを実装する場合に、ベアーチップやベアーチップと配線とを接続するためのワイヤー部を保護するために、シール剤を塗布する。シール剤は粘度が低いために絶縁基板上を広がりやすい。そのため、半導体チップの周囲を広く確保しなければならず、高密度実装のための省スペース化に難点があった。そこで、半導体チップを実装する領域に、シール剤の流れ出し防止用印刷ダムを形成することが提案されている(特許文献1を参照)。 There is a demand for a circuit board on which electronic components such as semiconductor chips can be mounted with high density. When a semiconductor bare chip is mounted, a sealant is applied to protect the bare chip or the wire portion for connecting the bare chip and the wiring. Since the sealing agent has a low viscosity, it tends to spread on the insulating substrate. For this reason, the periphery of the semiconductor chip has to be secured widely, and there has been a difficulty in saving space for high-density mounting. In view of this, it has been proposed to form a printing dam for preventing a sealant from flowing out in a region where a semiconductor chip is mounted (see Patent Document 1).
図9は、シール剤の流れ出し防止用のダムを印刷した回路基板50の部分断面図である。ガラスが混入されたエポキシ樹脂からなる絶縁基板51の表面には、銅箔端子52からなる配線パターンと、スクリーン印刷等により形成した印刷ダム53と、接着剤58により接着された半導体チップ54と、絶縁基板51の表面保護用のレジスト膜57と、銅箔端子52と接続する銅箔配線59等が形成されている。銅箔端子52と半導体チップ54の表面に形成される電極とは金線からなるワイヤー55によりワイヤーボンディングされている。印刷ダム53は、半導体チップ54と銅箔端子52の周囲を取り囲むように形成されている。そして、印刷ダム53の内側であって、半導体チップ54、ワイヤー55及び銅箔端子52の領域にはエポキシ樹脂等からなる保護用のシール剤56により覆われている。即ち、印刷ダム53は、シール剤56を塗布する際に、シール剤56が周囲に流れ出すのを防止するために形成されている。
しかしながら、上記従来例においては、シール剤56の流れ出し防止用の印刷ダム53を印刷する必要があるために、製造工程数が増加しコスト高となる課題があった。また、シール剤56の流れ出しを防止するために、比較的粘度の高いシール剤56を使用すると、シール剤56を塗布するためのディスペンサーが目詰まりして、作業スピードが遅くなり、量産性が低下する課題があった。
However, in the above conventional example, since it is necessary to print the
本発明においては、上記課題を解決するために、以下の構成とした。 In the present invention, in order to solve the above problems, the following configuration is adopted.
(1)絶縁基板の表面に、配線を構成する銅箔と、表面保護用のレジスト膜と、部品名等の表示用の印刷膜が形成されている回路基板において、前記絶縁基板の表面には、半導体チップと、前記半導体チップとワイヤーを介して接続する電極端子と、前記半導体チップを覆う封止樹脂と、前記半導体チップ及び前記電極端子を前記絶縁基板の表面において囲む形状を有し、前記封止樹脂の流れ出し防止用のダムとが形成されており、前記ダムは、少なくとも前記銅箔から構成されていることを特徴とする回路基板とした。 (1) In a circuit board in which a copper foil constituting a wiring, a resist film for surface protection, and a printed film for displaying a component name or the like are formed on the surface of the insulating substrate, the surface of the insulating substrate is A semiconductor chip, an electrode terminal connected to the semiconductor chip via a wire, a sealing resin covering the semiconductor chip, and a shape surrounding the semiconductor chip and the electrode terminal on the surface of the insulating substrate, A dam for preventing the sealing resin from flowing out is formed, and the dam is composed of at least the copper foil.
(2)上記(1)の回路基板において、前記ダムは、前記銅箔の上に積層される前記レジスト膜と、前記レジスト膜の上に積層される前記印刷膜を含むようにした。 (2) In the circuit board according to (1), the dam includes the resist film laminated on the copper foil and the printed film laminated on the resist film.
(3)上記(1)又は(2)の回路基板において、前記電極端子の表面には半田が形成されており、前記ダムは、前記銅箔の上に積層される前記半田を含むようにした。 (3) In the circuit board according to (1) or (2), solder is formed on a surface of the electrode terminal, and the dam includes the solder laminated on the copper foil. .
(4)上記(1)〜(3)のいずれか1の回路基板において、前記絶縁基板には、前記絶縁基板を貫通するスルーホールと、前記スルーホールを介して前記電極端子と電気的に接続する裏面配線が形成されるようにした。 (4) In the circuit board according to any one of (1) to (3), the insulating substrate is electrically connected to the electrode terminal through the through hole penetrating the insulating substrate and the through hole. The backside wiring to be formed was formed.
(5)上記(1)〜(4)のいずれか1の回路基板において、前記絶縁基板の表面には、前記ダムの内周に沿って溝が形成されるようにした。 (5) In the circuit board according to any one of (1) to (4), a groove is formed on the surface of the insulating substrate along the inner periphery of the dam.
(6)上記(1)〜(5)のいずれか1の回路基板を使用した電子機器とした。 (6) An electronic apparatus using the circuit board according to any one of the above (1) to (5) is provided.
(7)表面に銅箔が形成された絶縁基板を用意する準備工程と、前記銅箔をパターニングして、半導体チップに接続するための電極端子と、封止樹脂の流れ出し防止用のダムを同時に形成する電極形成工程と、前記絶縁基板にレジストを塗布してパターニングするレジスト膜形成工程と、前記レジストの表面に印刷膜を形成する印刷工程と、前記回路基板に半導体チップを接着し、前記半導体チップと前記電極端子とをワイヤーを介して接続し、前記半導体チップと前記ワイヤーとを封止樹脂により封止する実装工程と、を備える回路基板の製造方法とした。 (7) A preparatory process for preparing an insulating substrate having a copper foil formed on the surface, an electrode terminal for patterning the copper foil to connect to a semiconductor chip, and a dam for preventing the sealing resin from flowing out simultaneously An electrode forming step to form; a resist film forming step of applying a resist to the insulating substrate and patterning; a printing step of forming a printed film on a surface of the resist; and a semiconductor chip adhered to the circuit substrate, the semiconductor The circuit board manufacturing method includes: a mounting step of connecting the chip and the electrode terminal via a wire, and sealing the semiconductor chip and the wire with a sealing resin.
(8)上記(7)の回路基板の製造方法において、前記レジスト形成工程は、前記ダムの表面に前記レジストを残す工程であり、前記印刷工程は、前記ダムを形成する領域の前記レジストの表面に印刷膜を残す工程とした。 (8) In the method for manufacturing a circuit board according to (7), the resist forming step is a step of leaving the resist on a surface of the dam, and the printing step is a surface of the resist in a region where the dam is formed. The step of leaving a printed film on was performed.
(9)上記(7)又は(8)の回路基板の製造方法において、前記レジスト形成工程の後に、前記銅箔からなる前記電極端子と前記ダムの表面に、半田を形成する半田形成工程を含むようにした。 (9) In the method for manufacturing a circuit board according to (7) or (8), a solder forming step of forming solder on the surface of the electrode terminal and the dam made of the copper foil is included after the resist forming step. I did it.
(10)上記(7)〜(9)のいずれか1の回路基板の製造方法において、前記準備工程は、前記絶縁基板の裏面に銅箔を形成する工程と、前記絶縁基板にスルーホールを形成する工程と、前記表面の銅箔と前記裏面の銅箔とを電気的に接続する工程を含み、前記電極形成工程は、前記裏面に形成された銅箔をパターニングして裏面配線を形成する工程を含むようにした。 (10) In the method of manufacturing a circuit board according to any one of (7) to (9), the preparation step includes a step of forming a copper foil on the back surface of the insulating substrate, and a through hole is formed in the insulating substrate. And a step of electrically connecting the copper foil on the front surface and the copper foil on the back surface, wherein the electrode forming step forms a back surface wiring by patterning the copper foil formed on the back surface Was included.
(11)上記(7)〜(10)のいずれか1の回路基板の製造方法において、前記準備工程は、前記絶縁基板の表面であって前記ダムが形成されるべき領域の内側近傍に溝を形成する工程を含むようにした。 (11) In the method for manufacturing a circuit board according to any one of (7) to (10), the preparation step includes forming a groove on the surface of the insulating substrate and in the vicinity of the inside of the region where the dam is to be formed. A step of forming is included.
本発明においては、半導体チップを保護するための封止樹脂の流れ出し防止用のダムとして、回路基板を構成する必須の構成要素である銅箔を含めるようにした。これにより、ダム形成のための新たな印刷工程を必要としないで、高密度実装の可能な回路基板を製造コストの上昇を抑えて提供することができる、という利点を有する。 In the present invention, the copper foil, which is an essential component constituting the circuit board, is included as a dam for preventing the sealing resin from flowing out to protect the semiconductor chip. Accordingly, there is an advantage that a circuit board capable of high-density mounting can be provided while suppressing an increase in manufacturing cost without requiring a new printing process for forming a dam.
本発明の回路基板においては、絶縁基板の表面に、配線を構成するための銅箔と、表面保護用のレジスト膜と、部品名等を表示するための印刷膜が形成されている。また、絶縁基板の表面には、半導体チップと、この半導体チップの近傍に形成される電極端子と、半導体チップと電極端子を囲む形状を有し、封止樹脂の流れ出し防止用のダムが形成されている。半導体チップの表面に設けた電極と、上記電極端子とはワイヤーにより接続されており、半導体チップ、ワイヤー及び電極端子は封止樹脂により封止されている。ここで、封止樹脂の流れ出し防止用のダムは、少なくとも上記銅箔を含ように構成した。 In the circuit board of the present invention, a copper foil for forming wiring, a resist film for surface protection, and a printed film for displaying a part name and the like are formed on the surface of the insulating substrate. The surface of the insulating substrate has a semiconductor chip, electrode terminals formed in the vicinity of the semiconductor chip, and a shape surrounding the semiconductor chip and the electrode terminals, and a dam for preventing the sealing resin from flowing out is formed. ing. The electrode provided on the surface of the semiconductor chip and the electrode terminal are connected by a wire, and the semiconductor chip, the wire and the electrode terminal are sealed by a sealing resin. Here, the dam for preventing the sealing resin from flowing out was configured to include at least the copper foil.
ダムは、例えば、銅箔の上に他の領域に形成するレジスト膜を積層し、このレジスト膜の上に他の領域に形成する印刷膜を積層する。また、電極端子の表面に半田を形成する場合に、ダムは、銅箔の上に同じ半田を積層する。これにより、新たな工程を必要としないで、封止樹脂の流れ出し防止用のダムを形成することができ、製造コストの上昇を抑えることができる。また、1枚の絶縁基板から多数の回路基板を同時に作成する場合に、絶縁基板の表面に各回路基板を分離するための溝を形成する。この溝を、ダムを形成すべき領域の内周側に予め形成しておく。これにより、新たに余分な工程を必要としないで、封止樹脂の流れ出しを防止する機能を強化することができる。 In the dam, for example, a resist film to be formed in another region is laminated on a copper foil, and a printing film to be formed in another region is laminated on the resist film. In addition, when forming solder on the surface of the electrode terminal, the dam stacks the same solder on the copper foil. Accordingly, a dam for preventing the sealing resin from flowing out can be formed without requiring a new process, and an increase in manufacturing cost can be suppressed. Further, when a large number of circuit boards are formed simultaneously from a single insulating substrate, a groove for separating each circuit board is formed on the surface of the insulating substrate. This groove is formed in advance on the inner peripheral side of the region where the dam is to be formed. Thereby, the function which prevents the flow-out of sealing resin can be strengthened, without requiring an extra process newly.
また、絶縁基板の表面に形成した電極端子と、絶縁基板の裏面に形成した裏面配線とを、絶縁基板の表面から裏面に貫通するスルーホールを介して導通を取るようにした。従って、電極端子から配線を引き出す場合に、周囲に形成したダムを横切る必要がない。そのために、絶縁基板上に形成するダムは、半導体チップと電極端子を隙間なく囲うことができ、半導体チップの領域に塗布する封止樹脂の漏れ出しを完全に防止することができる。 In addition, the electrode terminal formed on the surface of the insulating substrate and the back surface wiring formed on the back surface of the insulating substrate are electrically connected through a through hole penetrating from the surface of the insulating substrate to the back surface. Therefore, there is no need to cross a dam formed in the periphery when drawing the wiring from the electrode terminal. Therefore, the dam formed on the insulating substrate can surround the semiconductor chip and the electrode terminal without any gap, and the leakage of the sealing resin applied to the region of the semiconductor chip can be completely prevented.
本発明の回路基板の製造方法においては、表面に銅箔が形成された絶縁基板を用意する準備工程と、この銅箔を用いて半導体チップに接続するための電極端子と、この銅箔を用いて封止樹脂の流れ出し防止用のダムを同時にパターニングする電極形成工程と、絶縁基板の保護用にレジストを塗布してパターニングするレジスト膜形成工程と、この形成したレジスト膜の表面に部品名や基板番号の表示をするための印刷膜を形成する印刷工程と、半導体チップを絶縁基板上に接着し、半導体チップと電極端子との間をワイヤーボンディングによって接続し、次に、半導体チップとワイヤーとを封止樹脂により封止する実装工程とを備えている。これにより、新たな工程を必要としないで封止樹脂の流れ出しを防止するためのダムを形成することができる。 In the method of manufacturing a circuit board according to the present invention, a preparation step of preparing an insulating substrate having a copper foil formed on the surface, an electrode terminal for connecting to a semiconductor chip using the copper foil, and the copper foil are used. An electrode forming step for simultaneously patterning a dam for preventing the sealing resin from flowing out, a resist film forming step for applying and patterning a resist to protect the insulating substrate, and a component name and a substrate on the surface of the formed resist film A printing process for forming a printed film for displaying a number, a semiconductor chip is bonded onto an insulating substrate, a connection between the semiconductor chip and an electrode terminal is established by wire bonding, and then the semiconductor chip and the wire are connected. A mounting step of sealing with a sealing resin. Thereby, it is possible to form a dam for preventing the sealing resin from flowing out without requiring a new process.
また、レジスト膜形成工程においてダムを構成する銅箔の上にレジスト膜を残し、更に、その上に印刷膜を残すことにより、ダムの高さを高くすることができる。また、レジスト膜形成工程の後に、電極端子の上に半田を印刷する場合に、ダムを構成する銅箔の上にも半田を同時に形成する。これにより、封止樹脂の流れ出しをより効果的に防止することができる。 Moreover, the height of a dam can be made high by leaving a resist film on the copper foil which comprises a dam in a resist film formation process, and also leaving a printing film on it. Further, when the solder is printed on the electrode terminal after the resist film forming step, the solder is simultaneously formed on the copper foil constituting the dam. Thereby, it is possible to more effectively prevent the sealing resin from flowing out.
また、絶縁基板の裏面にも銅箔を形成し、電極端子とするべき領域の絶縁基板にスルーホールを形成して、このスルーホールを介して表面の銅箔と裏面の銅箔とを電気的に接続する。更に、スルーホールを介して導通する銅箔をパターニングして裏面配線を形成する。これにより、電極端子から外部に電極を引き出す場合に、同じ表面に形成したダムを横切ることのないようにする。そのために、絶縁基板上に形成するダムは、半導体チップと電極端子を隙間なく囲うことができ、半導体チップの領域に塗布する封止樹脂の漏れ出しをより完全に防止することができる。 Also, a copper foil is formed on the back surface of the insulating substrate, a through hole is formed in the insulating substrate in the region to be the electrode terminal, and the copper foil on the front surface and the copper foil on the back surface are electrically connected through the through hole. Connect to. Further, the back surface wiring is formed by patterning the copper foil that is conducted through the through hole. This prevents the dam formed on the same surface from being traversed when the electrode is drawn out from the electrode terminal. Therefore, the dam formed on the insulating substrate can surround the semiconductor chip and the electrode terminal without any gap, and the leakage of the sealing resin applied to the region of the semiconductor chip can be more completely prevented.
また、絶縁基板のカッティング用の溝を形成する工程において、絶縁基板の表面のダムが形成されるべき領域の内側近傍にも溝を形成することができる。これにより、封止樹脂の外部への流れ出しをより効果的に防止することができる。 Further, in the step of forming the groove for cutting the insulating substrate, the groove can also be formed near the inside of the region where the dam on the surface of the insulating substrate is to be formed. Thereby, it is possible to more effectively prevent the sealing resin from flowing out.
以下、本発明について、図面を用いて具体的に説明する。 Hereinafter, the present invention will be specifically described with reference to the drawings.
(実施例1)図1は本発明の実施例1に係る回路基板10の模式的な縦断面図であり、図2は、封止樹脂6、レジスト膜7及び印刷膜8を省略した回路基板10の模式的な斜視図である。ガラスエポキシ樹脂からなる絶縁基板1の表面には、接着剤5を介して接着された半導体チップ3と、銅箔からなる電極端子2と、銅箔からなり、電極端子2に接続する配線15と、電極端子2と半導体チップ3の表面に形成した電極パッド17とを接続するワイヤー4と、半導体チップ3及び電極端子2を囲むように形成したダム14と、半導体チップ3やワイヤー4を保護するためのエポシキ系樹脂からなる封止樹脂6がモールドされている。
(Embodiment 1) FIG. 1 is a schematic longitudinal sectional view of a
ダム14と電極端子2は絶縁基板1の同一表面に形成されている。そのため、電極端子2に接続する配線15とダム14が交差する部分では、ダム14が切れている。ダム14の端部と配線15との間隙を小さく形成する。また、離間して形成されている配線15の間隙にも、ダム14’を形成し、封止樹脂6の流れ出しを防止できるようにする。
The
ダム14は、銅箔9、レジスト膜7及び印刷膜8の積層構造を有する。ダム14の銅箔9は、電極端子2や配線15を形成するときに同時に形成する。ダム14のレジスト膜7は、配線15や絶縁基板1の表面保護用として他の領域に形成するときに同時に形成する。ダム14の印刷膜8は、シルク印刷により他の領域に形成するときに同時に形成する。塗布した封止樹脂6はダム14によりせき止められてダム14の外側に流れ出さない。
The
(実施例2)図3は本発明の実施例2に係る回路基板10の模式的な縦断面図であり、図4は封止樹脂6、レジスト膜7及び印刷膜8を省略した回路基板10の模式的な斜視図である。同一の部分又は同一の機能を有する部分には同一の符号を付した。
(Embodiment 2) FIG. 3 is a schematic longitudinal sectional view of a
絶縁基板1の表面には、接着剤5を介して接着された半導体チップ3と、銅箔からなる電極端子2と、電極端子2と半導体チップ3上の電極パッド17とを接続するワイヤー4と、半導体チップ3及び電極端子2を囲むダム14と、半導体チップ3やワイヤー4を保護するための封止樹脂6がモールドされている。ダム14は、銅箔9と、レジスト膜7及び印刷膜8の積層構造を有する。ダム14の銅箔9は、電極端子2や配線15を形成するときに同時に形成する。ダム14のレジスト膜7は、絶縁基板の表面保護用として他の領域に形成するときに同時に形成する。ダム14の印刷膜8は、シルク印刷により他の領域に形成するときに同時に形成する。
On the surface of the insulating
更に、絶縁基板1にはスルーホール11が形成され、絶縁基板1の裏面には銅箔からなる裏面配線16が形成されている。スルーホール11には導電体が形成され、この導電体により表面の電極端子2と裏面の裏面配線16とを電気的に接続する。図4に示すように、ダム14は半導体チップ3及び電極端子2を隙間無く囲むように形成されている。ダム14の内側に位置する電極端子2と外側に位置する配線15とはスルーホール11及び裏面配線16を介して電気的に接続される。即ち、ダム14の下側を回り込むように接続される。その結果、ダム14は隙間をなくした囲みとすることができるので、封止樹脂6のダム14の外側への流れ出しをより効果的に防止することができる。
Further, a through
(実施例3)図5は、本発明の実施例3に係る回路基板10の模式的な縦断面図である。実施例1と異なる部分は、ダム14が銅箔9と半田12の積層構造を有する点であり、その他は実施例1と同様なので説明を省略する。同一の部分又は同一の機能を有する部分には同一の符号を付している。
(Embodiment 3) FIG. 5 is a schematic longitudinal sectional view of a
ダム14を構成する半田12は、電極端子2の表面にも半田バンプとして印刷法により同時に形成する。電極端子2上の半田12’はワイヤー4のボンディングの際に溶融するのでダム14上の半田12と形状が異なる。ダム14に半田12を積層することにより、ダム14を高く形成することができる。そのため、封止樹脂6がダム14の外側へ流れ出すことをより効果的に防止することができる。なお、この場合も、実施例2において説明したように、絶縁基板1にスルーホール11を、また絶縁基板1の裏面に裏面配線16を形成して、電極端子2に接続する配線をダム14の下部を通すことができる。
The
(実施例4)図6は、本発明の実施例4に係る回路基板10の模式的な縦断面図である。実施例1と異なる部分は、ダム14の内側近傍に溝13が形成されている点であり、その他は実施例1と同様なので説明を省略する。同一の部分又は同一の機能を有する部分には同一の符号を付している。
(Embodiment 4) FIG. 6 is a schematic longitudinal sectional view of a
ダム14の内周側近傍にはV字状の溝13が形成されている。このような溝13を形成することにより、封止樹脂6が一旦溝13に溜まるので、封止樹脂6がダム14の外側へ流れ出すことをより効果的に防止することができる。なお、溝13は、絶縁基板1の上にカッティング溝を形成する工程において、形成することができるので、製造コストの上昇を抑えることができる。この場合も、実施例2において説明したように、絶縁基板1にスルーホール11を、また絶縁基板1の裏面に裏面配線16を形成して、電極端子2に接続する配線をダム14の下部を通すことができる。また、実施例3において説明したように、ダム14を銅箔9と半田12の2層構造とすることができる。
A V-shaped
(実施例5)図7は、本発明の実施例5に係る回路基板10の製造方法を表すフロー図であり、各図は図2に示す回路基板10のAA’部分の模式的な縦断面図である。同一の部分又は同一の機能を有する部分には同一の符号を付している。
(Embodiment 5) FIG. 7 is a flowchart showing a method for manufacturing a
図7(a)は、絶縁基板1の表面に銅箔9を形成した準備工程を表す。絶縁基板1として厚さ0.8mmのガラスエポキシ基板を使用した。銅箔9の厚さは約20μmである。図7(b)は、表面の銅箔9をパターニングした電極形成工程を表す。電極端子2、配線15や銅箔9等のパターンを形成したマスクを用意する。銅箔9の表面にフォトレジストを塗布し、このマスクを用いて露光、現像した後に、銅箔9をエッチング除去し、フォトレジストを除去した。即ち、絶縁基板1の中央の電極端子2と、その周辺のダム14用の銅箔9と、その外側の配線15とを同時に形成する。
FIG. 7A shows a preparation process in which the
図7(c)と図7(d)は、レジスト膜形成工程を表す。図7(c)は絶縁基板1の表面にレジスト膜7を塗布した状態を表し、図7(d)はそのレジスト膜7をパターニングした状態を表す。絶縁基板1に配線15等の保護用のレジスト膜7を塗布し、次に、マスクを用いてレジスト膜7を露光、現像して、電極端子2や他の領域からレジスト膜7を除去する。ダム14の銅箔9や配線15の表面にレジスト膜7を残す。レジスト膜7は厚さ約20μmである。図7(e)は、電極端子2の表面にAu/Ni18をメッキした状態を表す。他の導体との接続を容易にするためである。Au/Ni18は夫々無電界メッキ法により堆積する。
FIG. 7C and FIG. 7D show a resist film forming process. FIG. 7C shows a state in which a resist
図7(f)は、レジスト膜7の表面に印刷膜8を形成する印刷工程を表す。絶縁基板1上に実装する電子部品の品番等をシルク印刷により印刷する。この際、ダム14を構成するレジスト膜7上にも印刷する。印刷膜8の厚さは約20μmである。
FIG. 7F shows a printing process for forming the
図7(g)〜図7(i)は実装工程を表す。図7(g)は半導体チップ3を絶縁基板1の上に接着剤5により接着した状態であり、図7(h)は半導体チップ3の表面に設けた電極パッド17と絶縁基板1上の電極端子2とを金線からなるワイヤー4によりワイヤーボンディングを行った状態であり、図7(i)は半導体チップ3、ワイヤー4及び電極端子2を封止樹脂6により封止した状態である。封止樹脂6はエポシキ系樹脂を用いた。封止樹脂6を塗布する際に、ダム14は封止樹脂6が外部に流れ出ることを防止する機能を有する。
FIG. 7G to FIG. 7I show the mounting process. FIG. 7G shows a state where the
以上のとおり、ダム14は、銅箔9、レジスト膜7及び印刷膜8から形成されており、いずれの膜も回路基板10の他の領域において使用する膜であることから、ダム14を形成するためのみの工程が不要である。その結果、製造コストの上昇を抑えて、封止樹脂の流れ出し防止用のダム14を形成することができる。
As described above, the
(実施例6)図8は、本発明の実施例6に係る回路基板10の製造方法を表すフロー図であり、図8における各図は、図4に示す回路基板10のBB’部分の模式的な縦断面図である。同一の部分又は同一の機能を有する部分には同一の符号を付している。
(Embodiment 6) FIG. 8 is a flowchart showing a method of manufacturing a
図8(a)と図8(b)は、絶縁基板1を用意する準備工程を表す。図8(a)に示すように、まず、絶縁基板1の表面と裏面に夫々銅箔9及び銅箔9’を形成する。次に、絶縁基板1の電極端子2を形成する領域及びこの電極端子2に電気的に接続するための配線15を形成すべき領域にスルーホール11を形成する。次に、銅メッキ処理を施して表面の銅箔9と裏面の銅箔9’とを電気的に接続する。図8(b)は、この銅メッキ処理後の状態を表している。銅メッキ処理後の銅箔9は、約50μmの厚さを有する。図8(c)は表面の銅箔9と裏面の銅箔9’をパターニングした電極形成工程を表す。銅箔9の表面にフォトレジストを塗布し、配線パターンを形成したマスクを用意し、このマスクを用いて露光、現像した後に、銅箔9をエッチング除去し、フォトレジストを除去した。絶縁基板1の中央の電極端子2と、その周辺のダム14用の銅箔9と、その外側の配線15とを同時に形成した。同様に、裏面にフォトレジストを塗布し、裏面配線パターンを形成したマスクを用意し、このマスクを用いて露光、現像した後に、銅箔9’をエッチング除去し、フォトレジストを除去した。
FIG. 8A and FIG. 8B show preparation steps for preparing the insulating
図8(d)と図8(e)は、レジスト膜形成工程を表す。図8(d)は絶縁基板1の表面にレジスト膜7を塗布した状態を表し、図8(e)はそのレジスト膜7をパターニングした状態を表す。絶縁基板1に裏面配線16の保護用のレジスト膜7を塗布し、次に、マスクを用いてレジスト膜7を露光、現像して、電極端子2や他の領域からレジスト膜7を除去する。ダム14の銅箔9及び配線15の表面にレジスト膜7を残す。レジスト膜7は厚さ約20μmである。図8(f)は、電極端子2及び裏面配線16の表面にAu/Ni18をメッキした状態を表す。他の導体との接続を容易にするためである。Au/Ni18は夫々無電界メッキ法により堆積する。
FIG. 8D and FIG. 8E show the resist film forming process. FIG. 8D shows a state in which a resist
図8(g)は、レジスト膜7の表面に印刷膜8を形成する印刷工程を表す。絶縁基板1上に実装する電子部品の品番等をシルク印刷により印刷する。この際、ダム14を構成するレジスト膜7上にも印刷する。これにより、ダム14は銅箔9、レジスト膜7及び印刷膜8の積層構造となる。そして、電極端子2は裏面配線16を介して配線15に接続するので、ダム14は半導体チップ3が接着される領域を隙間無く囲むように形成することができる。印刷膜8の厚さは約20μmである。
FIG. 8G shows a printing process for forming the
図8(h)及び図8(i)は実装工程を表す。図8(h)は半導体チップ3を絶縁基板1の上に接着剤5により接着し、半導体チップ3の表面に設けた電極パッド17と絶縁基板1上の電極端子2とを金線からなるワイヤー4によりワイヤーボンディングを行った状態である。図8(i)は半導体チップ3、ワイヤー4及び電極端子2を封止樹脂6により封止した状態である。封止樹脂6はエポシキ系樹脂を用いた。封止樹脂6を塗布する際に、ダム14は封止樹脂6が外部に流れ出ることを防止する機能を有する。
FIG. 8H and FIG. 8I show the mounting process. In FIG. 8H, the
以上のとおり、ダム14は、銅箔9、レジスト膜7及び印刷膜8から形成されており、いずれの膜も回路基板10の他の領域において使用する膜であることから、ダム14を形成するためのみの工程が不要である。また、電極端子2と配線15とを裏面に形成した裏面配線16を介してダム14の下方を通したので、ダム14を隙間無く形成することができ、より効果的に封止樹脂6の外周への流れ出しを防止することができる。
As described above, the
なお、以上の実施例5及び実施例6における準備工程において、ダム14が形成されるべき領域の内周近傍に溝13を形成し、封止樹脂6の流れ出しをより効果的に防止するようにしてもよい。この場合も、溝13の形成は、絶縁基板1の表面に形成するカッティング溝を形成する工程で形成することができる。
In the preparation steps in the fifth and sixth embodiments, the
以上、本発明に係る回路基板10は、封止樹脂6が塗布される半導体チップ3の周囲にダム14を形成して周囲に封止樹脂が流れ出ることが無いので、高密度実装が可能となり、かつ、ダム14を形成するためのみの工程を無くしたので、製造コストの上昇を抑えることができ、携帯電話、パーソナルコンピュータ、その他の電子機器に広く使用することができる。
As described above, the
1 絶縁基板
2 電極端子
3 半導体チップ
4 ワイヤー
5 接着剤
6 封止樹脂
7 レジスト膜
8 印刷膜
9 銅箔
10 回路基板
14 ダム
15 配線
17 電極パッド
DESCRIPTION OF
Claims (11)
前記絶縁基板の表面には、半導体チップと、前記半導体チップとワイヤーを介して接続する電極端子と、前記半導体チップを覆う封止樹脂と、前記半導体チップ及び前記電極端子を前記絶縁基板の表面において囲む形状を有し、前記封止樹脂の流れ出し防止用のダムとが形成されており、
前記ダムは、少なくとも前記銅箔から構成されていることを特徴とする回路基板。 In the circuit board on which the copper foil constituting the wiring, the resist film for surface protection, and the printed film for displaying the component name are formed on the surface of the insulating substrate,
On the surface of the insulating substrate, a semiconductor chip, an electrode terminal connected to the semiconductor chip via a wire, a sealing resin covering the semiconductor chip, and the semiconductor chip and the electrode terminal on the surface of the insulating substrate It has a surrounding shape, and a dam for preventing the sealing resin from flowing out is formed,
The circuit board according to claim 1, wherein the dam is composed of at least the copper foil.
前記銅箔をパターニングして、半導体チップに接続するための電極端子と、封止樹脂の流れ出し防止用のダムを同時に形成する電極形成工程と、
前記絶縁基板にレジストを塗布してパターニングするレジスト膜形成工程と、
前記レジストの表面に印刷膜を形成する印刷工程と、
前記回路基板に半導体チップを接着し、前記半導体チップと前記電極端子とをワイヤーを介して接続し、前記半導体チップと前記ワイヤーとを封止樹脂により封止する実装工程と、を備える回路基板の製造方法。 A preparation step of preparing an insulating substrate having a copper foil formed on the surface;
Patterning the copper foil to form an electrode terminal for connecting to a semiconductor chip and an electrode forming step for simultaneously forming a dam for preventing the sealing resin from flowing out;
A resist film forming step of patterning by applying a resist to the insulating substrate;
A printing step of forming a printed film on the surface of the resist;
A mounting step of bonding a semiconductor chip to the circuit board, connecting the semiconductor chip and the electrode terminal via a wire, and sealing the semiconductor chip and the wire with a sealing resin. Production method.
前記印刷工程は、前記ダムを形成する領域の前記レジストの表面に印刷膜を残す工程であることを特徴とする請求項7に記載の回路基板の製造方法。 The resist forming step is a step of leaving the resist on the surface of the dam,
The method of manufacturing a circuit board according to claim 7, wherein the printing step is a step of leaving a printed film on a surface of the resist in a region where the dam is formed.
前記電極形成工程は、前記裏面に形成された銅箔をパターニングして裏面配線を形成する工程を含むことを特徴とする請求項7〜9のいずれか1項に記載の回路基板の製造方法。 The preparation step includes a step of forming a copper foil on the back surface of the insulating substrate, a step of forming a through hole in the insulating substrate, and a step of electrically connecting the copper foil on the front surface and the copper foil on the back surface. Including
The method for manufacturing a circuit board according to claim 7, wherein the electrode forming step includes a step of patterning a copper foil formed on the back surface to form a back surface wiring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008024905A JP2009188086A (en) | 2008-02-05 | 2008-02-05 | Circuit board, electronic equipment using this, and method for manufacturing the circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008024905A JP2009188086A (en) | 2008-02-05 | 2008-02-05 | Circuit board, electronic equipment using this, and method for manufacturing the circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009188086A true JP2009188086A (en) | 2009-08-20 |
Family
ID=41071058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008024905A Pending JP2009188086A (en) | 2008-02-05 | 2008-02-05 | Circuit board, electronic equipment using this, and method for manufacturing the circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009188086A (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014220309A (en) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | Multilayer substrate and electronic equipment using the same, method for manufacturing electronic equipment |
WO2014203521A1 (en) * | 2013-06-18 | 2014-12-24 | 株式会社デンソー | Electronic apparatus |
JP2016046371A (en) * | 2014-08-22 | 2016-04-04 | カルソニックカンセイ株式会社 | Circuit board housing device |
JP2016092259A (en) * | 2014-11-06 | 2016-05-23 | キヤノン株式会社 | Electronic component, electronic module, manufacturing method thereof, and electronic equipment |
WO2016143317A1 (en) * | 2015-03-12 | 2016-09-15 | 株式会社デンソー | Electronic device and manufacturing method thereof |
WO2017056572A1 (en) * | 2015-09-30 | 2017-04-06 | 日立オートモティブシステムズ株式会社 | Resin-molded body and sensor device |
JP2020505791A (en) * | 2017-01-25 | 2020-02-20 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh | Method of mechanically connecting electronic components and electronic component assembly |
CN112867223A (en) * | 2019-11-27 | 2021-05-28 | 启碁科技股份有限公司 | Package structure and method for manufacturing the same |
US11114358B2 (en) | 2019-08-21 | 2021-09-07 | Samsung Electro-Mechanics Co., Ltd. | Semi-conductor package |
CN114867230A (en) * | 2022-05-27 | 2022-08-05 | 江西省航宇电子材料有限公司 | Method for keeping thickness of stainless steel-based copper-clad plate consistent |
US11410901B2 (en) | 2019-11-18 | 2022-08-09 | Wistron Neweb Corporation | Package structure and manufacturing method thereof |
WO2022270971A1 (en) * | 2021-06-24 | 2022-12-29 | 엘지이노텍 주식회사 | Printed circuit board module and electronic device |
-
2008
- 2008-02-05 JP JP2008024905A patent/JP2009188086A/en active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014220309A (en) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | Multilayer substrate and electronic equipment using the same, method for manufacturing electronic equipment |
WO2014203521A1 (en) * | 2013-06-18 | 2014-12-24 | 株式会社デンソー | Electronic apparatus |
JP2015026820A (en) * | 2013-06-18 | 2015-02-05 | 株式会社デンソー | Electronic apparatus |
JP2016046371A (en) * | 2014-08-22 | 2016-04-04 | カルソニックカンセイ株式会社 | Circuit board housing device |
JP2016092259A (en) * | 2014-11-06 | 2016-05-23 | キヤノン株式会社 | Electronic component, electronic module, manufacturing method thereof, and electronic equipment |
US10236243B2 (en) | 2014-11-06 | 2019-03-19 | Canon Kabushiki Kaisha | Electronic component, electronic module, manufacturing method therefor, and electronic apparatus |
WO2016143317A1 (en) * | 2015-03-12 | 2016-09-15 | 株式会社デンソー | Electronic device and manufacturing method thereof |
JP2016171203A (en) * | 2015-03-12 | 2016-09-23 | 株式会社デンソー | Electronic device and manufacturing method of the same |
JPWO2017056572A1 (en) * | 2015-09-30 | 2018-02-08 | 日立オートモティブシステムズ株式会社 | Resin molded body and sensor device |
US10217684B2 (en) | 2015-09-30 | 2019-02-26 | Hitachi Automotive Systems, Ltd. | Resin molding and sensor device |
WO2017056572A1 (en) * | 2015-09-30 | 2017-04-06 | 日立オートモティブシステムズ株式会社 | Resin-molded body and sensor device |
JP2020505791A (en) * | 2017-01-25 | 2020-02-20 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh | Method of mechanically connecting electronic components and electronic component assembly |
US11114358B2 (en) | 2019-08-21 | 2021-09-07 | Samsung Electro-Mechanics Co., Ltd. | Semi-conductor package |
US11410901B2 (en) | 2019-11-18 | 2022-08-09 | Wistron Neweb Corporation | Package structure and manufacturing method thereof |
CN112867223A (en) * | 2019-11-27 | 2021-05-28 | 启碁科技股份有限公司 | Package structure and method for manufacturing the same |
WO2022270971A1 (en) * | 2021-06-24 | 2022-12-29 | 엘지이노텍 주식회사 | Printed circuit board module and electronic device |
CN114867230A (en) * | 2022-05-27 | 2022-08-05 | 江西省航宇电子材料有限公司 | Method for keeping thickness of stainless steel-based copper-clad plate consistent |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009188086A (en) | Circuit board, electronic equipment using this, and method for manufacturing the circuit board | |
CN101785106B (en) | Semiconductor device including semiconductor constituent and manufacturing method thereof | |
US10043726B2 (en) | Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity | |
CN102625579B (en) | Built-in circuit board of electronic parts | |
CN100424866C (en) | Tape circuit substrate and semiconductor chip package using the same | |
JP2004023101A (en) | Semiconductor device package and its manufacture | |
US8901729B2 (en) | Semiconductor package, packaging substrate and fabrication method thereof | |
JP2020035848A (en) | Printed wiring board and method of forming solder resist | |
KR100611291B1 (en) | Circuit device, circuit module, and manufacturing method of the circuit device | |
KR100411862B1 (en) | Wiring substrate and semiconductor device | |
US20060097400A1 (en) | Substrate via pad structure providing reliable connectivity in array package devices | |
JP2007287743A (en) | Wiring board and semiconductor device using the same, and method of manufacturing the same | |
CN103515348A (en) | Wiring board | |
JP2008218932A (en) | Semiconductor element mounting substrate and its manufacturing method | |
US6896173B2 (en) | Method of fabricating circuit substrate | |
JP2008198916A (en) | Semiconductor device and manufacturing method thereof | |
JP2007053146A (en) | Sealed printed board and its manufacturing method | |
CN107046016A (en) | Through hole connection dish structure and its manufacture method that size reduces | |
JP7154818B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2010098077A (en) | Method for manufacturing circuit module | |
JP2019153668A (en) | Circuit board and manufacturing method thereof | |
JP2003249743A (en) | Wiring substrate and method of manufacturing the same, semiconductor device and electronic device | |
CN108305864A (en) | Novel terminal | |
JP6702410B2 (en) | module | |
JP2013110332A (en) | Surface mounting electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090817 |