KR101224694B1 - 반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩방법 - Google Patents

반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩방법 Download PDF

Info

Publication number
KR101224694B1
KR101224694B1 KR1020110044973A KR20110044973A KR101224694B1 KR 101224694 B1 KR101224694 B1 KR 101224694B1 KR 1020110044973 A KR1020110044973 A KR 1020110044973A KR 20110044973 A KR20110044973 A KR 20110044973A KR 101224694 B1 KR101224694 B1 KR 101224694B1
Authority
KR
South Korea
Prior art keywords
semiconductor component
circuit board
bonding
increasing
printed circuit
Prior art date
Application number
KR1020110044973A
Other languages
English (en)
Other versions
KR20120126870A (ko
Inventor
김종형
김용성
김규한
김주호
Original Assignee
서울과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울과학기술대학교 산학협력단 filed Critical 서울과학기술대학교 산학협력단
Priority to KR1020110044973A priority Critical patent/KR101224694B1/ko
Publication of KR20120126870A publication Critical patent/KR20120126870A/ko
Application granted granted Critical
Publication of KR101224694B1 publication Critical patent/KR101224694B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩 방법이 개시된다. 본 발명의 실시예에 따른 반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩 방법은, 반도체 부품의 접합 패드에 형성된 범프의 표면 및 회로기판의 전극 패드의 표면을 무전해 도금 또는 전해 도금 처리하는 단계; 와 상기 무전해 도금 또는 전해 도금 처리된 전극 패드의 표면 및 범프의 표면을 플라즈마 처리를 통해 세정하여, 초음파를 이용하여 접합 될 상기 범프의 표면 및 회로기판의 전극 패드의 표면 간 접합 면적을 증가시키는 단계를 포함한다.

Description

반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩방법{METHOD OF BONDING SEMICONDUCTOR COMPONENT ON PRINTED CIRCUIT BOARD THROUGH INCREASING OF THE BONDING AREA BETWEEN THE SEMICONDUCTOR COMPONENT AND PRINTED CIRCUIT BOARD}
본 발명은 반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩방법에 관한 것으로, 더욱 자세하게는 무전해 도금 또는 전해 도금 처리된 반도체 부품의 접합 패드에 형성된 범프의 표면과 회로기판의 전극 패드의 표면을 플라즈마 처리를 통해 세정해서, 이후 초음파를 이용하여 접합 될 반도체 부품의 접합 패드에 형성된 범프의 표면 및 회로기판의 전극 패드의 표면 간 접합 면적을 증가시키는 기술에 관한 것이다.
반도체 부품을 인쇄 회로 기판(Printed Circuit Board : PCB)에 전기적으로 접합시키는 방법으로서, 양자의 접합(전극) 패드를 초음파를 이용하여 접합시키는 방법이 있다. 즉, 도 1에 도시된 바와 같이, 반도체 부품(1)의 접합 패드(2)에 형성된 범프(bump)(3)의 표면 및 회로기판(5)의 전극 패드(4)의 표면을 무전해 도금처리하고 이렇게 무전해 도금 처리된 범프(3)와 회로기판(5)의 전극 패드(4)를 초음파를 이용하여 접합한다. .
그런데 도 1에 도시된 바와 같이 무전해 도금 처리된 반도체 부품(1)의 접합 패드(2)에 형성된 범프 (3)의 표면 및 회로기판(5)의 전극 패드의 표면은 둥글게 형성되기 때문에, 초음파 가열을 통해 범프(3)와 전극 패드(4) 간 접합시, 도 2에 도시된 바와 같이 범프(3)와 전극 패드(4) 간 접합 계면이 들뜨는 현상이 발생하여서 접합 신뢰성을 확보할 수 없는 문제점을 발생시킨다.
무전해 도금 또는 전해 도금 처리된 반도체 부품의 접합 패드에 형성된 범프의 표면과 인쇄회로기판상의 전극 패드의 표면을 플라즈마 처리를 통해 세정해서, 이후 초음파를 이용하여 접합 될 반도체 부품의 접합 패드에 형성된 범프의 표면 및 회로기판의 전극 패드의 표면 간 접합 면적을 증가시키는, 반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩 방법이 제안된다.
본 발명의 일 양상에 따른 반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩 방법은, 반도체 부품의 접합 패드에 형성된 범프의 표면 및 회로기판의 전극 패드의 표면을 무전해 도금 또는 전해 도금 처리하는 단계; 와 상기 무전해 도금 또는 전해 도금 처리된 전극 패드의 표면 및 범프의 표면을 플라즈마 처리를 통해 세정하여, 초음파를 이용하여 접합 될 상기 범프의 표면 및 회로기판의 전극 패드의 표면 간 접합 면적을 증가시키는 단계를 포함한다.
상기 플라즈마 처리를 통한 세정은, Ar 가스를 이용하여 이루어질 수 있다.
상기 플라즈마 처리를 통한 세정은, Ar 가스가 96%, H2 가스가 3.5% 및 NF3 가스가 1.5%로 혼합된 가스를 이용하여 이루어질 수 있다.
본 발명의 실시예에 따른 반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩 방법에 따르면, 무전해 도금 또는 전해 도금 처리된 반도체 부품의 접합 패드에 형성된 범프의 표면과 인쇄회로기판상의 전극 패드의 표면을 플라즈마 처리를 통해 세정해서, 이후 초음파를 이용하여 접합 될 반도체 부품의 접합 패드에 형성된 범프의 표면 및 회로기판의 전극 패드의 표면 간 접합 면적을 증가시킴으로써, 반도체 부품의 접합 패드에 형성된 범프와 회로기판상의 전극 패드 간 초음파 접합 시 발생 되는 접합 계면의 들뜸 현상을 없앨 수 있어서 접합 신뢰성이 높아지게 된다.
도 1은 초음파를 이용하여 접합 될 반도체 부품의 접합 패드에 형성된 범프와 회로기판의 전극 패드를 나타낸 도면이다.
도 2는 초음파를 이용하여 접합 된 반도체 부품의 접합 패드에 형성된 범프와 회로기판의 전극 패드 간 접합 계면에서 발생하는 들뜸 현상을 나타낸 도면이다.
도 3은 본 발명의 실시예에 따른 반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩 방법에 대한 플로차트를 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩 방법에 따라 처리된 반도체 부품 및 회로기판이 초음파에 접합 된 경우 반도체 부품의 접합 패드에 형성된 범프와 회로기판의 전극 패드 간 접합 계면을 나타낸 도면이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명의 실시예를 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 3은 본 발명의 실시예에 반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩 방법에 대한 플로차트를 나타낸 도면이다.
도 3에 도시된 바와 같이, 반도체 부품의 접합 패드의 표면 및 회로기판의 전극 패드의 표면을 무전해 도금 또는 전해 도금 처리를 한다(S1). 이때 무전해 도금 또는 전해 도금 처리가 이루어진 반도체 부품의 접합 패드에 형성된 범프의 표면 및 회로기판의 전극 패드의 표면은 도 1에 도시된 바와 같이 표면이 둥글게 형성될 수 있다.
이후, 무전해 도금 또는 전해 도금 처리된 회로기판의 전극 패드의 표면과 반도체 부품의 접합 패드에 형성된 범프의 표면을 플라즈마 처리를 통해 세정해서, 이후 초음파를 이용하여 접합 될 범프의 표면 및 회로기판의 전극 패드의 표면 간 접합 면적을 증가시킨다(S2).
즉, 이 과정을 통해서 전극 패드의 표면과 범프의 표면은 식각 되어 평탄화된다. 이로 인하여 초음파를 이용하여 전극 패드와 범프 간 접합면적이 증가하게 되므로, 도 4에 도시된 바와 같이 반도체 부품의 접합 패드에 형성된 범프와 회로기판상의 전극 패드 간 초음파 접합 시 발생 되는 접합 계면의 들뜸 현상을 없앨 수 있게 되어 접합 신뢰성이 높아지게 된다.
이때 플라즈마 처리를 통한 세정은, Ar 가스만을 이용하여 이루어지거나 Ar 가스가 96%, H2 가스가 3.5% 및 NF3 가스가 1.5%로 혼합된 가스를 이용하여 이루어질 수 있다.
이제까지 본 발명에 대하여 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 따라서 본 발명의 범위는 전술한 실시예에 한정되지 않고 특허청구범위에 기재된 내용 및 그와 동등한 범위 내에 있는 다양한 실시 형태가 포함되도록 해석되어야 할 것이다.

Claims (3)

  1. 반도체 부품의 접합 패드에 형성된 범프의 표면 및 회로기판의 전극 패드의 표면을 무전해 도금 또는 전해 도금 처리하는 단계; 와
    Ar 가스를 이용하거나 Ar 가스가 96%, H2 가스가 3.5% 및 NF3 가스가 1.5%로 혼합된 가스를 이용하여, 상기 무전해 도금 또는 전해 도금 처리된 전극 패드의 표면 및 범프의 표면을 플라즈마 처리를 통해 세정하여, 초음파를 이용하여 접합 될 상기 범프의 표면 및 회로기판의 전극 패드의 표면 간 접합 면적을 증가시키는 단계를 포함하는 것을 특징으로 하는 반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩 방법.
  2. 삭제
  3. 삭제
KR1020110044973A 2011-05-13 2011-05-13 반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩방법 KR101224694B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110044973A KR101224694B1 (ko) 2011-05-13 2011-05-13 반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110044973A KR101224694B1 (ko) 2011-05-13 2011-05-13 반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩방법

Publications (2)

Publication Number Publication Date
KR20120126870A KR20120126870A (ko) 2012-11-21
KR101224694B1 true KR101224694B1 (ko) 2013-01-21

Family

ID=47512123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110044973A KR101224694B1 (ko) 2011-05-13 2011-05-13 반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩방법

Country Status (1)

Country Link
KR (1) KR101224694B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252313A (ja) 1999-02-25 2000-09-14 Sony Corp メッキ被膜の形成方法および半導体装置の製造方法
JP2004119701A (ja) 2002-09-26 2004-04-15 Toray Eng Co Ltd 接合方法および装置
KR100711585B1 (ko) * 2005-12-09 2007-04-27 정재필 초음파를 이용하여 연성 프린트 기판과 경성 프린트 기판을상온에서 직접 접합하기 위한 방법
KR100769729B1 (ko) 2006-06-26 2007-10-23 삼성전기주식회사 카메라 모듈 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252313A (ja) 1999-02-25 2000-09-14 Sony Corp メッキ被膜の形成方法および半導体装置の製造方法
JP2004119701A (ja) 2002-09-26 2004-04-15 Toray Eng Co Ltd 接合方法および装置
KR100711585B1 (ko) * 2005-12-09 2007-04-27 정재필 초음파를 이용하여 연성 프린트 기판과 경성 프린트 기판을상온에서 직접 접합하기 위한 방법
KR100769729B1 (ko) 2006-06-26 2007-10-23 삼성전기주식회사 카메라 모듈 패키지

Also Published As

Publication number Publication date
KR20120126870A (ko) 2012-11-21

Similar Documents

Publication Publication Date Title
JP2014172178A5 (ko)
KR20090030192A (ko) 패키지 기판 구조체 및 그 제조방법
JP2008263125A5 (ko)
US20110272184A1 (en) Lead frame and manufacturing method thereof
CN105618887A (zh) 一种镀金引线smd焊接方法
JP2012153974A (ja) 化学パラジウム／金めっき皮膜構造及びその製造方法、銅線またはパラジウム／銅線で接合されたパラジウム／金めっき皮膜パッケージ構造及びそのパッケージプロセス
TW201205697A (en) Bump structure forming method and devices
JP2007335473A (ja) 半導体素子の接合方法および半導体装置
JP6393526B2 (ja) シアン系電解金めっき浴及びこれを用いるバンプ形成方法
JP5580522B2 (ja) 半導体装置とその製造方法
JP2010040615A (ja) 半導体装置
KR101224694B1 (ko) 반도체 부품 및 회로기판 간 접합 면적증가를 통한 반도체 부품의 본딩방법
KR101224799B1 (ko) 플라즈마를 이용한 반도체 부품의 접합 방법
US9392701B2 (en) Electronic component package
TW201411793A (zh) 半導體裝置及其製造方法
US9426900B2 (en) Solder void reduction for component attachment to printed circuit boards
CN1257549C (zh) 半导体装置及其制造方法
TWI575623B (zh) 凸塊結構與其製作方法
JP5866719B2 (ja) 半導体装置用の中間成形品及び半導体装置
JP2010199406A (ja) 配線基板、配線基板の製造方法及び半導体装置実装構造
US20160284634A1 (en) Semiconductor transistor package structure
JP6762871B2 (ja) 平坦化によってはんだパッド形態差を低減する方法
CN107119298A (zh) Pcb表面处理方法
TW200950033A (en) Package structure and method of fabricating the same
KR20160028118A (ko) 회로기판 및 회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee