KR101212715B1 - 이중 터널 접합 구조를 이용한 자기 메모리 소자 및 자기 메모리 소자의 정보 기록방법과 정보 판독방법 - Google Patents

이중 터널 접합 구조를 이용한 자기 메모리 소자 및 자기 메모리 소자의 정보 기록방법과 정보 판독방법 Download PDF

Info

Publication number
KR101212715B1
KR101212715B1 KR1020090132469A KR20090132469A KR101212715B1 KR 101212715 B1 KR101212715 B1 KR 101212715B1 KR 1020090132469 A KR1020090132469 A KR 1020090132469A KR 20090132469 A KR20090132469 A KR 20090132469A KR 101212715 B1 KR101212715 B1 KR 101212715B1
Authority
KR
South Korea
Prior art keywords
quot
memory cell
selection
voltage
selected memory
Prior art date
Application number
KR1020090132469A
Other languages
English (en)
Other versions
KR20110075899A (ko
Inventor
송윤흡
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020090132469A priority Critical patent/KR101212715B1/ko
Publication of KR20110075899A publication Critical patent/KR20110075899A/ko
Application granted granted Critical
Publication of KR101212715B1 publication Critical patent/KR101212715B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Abstract

본 발명은 집적도가 높은 이중 터널 접합 구조를 이용한 자기 메모리 소자와 이 자기 메모리 소자의 정보 기록방법과 정보 판독방법에 관한 것이다. 본 발명에 따른 자기 메모리 소자는 제1 평면 상에 일 방향으로 길게 뻗은 형상으로 형성되어 있는 복수의 제1 선택용 배선과, 제1 평면의 상부에 형성되어 있는 제2 평면 상에 제1 선택용 배선의 형성방향과 교차하는 방향으로 길게 뻗은 형상으로 형성되어 있는 복수의 제2 선택용 배선과, 제2 평면의 상부에 형성되어 있는 제3 평면 상에 제1 선택용 배선의 형성방향과 동일한 방향으로 길게 뻗은 형상으로 형성되어 있는 복수의 제3 선택용 배선과, 제1 선택용 배선과 제2 선택용 배선의 사이에 배치되며 하단부는 제1 선택용 배선과 연결되고 상단부는 제2 선택용 배선과 연결되는 복수의 제1 메모리 셀과, 제2 선택용 배선과 제3 선택용 배선의 사이에 배치되며, 하단부는 제2 선택용 배선과 연결되고 상단부는 제3 선택용 배선과 연결되는 복수의 제2 메모리 셀을 구비한다. 이때, 제1 메모리 셀과 제2 메모리 셀은 자화 방향이 전환될 수 있는 자화 자유층, 제1 절연층, 자화 방향이 고정되어 있는 자화 고정층, 제2 절연층 및 전도층이 순차적으로 적층되어 있는 이중 터널 접합(double tunnel junction, DTJ) 구조를 갖는다.

Description

이중 터널 접합 구조를 이용한 자기 메모리 소자 및 자기 메모리 소자의 정보 기록방법과 정보 판독방법{Magnetic memory device using double tunnel junction structure and method for writing and reading the same}
본 발명은 자기 메모리 소자에 관한 것으로, 보다 상세하게는 이중 터널 접합(double tunnel junction, DTJ) 구조를 이용한 자기 메모리 소자에 관한 것이다.
자기 메모리 소자(magnetic memory device)는 자화 반전에 의한 안정된 정보 저장 능력으로 인해, 고속, 비휘발성 메모리 소자로 제품화되고 있으며, 최근 STT-MRAM(spin transfer torque MRAM)가 특히 주목받고 있다. STT-MRAM은 고집적화 가능성으로 인해 DRAM을 대체할 수 있는 차세대 메모리 소자로 다양한 연구가 진행중에 있다.
도 1은 STT-MRAM의 일반적인 구조를 개략적으로 나타낸 도면이다.
도 1에 도시된 바와 같이, 일반적인 형태의 STT-MRAM은 하나의 선택용 MOSFET 소자(selective transistor)에 하나의 수직 자화 MTJ(magnetic tunnel junction) 구조를 갖는 메모리 셀이 결합되어 있는 형태이다. 즉, 1TR-1MTJ 구조로 되어 있다. 향후 STT-MRAM이 스케일링(scaling)될 때, MTJ 구조는 수직 자화 물질 의 개발에 의해 한계가 극복된다고 하더라도, 선택용 트랜지스터의 스케일링은 심각한 문제가 되고 있다. 특히, 선택용 트랜지스터를 이용함으로써, 적층 구조의 메모리 소자를 구현할 수 없게 되어, 집적화에 한계가 있다.
본 발명이 해결하고자 하는 기술적 과제는 집적도가 높은 이중 터널 접합 구조를 이용한 자기 메모리 소자를 제공하는 데에 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는 상기의 자기 메모리 소자에 정보를 기록하는 방법과 기록된 정보를 판독하는 방법을 제공하는 데에 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 자기 메모리 소자는 제1 평면 상에, 일 방향으로 길게 뻗은 형상으로 형성되어 있는 복수의 제1 선택용 배선; 상기 제1 평면의 상부에 형성되어 있는 제2 평면 상에, 상기 제1 선택용 배선의 형성방향과 교차하는 방향으로 길게 뻗은 형상으로 형성되어 있는 복수의 제2 선택용 배선; 상기 제2 평면의 상부에 형성되어 있는 제3 평면 상에, 상기 제1 선택용 배선의 형성방향과 동일한 방향으로 길게 뻗은 형상으로 형성되어 있는 복수의 제3 선택용 배선; 상기 제1 선택용 배선과 제2 선택용 배선의 사이에 배치되며, 하단부는 상기 제1 선택용 배선과 연결되고 상기 상단부는 제2 선택용 배선과 연결되는 복수의 제1 메모리 셀; 및 상기 제2 선택용 배선과 제3 선택용 배선의 사이에 배치되며, 하단부는 상기 제2 선택용 배선과 연결되고 상단부는 상기 제3 선택용 배선과 연결되는 복수의 제2 메모리 셀;을 포함하며, 상기 제1 메모리 셀과 제2 메모리 셀은 자화 방향이 전환될 수 있는 자화 자유층, 제1 절연층, 자화 방향이 고정되어 있는 자화 고정층, 제2 절연층 및 전도층이 순차적으로 적층되어 있는 이중 터널 접합(double tunnel junction, DTJ) 구조를 갖는다.
상기의 다른 기술적 과제를 해결하기 위한, 본 발명에 따른 자기 메모리 소자의 정보 기록방법은 상기 자기 메모리 소자에 정보를 기록하는 방법으로, 상기 자화 자유층의 자화 방향을 전환시키는 최소의 전압을 임계 전압(Vth)이라 할 때, 정보를 기록하고자 선택된 메모리 셀이 제1 메모리 셀 중 어느 하나인 경우, 상기 선택된 메모리 셀과 연결된 제1 선택용 배선을 기준으로, 상기 선택된 메모리 셀과 연결된 제2 선택용 배선에는 V11의 전압을 인가하고, 상기 선택된 메모리 셀과 연결되지 않은 제1 선택용 배선에는 V12의 전압을 인가하며, 상기 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선에는 V13의 전압을 인가하고, 상기 제3 선택용 배선에는 V14의 전압을 인가하거나, 상기 선택된 메모리 셀과 연결된 제2 선택용 배선을 기준으로, 상기 선택된 메모리 셀과 연결된 제1 선택용 배선에는 V15의 전압을 인가하고, 상기 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선에는 V16의 전압을 인가하며, 상기 선택된 메모리 셀과 연결되지 않은 제1 선택용 배선에는 V17의 전압을 인가하고, 상기 제3 선택용 배선에는 V18의 전압을 인가하여, 상기 선택된 메모리 셀에 구비된 자화 자유층의 자화를 전환시키고, 정보를 기록하고자 선택된 메모리 셀이 제2 메모리 셀 중 어느 하나인 경우, 상기 선택된 메모리 셀과 연결된 제3 선택용 배선을 기준으로, 상기 선택된 메모리 셀과 연결된 제2 선택용 배선에는 V21 의 전압을 인가하고, 상기 선택된 메모리 셀과 연결되지 않은 제3 선택용 배선에는 V22의 전압을 인가하며, 상기 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선에는 V23의 전압을 인가하고, 상기 제1 선택용 배선에는 V24의 전압을 인가하거나, 상기 선택된 메모리 셀과 연결된 제2 선택용 배선을 기준으로, 상기 선택된 메모리 셀과 연결된 제3 선택용 배선에는 V25의 전압을 인가하고, 상기 선택된 메모리 셀과 연결되지 않은 제3 선택용 배선에는 V26의 전압을 인가하며, 상기 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선에는 V27의 전압을 인가하고, 상기 제1 선택용 배선에는 V28의 전압을 인가하여, 상기 선택된 메모리 셀에 구비된 자화 자유층의 자화를 전환시키되, 상기 V11, V12, V13 및 V14는 하기 수학식 1 내지 수학식 6의 조건을 만족하고, 상기 V15, V16, V17 및 V18은 하기 수학식 7 내지 수학식 12의 조건을 만족하며, 상기 V21, V22, V23 및 V24는 하기 수학식 13 내지 수학식 18의 조건을 만족하고, 상기 V25, V26, V27 및 V28은 하기 수학식 19 내지 수학식 24의 조건을 만족하도록 설정한다.
[수학식 1]
Figure 112009081041434-pat00001
[수학식 2]
Figure 112009081041434-pat00002
[수학식 3]
Figure 112009081041434-pat00003
[수학식 4]
Figure 112009081041434-pat00004
[수학식 5]
Figure 112009081041434-pat00005
[수학식 6]
Figure 112009081041434-pat00006
[수학식 7]
Figure 112009081041434-pat00007
[수학식 8]
Figure 112009081041434-pat00008
[수학식 9]
Figure 112009081041434-pat00009
[수학식 10]
Figure 112009081041434-pat00010
[수학식 11]
Figure 112009081041434-pat00011
[수학식 12]
Figure 112009081041434-pat00012
[수학식 13]
Figure 112009081041434-pat00013
[수학식 14]
Figure 112009081041434-pat00014
[수학식 15]
Figure 112009081041434-pat00015
[수학식 16]
Figure 112009081041434-pat00016
[수학식 17]
Figure 112009081041434-pat00017
[수학식 18]
Figure 112009081041434-pat00018
[수학식 19]
Figure 112009081041434-pat00019
[수학식 20]
Figure 112009081041434-pat00020
[수학식 21]
Figure 112009081041434-pat00021
[수학식 22]
Figure 112009081041434-pat00022
[수학식 23]
Figure 112009081041434-pat00023
[수학식 24]
Figure 112009081041434-pat00024
상기의 다른 기술적 과제를 해결하기 위한, 본 발명에 따른 자기 메모리 소자의 정보 판독 방법은 상기의 자기 메모리 소자에 기록된 정보를 판독하는 방법으로, 상기 메모리 셀은 상기 제1 평면으로부터 상기 제3 평면 방향으로 자화 자유층, 제1 절연층, 자화 고정층, 제2 절연층 및 전도층이 순차적으로 적층되어 있고, 정보를 판독하고자 선택된 메모리 셀이 제1 메모리 셀 중 어느 하나인 경우, 상기 선택된 메모리 셀과 연결된 제1 선택용 배선을 기준으로, 상기 선택된 메모리 셀과 연결된 제2 선택용 배선에 상기 자화 자유층의 자화 방향을 전환시키는 최소의 전압인 임계 전압(Vth)보다 작은 판독 전압을 인가하고, 상기 선택된 메모리셀과 연결되지 않은 제2 선택용 배선과 상기 제3 선택용 배선은 플로팅(floating)시킨 후, 상기 선택된 메모리 셀과 연결된 제1 선택용 배선을 흐르는 전류로부터 상기 선택된 메모리 셀에 기록된 정보를 판독하고, 정보를 판독하고자 선택된 메모리 셀이 제2 메모리 셀 중 어느 하나인 경우, 상기 선택된 메모리 셀과 연결된 제2 선택용 배선을 기준으로, 상기 선택된 메모리 셀과 연결된 제3 선택용 배선에 상기 임계 전압보다 작은 판독 전압을 인가하고, 상기 선택된 메모리 셀과 연결되지 않은 제3 선택용 배선과 상기 제1 선택용 배선은 플로팅시킨 후, 상기 선택된 메모리 셀과 연결된 제2 선택용 배선을 흐르는 전류로부터 상기 선택된 메모리 셀에 기록된 정보를 판독한다.
본 발명에 따르면, 이중 터널 접합 구조를 이용하여 적층 형태의 자기 메모리 소자를 구현하는 것이 가능하므로, 단위 면적당 많은 양의 정보를 저장하는 것이 가능하다. 그리고 본 발명에 따른 정보 기록방법과 정보 판독방법을 이용하면, 본 발명에 따른 자기 메모리 소자에 정보를 손쉽게 기록할 수 있고, 기록된 정보를 명확하게 판독할 수 있다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 이중 터널 접합 구조를 이용한 자기 메모리 소자 및 자기 메모리 소자의 정보 기록방법과 정보 판독방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명에 따른 자기 메모리 소자에 대한 바람직한 일 실시예의 개략 적인 구조를 나타낸 도면이다.
도 2를 참조하면, 본 발명에 따른 자기 메모리 소자(200)는 제1 선택용 배선(210), 제2 선택용 배선(220), 제3 선택용 배선(230), 제1 메모리 셀(240) 및 제2 메모리 셀(250)을 구비한다.
제1 선택용 배선(210)은 제1 평면 상에 형성되며, 일 방향으로 길게 뻗은 형상으로 복수 개 형성된다. 제1 선택용 배선(210)은 제1 메모리 셀(240)의 하단부와 전기적으로 연결되어 제1 메모리 셀(240)에 전압 또는 전류와 같은 전기적 신호를 제공한다.
제2 선택용 배선(220)은 제2 평면 상에 형성된다. 제2 평면은 제1 평면의 상부에 이격된다. 그리고 제2 선택용 배선(220)은 제1 선택용 배선(210)의 형성방향과 교차하는 방향으로 길게 뻗은 형상으로 복수 개 형성된다. 제2 선택용 배선(220)의 하측면은 제1 메모리 셀(240)의 상단부와 전기적으로 연결되고, 상측면은 제2 메모리 셀(250)의 하단부와 전기적으로 연결되어, 제1 메모리 셀(240)과 제2 메모리 셀(250)에 전압 또는 전류와 같은 전기적 신호를 제공한다.
제 3 선택용 배선(230)은 제3 평면 상에 형성된다. 제3 평면은 제2 평면의 상부에 이격된다. 그리고 제3 선택용 배선(230)은 제2 메모리 셀(250)의 상단부와 전기적으로 연결되어, 제2 메모리 셀(250)에 전압 또는 전류와 같은 전기적 신호를 제공한다.
제1 메모리 셀(240)은 제1 선택용 배선(210)과 제2 선택용 배선(220)의 사이에 배치된다. 제1 메모리 셀(240)의 하단부는 제1 선택용 배선(210)과 연결되고, 상단부는 제2 선택용 배선(220)과 연결된다. 그리고 제2 메모리 셀(250)은 제2 선택용 배선(220)과 제3 선택용 배선(230)의 사이에 배치된다. 제2 메모리 셀(250)의 하단부는 제2 선택용 배선(220)과 연결되고, 상단부는 제3 선택용 배선(230)과 연결된다.
그리고 각각의 메모리 셀(240, 250)은 이중 터널 접합(double tunnel junction, DTJ) 구조를 갖는다. 이를 위해, 각각의 메모리 셀(240, 250)은 자화 자유층(241, 251), 제1 절연층(242, 252), 자화 고정층(243, 253), 제2 절연층(244, 254) 및 전도층(245, 255)을 구비한다. 제1 메모리 셀(240)의 자화 자유층(241), 제1 절연층(242), 자화 고정층(243), 제2 절연층(244) 및 전도층(245)은 제1 선택용 배선(210) 상에 순차적으로 적층되어 있을 수 있으며, 전도층(245)은 제2 선택용 배선(220)과 연결될 수 있다. 제2 메모리 셀(250)의 자화 자유층(251), 제1 절연층(252), 자화 고정층(253), 제2 절연층(254) 및 전도층(255)은 제2 선택용 배선(220) 상에 순차적으로 적층되어 있을 수 있으며, 전도층(255)은 제3 선택용 배선(230)과 연결될 수 있다.
자화 자유층(241, 251)은 자화 방향이 전환될 수 있는 강자성 물질로 형성된다. 특히 강자성 물질 중 반금속(half metal)인 호이슬러(heusler) 합금으로 이루어질 수 있다. 각각의 메모리 셀(240, 250)은 자화 자유층(241)의 자화 방향에 따라 정보를 저장하게 된다. 자화 고정층(243, 253)은 자화 방향이 고정되어 있는 강자성 물질로 형성된다. 자화 고정층(243)은 자화 자유층(241)과 마찬가지로 반금속인 호이슬러 합금으로 이루어질 수 있다. 자화 고정층(243, 253)은 메모리 셀(240, 250)에 저장되어 있는 정보를 판독할 때, 기준이 되는 자화를 제공하는 역할을 한다. 제1 절연층(242, 252)과 제2 절연층(244, 254)은 MgO, Al2O3와 같은 절연성 물질로 형성되며, 제1 절연층(242, 252)과 제2 절연층(244, 254)의 두께는 서로 다를 수 있다. 전도층(245. 255)은 비자기(non-magnet) 전도성 물질로 이루어진다.
이와 같이, 메모리 셀(240, 250)이 이중 터널 접합 구조로 이루어지면, 판독시 MR(magnetoresistance) 비가 증가하게 되어, 보다 명확하게 메모리 셀(240, 250)에 저장되어 있는 정보를 판독할 수 있게 된다. 그리고 메모리 셀(240, 250)이 이중 터널 접합 구조로 이루어지게 되면, 메모리 셀(240, 250)은 다이오드 특성을 나타내게 된다. 자화 고정층(243, 253)에서 자화 자유층(241, 251)으로의 방향이 순방향이 되고, 자화 자유층(241, 251)에서 자화 고정층(243, 253)으로의 방향이 역방향이 된다. 이때, 제1 절연층(242, 252)과 제2 절연층(244, 254)의 두께를 서로 다르게 되면 정류비를 더욱 증가시킬 수 있다. 각각의 메모리 셀(240, 250)이 다이오드 특성을 지니게 됨에 따라 정보 판독시 인접 메모리 셀의 간섭이 거의 없게 된다.
이와 같이, 본 발명에 따른 자기 메모리 소자(200)는 메모리 셀을 적층하는 구조로 이루어져 있으므로, 단위 면적당 많은 정보를 저장할 수 있다. 도 2에는 메모리 셀이 2 층 구조로 적층되어 있는 자기 메모리 소자에 대해 나타내었지만, 메모리 셀이 적층되는 수는 제한이 있지 않다.
이하에서는, 도 2에 도시된 자기 메모리 소자를 구동하는 방법에 대해 살펴 본다.
도 3 내지 도 6은 본 발명에 따른 자기 메모리 소자의 정보 기록방법을 설명하기 위한 개념도이다.
도 3 및 도 4는 제1 메모리 셀 중 어느 하나에 정보를 기록하는 경우, 각 선택용 배선에 인가되는 전압의 두 가지 예를 나타낸 도면들로서, 도 3은 제1 선택용 배선을 기준으로 나머지 선택용 배선에 인가되는 전압의 예를 나타낸 도면이고, 도 4는 제2 선택용 배선을 기준으로 나머지 선택용 배선에 인가되는 전압의 예를 나타낸 도면이다. 즉, 도 3은 상부에서 하부로 전류가 인가되도록 하여, 자화 고정층과 자화 자유층의 자화 방향을 평형(parallel) 상태로 전환하기 위한 전압 인가 방법을 나타낸 것이고, 도 4는 하부에서 상부로 전류가 인가되도록 하여, 자화 고정층과 자화 자유층의 자화 방향을 반평형(anti-parallel) 상태로 전환하기 위한 전압 인가 방법을 나타낸 것이다.
도 3은 참조번호 310으로 표시된 메모리 셀에 정보를 기록하고자 하는 경우이다. 즉, 참조번호 310으로 표시된 메모리 셀이 정보를 기록하고자 선택된 메모리 셀이다. 선택된 메모리 셀(310)에는 자화 자유층의 자화 방향을 전환시켜야 하므로, 선택된 메모리 셀(310)의 양단에는 임계 전압(Vth) 이상의 전압이 인가되도록 하여야 하고, 선택되지 않은 메모리 셀(320, 330, 340, 350, 360)의 양단에는 임계 전압보다 작은 크기의 전압이 인가되도록 하여야 한다. 이때, 임계 전압은 자화 자유층의 자화 방향을 전환시키는 최소의 전압이다.
이를 위해, 선택된 메모리 셀(310)과 연결된 제1 선택용 배선(210a)을 접지하여 기준 전압으로 한다. 그리고 선택된 메모리 셀(310)과 연결된 제2 선택용 배선(220a)에는 V11의 전압을 인가하고, 선택된 메모리 셀과 연결되지 않은 제1 선택용 배선(210b)에는 V12의 전압을 인가하며, 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선(220b)에는 V13의 전압을 인가하고, 제3 선택용 배선(230)에는 V14의 전압을 인가한다. 그리고 V11, V12, V13 및 V14는 아래의 수학식 1 내지 수학식 6의 조건을 만족하도록 설정한다.
[수학식 1]
Figure 112009081041434-pat00025
[수학식 2]
Figure 112009081041434-pat00026
[수학식 3]
Figure 112009081041434-pat00027
[수학식 4]
Figure 112009081041434-pat00028
[수학식 5]
Figure 112009081041434-pat00029
[수학식 6]
Figure 112009081041434-pat00030
먼저, 선택된 메모리 셀(310)에는 임계 전압(Vth) 이상의 전압이 인가되어야 하므로, 수학식 1과 같이 V11은 Vth 이상의 전압이 인가된다. 그리고 선택되지 않은 메모리 셀(320, 330, 340, 350, 360)에는 임계 전압보다 작은 전압이 인가되도록 설정한다. 이를 위해, 참조번호 320으로 표시된 메모리 셀에는 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 2와 같이 V13은 Vth보다 작은 전압을 인가한다. 참조번호 330으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 3과 같이 V11과 V12의 차가 Vth보다 작게 되도록 한다. 참조번호 340으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 4와 같이 V12와 V13의 차가 Vth보다 작게 되도록 한다. 참조번호 350으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 5와 같이 V11과 V14의 차가 Vth보다 작게 되도록 한다. 그리고 참조번호 360으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 6과 같이 V13과 V14의 차가 Vth보다 작게 되도록 한다.
예컨대, 임계 전압이 4V이면, 선택된 메모리 셀(310)과 연결되어 있는 제1 선택용 배선(210a)을 접지하고, V11에는 5V, V12 = V13 = V14 = 2V를 인가하면, 상기 수학식 1 내지 수학식 6의 조건을 모두 만족하게 된다. 이와 같이 전압을 인가하면, 선택된 메모리 셀(310)에는 임계 전압(4V)보다 큰 5V가 인가되어 선택된 메모리 셀(310)에 구비된 자유 자화층의 자화 방향은 전환된다. 그리고 참조번호 340 및 360으로 표시된 메모리 셀에는 0V, 참조번호 320으로 표시된 메모리 셀에는 2V, 그리고 참조번호 330 및 350으로 표시된 메모리 셀에는 3V가 인가되어 선택되지 않은 메모리 셀(320, 330, 340, 350, 360)에는 모두 임계 전압(4V)보다 작은 크기의 전압이 인가된다. 따라서 선택되지 않은 메모리 셀(320, 330, 340, 350, 360)에 구비된 자유 자화층의 자화 방향은 전환되지 않는다.
결과적으로 상기의 방법과 같이 전압을 인가하면, 선택된 메모리 셀(310)만의 자화 자유층의 자화 방향을 전환시킬 수 있게 되고, 이때, 자화 고정층과 자화 자유층의 자화 방향은 평형(parallel) 상태에 있게 된다.
도 4는 참조번호 410으로 표시된 메모리 셀에 정보를 기록하고자 하는 경우이다. 즉, 참조번호 410으로 표시된 메모리 셀이 정보를 기록하고자 선택된 메모리 셀이다. 선택된 메모리 셀(410)에는 자화 자유층의 자화 방향을 전환시켜야 하므로, 선택된 메모리 셀(410)의 양단에는 임계 전압(Vth) 이상의 전압이 인가되도록 하여야 하고, 선택되지 않은 메모리 셀(420, 430, 440, 450, 460)의 양단에는 임계 전압보다 작은 크기의 전압이 인가되도록 하여야 한다.
이를 위해, 선택된 메모리 셀(410)과 연결된 제2 선택용 배선(220a)을 접지하여 기준 전압으로 한다. 그리고 선택된 메모리 셀(410)과 연결된 제1 선택용 배 선(210a)에는 V15의 전압을 인가하고, 선택된 메모리 셀과 연결되지 않은 제1 선택용 배선(210b)에는 V17의 전압을 인가하며, 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선(220b)에는 V16의 전압을 인가하고, 제3 선택용 배선(230)에는 V18의 전압을 인가한다. 그리고 V15, V16, V17 및 V18는 아래의 수학식 7 내지 수학식 12의 조건을 만족하도록 설정한다.
[수학식 7]
Figure 112009081041434-pat00031
[수학식 8]
Figure 112009081041434-pat00032
[수학식 9]
Figure 112009081041434-pat00033
[수학식 10]
Figure 112009081041434-pat00034
[수학식 11]
Figure 112009081041434-pat00035
[수학식 12]
Figure 112009081041434-pat00036
먼저, 선택된 메모리 셀(410)에는 임계 전압(Vth) 이상의 전압이 인가되어야 하므로, 수학식 7과 같이 V15는 Vth 이상의 전압이 인가된다. 그리고 선택되지 않은 메모리 셀(420, 430, 440, 450, 460)에는 임계 전압보다 작은 전압이 인가되도록 설정한다. 이를 위해, 참조번호 420으로 표시된 메모리 셀에는 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 8과 같이 V17은 Vth보다 작은 전압을 인가한다. 참조번호 430으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 9와 같이 V15와 V16의 차가 Vth보다 작게 되도록 한다. 참조번호 440으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 10과 같이 V16과 V17의 차가 Vth보다 작게 되도록 한다. 참조번호 450으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 11과 같이 V18은 Vth보다 작은 전압을 인가한다. 그리고 참조번호 460으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 12와 같이 V16과 V18의 차가 Vth보다 작게 되도록 한다.
예컨대, 임계 전압이 4V이면, 선택된 메모리 셀(410)과 연결되어 있는 제2 선택용 배선(220a)을 접지하고, V15에는 5V, V16 = V17 = V18 = 2V를 인가하면, 상기 수학식 7 내지 수학식 12의 조건을 모두 만족하게 된다. 이와 같이 전압을 인가하면, 선택된 메모리 셀(410)에는 임계 전압(4V)보다 큰 5V가 인가되어 선택된 메모리 셀(410)에 구비된 자유 자화층의 자화 방향은 전환된다. 그리고 참조번호 440 및 460으로 표시된 메모리 셀에는 0V, 참조번호 420 및 450으로 표시된 메모리 셀 에는 2V, 그리고 참조번호 430으로 표시된 메모리 셀에는 3V가 인가되어 선택되지 않은 메모리 셀(420, 430, 440, 450, 460)에는 모두 임계 전압(4V)보다 작은 크기의 전압이 인가된다. 따라서 선택되지 않은 메모리 셀(420, 430, 440, 450, 460)에 구비된 자유 자화층의 자화 방향은 전환되지 않는다.
결과적으로 상기의 방법과 같이 전압을 인가하면, 선택된 메모리 셀(410)만의 자화 자유층의 자화 방향을 전환시킬 수 있게 되고, 이때, 자화 고정층과 자화 자유층의 자화 방향은 반평형(anti-parallel) 상태에 있게 된다. 도 3 및 도 4에 도시된 방법을 이용하면 제1 메모리 셀 중 어느 하나에 정보를 기록할 수 있다. 제2 메모리 셀 중 어느 하나에 정보를 기록하는 방법은 도 5 및 도 6에 나타내었다.
도 5 및 도 6은 제2 메모리 셀 중 어느 하나에 정보를 기록하는 경우, 각 선택용 배선에 인가되는 전압의 두 가지 예를 나타낸 도면들로서, 도 5는 제2 선택용 배선을 기준으로 나머지 선택용 배선에 인가되는 전압의 예를 나타낸 도면이고, 도 6은 제3 선택용 배선을 기준으로 나머지 선택용 배선에 인가되는 전압의 예를 나타낸 도면이다. 즉, 도 5는 하부에서 상부로 전류가 인가되도록 하여, 자화 고정층과 자화 자유층의 자화 방향을 반평형(anti-parallel) 상태로 전환하기 위한 전압 인가 방법을 나타낸 것이고, 도 6은 상부에서 하부로 전류가 인가되도록 하여, 자화 고정층과 자화 자유층의 자화 방향을 평형(parallel) 상태로 전환하기 위한 전압 인가 방법을 나타낸 것이다.
도 5는 참조번호 510으로 표시된 메모리 셀에 정보를 기록하고자 하는 경우이다. 즉, 참조번호 510으로 표시된 메모리 셀이 정보를 기록하고자 선택된 메모리 셀이다. 선택된 메모리 셀(510)에는 자화 자유층의 자화 방향을 전환시켜야 하므로, 선택된 메모리 셀(510)의 양단에는 임계 전압(Vth) 이상의 전압이 인가되도록 하여야 하고, 선택되지 않은 메모리 셀(520, 530, 540, 550, 560)의 양단에는 임계 전압보다 작은 크기의 전압이 인가되도록 하여야 한다.
이를 위해, 선택된 메모리 셀(510)과 연결된 제3 선택용 배선(230a)을 접지하여 기준 전압으로 한다. 그리고 선택된 메모리 셀(510)과 연결된 제2 선택용 선(220a)에는 V21의 전압을 인가하고, 선택된 메모리 셀과 연결되지 않은 제3 선택용 배선(230b)에는 V22의 전압을 인가하며, 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선(220b)에는 V23의 전압을 인가하고, 제1 선택용 배선(210)에는 V24의 전압을 인가한다. 그리고 V21, V22, V23 및 V24는 아래의 수학식 13 내지 수학식 18의 조건을 만족하도록 설정한다.
[수학식 13]
Figure 112009081041434-pat00037
[수학식 14]
Figure 112009081041434-pat00038
[수학식 15]
Figure 112009081041434-pat00039
[수학식 16]
Figure 112009081041434-pat00040
[수학식 17]
Figure 112009081041434-pat00041
[수학식 18]
Figure 112009081041434-pat00042
먼저, 선택된 메모리 셀(510)에는 임계 전압(Vth) 이상의 전압이 인가되어야 하므로, 수학식 13과 같이 V21은 Vth 이상의 전압이 인가된다. 그리고 선택되지 않은 메모리 셀(520, 530, 540, 550, 560)에는 임계 전압보다 작은 전압이 인가되도록 설정한다. 이를 위해, 참조번호 520으로 표시된 메모리 셀에는 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 14와 같이 V23은 Vth보다 작은 전압을 인가한다. 참조번호 530으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 15와 같이 V21과 V22의 차가 Vth보다 작게 되도록 한다. 참조번호 540으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 16과 같이 V22와 V23의 차가 Vth보다 작게 되도록 한다. 참조번호 550으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 17과 같이 V21과 V24의 차가 Vth보다 작게 되도록 한다. 그리고 참조번호 560으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 18과 같이 V23과 V24의 차가 Vth보다 작게 되도록 한다.
예컨대, 임계 전압이 4V이면, 선택된 메모리 셀(510)과 연결되어 있는 제3 선택용 배선(230a)을 접지하고, V21에는 5V, V22 = V23 = V24 = 2V를 인가하면, 상기 수학식 13 내지 수학식 18의 조건을 모두 만족하게 된다. 이와 같이 전압을 인가하면, 선택된 메모리 셀(510)에는 임계 전압(4V)보다 큰 5V가 인가되어 선택된 메모리 셀(510)에 구비된 자유 자화층의 자화 방향은 전환된다. 그리고 참조번호 540 및 560으로 표시된 메모리 셀에는 0V, 참조번호 520으로 표시된 메모리 셀에는 2V, 그리고 참조번호 530 및 550으로 표시된 메모리 셀에는 3V가 인가되어 선택되지 않은 메모리 셀(520, 530, 540, 550, 560)에는 모두 임계 전압(4V)보다 작은 크기의 전압이 인가된다. 따라서 선택되지 않은 메모리 셀(520, 530, 540, 550, 560)에 구비된 자유 자화층의 자화 방향은 전환되지 않는다.
결과적으로 상기의 방법과 같이 전압을 인가하면, 선택된 메모리 셀(510)만의 자화 자유층의 자화 방향을 전환시킬 수 있게 되고, 이때, 자화 고정층과 자화 자유층의 자화 방향은 반평형(anti-parallel) 상태에 있게 된다.
도 6은 참조번호 610으로 표시된 메모리 셀에 정보를 기록하고자 하는 경우이다. 즉, 참조번호 610으로 표시된 메모리 셀이 정보를 기록하고자 선택된 메모리 셀이다. 선택된 메모리 셀(610)에는 자화 자유층의 자화 방향을 전환시켜야 하므로, 선택된 메모리 셀(610)의 양단에는 임계 전압(Vth) 이상의 전압이 인가되도록 하여야 하고, 선택되지 않은 메모리 셀(620, 630, 640, 650, 660)의 양단에는 임계 전압보다 작은 크기의 전압이 인가되도록 하여야 한다.
이를 위해, 선택된 메모리 셀(610)과 연결된 제2 선택용 배선(220a)을 접지하여 기준 전압으로 한다. 그리고 선택된 메모리 셀(610)과 연결된 제3 선택용 배선(230a)에는 V25의 전압을 인가하고, 선택된 메모리 셀과 연결되지 않은 제3 선택용 배선(230b)에는 V26의 전압을 인가하며, 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선(220b)에는 V27의 전압을 인가하고, 제1 선택용 배선(210)에는 V28의 전압을 인가한다. 그리고 V25, V26, V27 및 V28은 아래의 수학식 19 내지 수학식 24의 조건을 만족하도록 설정한다.
[수학식 19]
Figure 112009081041434-pat00043
[수학식 20]
Figure 112009081041434-pat00044
[수학식 21]
Figure 112009081041434-pat00045
[수학식 22]
Figure 112009081041434-pat00046
[수학식 23]
Figure 112009081041434-pat00047
[수학식 24]
Figure 112009081041434-pat00048
먼저, 선택된 메모리 셀(610)에는 임계 전압(Vth) 이상의 전압이 인가되어야 하므로, 수학식 19와 같이 V25는 Vth 이상의 전압이 인가된다. 그리고 선택되지 않은 메모리 셀(620, 630, 640, 650, 660)에는 임계 전압보다 작은 전압이 인가되도록 설정한다. 이를 위해, 참조번호 620으로 표시된 메모리 셀에는 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 20와 같이 V26은 Vth보다 작은 전압을 인가한다. 참조번호 630으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 21과 같이 V25와 V27의 차가 Vth보다 작게 되도록 한다. 참조번호 640으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 22와 같이 V26과 V27의 차가 Vth보다 작게 되도록 한다. 참조번호 650으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 23과 같이 V28은 Vth보다 작은 전압을 인가한다. 그리고 참조번호 660으로 표시된 메모리 셀 또한 임계 전압보다 작은 전압이 인가되어야 하므로, 수학식 24와 같이 V27과 V28의 차가 Vth보다 작게 되도록 한다.
예컨대, 임계 전압이 4V이면, 선택된 메모리 셀(610)과 연결되어 있는 제2 선택용 배선(220a)을 접지하고, V25에는 5V, V26 = V27 = V28 = 2V를 인가하면, 상기 수학식 19 내지 수학식 24의 조건을 모두 만족하게 된다. 이와 같이 전압을 인가하면, 선택된 메모리 셀(610)에는 임계 전압(4V)보다 큰 5V가 인가되어 선택된 메모리 셀(610)에 구비된 자유 자화층의 자화 방향은 전환된다. 그리고 참조번호 640 및 660으로 표시된 메모리 셀에는 0V, 참조번호 620 및 650으로 표시된 메모리 셀에는 2V, 그리고 참조번호 630으로 표시된 메모리 셀에는 3V가 인가되어 선택되지 않은 메모리 셀(620, 630, 640, 650, 660)에는 모두 임계 전압(4V)보다 작은 크기의 전압이 인가된다. 따라서 선택되지 않은 메모리 셀(620, 630, 640, 650, 660)에 구비된 자유 자화층의 자화 방향은 전환되지 않는다.
결과적으로 상기의 방법과 같이 전압을 인가하면, 선택된 메모리 셀(610)만의 자화 자유층의 자화 방향을 전환시킬 수 있게 되고, 이때, 자화 고정층과 자화 자유층의 자화 방향은 평형(parallel) 상태에 있게 된다.
도 3 내지 도 6에 도시하고 설명한 바와 같이 전압을 인가하면, 제1 메모리 셀(240)과 제2 메모리 셀(250) 중 정보를 기록하고자 선택된 메모리 셀에만 정보를 기록할 수 있게 된다.
도 7 내지 도 9는 본 발명에 따른 자기 메모리 소자의 정보 판독방법을 설명하기 위한 도면들이다. 본 발명에 따른 자기 메모리 소자와 같이 메모리 셀이 적층되어 어레이 되어 있는 경우, 인접한 메모리 셀로부터 간섭을 받게 되면, 정확한 정보를 판독하는 것이 어렵게 되므로, 인접한 메모리 셀의 간섭 효과를 없애고 정보를 판독하는 것이 중요하다. 본 발명에 따른 자기 메모리 소자에 구비된 메모리 셀은 이중 터널 접합 구조를 가지므로, 다이오드 특성으로 인해 정보 판독시 인접한 메모리 셀의 간섭 효과를 최소화할 수 있게 된다.
도 7은 이중 터널 접합 구조의 다이오드 특성을 설명하기 위한 도면이다.
도 7에 도시된 바와 같이, 자화 고정층에서 자화 자유층을 향하는 방향이 순방향이고, 자화 자유층에서 자화 고정층을 향하는 방향이 역방향이 된다. 도 7(a)에 도시된 바와 같이, 순방향이 되도록 전압을 인가하면, 제1 절연층에서는 공진이 발생하고 제2 절연층에서는 터널링을 통해 전자가 자화 자유층에서 전도층으로 이동되어 많은 양의 전류가 흐르게 된다. 그러나 도 7(b)에 도시된 바와 같이, 역방향이 되도록 전압을 인가하면 제2 절연층에서 공진이 일어나지 않아 전도층의 전자가 자화 자유층으로 이동하지 못하므로 거의 전류가 흐르지 않게 된다. 이러한 현항은 제1 절연층의 두께(S2)와 제2 절연층의 두께(S1)가 서로 다를 때, 더욱 심화되어 정류비가 커지게 된다. 본 발명에 따른 자기 메모리 소자는 이러한 이중 터널 접합 구조의 다이오드 특성에 의해 정보 판독시 오독이 방지된다. 보다 구체적으로, 선택용 배선에 전압을 인가하여 정보를 판독하는 방법을 도 8 및 도 9에 나타내었다.
도 8 및 도 9는 본 발명에 따른 자기 메모리 소자의 정보 판독방법을 설명하기 위한 개념도이다. 이때의 자기 메모리 소자는 도 2에 도시된 바와 같이 하부에서 상부 방향(제1 평면으로부터 제3 평면 방향)으로 자화 자유층, 제1 절연층, 자 화 고정층, 제2 절연층 및 전도층이 순차적으로 적층되어 있다.
도 8은 제1 메모리 셀 중 어느 하나에 정보를 기록하는 경우, 각 선택용 배선에 인가되는 전압의 일 예를 나타낸 도면이다. 도 8은 참조번호 810으로 표시된 메모리 셀에 기록된 정보를 판독하는 경우이다. 즉, 참조번호 810으로 표시된 메모리 셀이 정보를 판독하고자 선택된 메모리 셀이다. 본 발명에 따른 자기 메모리 소자는 메모리 셀에 구비된 자유 자화층의 자화 방향에 따라 자기저항(MR)이 차이가 있다(저장되어 있는 정보에 따라 자기저항의 차이가 있다). 따라서 메모리 셀을 관통하도록 전류를 인가하여 흐르는 전류를 측정함으로써 메모리 셀에 기록된 정보의 판독이 이루어진다. 결국, 선택된 메모리 셀(810)만을 흐르는 전류를 측정할 수 있어야 오독의 우려 없이 정확한 정보를 판독할 수 있게 된다. 그리고 본 발명에 따른 자기 메모리 소자에 구비된 메모리 셀은 이중 터널 접합 구조를 가지고 있으므로, 다이오드 특성에 의해 선택된 메모리 셀(810)의 상부에서 하부 방향(순방향)으로 전류가 흐르도록 전압을 인가하여야 한다.
이를 위해, 도 8에 도시된 바와 같이 선택된 메모리 셀(810)과 연결되어 있는 제1 선택용 배선(210a)을 접지시키고, 선택된 메모리 셀(810)과 연결되어 있는 제2 선택용 배선(220a)에 판독 전압(VRead)을 인가한 후, 제1 선택용 배선(210a)을 흐르는 전류를 판독하여 선택된 메모리 셀(810)에 구비된 자유 자화층의 자화 방향을 판별하게 된다. 즉, 도 8의 실선으로 표시된 화살표와 같이 전류를 흐르게 한 후, 이 전류를 측정하여 선택된 메모리 셀(810)에 기록되어 있는 정보를 판독하는 것이다.
다만, 인접하고 있는 다른 메모리 셀(820, 830, 840, 850)의 간섭 효과가 있을 수 있다. 소정의 전압이 참조번호 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선(220b)에 인가되면, 참조번호 840으로 표시된 메모리 셀을 통해 선택된 메모리 셀(810)과 연결된 제1 선택용 배선(210a)으로 전류가 흐르게 되므로, 오독의 우려가 발생한다. 따라서 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선(220b)을 플로팅(floating)시켜 참조번호 840으로 표시된 메모리 셀을 통해 선택된 메모리 셀(810)과 연결된 제1 선택용 배선(210a)으로 원치 않는 전류가 흐르는 것을 방지한다. 그리고 제3 선택용 배선(230)에 소정의 전압이 인가되면, 제2 메모리 셀(850)을 통해 선택된 메모리 셀(810)과 연결된 제1 선택용 배선(210a)으로 전류가 흐를 수 있으므로, 오독의 우려가 발생한다. 따라서 제3 선택용 배선(230)을 플로팅시켜, 제2 메모리 셀(850)을 통해 선택된 메모리 셀(810)과 연결된 제1 선택용 배선(210a)으로 원치 않는 전류가 흐르는 것을 방지한다.
그리고 일반적인 메모리 셀의 경우는 도 8의 점선으로 표시된 화살표와 같이 전류가 흐를 수 있어 오독의 우려가 발생한다. 즉, 선택된 메모리 셀(810)과 연결된 제2 선택용 배선(220a)에 인가된 전압(VRead)에 의해, 참조번호 820으로 표시된 메모리 셀, 선택된 메모리 셀과 연결되지 않은 제1 선택용 배선(210b), 참조번호 830으로 표시된 메모리 셀, 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선(220b) 및 참조번호 840으로 표시된 메모리 셀을 순차적으로 지나가는 전류가 선 택된 메모리 셀(810)과 연결된 제1 선택용 배선(210a)으로 흐를 수 있다.
그러나 본 발명에 따른 자기 메모리 소자에 구비된 메모리 셀의 경우는 이중 터널 접합 구조로 되어 있으므로, 역방향으로는 거의 전류가 흐르지 않는다. 도 8의 점선으로 표시된 화살표와 같은 전류가 흐르기 위해서는, 참조번호 830으로 표시된 메모리 셀에서 역방향으로 전류가 흘러야 하는데, 이 메모리 셀(830) 또한 이중 터널 접합 구조로 되어 있으므로, 역방향으로 전류가 거의 흐르지 않게 된다. 결국, 도 8의 점선으로 표시된 화살표와 같은 전류는 흐르지 않게 되므로, 오독의 우려가 방지된다. 즉, 일반적인 메모리 셀의 경우는 도 8의 점선으로 표시된 화살표와 같은 전류가 흐르게 되어 오독의 우려가 있으나 본 발명에 따른 자기 메모리 소자의 경우는 이러한 전류가 흐르는 것이 방지되므로, 보다 명확하게 정보를 판독할 수 있게 된다.
도 9는 제2 메모리 셀 중 어느 하나에 정보를 기록하는 경우, 각 선택용 배선에 인가되는 전압의 일 예를 나타낸 도면이다. 도 9는 참조번호 910으로 표시된 메모리 셀에 기록된 정보를 판독하는 경우이다. 즉, 참조번호 910으로 표시된 메모리 셀이 정보를 판독하고자 선택된 메모리 셀이다. 상술한 바와 같이 본 발명에 따른 자기 메모리 소자는 선택된 메모리 셀(910)의 상부에서 하부 방향(순방향)으로 전류가 흐르도록 전압을 인가한 후, 흐르는 전류를 측정하여 정보를 판독한다.
이를 위해, 도 9에 도시된 바와 같이 선택된 메모리 셀(910)과 연결되어 있는 제2 선택용 배선(220a)을 접지시키고, 선택된 메모리 셀(910)과 연결되어 있는 제3 선택용 배선(230a)에 판독 전압(VRead)을 인가한 후, 제2 선택용 배선(220a)을 흐르는 전류를 판독하여 선택된 메모리 셀(910)에 구비된 자유 자화층의 자화 방향을 판별하게 된다. 즉, 도 9의 실선으로 표시된 화살표와 같이 전류를 흐르게 한 후, 이 전류를 측정하여 선택된 메모리 셀(910)에 기록되어 있는 정보를 판독하는 것이다.
다만, 인접하고 있는 다른 메모리 셀(920, 930, 940, 950)의 간섭 효과가 있을 수 있다. 소정의 전압이 참조번호 선택된 메모리 셀과 연결되지 않은 제3 선택용 배선(230b)에 인가되면, 참조번호 940으로 표시된 메모리 셀을 통해 선택된 메모리 셀(910)과 연결된 제2 선택용 배선(220a)으로 전류가 흐르게 되므로, 오독의 우려가 발생한다. 따라서 선택된 메모리 셀과 연결되지 않은 제3 선택용 배선(230b)을 플로팅시켜 참조번호 940으로 표시된 메모리 셀을 통해 선택된 메모리 셀(910)과 연결된 제2 선택용 배선(220a)으로 원치 않는 전류가 흐르는 것을 방지한다. 그리고 제1 선택용 배선(210)에 소정의 전압이 인가되면, 제1 메모리 셀(950)을 통해 선택된 메모리 셀(910)과 연결된 제2 선택용 배선(220a)으로 흘러야 할 전류가 제1 메모리 셀(950)로 빠져나갈 수 있다. 이로 인해, 측정되어야 할 전류의 크기보다 작은 크기의 전류가 측정될 수 있어, 오독의 우려가 발생한다. 따라서 제1 선택용 배선(210)을 플로팅시켜, 제1 메모리 셀(950)을 통해 선택된 메모리 셀(910)과 연결된 제2 선택용 배선(220a)으로 흐르는 전류가 원치 않는 곳으로 빠져 나가는 것을 방지한다.
그리고 일반적인 메모리 셀의 경우는 도 9의 점선으로 표시된 화살표와 같이 전류가 흐를 수 있어 오독의 우려가 발생한다. 즉, 선택된 메모리 셀(910)과 연결된 제3 선택용 배선(230a)에 인가된 전압(VRead)에 의해, 참조번호 920으로 표시된 메모리 셀, 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선(220b), 참조번호 930으로 표시된 메모리 셀, 선택된 메모리 셀과 연결되지 않은 제3 선택용 배선(230b) 및 참조번호 940으로 표시된 메모리 셀을 순차적으로 지나가는 전류가 선택된 메모리 셀(910)과 연결된 제2 선택용 배선(220a)으로 흐를 수 있다.
그러나 상술한 바와 같이 본 발명에 따른 자기 메모리 소자에 구비된 메모리 셀의 경우는 이중 터널 접합 구조로 되어 있어, 역방향으로는 거의 전류가 흐르지 않는다. 따라서 참조번호 930으로 표시된 메모리 셀에서는 하부에서 상부 방향(역방향)으로 전류가 거의 흐르지 않게 되므로, 도 9의 점선으로 표시된 화살표와 같은 전류는 흐르지 않게 된다. 일반적인 메모리 셀의 경우는 도 9의 점선으로 표시된 화살표와 같은 전류가 흐르게 되어 오독의 우려가 있으나 본 발명에 따른 자기 메모리 소자의 경우는 이러한 전류가 흐르는 것이 방지되므로, 보다 명확하게 정보를 판독할 수 있게 된다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경 은 청구범위 기재의 범위 내에 있게 된다.
도 1은 STT-MRAM의 일반적인 구조를 개략적으로 나타낸 도면이다.
도 2는 본 발명에 따른 자기 메모리 소자에 대한 바람직한 일 실시예의 개략적인 구조를 나타낸 도면이다.
도 3 내지 도 6은 본 발명에 따른 자기 메모리 소자의 정보 기록방법을 설명하기 위한 개념도로서, 도 3 및 도 4는 제1 메모리 셀 중 어느 하나에 정보를 기록하는 경우, 각 선택용 배선에 인가되는 전압의 두 가지 예를 나타낸 도면들이고, 도 5 및 도 6은 제2 메모리 셀 중 어느 하나에 정보를 기록하는 경우, 각 선택용 배선에 인가되는 전압의 두 가지 예를 나타낸 도면들이다.
도 7은 이중 터널 접합 구조의 다이오드 특성을 설명하기 위한 도면이다.
도 8 및 도 9는 본 발명에 따른 자기 메모리 소자의 정보 판독방법을 설명하기 위한 개념도로서, 도 8은 제1 메모리 셀 중 어느 하나에 정보를 기록하는 경우, 각 선택용 배선에 인가되는 전압의 일 예를 나타낸 도면이고, 도 9는 제2 메모리 셀 중 어느 하나에 정보를 기록하는 경우, 각 선택용 배선에 인가되는 전압의 일 예를 나타낸 도면이다.

Claims (4)

  1. 삭제
  2. 삭제
  3. 제1 평면 상에, 일 방향으로 길게 뻗은 형상으로 형성되어 있는 복수의 제1 선택용 배선;
    상기 제1 평면의 상부에 이격되어 형성되어 있는 제2 평면 상에, 상기 제1 선택용 배선의 형성방향과 교차하는 방향으로 길게 뻗은 형상으로 형성되어 있는 복수의 제2 선택용 배선;
    상기 제2 평면의 상부에 이격되어 형성되어 있는 제3 평면 상에, 상기 제1 선택용 배선의 형성방향과 동일한 방향으로 길게 뻗은 형상으로 형성되어 있는 복수의 제3 선택용 배선;
    상기 제1 선택용 배선과 제2 선택용 배선의 사이에 배치되며, 하단부는 상기 제1 선택용 배선과 연결되고 상단부는 상기 제2 선택용 배선과 연결되는 복수의 제1 메모리 셀; 및
    상기 제2 선택용 배선과 제3 선택용 배선의 사이에 배치되며, 하단부는 상기 제2 선택용 배선과 연결되고 상단부는 상기 제3 선택용 배선과 연결되는 복수의 제2 메모리 셀;을 포함하며,
    상기 제1 메모리 셀과 제2 메모리 셀은 자화 방향이 전환될 수 있는 자화 자유층, 제1 절연층, 자화 방향이 고정되어 있는 자화 고정층, 제2 절연층 및 전도층이 순차적으로 적층되어 있는 이중 터널 접합(double tunnel junction, DTJ) 구조를 갖는 것을 특징으로 하는 자기 메모리 소자에 정보를 기록하는 방법으로,
    상기 자화 자유층의 자화 방향을 전환시키는 최소의 전압을 임계 전압(Vth)이라 할 때,
    정보를 기록하고자 선택된 메모리 셀이 제1 메모리 셀 중 어느 하나인 경우,
    상기 선택된 메모리 셀과 연결된 제1 선택용 배선을 기준으로, 상기 선택된 메모리 셀과 연결된 제2 선택용 배선에는 V11의 전압을 인가하고, 상기 선택된 메모리 셀과 연결되지 않은 제1 선택용 배선에는 V12의 전압을 인가하며, 상기 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선에는 V13의 전압을 인가하고, 상기 제3 선택용 배선에는 V14의 전압을 인가하거나,
    상기 선택된 메모리 셀과 연결된 제2 선택용 배선을 기준으로, 상기 선택된 메모리 셀과 연결된 제1 선택용 배선에는 V15의 전압을 인가하고, 상기 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선에는 V16의 전압을 인가하며, 상기 선택된 메모리 셀과 연결되지 않은 제1 선택용 배선에는 V17의 전압을 인가하고, 상기 제3 선택용 배선에는 V18의 전압을 인가하여, 상기 선택된 메모리 셀에 구비된 자화 자유층의 자화를 전환시키고,
    정보를 기록하고자 선택된 메모리 셀이 제2 메모리 셀 중 어느 하나인 경우,
    상기 선택된 메모리 셀과 연결된 제3 선택용 배선을 기준으로, 상기 선택된 메모리 셀과 연결된 제2 선택용 배선에는 V21의 전압을 인가하고, 상기 선택된 메모리 셀과 연결되지 않은 제3 선택용 배선에는 V22의 전압을 인가하며, 상기 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선에는 V23의 전압을 인가하고, 상기 제1 선택용 배선에는 V24의 전압을 인가하거나,
    상기 선택된 메모리 셀과 연결된 제2 선택용 배선을 기준으로, 상기 선택된 메모리 셀과 연결된 제3 선택용 배선에는 V25의 전압을 인가하고, 상기 선택된 메모리 셀과 연결되지 않은 제3 선택용 배선에는 V26의 전압을 인가하며, 상기 선택된 메모리 셀과 연결되지 않은 제2 선택용 배선에는 V27의 전압을 인가하고, 상기 제1 선택용 배선에는 V28의 전압을 인가하여, 상기 선택된 메모리 셀에 구비된 자화 자유층의 자화를 전환시키되,
    상기 V11, V12, V13 및 V14는 하기 수학식 1 내지 수학식 6의 조건을 만족하고, 상기 V15, V16, V17 및 V18은 하기 수학식 7 내지 수학식 12의 조건을 만족하며, 상기 V21, V22, V23 및 V24는 하기 수학식 13 내지 수학식 18의 조건을 만족하고, 상기 V25, V26, V27 및 V28은 하기 수학식 19 내지 수학식 24의 조건을 만족하도록 설정하는 것을 특징으로 하는 자기 메모리 소자의 정보 기록방법.
    [수학식 1]
    Figure 112012083446260-pat00049
    [수학식 2]
    Figure 112012083446260-pat00050
    [수학식 3]
    Figure 112012083446260-pat00051
    [수학식 4]
    Figure 112012083446260-pat00052
    [수학식 5]
    Figure 112012083446260-pat00053
    [수학식 6]
    Figure 112012083446260-pat00054
    [수학식 7]
    Figure 112012083446260-pat00055
    [수학식 8]
    Figure 112012083446260-pat00056
    [수학식 9]
    Figure 112012083446260-pat00057
    [수학식 10]
    Figure 112012083446260-pat00058
    [수학식 11]
    Figure 112012083446260-pat00059
    [수학식 12]
    Figure 112012083446260-pat00060
    [수학식 13]
    Figure 112012083446260-pat00061
    [수학식 14]
    Figure 112012083446260-pat00062
    [수학식 15]
    Figure 112012083446260-pat00063
    [수학식 16]
    Figure 112012083446260-pat00064
    [수학식 17]
    Figure 112012083446260-pat00065
    [수학식 18]
    Figure 112012083446260-pat00066
    [수학식 19]
    Figure 112012083446260-pat00067
    [수학식 20]
    Figure 112012083446260-pat00068
    [수학식 21]
    Figure 112012083446260-pat00069
    [수학식 22]
    Figure 112012083446260-pat00070
    [수학식 23]
    Figure 112012083446260-pat00071
    [수학식 24]
    Figure 112012083446260-pat00072
  4. 삭제
KR1020090132469A 2009-12-29 2009-12-29 이중 터널 접합 구조를 이용한 자기 메모리 소자 및 자기 메모리 소자의 정보 기록방법과 정보 판독방법 KR101212715B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090132469A KR101212715B1 (ko) 2009-12-29 2009-12-29 이중 터널 접합 구조를 이용한 자기 메모리 소자 및 자기 메모리 소자의 정보 기록방법과 정보 판독방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090132469A KR101212715B1 (ko) 2009-12-29 2009-12-29 이중 터널 접합 구조를 이용한 자기 메모리 소자 및 자기 메모리 소자의 정보 기록방법과 정보 판독방법

Publications (2)

Publication Number Publication Date
KR20110075899A KR20110075899A (ko) 2011-07-06
KR101212715B1 true KR101212715B1 (ko) 2012-12-14

Family

ID=44915850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090132469A KR101212715B1 (ko) 2009-12-29 2009-12-29 이중 터널 접합 구조를 이용한 자기 메모리 소자 및 자기 메모리 소자의 정보 기록방법과 정보 판독방법

Country Status (1)

Country Link
KR (1) KR101212715B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101659855B1 (ko) 2014-05-08 2016-09-26 국립암센터 엽산을 포함하는 광역학 진단 또는 치료용 결합체 및 그를 포함하는 광역학 진단 또는 치료용 조성물

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401777B1 (ko) * 1999-09-16 2003-10-17 가부시끼가이샤 도시바 자기 저항 효과 소자 및 자기 메모리 장치
JP2008277542A (ja) 2007-04-27 2008-11-13 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401777B1 (ko) * 1999-09-16 2003-10-17 가부시끼가이샤 도시바 자기 저항 효과 소자 및 자기 메모리 장치
JP2008277542A (ja) 2007-04-27 2008-11-13 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法

Also Published As

Publication number Publication date
KR20110075899A (ko) 2011-07-06

Similar Documents

Publication Publication Date Title
US10600460B2 (en) Perpendicular magnetic memory using spin-orbit torque
JP5329766B2 (ja) マグネチックドメインドラッギングを利用する磁性メモリ素子
EP1826774B1 (en) Magnetic memory device using magnetic domain motion
KR100754394B1 (ko) 마그네틱 도메인 드래깅을 이용하는 자성소자 유닛 및 그작동 방법
CN101030592B (zh) 磁存储器件
JPWO2018189964A1 (ja) 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
US8559214B2 (en) Magnetic memory device and magnetic random access memory
TW200303028A (en) Magnetoresistive random access memory (MRAM ) cross-point array with reduced parasitic effects
KR101040163B1 (ko) 다치화 구조를 갖는 ｓｔｔ-ｍｒａｍ 메모리 소자와 그 구동방법
US7760542B2 (en) Spin-torque memory with unidirectional write scheme
US7075819B2 (en) Closed flux magnetic memory
KR20100132969A (ko) 자기 메모리 소자의 기록 방법
US10672448B2 (en) Magnetic storage device
JP5379675B2 (ja) 磁気メモリセル及び磁気メモリ
JP5723311B2 (ja) 磁気トンネル接合素子および磁気メモリ
JP5754531B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
JP2009176383A (ja) 磁気型不揮発性半導体記憶装置
KR101212715B1 (ko) 이중 터널 접합 구조를 이용한 자기 메모리 소자 및 자기 메모리 소자의 정보 기록방법과 정보 판독방법
KR20120021784A (ko) 자기 메모리소자 및 그 동작방법
KR102023625B1 (ko) 자기 메모리 소자 및 이에 대한 정보 쓰기 및 읽기 방법
KR101236116B1 (ko) 마그네틱 도메인의 이동을 이용하는 마그네틱 메모리 및 동작방법
CN113921051A (zh) 一种磁性赛道存储单元
KR101497541B1 (ko) 자기 메모리 소자 및 정보 기록 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee