KR101211706B1 - 접착제 없이 직접 형성된 절연막을 포함하는 광 패키지 및 절연막 형성 방법 - Google Patents

접착제 없이 직접 형성된 절연막을 포함하는 광 패키지 및 절연막 형성 방법 Download PDF

Info

Publication number
KR101211706B1
KR101211706B1 KR1020100101358A KR20100101358A KR101211706B1 KR 101211706 B1 KR101211706 B1 KR 101211706B1 KR 1020100101358 A KR1020100101358 A KR 1020100101358A KR 20100101358 A KR20100101358 A KR 20100101358A KR 101211706 B1 KR101211706 B1 KR 101211706B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
optical package
copper foil
substrate
Prior art date
Application number
KR1020100101358A
Other languages
English (en)
Other versions
KR20120039908A (ko
Inventor
김상복
이건천
백지흠
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100101358A priority Critical patent/KR101211706B1/ko
Publication of KR20120039908A publication Critical patent/KR20120039908A/ko
Application granted granted Critical
Publication of KR101211706B1 publication Critical patent/KR101211706B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

본 발명은 광 패키지의 절연막 형성 방법에 있어서, (A) 금속층 상에 절연물질의 분말을 고속의 분사법으로 도포하는 단계 (B) 상기 도포된 절연물질의 분말을 300 ℃이하의 상온 및 저온에서 열처리하는 단계를 포함하는 광 패키지의 절연막 형성 방법에 관한 것이다. 이에 의해 상온 및 저온에서 기판이 제조되도록 하여 기판의 치수 정밀도를 향상시키고, 휨 현상, 세라믹 지지층의 균열을 방지하여 광 패키지 기판의 신뢰성을 향상시킬 뿐 아니라 동박을 지지층으로 공정을 진행할 수 있게 됨으로써 대면적 기판을 구현시킬 수 있게 된다.

Description

접착제 없이 직접 형성된 절연막을 포함하는 광 패키지 및 절연막 형성 방법{OPTICAL PACKAGE COMPRISING DIRECT FORMED INSULATING LAYER WITHOUT ADHESIVE AND METHOD FOR FORMING INSULATING LAYER}
본 발명은 접착제 없이 직접 형성된 절연막을 포함하는 광 패키지 및 절연막 형성 방법에 관한 것이다.
종래의 LED 패키지용 기판 구현 방법으로서의 LTCC-M(Low Temperature Co-fired Ceramic-on-Metal)기술은 방열 특성을 향상시킬 목적으로 구현된 기판에 관한 것이다. 종래 기술로 구현된 기판의 기술적 특징은 LED 소자의 아래쪽에 열방열 특성이 우수한 금속을 지지층으로 사용하여 세라믹 절연층을 구비하고 있어 절연특성과 방열특성이 향상된 기판을 구현하고 있다.
도 1은 종래의 LTCC-M 기술에 따른 기판의 제조 공정도이다. 도 1을 참조하면, 그린 세라믹 테이프(10) 하부면에 접착제(20)를 형성하고(S1), 펀칭을 통해 홀(30)을 형성한 후(S2), 상기 접착제(20) 하부에 동박층(40)을 라미네이팅하여 접착시킨다(S3). 이후 회로패턴과 은 도금층(50)을 형성하고(S4) 600 내지 800 ℃의 고온에서의 열처리 공정을 거친 후(S5) 세라믹 절연막(10) 상에 솔더 레지시트층(60)을 형성한다(S6). 하지만 상기의 제조 공정은 LTCC-M 기술을 기반으로 하고 있어 소성 후 세라믹과 금속의 열팽창 계수 차이에 의해 세라믹 절연층에 균열이 발생할 수 있어 여러 개의 소자를 한꺼번에 생산하기 위한 대면적 기판을 구현하기 어렵다.
또한, 종래의 기술에서는 일반적인 LTCC의 소성 온도가 고온인 점 때문에 여러 가지 문제점이 발생하게 된다. 도 2는 디바인딩 공정과 소결 공정 후에 발생하는 문제점을 도시한 도면이다. 다만, 도 2에서는 접착제를 도시하지 않고 절연층(10)과 금속층(40)만을 도시하였다. 도 2를 참조하면, 종래의 LTCC-M 공정은 디바인딩 공정(250℃ ~ 450℃ 구간), 소결 공정(600℃ ~ 900℃ 구간)의 고온에서 발생하는 수축현상으로 인해 치수 변형(A), 절연층(10)에서의 크랙(crack)(B), 기판의 휨(C), 절연층(10)과 금속층(40) 간의 분리(D) 등의 품질 문제가 발생하게 된다. 또한, 종래의 LTCC-M에서는 고온 공정을 거쳐야 하고, LTCC 테이프 내부의 유기성분을 휘발 및 연소시키기 위해 공기중에서 진행되는데 이러한 공정상의 특징으로 인하여 동박을 사용할 경우 고온에서 부식현상이 발생하고, 환원공정을 진행하여도 금속 회로선의 단선 및 기판과의 탈착(Delamination)이 발생하여 품질 문제가 발생하였다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 기존의 LED 패키지에 적용되었던 LTCC-M의 기술적 한계를 개선하여 상온 및 저온에서 기판이 제조되도록 하여 치수 정밀도를 향상시키고, 휨 현상 및 세라믹 지지층의 균열을 방지하여 광 패키지 기판의 신뢰성을 향상시킬 뿐 아니라 동박을 지지층으로 공정을 진행하여 대면적 기판을 구현할 수 있는 접착제 없이 직접 형성된 절연막을 포함하는 광 패키지 및 절연막 형성 방법을 제공하는데 있다.
상술한 과제를 해결하기 위하여 제공되는 본 발명은 광 패키지의 절연막 형성 방법에 있어서, (A) 금속층 상에 절연물질의 분말을 고속의 분사법으로 도포하는 단계; (B) 상기 도포된 절연물질의 분말을 300 ℃이하의 상온 및 저온에서 열처리하는 단계;를 포함하는 광 패키지의 절연막 형성 방법을 제공하여 상온 및 저온공정을 통해 휨 현상 등의 품질을 개선시키고 동박 적용을 통한 정밀회로 구현 및 열전도를 향상시킬 수 있다.
특히, 상기 (A) 단계의 금속층은 동박층인 것이 바람직하다.
또한, 상기 절연물질의 분말은 세라믹 분말인 것이 바람직하다.
본 발명의 다른 절연막 형성 방법은 (A) 금속층 상에 절연물질의 페이스트를 스크린 인쇄법을 이용하여 절연막을 증착하는 단계; (B) 상기 증착된 절연막을 180 내지 450 ℃의 저온에서 열처리하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 (A) 단계의 금속층은 동박층인 것이 바람직하다.
아울러, 절연물질의 페이스트는 세라믹과 에폭시의 혼합물인 것이 바람직하다.
본 발명의 또 다른 절연막 형성 방법은 (A) 금속층 상에 절연물질의 다공 기재를 형성하는 단계; (B) 상기 금속층에 다수의 미세홀을 형성하여 진공탈기하는 단계; (C) 유기물을 도포하여 상기 다공 기재 내부에 함침하는 단계; (D) 180 내지 450 ℃의 저온에서 열처리하는 단계;를 포함하는 것을 특징으로 한다.
특히, 상기 금속층은 동박층인 것이 바람직하며, 상기 절연물질은 세라믹인 것이 바람직하다.
또한, 본 발명은 금속층 및 절연물질을 고속 분사법, 스크린 인쇄법 또는 다공체 형성 후 진공에 의한 유기물 함침을 통해 상기 금속층 상에 직접 형성되는 절연막을 포함하는 접착제 없이 직접 형성된 절연막을 포함하는 광 패키지를 제공하여 상온 및 저온의 큐어링 공정을 통해 수축현상을 크게 개선하여 기판의 품질문제를 향상시킬 수 있다.
특히, 상기 금속층은 동박층인 것이 바람직하며, 상기 절연물질은 세라믹을 포함하는 것이 바람직하다.
본 발명에 의하면, 상온 및 저온 공정에서 기판이 제조되도록 하여 기판의 치수 정밀도를 향상시키고, 휨 현상, 세라믹 지지층의 균열을 방지하여 LED 및 전력용 반도체 기판의 신뢰성을 향상시킬 수 있다. 또한, 동박층을 지지층으로 공정을 진행하여 대면적 기판을 구현시킬 수 있다.
도 1은 종래의 LTCC-M 기술에 따른 LED 패키지 제조 공정도이다.
도 2는 종래 기술에 따라 디바인딩 공정과 소결 공정 진행에 따른 문제점을 도시한 단면도이다.
도 3은 본 발명인 광 패키지의 절연막 형성 방법에 대한 공정도이다.
도 4는 본 발명에 따라 형성된 절연막을 포함하는 광 패키지의 제조 공정도이다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 3은 본 발명인 광 패키지의 절연막 형성 방법에 대한 공정도를 도시한 도면이다. 도 3을 참조하면, (a)에서와 같이 LED용 기판 및 방열 기판을 제조할 목적으로 기존 개발된 고속 분사법을 활용하여 광 패키지 기판의 절연막을 형성할 수 있다. 도 3(a)에서와 같이 금속층(210) 상에 절연 물질(120)을 포함한 물질은 고속의 분사법을 이용하여 기판에 바로 노즐(110)을 통해 도포시켜 절연막(230)을 형성할 수 있는데, 상기 금속층(210)은 동박층인 것이, 상기 절연막(230)은 세라믹 절연막인 것이 바람직하다. 분사된 절연 물질(120)은 고속의 분사 에너지에 의해 동박층(210) 상에서 결정화되거나, 유리질 성분을 포함하여 충격에너지로 인해 고화된다. 이렇게 형성된 세라믹 절연막(230)은 300℃ 이하의 상온 및 저온에서 열처리되어 도 3(d)에서와 같이 동박층(210) 상에 접착제 없이 절연막(230)이 성막된다.
도 3(b)는 LED용 기판 및 방열 기판을 제조할 목적으로 기존 개발된 스크린 인쇄법을 활용하여 광 패키지 기판의 금속층(210) 상에 절연막(230)을 형성할 수 있다. 이때, 상기의 금속층(210)은 동박층, 절연막(230)은 세라믹 절연막인 것이 바람직하다. 상기 세라믹 절연막(230)을 형성하기 위해 세라믹과 에폭시의 혼합물을 이용한 절연 물질의 페이스트(121)를 스퀴즈(130)를 통한 인쇄 기법으로 형성하고 180 내지 450℃의 저온에서 열처리하여 도 3(d)와 같이 동박층(210) 상에 접착제 없이 절연막(230)이 성막된다.
도 3(c)는 LED용 기판 및 방열 기판을 제조할 목적으로 세라믹 다공기재를 형성한 후, 진공에 의한 유기물(160)을 함침시켜 광 패키지 기판의 절연막을 형성하는 것이다. 세라믹 다공 기재는 상기 도 3(a), (b) 및 세라믹 다공체 형성 기법을 활용할 수 있는데, 도 3(c)에서는 금속층(210)으로서의 동박층에 미세한 홀(150)을 뚫고, 형성된 상기 홀(150)을 통해 진공을 걸 수 있도록 하고, 유기물(160)을 도포시켜 세라믹 다공체 내부에 함침할 수 있도록 한다. 상기 함침된 유기물(160)은 세라믹만으로 형성된 기재의 크랙(Crack) 방지 및 굽힘시 안정성을 부여하는 목적으로 실시된다. 이렇게 형성된 복합층은 180 내지 450 ℃의 저온에서 열처리 되어 고화된다.
종래의 LTCC-M의 공정은 디바인딩 공정과 소결 공정에서 필수적으로 발생하는 수축현상으로 인해 치수가 변형되거나, LYCC 부분에서의 크랙, 기판의 휨, LTCC와 금속층 간의 분리 등이 발생하였지만 본 발명에서는 상온 및 저온의 큐어링(Curing) 공정을 통하여 LTCC-M에서 발생하는 수축현상을 크게 개선하여 0~5% 범위의 작은 수축만을 일어나도록 하여 기판의 품질 문제를 향상시킬 수 있게 된다. 또한, 종래의 LTCC-M에서는 동박을 사용할 경우 고온에서 부식 현상이 발생하고, 환원공정을 진행하여도 금속 회로선이 단선되는 문제가 발생하였지만, 본 발명에서는 동박의 부식이 발생하는 온도까지 승온하는 공정이 없기 때문에 정밀 회로의 구현이 가능하며, 동박을 금속기재로 활용하여 다른 금속에 비해 높은 방열 특성을 가질 수 있게 되며 접착제 없이 절연막이 금속층 상에 형성될 수 있다.
도 4는 본 발명에 따라 형성된 절연막을 포함하는 광 패키지의 제조 공정도이다. 도 4를 참조하면, 금속층(210) 특히, 동박층을 준비하고(P1), 회로패턴과 은 도금층(220)을 형성한다(P2). 이후, 상술한 도 3(a) 내지 3(c)에 의한 방법으로 절연막(230)을 형성하고(P3) 180 내지 450℃에서 큐어링 공정을 통해 절연막(230)을 성막한 후(P4) 상기 절연막 상에 솔더 레지스트층(240)을 형성한다(P5). 이와 같이 동박(210)을 지지층으로 활용하고, 고온 공정을 거치지 않고 저온에서의 큐어링 공정만으로 세라믹 절연막(230)을 형성함으로써 동박 적용을 통한 정밀회로 구현 및 열전도 향상이 가능할 뿐 아니라 기판의 품질도 향상시킬 수 있게 된다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
20: 접착제
150: 미세홀
210: 금속층
220: 도금층
230: 절연막
240: 솔더 레지스트층

Claims (13)

  1. 광 패키지의 절연막 형성 방법에 있어서,
    (A) 동박층 상에 절연물질의 분말을 고속의 분사법으로 도포하는 단계;
    (B) 상기 도포된 절연물질을 300 ℃이하의 저온에서 열처리하는 단계;
    를 포함하는 광 패키지의 절연막 형성 방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 절연물질은 세라믹 분말인 광 패키지의 절연막 형성 방법.
  4. 광 패키지의 절연막 형성 방법에 있어서,
    (A) 동박층 상에 절연물질의 페이스트를 스크린 인쇄법을 이용하여 절연막을 증착하는 단계;
    (B) 상기 증착된 절연막을 180 내지 450 ℃의 저온에서 열처리하는 단계;
    를 포함하는 광패키지의 절연막 형성 방법.
  5. 삭제
  6. 청구항 4에 있어서,
    절연물질의 페이스트는 세라믹과 에폭시의 혼합물인 광 패키지의 절연막 형성 방법.
  7. 광 패키지의 절연막 형성 방법에 있어서,
    (A) 동박층 상에 절연물질의 다공 기재를 형성하는 단계;
    (B) 상기 동박층에 다수의 미세홀을 형성하여 진공탈기하는 단계;
    (C) 유기물을 도포하여 상기 다공 기재 내부에 함침하는 단계;
    (D) 180 내지 450 ℃의 저온에서 열처리하는 단계;
    를 포함하는 광 패키지의 절연막 형성 방법.
  8. 삭제
  9. 청구항 7에 있어서,
    상기 절연물질은 세라믹인 광 패키지의 절연막 형성 방법.
  10. 광 패키지에 있어서,
    동박층 및
    절연물질을 고속 분사법, 스크린 인쇄법 또는 다공체 형성 후 진공에 의한 유기물 함침을 통해 상기 동박층 상에 직접 형성되는 절연막을 포함하되,
    상기 절연막은 180 내지 450℃의 저온에서 열처리하는 접착제 없이 직접 형성된 절연막을 포함하는 광 패키지.
  11. 삭제
  12. 청구항 10에 있어서,
    상기 절연물질은 세라믹을 포함하는 접착제 없이 직접 형성된 절연막을 포함하는 광 패키지.
  13. 삭제
KR1020100101358A 2010-10-18 2010-10-18 접착제 없이 직접 형성된 절연막을 포함하는 광 패키지 및 절연막 형성 방법 KR101211706B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100101358A KR101211706B1 (ko) 2010-10-18 2010-10-18 접착제 없이 직접 형성된 절연막을 포함하는 광 패키지 및 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100101358A KR101211706B1 (ko) 2010-10-18 2010-10-18 접착제 없이 직접 형성된 절연막을 포함하는 광 패키지 및 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR20120039908A KR20120039908A (ko) 2012-04-26
KR101211706B1 true KR101211706B1 (ko) 2012-12-12

Family

ID=46140022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100101358A KR101211706B1 (ko) 2010-10-18 2010-10-18 접착제 없이 직접 형성된 절연막을 포함하는 광 패키지 및 절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR101211706B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124708A (ja) 2000-08-09 2002-04-26 Matsushita Electric Ind Co Ltd 薄膜形成方法、高誘電体容量形成方法、誘電ボロメータおよび赤外線検出素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124708A (ja) 2000-08-09 2002-04-26 Matsushita Electric Ind Co Ltd 薄膜形成方法、高誘電体容量形成方法、誘電ボロメータおよび赤外線検出素子

Also Published As

Publication number Publication date
KR20120039908A (ko) 2012-04-26

Similar Documents

Publication Publication Date Title
CN102740604A (zh) 制备电子电路绝缘金属基板的方法
JPH02148789A (ja) 電子回路基板
KR102391008B1 (ko) 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
US20140034362A1 (en) Printed circuit board with an insulated metal substrate
JP4826319B2 (ja) 多層回路基板およびその製造方法
KR101211706B1 (ko) 접착제 없이 직접 형성된 절연막을 포함하는 광 패키지 및 절연막 형성 방법
TW201522034A (zh) 玻璃核心基板及其製造方法
US9320155B2 (en) Ceramic substrate composite and method for manufacturing ceramic substrate composite
JP2007049107A (ja) 複合セラミック基板
JP3554171B2 (ja) 回路基板の製造方法
JP2761112B2 (ja) 絶縁層付き金属基板およびその製造方法
KR101526568B1 (ko) 세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지및 그 제조방법
WO2009151006A1 (ja) セラミック成形体の製造方法
JP4610185B2 (ja) 配線基板並びにその製造方法
JP2761107B2 (ja) 絶縁層付き金属基板の製法
TWI476792B (zh) 平面式磁性元件及其製造方法
JP2761109B2 (ja) プリント配線板およびその製法
EP4015486B1 (en) Ceramic substrate, circuit board and method for producing same, and power module
JPH10335526A (ja) 回路基板とその製造方法
JP2010225707A (ja) セラミック多層基板及びその製造方法
JP4540453B2 (ja) 積層電子部品の製造方法及び積層電子部品の製造方法
JP2003243827A (ja) 積層セラミック基板の製造方法
JP2001160683A (ja) 多層セラミック基板およびその製造方法
JP6205814B2 (ja) 配線基体およびその製造方法
JP2022166640A (ja) 回路基板、回路基板の製造方法、および、半導体モジュールの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee