KR101197967B1 - 1 비트 디지털 직교 변조기 - Google Patents

1 비트 디지털 직교 변조기 Download PDF

Info

Publication number
KR101197967B1
KR101197967B1 KR1020087025138A KR20087025138A KR101197967B1 KR 101197967 B1 KR101197967 B1 KR 101197967B1 KR 1020087025138 A KR1020087025138 A KR 1020087025138A KR 20087025138 A KR20087025138 A KR 20087025138A KR 101197967 B1 KR101197967 B1 KR 101197967B1
Authority
KR
South Korea
Prior art keywords
signal
bit logic
digital
modem
bit
Prior art date
Application number
KR1020087025138A
Other languages
English (en)
Other versions
KR20080099875A (ko
Inventor
탄비르 하케
레오니드 카자케비치
Original Assignee
인터디지탈 테크날러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터디지탈 테크날러지 코포레이션 filed Critical 인터디지탈 테크날러지 코포레이션
Publication of KR20080099875A publication Critical patent/KR20080099875A/ko
Application granted granted Critical
Publication of KR101197967B1 publication Critical patent/KR101197967B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/361—Modulation using a single or unspecified number of carriers, e.g. with separate stages of phase and amplitude modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H04B1/0014—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage using DSP [Digital Signal Processor] quadrature modulation and demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transmitters (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Amplifiers (AREA)

Abstract

디지털 데카르트 변조 송신기에 있어서, 인코더는 동위상 신호 및 직교 신호로부터 1 비트 논리 신호들을 생성한다. 단일 비트 디지털 변조기는 데카르트 I/Q 변조를 위해 1 비트 논리 신호들을 멀티플렉싱한다. 디지털 상향변환기(DUC)는 멀티플렉싱된 1 비트 논리 신호를 상향변환시킨다. 디지털 전력 증폭기(DPA)는 상향변환된 신호를 기초로 무선 주파수(RF) 신호를 생성한다. 디지털 극 변조 송신기에 있어서, 인코더는 크기 신호를 제1의 1 비트 논리 신호로 변환시킨다. 디지털 위상 변조기는 위상 신호를 이용하여 캐리어를 변조시켜서 제2의 1 비트 논리 신호를 생성한다. DUC는 제2의 1 비트 논리 신호를 상향변환시킨다. 선입선출(FIFO) 메모리는 제1의 1 비트 논리 신호를 저장한다. 결합기는 제2의 1 비트 논리 신호내에 포함된 각도 정보를 FIFO 메모리내에 저장된 제1의 1 비트 논리 신호내에 포함된 크기 정보와 결합시킨다. DPA는 결합된 신호에 기초하여 RF 신호를 생성한다.
디지털, 아날로그, 데카르트, 변조, 송신기, 인코더, 동위상, 직교, 비트, 멀티플렉싱, 상향변환기, 전력 증폭기, 극 변조, 위상 변조기.

Description

1 비트 디지털 직교 변조기{ONE BIT DIGITAL QUADRATURE MODULATOR}
본 발명은 무선 통신 시스템에 관한 것이다. 보다 구체적으로, 본 발명은 디지털 송신기에 관한 것이다.
도 1a 내지 도 1g에서 도시된 바와 같이 많은 여러 유형의 무선 송신기들이 개발되어 왔다. 통상적인 송신기들은 송신기가 증폭하는 신호의 성질에 따라, 일정 포락선 송신기 또는 비 일정 포락선 송신기로 분류될 수 있다. 도 1a 내지 도 1g에서 도시된 통상적인 송신기들은 신호를 생성하기 위한 아날로그 및/또는 디지털 기술들을 이용한다.
도 1a는 통상적인 아날로그 데카르트(Cartesian) 변조 직접 변환 송신기(110)를 도시한다. 송신기(110)는 일정 포락선 신호 및 비 일정 포락선 신호 모두를 증폭시킬 수 있다. 송신기(110)는 아날로그 동위상(I)/직교(Q) 변조기를 이용한다. 일정 포락선 신호를 증폭할 때에는 효율좋은 B 급 전력 증폭기가 사용될 수 있고, 비 일정 포락선 신호를 증폭할 때에는 AB 급 전력 증폭기가 사용될 수 있다. 모뎀(111)에 의해 출력되는 I 및 Q 성분들은 디지털-아날로그 변환기(DAC)(112)에 의해 I 및 Q 아날로그 신호들로 변환된다. I 및 Q 아날로그 신호들은 믹서기(113) 에 의해 상향변환(upconvert)된다. 상향변환된 I 및 Q 신호들은 결합되어 가변 이득 증폭기(VGA)(114)와 전력 증폭기(PA)(115)에 의해 증폭된다. 송신 전력 제어(TPC)가 VGA(114)에서 수행될 수 있다. PA(115)에 의해 출력되는 증폭된 신호는 필터(116)에 의해 필터링되어 송신된다.
도 1b는 통상적인 일정 포락선 아날로그 극 변조 송신기(120)를 도시한다. 증폭된 신호는 일정 포락선 신호이기 때문에, 신호의 극 표현에서는 오로지 각도 정보만이 필요하다. 모뎀(121)으로부터의 각도 정보는 DAC(122)에 의해 아날로그 각도 신호로 변환된다. 아날로그 각도 신호는 위상 고정 루프(PLL)(123)를 통해 전압 제어 발진기(VCO)(124)를 변조시키는데에 사용된다. 그 후, VCO(124)의 변조된 출력은 PA(125)(예컨대, B 급 PA)에 의해 증폭된다. TPC는 PA(125)의 콜렉터 전압 또는 드레인 전압을 가변시킴으로써 구현될 수 있다. PA(125)에 의해 출력되는 증폭된 신호는 필터(126)에 의해 필터링되어 송신된다.
도 1c는 통상적인 일정 포락선 디지털 극 변조 송신기(130)를 도시한다. 모뎀(131)으로부터의 각도 정보는 수치 제어 발진기(NCO)(132)를 변조시키는데에 사용된다. NCO(132)의 멀티 비트 출력은 그 후 TPC 유닛(133)에 입력된다. 그런 다음 TPC 유닛(133)의 멀티 비트 출력은 고전력 DAC(134)를 구동시키는데에 사용된다. DAC(134)는 PA로서 사용된다. DAC 기준 전압은 추가적인 TPC 기능성을 구현하는데에 사용될 수 있다. DAC(134)에 의해 출력되는 증폭된 신호는 필터(135)에 의해 필터링되어 송신된다.
도 1d는 통상적인 비 일정 포락선 아날로그 극 변조 송신기(140)를 도시한 다. 이 송신기(140)는 포락선 제거 및 복구(EER) 송신기로서 일반적으로 알려져있다. 송신기(140)내에 두 개의 신호 경로들, 즉 주 경로와 보조 경로가 형성된다. 각도 정보 및 크기 정보 모두를 포함하는 신호를 형성하기 위하여 아날로그 I/Q 변조기가 주 경로에 사용된다. 모뎀(141)에 의해 출력된 신호의 I 및 Q 성분들은 DAC(142)에 의해 I 및 Q 아날로그 신호들로 변환된다. I 및 Q 아날로그 신호들은 믹서기(143)에 의해 상향변환된다. 상향변환된 I 및 Q 아날로그 신호들은 결합되어 리미터(144)를 통과하는데, 이 과정에서 크기 정보가 제거된다. 리미터(144)의 출력에서는 오로지 각도 정보만이 유지된다. 그 후 리미터(144)의 출력은 TPC 유닛(145)을 통과하여 PA(146)(예컨대, AB 급 PA)에 입력된다.
신호의 크기 정보는 보조 경로를 통해 운송된다. I 및 Q 성분들은 포락선 검출기(147)로 입력된다. 포락선 검출기(147)의 출력은 오로지 신호의 크기 정보만을 유지한다. 그 후, 크기 정보는 DAC(148)에 의해 아날로그 형태로 변환되고 PA(146)(즉, PA 콜렉터 또는 드레인)에서 각도 정보와 결합된다. 결합된 신호는 필터(149)에 의해 필터링되어 송신된다.
도 1e는 통상적인 비 일정 포락선 아날로그 극 변조 송신기(150)를 도시한다. 모뎀(151)으로부터의 각도 정보는 DAC(152a)에 의해 아날로그 신호로 변환되어 PLL(153)을 거쳐서 VCO(154)를 변조시킨다. 그 후 변조된 VCO 출력은 TPC 유닛(155)을 통과한다. TPC 유닛(155)의 출력은 PA(156)(예컨대, AB 급 PA)를 구동시킨다. 모뎀(151)으로부터의 크기 정보는 DAC(152b)에 의해 아날로그 형태로 변환되고 PA(156)(즉, PA 콜렉터 또는 드레인)에서 각도 정보와 결합된다. 결합된 신호는 필터(157)에 의해 필터링되어 송신된다.
도 1f는 통상적인 비 일정 포락선 디지털 데카르트 변조 송신기(160)를 도시한다. 모뎀(161)은 I 및 Q 신호 성분들을 출력한다. I 및 Q 신호 성분들은 TPC 기능성을 위해 승산기(162)에 의해 감쇠될 수 있다. 4 대 1 멀티플렉서(163)가 I/Q 변조기로서 사용된다. 원래 형태 및 반전된 형태의 I 및 Q 신호 성분들 모두가 멀티플렉서(163)에 입력된다. 멀티플렉서(163)는 출력에서 I, Q, -I, -Q (또는 이와 다른 시퀀스)와 같은 반복 패턴이 나타나도록 네 개의 입력 신호들 중 하나를 순차적으로 출력으로 보낸다. 그 후 멀티플렉서(163)의 멀티 비트 출력은 DAC(164)에 의해 아날로그 형태로 변환된다. DAC(164)는 PA로서 사용된다. DAC 기준 전압은 추가적인 TPC 기능성을 구현하는데에 사용될 수 있다. 증폭된 신호는 필터(165)에 의해 필터링되어 송신된다. 미국 특허 제5,101,418호는 또한 디지털 직교 주파수 상향변환기를 포함하는 송신기를 개시하고 있다.
도 1g는 통상적인 비 일정 포락선 디지털 극 변조 송신기(170)를 도시한다. 모뎀(171)으로부터의 각도 정보는 NCO(173)를 변조시키는데에 사용된다. NCO(173)의 멀티 비트 출력은 그 후 TPC 유닛(174)을 거쳐 입력된다. 그런 다음 TPC 유닛(174)의 멀티 비트 출력은 고전력 DAC(175)를 구동시키는데에 사용된다. 모뎀(171)으로부터의 크기 정보는 DAC(172)에 의해 아날로그 형태로 변환되고 DAC(175)(즉, DAC 기준 전압 입력)에서 각도 정보와 결합된다. DAC(175)는 PA로서 사용된다. 증폭된 신호는 필터(176)에 의해 필터링되어 송신된다.
상기에서 개시된 것들과 같은 통상적인 송신기들은 일정 포락선 신호에 대하여 희망 전력 효율보다 낮은 전력 효율을 전달한다. 통상적인 송신기들은 반복적인 성능을 달성하는데에 고비용이 소요되는 아날로그 회로 기술을 종종 이용한다. 아날로그 회로 기술 기반의 통상적인 송신기들은 디지털 회로에 비교하여 낮은 노이즈 내성을 가지며 이에 따라 모뎀 칩과의 통합이 어렵다.
본 발명은 디지털 송신기에 관한 것이다. 하나의 실시예에서, 디지털 데카르트 변조 송신기는, 인코더, 단일 비트 디지털 변조기(SBDM), 디지털 상향변환기(DUC) 및 디지털 전력 증폭기(DPA)를 포함한다. 인코더는 모뎀으로부터의 I 및 Q 신호들로부터 1 비트 논리 신호들을 생성한다. SBDM은 데카르트 I/Q 변조를 위해 1 비트 논리 신호들을 멀티플렉싱한다. DUC는 멀티플렉싱된 1 비트 논리 신호들을 상향변환시킨다. DPA는 상향변환된 신호를 기초로 무선 주파수(RF) 신호를 생성한다.
다른 실시예에서, 디지털 극 변조 송신기는 인코더, 디지털 위상 변조기(DPM), DUC, 선입선출(FIFO) 메모리, 결합기 및 DPA를 포함한다. 인코더는 모뎀으로부터 수신된 크기 신호를 제1의 1 비트 논리 신호로 변환시킨다. DPM은 모뎀으로부터 수신된 위상 신호를 이용하여 캐리어를 변조시키고 제2의 1 비트 논리 신호를 생성한다. DUC는 제2의 1 비트 논리 신호를 상향변환시킨다. FIFO 메모리는 제1의 1 비트 논리 신호를 저장하고, 인코더에 의해 프로세싱된 크기 신호를 DPM과 DUC에 의해 프로세싱된 위상 신호와 정렬시킨다. 결합기는 제2의 1 비트 논리 신호내에 포함된 각도 정보를 FIFO 메모리내에 저장된 제1의 1 비트 논리 신호내에 포함된 크기 정보와 결합시키고, 결합된 신호를 출력시킨다. DPA는 결합된 신호에 기초하여 RF 신호를 생성한다.
본 발명은 디지털 신호 생성(변조) 방법 및 표준 디지털 회로 기술을 이용하여 무선 주파수 송신기 기능 블럭들을 구현한다. 본 발명의 송신기는 상술한 통상적인 송신기들과 비교하여 보다 전력효율적이고, 소형이며, 가격 경쟁력을 갖추었고, 복잡성이 감소되었으며, 보다 반복적인 성능을 전달한다.
도 2는 본 발명에 따른 송신기(200)의 기능 블럭도이다. 송신기(200)는 채널 선택 유닛(202), 인코더(204), 변조기(206), DUC(208) 및 PA(210)를 포함한다. 이 구성부들 각각은 이후에 자세하게 설명될 것이다. 송신기(200)의 구성부들의 순서는 변경될 수 있으며, 구성부들에 의해 수행되는 기능들은 여러 구성부들에 의해 수행될 수 있거나 또는 하나의 구성부내에 결합될 수 있음을 유념해둔다. 예를 들어, 채널 선택 유닛(202)은 변조기(206)내로 병합될 수 있다. 송신기(200)는 모뎀(미도시)으로부터 멀티 비트 디지털 입력을 수신하고, 1 비트(또는 1.5 비트) 디지털 논리 신호 출력을 출력한다. 송신기(200)는 입력을 데카르트 표현과 극 표현 모두로 처리할 수 있다. DUC(208)는 양측파대(double sideband) 또는 단측파대(single sideband)를 처리할 수 있다.
도 3은 본 발명에 따른 디지털 데카르트 변조 송신기(300)의 블럭도이다. 송신기(300)는 모뎀(미도시)으로부터 멀티 비트 I 및 Q 신호들(301a, 301b)을 수신하고 1 비트 (또는 1.5 비트) 디지털 논리 신호(311)를 안테나(314)에 연결된 필터(312)에 출력시킨다. 송신기(300)는 일정 또는 비 일정 포락선 신호들을 증폭할 수 있고, 표준 디지털 회로로부터 전부 구축될 수 있다.
송신기(300)는 디지털 채널화 유닛(302), 인코더(304a, 304b), SBDM(306), DUC(308), 및 DPA(310)를 포함한다. 디지털 채널화 유닛(302)은 모뎀(미도시)으로부터 멀티 비트 디지털 I 및 Q 신호들을 수신한다. 디지털 채널화 유닛(302)은 모뎀으로부터의 명령에 기초하여 신호를 전송시키기 위한 주파수 채널을 선택한다. 디지털 채널화 유닛(302)은 복소 승산기, 가산기, 위상 쉬프터, 및 NCO를 포함하며, 기저대역 채널화를 수행한다.
후에 디지털 채널화 유닛(302)의 출력(303a, 303b)은 인코더(304a, 304b)에 입력된다. 인코더(304a, 304b)는 멀티 비트 입력 신호를 고속 1 비트 논리 신호로 변환시킨다. 인코더(304a, 304b)는 델타 변조기, 시그마 델타 변조기, 펄스 폭 변조기, 펄스 위치 변조기, 펄스 구간 변조기, 또는 임의의 유형의 변조기일 수 있다. 인코더(304a, 304b)는 모뎀으로부터의 TPC 명령에 기초하여 TPC 기능을 선택적으로 수행할 수 있다.
인코더(304a, 304b)로부터의 1 비트 논리 신호(305a, 305b)는 SBDM(306)으로 입력된다. SBDM(306)은 데카르트 I/Q 변조기로서 기능한다. SBDM(306)은 모뎀으로부터의 채널 선택 명령에 기초하여 채널 선택 기능을 선택적으로 수행한다.
도 4는 본 발명에 따른 도 3의 송신기의 예시적인 SBDM(306)을 도시한다. 도 3 및 도 4를 참조하면, 4 대 1 멀티플렉서(400)가 데카르트 I/Q 변조기로서 사용된다. 일 실시예에 따르면, 송신기(300)의 두 개의 인코더(304a 및 304b)는 각각 I 신호 및 Q 신호를 출력하고, 반전된 I 신호 및 Q 신호 버전은 인버터(도 3에서는 미도시됨)에 의해 생성된다(즉, 인코더(304a)는 I 신호를 출력하고 I 신호는 인버터(도 3에서는 미도시됨)에 의해 반전되며, 인코더(304b)는 Q 신호를 출력하고 Q 신호는 인버터(도 3에서는 미도시됨)에 의해 반전된다). 멀티플렉서(400)의 입력들(inO, inl, in2, in3)에는 I, Q, -I, -Q 신호들이 각각 입력된다. 멀티플렉서(400)로부터 신호들이 I, Q, -I, -Q의 반복적인 시퀀스(이와 달리, Q, I, -Q, -I, 또는 기타의 시퀀스)로 출력되도록 클럭 신호(402)가 제어 논리부(404)를 거쳐서 멀티플렉서(400)의 제어 입력(c0, cl)에 입력된다. 도 4의 멀티플렉서(400)는 예시적인 SBDM으로서 제공된 것이며 이와 다른 임의의 SBDM 구현들이 가능함을 유념해둔다.
이와 달리, 송신기(300)내에 네 개의 인코더들이 제공될 수 있으며, 네 개의 인코더들은 모뎀으로부터 각각 멀티 비트 I, Q, -I 및 -Q 신호들을 수신하고, 인코딩된 1 비트 논리 I, Q, -I 및 -Q 신호들을 멀티플렉서(400)에 출력한다.
도 3을 참조하면, 그 후 SBDM(306)으로부터의 1 비트 논리 신호(307)는 DUC(308)에 입력된다. DUC(308)는 SBDM(306)으로부터의 1 비트 논리 신호(307)를 보다 높은 주파수 신호(309)(1 비트 또는 1.5 비트 논리 신호)로 상향변환시킨다. DUC(308)는 영상 억제(즉, 단측파대), 또는 비 영상 억제(즉, 양측파대)로서 분류 될 수 있다. DUC(308)는 모뎀으로부터의 전력 제어 명령에 기초하여 TPC 기능을 선택적으로 수행할 수 있다.
도 5는 본 발명에 따른 예시적인 DUC(500)를 도시한다. 도 3 및 도 5를 참조하면, 배타적 OR(XOR) 게이트(500)는 양측파대 DUC의 가장 단순한 구현예이다. SBDM(306)로부터의 출력(502)과 클럭 신호(504)는 XOR 게이트(500)의 두 입력들로 입력되어 XOR 연산처리된 신호(506)를 생성한다.
도 3에서 도시된 바와 같이, DUC(308)로부터의 상향변환된 1 비트(또는 1.5 비트) 논리 신호(309)는 그 후에 DPA(310)를 구동시키는데에 사용된다. DPA(310)는 DUC(308)로부터의 상향변환된 신호(309)를 기초로 1 비트(또는 1.5 비트) RF 신호(311)를 생성한다. DPA(310)는 논리 게이트, 멀티플렉서와 같은 클럭입력 논리 소자, 스위치, 또는 스위치 모드 아날로그 증폭기로부터 구성될 수 있다.
도 6은 본 발명에 따른 예시적인 DPA(600)를 도시한다. 본 예시에서, DPA(600)는 복수의 인버터(602a, 602b)로 구현된다. 1 비트 논리 연산에서, DUC(308)로부터의 상향변환된 신호(309)의 원래 버전과 반전된 버전이 두 개의 인버터(602a, 602b)의 각 입력(inO, inl)(601a, 601b)에 각각 인가된다. 필터(312)는 인버터(602a, 602b)로부터의 출력들(603a, 603b)을 차별화하여 결합시킨다. 차별화하여 결합된 신호(313)는 그 후에 안테나(314)를 통해 송신된다. 1.5 비트 논리 연산에서 요구되는 제3 논리 레벨을 생성하기 위하여, 인버터(602a 및 602b)의 양 입력들(601a 및 601b)은 동일 신호로 구동된다. 전력 제어 기능은 모뎀으로부터의 전력 제어 명령을 기초로 DPA(310)에서 선택적으로 수행될 수 있다.
도 7은 본 발명의 일 실시예에 따른 디지털 극 변조 송신기(700)의 블럭도이다. 모뎀(미도시)으로부터 출력되는 심볼들은 멀티 비트 크기(r) 신호(701a)와 멀티 비트 위상(θ) 신호(701b)를 이용하여 극 좌표로 표현된다. 송신기(700)는 모뎀(미도시)으로부터 멀티 비트 크기 신호(701a)와 멀티 비트 위상 신호(701b)를 수신하고, 1 비트(또는 1.5 비트) 디지털 논리 신호를 안테나(716)에 연결된 필터(714)에 출력한다. 송신기(700)는 일정 및 비 일정 포락선 신호를 증폭시킬 수 있고 표준 디지털 회로 기술로부터 전부 구축될 수 있다.
도 7을 참조하면, 송신기(700)는 인코더(702), FIFO 메모리(704), DPM(706), DUC(708), 크기 및 위상 결합기(710), 및 DPA(712)를 포함한다. 인코더(702)는 모뎀(미도시)으로부터 멀티 비트 크기 신호(701a)를 수신하고, 멀티 비트 크기 신호(701a)를 고속 1 비트 논리 신호(703)로 변환시킨다. 인코더(702)는 델타 변조기, 시그마 델타 변조기, 펄스 폭 변조기, 펄스 위치 변조기, 펄스 구간 변조기, 또는 임의의 다른 변조기일 수 있다. 인코더(702)는 모뎀(미도시)으로부터의 TPC 명령에 기초하여 TPC 기능을 선택적으로 수행할 수 있다.
멀티 비트 위상 신호(701b)는 DPM(706)을 구동시키는데에 사용된다. DPM(706)은 멀티 비트 위상 신호(701b)를 이용하여 캐리어의 위상 변조를 수행하고 1 비트 논리 신호(707)를 출력한다. DPM(706)은 모뎀(미도시)으로부터의 채널 선택 명령에 기초하여 특정 채널 주파수를 선택하기 위한 채널 선택 기능을 선택적으로 수행할 수 있다. DPM(706)은 직접 디지털 합성기(DDS), 위상 고정 루프(PLL)/전압 제어 발진기(VCO) 등으로 구현될 수 있다.
도 7에서 도시된 바와 같이, DPM(706)으로부터의 1 비트 논리 신호(707)는 후에 DUC(708)로 입력된다. DUC(708)는 DPM(706)으로부터의 1 비트 논리 신호를 보다 높은 주파수 신호(1 비트 논리 신호)로 상향변환시킨다. DUC(708)는 영상 억제(즉, 단측파대), 또는 비 영상 억제(즉, 양측파대)로서 분류될 수 있다. 도 5의 배타적 OR(XOR) 게이트(500)는 DUC(708)로서 사용될 수 있다. DUC(708)는 모뎀으로부터의 TPC 명령에 기초하여 TPC 기능을 선택적으로 수행할 수 있다.
인코더(702)로부터의 1 비트 논리 신호(703)는 FIFO 메모리(704)에 입력된다. FIFO 메모리(704)의 출력(705)은 크기 및 위상 결합기(710)에 연결된다. FIFO 메모리(704)는 인코더(702)에 의해 프로세싱된 크기 신호를 DPM(706)과 DUC(708)에 의해 프로세싱된 위상 신호와 정렬시킨다.
DUC(708)로부터의 1 비트 논리 신호(709)내에 포함된 위상 정보는 그 후 FIFO 메모리(704)에 의해 출력된 1 비트 논리 신호(705)내에 포함된 크기 정보와 결합된다. 크기 및 위상 결합기(710)는 1 비트(또는 1.5 비트) 논리 신호(711)를 출력한다. 1 비트 승산기, XOR 게이트, 멀티플렉서 등은 크기 및 위상 결합기(710)로서 사용될 수 있다.
결합기 출력(711)은 DPA(712)를 구동시키는데에 사용된다. DPA(712)는 크기 및 위상 결합기(710)로부터의 출력(711)에 기초하여 1 비트(또는 1.5 비트) RF 신호(713)를 생성한다. DPA(712)는 논리 게이트, 멀티플렉서와 같은 클럭입력 논리 소자, 스위치, 또는 스위치 모드 아날로그 증폭기로부터 구성될 수 있다. 도 6의 DPA(600)가 사용될 수 있다.
이와 달리, DUC(708)가 크기 및 위상 결합기(710) 뒤에 배치될 수 있다.
본 발명은 비제한적인 예시로서, 광대역 코드 분할 다중 액세스(WCDMA), 시분할 듀플렉스(TDD), 고속 칩 레이트(HCR), 저속 칩 레이트(LCR), 시분할 동기 코드 분할 다중 액세스(TDS-CDMA), 주파수 분할 듀플렉스(FDD), CDMA2000, 이동 통신을 위한 글로벌 시스템(GSM), GSM 개선를 위한 데이터 속도 강화 표준(EDGE), 글로벌 패킷 무선 서비스(GPRS), 직교 주파수 분할 멀티플렉싱(OFDM), 다중 입력 다중 출력(MIMO), 또는 이와 다른 임의의 유형의 무선 통신 시스템을 포함하는 임의의 유형의 무선 통신 시스템내에서 구현될 수 있다.
송신기는 무선 송수신 유닛(WTRU) 또는 기지국내에 포함될 수 있다. "WTRU"의 용어에는 사용자 장비(UE), 이동국(STA), 고정 가입자 유닛 또는 이동 가입자 유닛, 호출기, 셀룰라폰, 개인 휴대 보조 단말기(PDA), 컴퓨터, 또는 무선 환경에서 동작할 수 있는 임의의 유형의 사용자 장치를 포함하나, 이러한 예시들에 한정되는 것은 아니다. "기지국" 의 용어에는 노드 B, 싸이트 제어기, 액세스 포인트(AP), 또는 무선 환경에서 동작할 수 있는 임의의 유형의 인터페이싱 장치를 포함하나, 이러한 예시들에 한정되는 것은 아니다.
실시예들
실시예 1. I 신호와 Q 신호로부터 1 비트 논리 신호들을 생성하기 위한 인코더를 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 2. 실시예 1에 있어서, 데카르트 I/Q 변조를 위해 상기 1 비트 논리 신호들을 멀티플렉싱하기 위한 SBDM을 포함하는 것을 특징으로 하는 디지털 송신 기.
실시예 3. 실시예 1에 있어서, 상향변환된 신호를 생성하기 위하여 상기 멀티플렉싱된 1 비트 논리 신호를 상향변환시키기 위한 DUC를 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 4. 실시예 3에 있어서, 상기 상향변환된 신호를 기초로 RF 신호를 생성하기 위한 DPA를 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 5. 실시예 1 내지 실시예 4 중 임의의 하나의 실시예에 있어서, 모뎀으로부터의 채널 선택 명령에 기초하여 송신을 위한 주파수 채널을 선택하기 위한 디지털 채널화 유닛을 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 6. 실시예 1 내지 실시예 5 중 임의의 하나의 실시예에 있어서, 상기 인코더는, 델타 변조기, 시그마 델타 변조기, 펄스 폭 변조기, 펄스 위치 변조기, 및 펄스 구간 변조기 중 하나인 것을 특징으로 하는 디지털 송신기.
실시예 7. 실시예 1 내지 실시예 6 중 임의의 하나의 실시예에 있어서, 상기 인코더는 모뎀으로부터의 TPC 명령을 기초로 TPC 기능을 구현하는 것을 특징으로 하는 디지털 송신기.
실시예 8. 실시예 3 내지 실시예 7 중 임의의 하나의 실시예에 있어서, 상기 DUC는 1 비트 논리 신호를 출력하는 것을 특징으로 하는 디지털 송신기.
실시예 9. 실시예 3 내지 실시예 7 중 임의의 하나의 실시예에 있어서, 상기 DUC는 1.5 비트 논리 신호를 출력하는 것을 특징으로 하는 디지털 송신기.
실시예 10. 실시예 2 내지 실시예 9 중 임의의 하나의 실시예에 있어서, 상 기 SBDM는 모뎀으로부터의 채널 선택 명령에 기초하여 채널 선택 기능을 수행하는 것을 특징으로 하는 디지털 송신기.
실시예 11. 실시예 2 내지 실시예 10 중 임의의 하나의 실시예에 있어서, 상기 SBDM은 상기 1 비트 논리 신호들을 멀티플렉싱하기 위한 4 대 1 멀티플렉서인 것을 특징으로 하는 디지털 송신기.
실시예 12. 실시예 11에 있어서, 상기 인코더는 상기 1 비트 논리 신호들의 원래 버전과 반전된 버전 모두를 출력하고, 상기 4 대 1 멀티플렉서는 I, Q, -I, -Q의 반복되는 시퀀스의 신호들을 포함하는 상기 1 비트 논리 신호를 출력하는 것을 특징으로 하는 디지털 송신기.
실시예 13. 실시예 2 내지 실시예 12 중 임의의 하나의 실시예에 있어서, 상기 DUC는 단일 측 대역 프로세서인 것을 특징으로 하는 디지털 송신기.
실시예 14. 실시예 2 내지 실시예 12 중 임의의 하나의 실시예에 있어서, 상기 DUC는 이중 측 대역 프로세서인 것을 특징으로 하는 디지털 송신기.
실시예 15. 실시예 14에 있어서, 상기 DUC는 상기 멀티플렉싱된 1 비트 논리 신호와 클럭 신호의 XOR 연산을 수행하는 XOR 게이트인 것을 특징으로 하는 디지털 송신기.
실시예 16. 실시예 2 내지 실시예 15 중 임의의 하나의 실시예에 있어서, 상기 DUC는 모뎀으로부터의 전력 제어 명령에 기초하여 TPC 기능을 수행하는 것을 특징으로 하는 디지털 송신기.
실시예 17. 실시예 4 내지 실시예 16 중 임의의 하나의 실시예에 있어서, 상 기 DPA는 디지털방식으로 제어되는 복수의 인버터들을 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 18. 실시예 17에 있어서, 상기 DPA는 1 비트 논리 연산을 구현하고, 상기 상향변환된 신호의 원래 버전과 반전된 버전은 두 개의 인버터들의 각 입력들에 각각 인가되는 것을 특징으로 하는 디지털 송신기.
실시예 19. 실시예 17에 있어서, 상기 DPA는 1.5 비트 논리 연산을 구현하고, 두 개의 인버터들의 양쪽 입력들은 상기 상향변환된 신호로 구동되는 것을 특징으로 하는 디지털 송신기.
실시예 20. 실시예 17에 있어서, 상기 인버터들에 대한 전압 공급은 상기 DPA의 이득을 제어하도록 제어되는 것을 특징으로 하는 디지털 송신기.
실시예 21. 실시예 4 내지 실시예 20 중 임의의 하나의 실시예에 있어서, 상기 DPA는 모뎀으로부터의 전력 제어 명령에 기초하여 전력 제어 기능을 수행하는 것을 특징으로 하는 디지털 송신기.
실시예 22. 모뎀으로부터 수신된 크기 신호를 제1의 1 비트 논리 신호로 변환시키기 위한 인코더를 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 23. 실시예 22에 있어서, 상기 모뎀으로부터 수신된 위상 신호를 이용하여 캐리어를 변조시켜서 제2의 1 비트 논리 신호를 생성하기 위한 DPM을 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 24. 실시예 23에 있어서, 상기 제2의 1 비트 논리 신호를 상향변환시키기 위한 DUC를 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 25. 실시예 24에 있어서, 상기 제1의 1 비트 논리 신호를 저장하고, 상기 인코더에 의해 프로세싱된 상기 크기 신호를 상기 DPM과 상기 DUC에 의해 프로세싱된 상기 위상 신호와 정렬시키기 위한 FIFO 메모리를 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 26. 실시예 25에 있어서, 상기 제2의 1 비트 논리 신호내에 포함된 각도 정보를 상기 FIFO 메모리내에 저장된 상기 제1의 1 비트 논리 신호내에 포함된 크기 정보와 결합시키고, 결합된 신호를 출력하기 위한 크기 및 위상 결합기를 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 27. 실시예 26에 있어서, 상기 결합된 신호에 기초하여 RF 신호를 생성하기 위한 DPA를 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 28. 실시예 23 내지 실시예 27 중 임의의 하나의 실시예에 있어서, 상기 DPM은 상기 모뎀으로부터의 채널 선택 명령에 기초하여 특정 채널 주파수를 선택하기 위한 채널 선택 기능을 수행하는 것을 특징으로 하는 디지털 송신기.
실시예 29. 실시예 23 내지 실시예 28 중 임의의 하나의 실시예에 있어서, 상기 DPM은 DDS와 PLL/VCO 중 하나인 것을 특징으로 하는 디지털 송신기.
실시예 30. 실시예 22 내지 실시예 29 중 임의의 하나의 실시예에 있어서, 상기 인코더는 델타 변조기, 시그마 델타 변조기, 펄스 폭 변조기, 펄스 위치 변조기, 및 펄스 구간 변조기 중 하나인 것을 특징으로 하는 디지털 송신기.
실시예 31. 실시예 22 내지 실시예 30 중 임의의 하나의 실시예에 있어서, 상기 인코더는 상기 모뎀으로부터의 TPC 명령에 기초하여 TPC 기능을 구현하는 것 을 특징으로 하는 디지털 송신기.
실시예 32. 실시예 24 내지 실시예 31 중 임의의 하나의 실시예에 있어서, 상기 DUC는 1 비트 논리 신호를 출력하는 것을 특징으로 하는 디지털 송신기.
실시예 33. 실시예 24 내지 실시예 32 중 임의의 하나의 실시예에 있어서, 상기 DUC는 단일 측 대역 프로세서인 것을 특징으로 하는 디지털 송신기.
실시예 34. 실시예 24 내지 실시예 32 중 임의의 하나의 실시예에 있어서, 상기 DUC는 이중 측 대역 프로세서인 것을 특징으로 하는 디지털 송신기.
실시예 35. 실시예 34에 있어서, 상기 DUC는 위상 변조 캐리어 신호와 클럭 신호에 대하여 XOR 연산을 수행하는 XOR 게이트인 것을 특징으로 하는 디지털 송신기.
실시예 36. 실시예 24 내지 실시예 35 중 임의의 하나의 실시예에 있어서, 상기 DUC는 상기 모뎀으로부터의 전력 제어 명령에 기초하여 TPC 기능을 수행하는 것을 특징으로 하는 디지털 송신기.
실시예 37. 실시예 27 내지 실시예 36 중 임의의 하나의 실시예에 있어서, 상기 DPA는 디지털방식으로 제어되는 복수의 인버터들을 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 38. 실시예 37에 있어서, 상기 DPA는 1 비트 논리 연산을 구현하고, 상기 상향변환된 신호의 원래 버전과 반전된 버전은 두 개의 인버터들의 각 입력들에 각각 인가되는 것을 특징으로 하는 디지털 송신기.
실시예 39. 실시예 37에 있어서, 상기 DPA는 1.5 비트 논리 연산을 구현하 고, 두 개의 인버터들의 양쪽 입력들은 상기 상향변환된 신호로 구동되는 것을 특징으로 하는 디지털 송신기.
실시예 40. 실시예 37에 있어서, 상기 인버터들에 대한 전압 공급은 상기 DPA의 이득을 제어하도록 제어되는 것을 특징으로 하는 디지털 송신기.
실시예 41. 실시예 27 내지 실시예 40 중 임의의 하나의 실시예에 있어서, 상기 DPA는 모뎀으로부터의 전력 제어 명령에 기초하여 전력 제어 기능을 수행하는 것을 특징으로 하는 디지털 송신기.
실시예 42. 실시예 26 내지 실시예 41 중 임의의 하나의 실시예에 있어서, 상기 크기 및 위상 결합기는 1 비트 승산기, XOR 게이트, 및 멀티플렉서 중 하나인 것을 특징으로 하는 디지털 송신기.
실시예 43. 모뎀으로부터 수신된 크기 신호를 제1의 1 비트 논리 신호로 변환시키기 위한 인코더를 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 44. 실시예 43에 있어서, 상기 모뎀으로부터 수신된 위상 신호를 이용하여 캐리어를 변조시켜서 제2의 1 비트 논리 신호를 생성하기 위한 DPM을 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 45. 실시예 44에 있어서, 상기 제1의 1 비트 논리 신호를 저장하고, 상기 인코더에 의해 프로세싱된 상기 크기 신호를 상기 DPM에 의해 프로세싱된 상기 위상 신호와 정렬시키기 위한 FIFO 메모리를 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 46. 실시예 45에 있어서, 상기 제2의 1 비트 논리 신호내에 포함된 각도 정보를 상기 FIFO 메모리내에 저장된 상기 제1의 1 비트 논리 신호내에 포함된 크기 정보와 결합시키고, 결합된 신호를 출력하기 위한 크기 및 위상 결합기를 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 47. 실시예 46에 있어서, 상기 결합된 신호를 상향변환시키기 위한 DUC를 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 48. 실시예 47에 있어서, 상기 결합되어 상향변환된 신호에 기초하여 RF 신호를 생성하기 위한 DPA를 포함하는 것을 특징으로 하는 디지털 송신기.
실시예 49. 디지털 송신기로 신호를 송신시키는 방법.
실시예 50. 실시예 49에 있어서, I 신호와 Q 신호로부터 1 비트 논리 신호들을 생성하는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 51. 실시예 50에 있어서, 데카르트 I/Q 변조를 위해 상기 1 비트 논리 신호들을 멀티플렉싱하는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 52. 실시예 51에 있어서, 상향변환된 신호를 생성하기 위하여 상기 멀티플렉싱된 1 비트 논리 신호를 상향변환시키는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 53. 실시예 52에 있어서, 상기 상향변환된 신호에 기초하여 RF 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 54. 실시예 49 내지 실시예 53 중 임의의 하나의 실시예에 있어서, 모뎀으로부터의 채널 선택 명령에 기초하여 송신을 위한 주파수 채널을 선택하는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 55. 실시예 54에 있어서, 상기 1 비트 논리 신호들이 멀티플렉싱되는 동안에 상기 주파수 채널이 선택되는 것을 특징으로 하는 신호 송신 방법.
실시예 56. 실시예 54에 있어서, 상기 1 비트 논리 신호들이 생성되기 이전에 상기 주파수 채널이 선택되는 것을 특징으로 하는 신호 송신 방법.
실시예 57. 실시예 49 내지 실시예 56 중 임의의 하나의 실시예에 있어서, 모뎀으로부터의 TPC 명령을 기초로 TPC 기능을 수행하는 단계를 더 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 58. 실시예 57에 있어서, 상기 1 비트 논리 신호들이 생성되는 동안에 상기 TPC 기능이 수행되는 것을 특징으로 하는 신호 송신 방법.
실시예 59. 실시예 58에 있어서, 상기 멀티플렉싱된 1 비트 논리 신호가 상향변환되는 동안에 상기 TPC 기능이 수행되는 것을 특징으로 하는 신호 송신 방법.
실시예 60. 실시예 58에 있어서, 상기 RF 신호가 생성되는 동안에 상기 TPC 기능이 수행되는 것을 특징으로 하는 신호 송신 방법.
실시예 61. 실시예 49에 있어서, 모뎀으로부터 수신된 크기 신호를 제1의 1 비트 논리 신호로 변환시키는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 62. 실시예 61에 있어서, 상기 모뎀으로부터 수신된 위상 신호를 이용하여 캐리어를 변조시켜서 제2의 1 비트 논리 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 63. 실시예 62에 있어서, 상기 제2의 1 비트 논리 신호를 상향변환시 키는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 64. 실시예 63에 있어서, 상기 크기 신호를 상기 위상 신호와 정렬시키기 위한 FIFO 메모리내에 상기 제1의 1 비트 논리 신호를 저장하는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 65. 실시예 64에 있어서, 상기 제2의 1 비트 논리 신호내에 포함된 각도 정보를 상기 FIFO 메모리내에 저장된 상기 제1의 논리 신호내에 포함된 크기 정보와 결합시켜서, 결합된 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 66. 실시예 65에 있어서, 상기 결합된 신호에 기초하여 RF 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 67. 실시예 61 내지 실시예 66 중 임의의 하나의 실시예에 있어서, 상기 캐리어를 변조시키는 동안에 상기 모뎀으로부터의 채널 선택 명령에 기초하여 특정 채널 주파수를 선택하기 위한 채널 선택 기능을 수행하는 단계를 더 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 68. 실시예 61 내지 실시예 67 중 임의의 하나의 실시예에 있어서, 상기 모뎀으로부터의 TPC 명령에 기초하여 TPC 기능을 수행하는 단계를 더 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 69. 실시예 68에 있어서, 상기 제1의 1 비트 논리 신호가 생성되는 동안에 상기 TPC 기능이 수행되는 것을 특징으로 하는 신호 송신 방법.
실시예 70. 실시예 68에 있어서, 상기 RF 신호가 생성되는 동안에 상기 TPC 기능이 수행되는 것을 특징으로 하는 신호 송신 방법.
실시예 71. 실시예 49에 있어서, 모뎀으로부터 수신된 크기 신호를 제1의 1 비트 논리 신호로 변환시키는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 72. 실시예 71에 있어서, 상기 모뎀으로부터 수신된 위상 신호를 이용하여 캐리어를 변조시켜서 제2의 1 비트 논리 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 73. 실시예 72에 있어서, 상기 제1의 1 비트 논리 신호를 저장하고, 상기 크기 신호를 상기 위상 신호와 정렬시키는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 74. 실시예 73에 있어서, 상기 제2의 1 비트 논리 신호내에 포함된 각도 정보를 상기 제1의 1 비트 논리 신호내에 포함된 크기 정보와 결합시키고, 결합된 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 75. 실시예 74에 있어서, 상기 결합된 신호를 상향변환시키는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
실시예 76. 실시예 75에 있어서, 상기 결합되고 상향변환된 신호에 기초하여 RF 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 신호 송신 방법.
본 발명의 특징부 및 구성요소들이 특정한 조합형태를 가지면서 상기의 바람직한 실시예에서 상술되었지만, 본 발명의 각 특징부 및 구성요소들은 상기의 바람 직한 실시예내에서의 다른 특징부 및 구성요소들없이 단독으로 사용될 수 있거나, 또는 본 발명의 다른 특징부 및 구성요소들과 함께 또는 일부를 배제하고 다양한 조합의 형태로 사용될 수 있다. 본 발명에서 제공되는 방법 또는 흐름도는 범용 컴퓨터 또는 프로세서에 의해 실행되는 컴퓨터 판독가능 저장매체내에 내장된 컴퓨터 프로그램, 소프트웨어, 또는 펌웨어로 구현될 수 있다. 컴퓨터 판독가능 저장매체의 예로는 ROM(read only memory), RAM(random access memory), 레지스터, 캐시 메모리, 반도체 메모리 장치, 내부 하드 디스크와 탈착가능 디스크와 같은 자기 매체, 자기 광학매체, CD-ROM 디스크와 같은 광학 매체, DVD가 포함된다.
적절한 프로세서의 예로서는, 범용 프로세서, 특수 목적 프로세서, 통상의 프로세서, 디지털 신호 프로세서(DSP), 복수의 마이크로프로세서, DSP 코어와 연계된 하나 이상의 마이크로프로세서, 제어기, 마이크로제어기, 응용 특정 집적 회로(ASIC), 필드 프로그램가능 게이트 어레이(FPGA) 회로, 임의의 유형의 집적 회로(IC), 및/또는 상태 머신이 포함된다.
소프트웨어와 연계된 프로세서는 무선 송수신 유닛(WTRU), 사용자 장비(UE), 단말기, 기지국, 무선 네트워크 제어기(RNC), 또는 임의의 호스트 컴퓨터에서 사용하기 위한 무선 주파수 트랜스시버를 구현하는데에 사용될 수 있다. WTRU는 카메라, 비디오 카메라 모듈, 비디오폰, 스피커폰, 진동 장치, 스피커, 마이크로폰, 텔레비젼 트랜스시버, 핸드프리 헤드셋, 키보드, 블루투스® 모듈, 주파수 변조(FM) 무선 유닛, 액정 디스플레이(LCD) 디스플레이 유닛, 유기 발광 다이오드(OLED) 디스플레이 유닛, 디지털 뮤직 플레이어, 미디어 플레이어, 비디오 게임 플레이어 모 듈, 인터넷 브라우저, 및/또는 임의의 무선 근거리 네트워크(WLAN) 모듈과 같은 하드웨어 및/또는 소프트웨어로 구현된 모듈들과 함께 사용될 수 있다.
본 발명의 보다 자세한 이해는 첨부된 도면들을 참조하면서 예시로서 주어진 아래의 바람직한 실시예의 설명으로부터 얻어질 수 있다. 첨부된 도면들의 간단한 설명은 아래와 같다.
도 1a는 통상적인 아날로그 데카르트 변조 직접 변환 송신기를 도시한다.
도 1b는 통상적인 일정 포락선 아날로그 극 변조 송신기를 도시한다.
도 1c는 통상적인 일정 포락선 디지털 극 변조 송신기를 도시한다.
도 1d는 통상적인 비 일정 포락선 아날로그 극 변조 송신기를 도시한다.
도 1e는 통상적인 비 일정 포락선 아날로그 극 변조 송신기를 도시한다.
도 1f는 통상적인 비 일정 포락선 디지털 데카르트 변조 송신기를 도시한다.
도 1g는 통상적인 비 일정 포락선 디지털 극 변조 송신기를 도시한다.
도 2는 본 발명에 따른 송신기의 기능 블럭도이다.
도 3은 본 발명에 따른 디지털 데카르트 변조 송신기의 블럭도이다.
도 4는 본 발명에 따른 도 3의 송신기에서 사용되는 예시적인 SBDM을 도시한다.
도 5는 본 발명에 따른 예시적인 DUC를 도시한다.
도 6은 본 발명에 따른 예시적인 DPA를 도시한다.
도 7은 본 발명에 따른 디지털 극 변조 송신기의 블럭도이다.

Claims (23)

  1. 디지털 송신기에 있어서,
    모뎀으로부터 수신된 크기 신호를 제1의 1 비트 논리 신호로 변환시키기 위한 인코더;
    상기 모뎀으로부터 수신된 위상 신호를 이용하여 캐리어를 변조시켜서 제2의 1 비트 논리 신호를 생성하기 위한 디지털 위상 변조기(DPM);
    상기 제2의 1 비트 논리 신호를 상향변환시키기 위한 디지털 상향변환기(DUC);
    상기 제1의 1 비트 논리 신호를 저장하고, 상기 인코더에 의해 프로세싱된 상기 크기 신호를 상기 DPM과 상기 DUC에 의해 프로세싱된 상기 위상 신호와 정렬시키기 위한 선입선출(FIFO) 메모리;
    상기 제2의 1 비트 논리 신호내에 포함된 각도 정보를 상기 FIFO 메모리내에 저장된 상기 제1의 1 비트 논리 신호내에 포함된 크기 정보와 결합시키고, 결합된 신호를 출력하기 위한 크기 및 위상 결합기; 및
    상기 결합된 신호에 기초하여 무선 주파수(RF) 신호를 생성하기 위한 디지털 전력 증폭기(DPA)를 포함하는 것을 특징으로 하는 디지털 송신기.
  2. 제 1 항에 있어서, 상기 DPM은 상기 모뎀으로부터의 채널 선택 명령에 기초하여 특정 채널 주파수를 선택하는 것을 특징으로 하는 디지털 송신기.
  3. 제 1 항에 있어서, 상기 DPM은 직접 디지털 합성기(DDS)와 위상 고정 루프(PLL)/전압 제어 발진기(VCO) 중 하나인 것을 특징으로 하는 디지털 송신기.
  4. 제 1 항에 있어서, 상기 인코더는 델타 변조기, 시그마 델타 변조기, 펄스 폭 변조기, 펄스 위치 변조기, 및 펄스 구간 변조기 중 하나인 것을 특징으로 하는 디지털 송신기.
  5. 제 1 항에 있어서, 상기 인코더는 상기 모뎀으로부터의 송신 전력 제어(TPC) 명령에 기초하여 TPC 기능을 구현하는 것을 특징으로 하는 디지털 송신기.
  6. 제 1 항에 있어서, 상기 DUC는 1 비트 논리 신호를 출력하는 것을 특징으로 하는 디지털 송신기.
  7. 제 1 항에 있어서, 상기 DUC는 단일 측 대역 프로세서인 것을 특징으로 하는 디지털 송신기.
  8. 제 1 항에 있어서, 상기 DUC는 이중 측 대역 프로세서인 것을 특징으로 하는 디지털 송신기.
  9. 제 8 항에 있어서, 상기 DUC는 위상 변조 캐리어 신호와 클럭 신호에 대하여 XOR 연산을 수행하는 배타적 OR(XOR) 게이트인 것을 특징으로 하는 디지털 송신기.
  10. 제 1 항에 있어서, 상기 DUC는 상기 모뎀으로부터의 전력 제어 명령에 기초하여 TPC 기능을 수행하는 것을 특징으로 하는 디지털 송신기.
  11. 제 1 항에 있어서, 상기 DPA는 디지털방식으로 제어되는 복수의 인버터들을 포함하는 것을 특징으로 하는 디지털 송신기.
  12. 제 11 항에 있어서, 상기 DPA는 1 비트 논리 연산을 구현하고, 상기 상향변환된 신호의 원래 버전과 반전된 버전은 두 개의 인버터들의 각 입력들에 각각 인가되는 것을 특징으로 하는 디지털 송신기.
  13. 제 11 항에 있어서, 상기 DPA는 1.5 비트 논리 연산을 구현하고, 두 개의 인버터들의 양쪽 입력들은 상기 상향변환된 신호로 구동되는 것을 특징으로 하는 디지털 송신기.
  14. 제 11 항에 있어서, 상기 인버터들에 대한 전압 공급은 상기 DPA의 이득을 제어하도록 제어되는 것을 특징으로 하는 디지털 송신기.
  15. 제 1 항에 있어서, 상기 DPA는 모뎀으로부터의 전력 제어 명령에 기초하여 전력 제어 기능을 수행하는 것을 특징으로 하는 디지털 송신기.
  16. 제 1 항에 있어서, 상기 크기 및 위상 결합기는 1 비트 승산기, 배타적 OR(XOR) 게이트, 및 멀티플렉서 중 하나인 것을 특징으로 하는 디지털 송신기.
  17. 디지털 송신기에 있어서,
    모뎀으로부터 수신된 크기 신호를 제1의 1 비트 논리 신호로 변환시키기 위한 인코더;
    상기 모뎀으로부터 수신된 위상 신호를 이용하여 캐리어를 변조시켜서 제2의 1 비트 논리 신호를 생성하기 위한 디지털 위상 변조기(DPM);
    상기 제1의 1 비트 논리 신호를 저장하고, 상기 인코더에 의해 프로세싱된 상기 크기 신호를 상기 DPM에 의해 프로세싱된 상기 위상 신호와 정렬시키기 위한 선입선출(FIFO) 메모리;
    상기 제2의 1 비트 논리 신호내에 포함된 각도 정보를 상기 FIFO 메모리내에 저장된 상기 제1의 1 비트 논리 신호내에 포함된 크기 정보와 결합시키고, 결합된 신호를 출력하기 위한 크기 및 위상 결합기;
    상기 결합된 신호를 상향변환시키기 위한 디지털 상향변환기(DUC); 및
    상기 결합되어 상향변환된 신호에 기초하여 무선 주파수(RF) 신호를 생성하기 위한 디지털 전력 증폭기(DPA)를 포함하는 것을 특징으로 하는 디지털 송신기.
  18. 디지털 송신기로 신호를 송신하는 방법에 있어서,
    모뎀으로부터 수신된 크기 신호를 제1의 1 비트 논리 신호로 변환시키는 단계;
    상기 모뎀으로부터 수신된 위상 신호를 이용하여 캐리어를 변조시켜서 제2의 1 비트 논리 신호를 생성하는 단계;
    상기 제2의 1 비트 논리 신호를 상향변환시키는 단계;
    상기 크기 신호를 상기 위상 신호와 정렬시키기 위한 선입선출(FIFO) 메모리내에 상기 제1의 1 비트 논리 신호를 저장하는 단계;
    상기 제2의 1 비트 논리 신호내에 포함된 각도 정보를 상기 FIFO 메모리내에 저장된 상기 제1의 논리 신호내에 포함된 크기 정보와 결합시켜서, 결합된 신호를 생성하는 단계; 및
    상기 결합된 신호에 기초하여 무선 주파수(RF) 신호를 생성하는 단계
    를 포함하는 것을 특징으로 하는 신호 송신 방법.
  19. 제 18 항에 있어서, 상기 캐리어를 변조시키는 동안에 상기 모뎀으로부터의 채널 선택 명령에 기초하여 특정 채널 주파수를 선택하기 위한 채널 선택 기능을 수행하는 단계를 더 포함하는 것을 특징으로 하는 신호 송신 방법.
  20. 제 18 항에 있어서, 상기 모뎀으로부터의 송신 전력 제어(TPC) 명령에 기초 하여 TPC 기능을 수행하는 단계를 더 포함하는 것을 특징으로 하는 신호 송신 방법.
  21. 제 20 항에 있어서, 상기 제1의 1 비트 논리 신호가 생성되는 동안에 상기 TPC 기능이 수행되는 것을 특징으로 하는 신호 송신 방법.
  22. 제 20 항에 있어서, 상기 RF 신호가 생성되는 동안에 상기 TPC 기능이 수행되는 것을 특징으로 하는 신호 송신 방법.
  23. 디지털 송신기로 신호를 송신하는 방법에 있어서,
    모뎀으로부터 수신된 크기 신호를 제1의 1 비트 논리 신호로 변환시키는 단계;
    상기 모뎀으로부터 수신된 위상 신호를 이용하여 캐리어를 변조시켜서 제2의 1 비트 논리 신호를 생성하는 단계;
    상기 제1의 1 비트 논리 신호를 저장하고, 상기 크기 신호를 상기 위상 신호와 정렬시키는 단계;
    상기 제2의 1 비트 논리 신호내에 포함된 각도 정보를 상기 제1의 1 비트 논리 신호내에 포함된 크기 정보와 결합시켜서, 결합된 신호를 출력하는 단계;
    상기 결합된 신호를 상향변환시키는 단계; 및
    상기 결합되고 상향변환된 신호에 기초하여 무선 주파수(RF) 신호를 생성하 는 단계
    를 포함하는 것을 특징으로 하는 신호 송신 방법.
KR1020087025138A 2006-03-13 2007-03-12 1 비트 디지털 직교 변조기 KR101197967B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US78170306P 2006-03-13 2006-03-13
US60/781,703 2006-03-13
PCT/US2007/006266 WO2007106460A2 (en) 2006-03-13 2007-03-12 One bit digital quadrature modulator

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087023945A Division KR100955843B1 (ko) 2006-03-13 2007-03-12 1 비트 디지털 직교 변조기

Publications (2)

Publication Number Publication Date
KR20080099875A KR20080099875A (ko) 2008-11-13
KR101197967B1 true KR101197967B1 (ko) 2012-11-05

Family

ID=38326923

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020087025138A KR101197967B1 (ko) 2006-03-13 2007-03-12 1 비트 디지털 직교 변조기
KR1020087023945A KR100955843B1 (ko) 2006-03-13 2007-03-12 1 비트 디지털 직교 변조기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020087023945A KR100955843B1 (ko) 2006-03-13 2007-03-12 1 비트 디지털 직교 변조기

Country Status (7)

Country Link
US (1) US7826554B2 (ko)
EP (1) EP1994705A2 (ko)
JP (1) JP4940292B2 (ko)
KR (2) KR101197967B1 (ko)
CN (1) CN101401381A (ko)
TW (2) TW200947995A (ko)
WO (1) WO2007106460A2 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4171261B2 (ja) * 2001-08-27 2008-10-22 松下電器産業株式会社 無線通信装置及び無線通信方法
EP1924042B1 (en) * 2005-09-08 2016-04-13 Fujitsu Limited Transmitter
US8411788B2 (en) 2005-11-18 2013-04-02 Qualcomm, Incorporated Digital transmitters for wireless communication
US7826554B2 (en) 2006-03-13 2010-11-02 Interdigital Technology Corporation Digital transmitter
US8311496B2 (en) * 2007-02-26 2012-11-13 Broadcom Corporation Transmitter with digital up conversion and multimode power amplifier
US20080207258A1 (en) * 2007-02-26 2008-08-28 Broadcom Corporation, A California Corporation Multimode transmitter with digital up conversion and methods for use therewith
US8995567B2 (en) * 2007-07-31 2015-03-31 Broadcom Corporation Method and system for power supply adjustment and polar modulation in a MIMO system
EP2043258A1 (en) * 2007-09-28 2009-04-01 Alcatel-Lucent Deutschland AG A method for signal amplification, a switched mode amplifier system, a base station and a communication network therefor
KR100888460B1 (ko) 2007-10-12 2009-03-11 전자부품연구원 펄스 주기 변조 장치 및 방식
US8081710B2 (en) * 2007-11-08 2011-12-20 Pine Valley Investments, Inc. System and method for corrected modulation with nonlinear power amplification
US20090163162A1 (en) * 2007-12-19 2009-06-25 Hoffman Stephen W Direct conversion receiving architecture with an integrated tuner self alignment function
US7995969B2 (en) * 2008-01-10 2011-08-09 Sony Corporation Millimeter wave power conversion
US7983359B2 (en) * 2008-02-07 2011-07-19 Pine Valley Investments, Inc. Synchronization techniques for polar transmitters
US8233852B2 (en) * 2008-04-04 2012-07-31 Pine Valley Investments, Inc. Calibration techniques for non-linear devices
WO2010052668A1 (en) 2008-11-10 2010-05-14 Nxp B.V. Variable duty cycle generation for out-phasing and pwm power amplifiers
US8848685B2 (en) 2009-02-02 2014-09-30 Lg Electronics Inc. Transmitting/receiving system and method of processing data in the transmitting/receiving system
US8971830B2 (en) 2009-05-12 2015-03-03 Qualcomm Incorporated Multi-mode multi-band power amplifier module
US8559482B1 (en) * 2009-06-01 2013-10-15 Altera Corporation Implementation of multi-channel intermediate frequency modem for radio communication with a programmable integrated circuit
JP5493227B2 (ja) * 2009-12-22 2014-05-14 富士通株式会社 送信回路
US20110188604A1 (en) * 2010-02-03 2011-08-04 Infineon Technologies Ag Digital Modulator and Digital-to-Analog Conversion Techniques Associated Therewith
US8873611B2 (en) 2010-09-10 2014-10-28 Nec Corporation Transmitter, control method, computer program and delta-sigma modulator
CN102164025B (zh) * 2011-04-15 2013-06-05 北京邮电大学 基于重复编码和信道极化的编码器及其编译码方法
US8654867B2 (en) * 2011-12-07 2014-02-18 Texas Instruments Incorporated Transformer power combiner with filter response
US9014300B2 (en) 2013-09-12 2015-04-21 Qualcomm Incorporated Switched-mode high-linearity transmitter using pulse width modulation
US9054940B2 (en) * 2013-10-25 2015-06-09 Mitsubishi Electric Research Laboratories, Inc. System and method for linearizing power amplifiers
EP3078118A1 (en) * 2013-12-04 2016-10-12 Marvell World Trade Ltd. Frequency planning for digital power amplifier
US9525384B2 (en) * 2014-09-02 2016-12-20 Samsung Electronics Co., Ltd Method and apparatus for supplying power to a radio frequency power amplifier
KR102459849B1 (ko) * 2015-03-10 2022-10-28 삼성전자주식회사 바이 페이즈드 온-오프 키잉(ook) 송신기 및 통신 방법
US10680863B2 (en) * 2015-03-31 2020-06-09 Sony Corporation Modulation apparatus
CN105187346B (zh) * 2015-09-25 2019-03-05 海能达通信股份有限公司 发射机相位自适应调整的方法以及发射机
US9973360B2 (en) * 2015-12-18 2018-05-15 Nxp Usa, Inc. Method and apparatus for generating phase shift control signals
EP3264220B1 (en) * 2016-07-01 2019-02-20 Intel IP Corporation Radio frequency signal synthesizer circuit and method for generating a radio frequency signal
US9912357B1 (en) 2016-12-19 2018-03-06 Intel IP Corporation Digital polar transmitter having a digital front end
US9985667B1 (en) * 2017-04-24 2018-05-29 Mitsubishi Electric Research Laboratories, Inc. Inter-band CA digital transmitter with multi-stage out-of-band noise canceller
CN114189256A (zh) * 2021-12-01 2022-03-15 北京博瑞微电子科技有限公司 一种全数字波形直接调制的超宽带发射机

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009530914A (ja) 2006-03-13 2009-08-27 インターデイジタル テクノロジー コーポレーション デジタル送信機

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3419484B2 (ja) * 1992-03-30 2003-06-23 株式会社東芝 変調器、送信器
US5511069A (en) * 1994-06-30 1996-04-23 Intel Corporation Method and apparatus for controlling a communication device through a modem processor
DE69534666T2 (de) * 1994-07-20 2006-06-29 Nippon Telegraph And Telephone Corp. Digitaler Quadraturmodulator
US5627499A (en) 1995-10-13 1997-05-06 Pacific Communication Sciences, Inc. Digital modulator and upconverter having single-bit delta-sigma data converters
CA2213156A1 (en) * 1997-08-15 1999-02-15 Philsar Electronics Inc. One bit digital quadrature vector modulator
US6169761B1 (en) * 1998-04-01 2001-01-02 Wavespan Corporation Method and transceiver using an improved protocol for a frequency hop communication system
US6608589B1 (en) * 1999-04-21 2003-08-19 The Johns Hopkins University Autonomous satellite navigation system
US6560296B1 (en) 1999-05-04 2003-05-06 Lucent Technologies Inc. Method and apparatus for modulating digital data
EP1204292B1 (en) * 2000-06-26 2011-11-02 Panasonic Corporation Control of a data transmission request in a mobile communication system
US6801784B1 (en) * 2000-11-02 2004-10-05 Skyworks Solutions, Inc. Continuous closed-loop power control system including modulation injection in a wireless transceiver power amplifier
US6999500B2 (en) * 2000-11-03 2006-02-14 Qualcomm Inc. System for direct sequence spreading
US7158494B2 (en) 2001-10-22 2007-01-02 Matsushita Electric Industrial Co., Ltd. Multi-mode communications transmitter
US6587010B2 (en) * 2001-11-27 2003-07-01 Motorola, Inc. Modulated radio frequency signal generation method and modulated signal source
US7095796B1 (en) * 2002-01-07 2006-08-22 Vixs, Inc. Low power radio transmitter using pulse transmissions
US7248625B2 (en) * 2002-09-05 2007-07-24 Silicon Storage Technology, Inc. Compensation of I-Q imbalance in digital transceivers
WO2004034565A2 (en) * 2002-10-08 2004-04-22 M/A-Com, Inc. Apparatus and methods for wideband signal processing
US20040081252A1 (en) * 2002-10-29 2004-04-29 Weichan Hsu Digital RF transmitter
AU2003298748A1 (en) * 2002-11-27 2004-06-23 U-Nav Microelectronics Corporation System and method of utilizing positioning receiver hardware for network-based transceiver applications
JPWO2005011109A1 (ja) * 2003-07-25 2006-09-14 松下電器産業株式会社 増幅装置
JPWO2005029800A1 (ja) * 2003-09-19 2006-11-30 富士通株式会社 非線形等化部を備えた変調装置
US8677434B2 (en) * 2003-12-03 2014-03-18 Broadcom Corporation Method and system for direct digital up-conversion in a cable modem
JP2005318327A (ja) * 2004-04-28 2005-11-10 Matsushita Electric Ind Co Ltd 通信端末装置及び送信電力制御方法
US7092269B1 (en) * 2004-06-22 2006-08-15 Broadcast Electronics, Inc. Phase to amplitude H-Bridge switching circuit
EP1844559B1 (en) * 2005-01-13 2013-05-22 NEC Corporation Mobile communication terminal and method of accomplishing tpc in mobile communication terminal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009530914A (ja) 2006-03-13 2009-08-27 インターデイジタル テクノロジー コーポレーション デジタル送信機

Also Published As

Publication number Publication date
JP2009530914A (ja) 2009-08-27
JP4940292B2 (ja) 2012-05-30
TWI325710B (en) 2010-06-01
TW200742368A (en) 2007-11-01
KR20080099875A (ko) 2008-11-13
EP1994705A2 (en) 2008-11-26
WO2007106460A2 (en) 2007-09-20
WO2007106460A3 (en) 2007-11-01
TW200947995A (en) 2009-11-16
US7826554B2 (en) 2010-11-02
US20070211821A1 (en) 2007-09-13
KR20080100467A (ko) 2008-11-18
CN101401381A (zh) 2009-04-01
KR100955843B1 (ko) 2010-05-04

Similar Documents

Publication Publication Date Title
KR101197967B1 (ko) 1 비트 디지털 직교 변조기
EP1304826B1 (en) Waveform generation for interplex modulation
EP1717960B1 (en) Reuse of digital-to-analog converters in a multi-mode transmitter
US7609779B2 (en) RF transmitter with interleaved IQ modulation
JP2008509575A (ja) ディジタル帯域通過シグマ・デルタ変調器を含む全ディジタル送信機
CA2519366A1 (en) Quadrature modulator which employs four 90-degrees-shifted carriers
TWI502899B (zh) 射頻發射器、集成電路設備、無線通訊單元及方法
EP2097984A1 (en) Digital linear transmitter architecture
JP2000004267A (ja) 非線形一定包絡線変調装置および伝送ア―キテクチャ
CN101268622A (zh) 直接变频发射器中频率合成的方法和装置
JP2002344334A (ja) 無線周波送信機におけるマルチステージ変調アーキテクチャ及び方法
WO2006038785A1 (en) Apparatus and method for direct quadrature power amplifier modulation
US7474708B1 (en) Multimode transmitter architecture
JP2009171588A (ja) 複数低データレートチャンネルでの高データレートによるデータ転送方法及び装置
JPH06501605A (ja) 無線周波送信機のオン状態とオフ状態との間で遷移を行う装置および方法
US6870435B2 (en) Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture
JP2002513248A (ja) 変調を行なう方法および装置
KR100935376B1 (ko) 음성 데이터 ｒｆ 셀룰러 또는 ｗｌａｎ 집적회로
JP4874449B2 (ja) マルチチャンネルリンクの縮小された最大・平均振幅
JPH1188257A (ja) ピーク制御装置
CN1440149A (zh) 数字调制方式的cdma一次变频发射系统
JP4377722B2 (ja) 送信装置
Alkuran A LINC amplifier utilizing digital signal processing applied to a DAMPS system
JP2003110465A (ja) Ｈｐｓｋ拡散変調回路及び移動体通信端末装置
Ahmed et al. Interface considerations for SDR using digital transmitters

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee