KR101192796B1 - 표시장치와 그 제조방법 - Google Patents

표시장치와 그 제조방법 Download PDF

Info

Publication number
KR101192796B1
KR101192796B1 KR1020060061466A KR20060061466A KR101192796B1 KR 101192796 B1 KR101192796 B1 KR 101192796B1 KR 1020060061466 A KR1020060061466 A KR 1020060061466A KR 20060061466 A KR20060061466 A KR 20060061466A KR 101192796 B1 KR101192796 B1 KR 101192796B1
Authority
KR
South Korea
Prior art keywords
lines
auxiliary
transmission lines
supply
transmission
Prior art date
Application number
KR1020060061466A
Other languages
English (en)
Other versions
KR20080002573A (ko
Inventor
김빈
최승찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060061466A priority Critical patent/KR101192796B1/ko
Publication of KR20080002573A publication Critical patent/KR20080002573A/ko
Application granted granted Critical
Publication of KR101192796B1 publication Critical patent/KR101192796B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 신호의 출력 특성을 향상시킬 수 있는 표시장치와 그 제조방법에 관한 것으로, 기판상에 형성된 구동회로와, 상기 구동회로의 일측에 형성되어 상기 구동회로에 다수의 클럭펄스를 전송하는 다수의 전송라인과, 상기 다수의 전송라인의 일측에 연결되어 상기 다수의 전송라인에 다수의 클럭펄스를 공급하는 다수의 공급라인과, 상기 다수의 공급라인과 상기 다수의 전송라인 사이에 상기 다수의 전송라인과 병렬로 연결되어 상기 다수의 전송라인에 상기 다수의 클럭펄스를 공급하는 다수의 보조라인을 포함하는 것을 특징으로 한다.
전송라인, 공급라인, 보조라인, 공급 접촉부, 보조 접촉부

Description

표시장치와 그 제조방법{Display device and method for fabricating of the same}
도 1은 본 발명의 실시예에 따른 액정 표시장치를 나타낸 구성도.
도 2는 도 1에 도시된 게이트 드라이버의 신호라인들을 설명하기 위한 도면.
도 3은 도 2에 도시된 신호라인의 Ⅲ-Ⅲ' 구간을 나타낸 단면도.
도 4는 도 2에 도시된 신호라인의 Ⅳ-Ⅳ' 구간을 나타낸 단면도.
＊도면의 주요 부분에 대한 부호의 설명＊
AL1 내지 AL4 : A1 내지 A4 공급라인
AL1 내지 BL4 : B1 내지 B4 전송라인
CL1 내지 CLn : C1 내지 Cn 전송라인
DL1 내지 DL4 : D1 내지 D4 보조라인
본 발명은 신호의 출력 특성을 향상시킬 수 있는 표시장치와 그 제조방법에 관한 것이다.
통상의 액정 표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여 액정 표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
구동회로는 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하는 타이밍 콘트롤러를 구비한다.
게이트 드라이버는 스캔펄스들을 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비한다. 쉬프트 레지스터는 서로 종속적으로 연결된 다수의 스테이지들로 구성된다. 다수의 스테이지들은 스캔펄스를 순차적으로 출력하여 액정패널의 게이트 라인들을 순차적으로 스캐닝한다.
다수의 스테이지 각각은 서로 순차적인 위상차를 갖는 다수의 클럭펄스 중 적어도 한 개의 클럭펄스를 인가받는다. 따라서, 다수의 신호라인이 형성되어 쉬프트 레지스터에 클럭펄스를 인가하게 된다.
하지만, 쉬프트 레지스터가 액정 패널을 형성하는 박막 트랜지스터(Thin Film Transistor; 이하 "TFT"라 함) 어레이 기판에 내장되어 집적화된 경우 다수의 신호라인이 TFT 어레이 기판에 형성되어 다음과 같은 문제점이 발생한다.
신호라인들은 반도체 기판상에 게이트 라인 또는 데이터 라인과 같은 금속물질로 형성되며 그 폭이 수 마이크로 미터(㎛)에 이른다. 또한, 단일선으로 형성되기 때문에 신호라인의 단면적이 매우 작아서 전기적인 신호를 전송하는데 있어서 저항이 크다. 아울러, 쉬프트 레지스터의 출력단에 구비된 스위칭 소자들과 연결되있기 때문에 스위칭 소자들로부터의 RC 시정수에 영향을 받아서 신호라인의 끝단으 로 갈수록 신호가 지연되는 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 단면적이 큰 보조 라인들을 형성하여 신호의 출력 특성을 향상시킬 수 있는 표시장치와 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 표시장치는 기판상에 형성된 구동회로와, 상기 구동회로의 일측에 형성되어 상기 구동회로에 다수의 클럭펄스를 전송하는 다수의 전송라인과, 상기 다수의 전송라인의 일측에 연결되어 상기 다수의 전송라인에 다수의 클럭펄스를 공급하는 다수의 공급라인과, 상기 다수의 공급라인과 상기 다수의 전송라인 사이에 상기 다수의 전송라인과 병렬로 연결되어 상기 다수의 전송라인에 상기 다수의 클럭펄스를 공급하는 다수의 보조라인을 포함하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 표시장치의 제조방법 다수의 클럭펄스를 전송하기 위한 다수의 전송라인을 형성하는 단계, 상기 다수의 전송라인의 일측에 연결되도록 다수의 공급라인을 형성하는 단계, 상기 다수의 공급라인과 상기 다수의 전송라인 사이에 상기 다수의 전송라인과 병렬로 연결되도록 다수의 보조라인을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 상기와 같은 특징을 갖는 본 발명의 실시예에 따른 액정 표시장치의 신호라인과 그 형성방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 액정 표시장치를 나타낸 구성도이다.
도 1에 도시된 액정 표시장치는 TFT 어레이 기판(10)상에 다수의 게이트 라인과 데이터 라인을 구비하여 형성된 영상 표시부(10)와, 다수의 데이터 라인을 구동하기 위한 데이터 드라이버(30)가 실장된 다수의 회로필름(50)과, 다수의 게이트 라인을 구동하는 게이트 드라이버(30)를 포함한다.
영상 표시부(20)는 다수의 게이트 라인과 다수의 데이터 라인에 의해 정의되는 각 화소영역에 형성된 TFT와 액정분자를 구동하는 화소전극을 구비한다. TFT는 게이트 라인으로부터의 스캔펄스에 응답하여 데이터 라인으로부터의 데이터 신호를 화소전극에 공급한다.
데이터 드라이버(30)는 다수의 데이터 회로필름(50)에 실장되어 액정패널(20)과 데이터 PCB 사이에 접속된다. 이러한 데이터 드라이버(30)는 외부로부터의 디지털 영상 데이터를 아날로그 영상 데이터로 변환하고 게이트 라인들에 스캔펄스가 공급되는 1수평 주기마다 1수평 라인분의 아날로그 영상 데이터를 데이터 라인들로 공급한다. 즉, 데이터 드라이버(30)는 아날로그 영상 데이터의 계조값에 따라 소정 레벨을 가지는 감마전압을 선택하고 선택된 감마전압을 데이터 라인들로 공급한다.
게이트 드라이버(40)는 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터를 포함하며 이 스캔펄스에 응답하여 TFT가 턴-온 되게 한다. 쉬프트 레지스터는 영상 표시부(20)를 형성하는 TFT 어레이 기판(10)에 내장되어 집적화된다.
도 2는 도 1에 도시된 게이트 드라이버의 신호라인들을 설명하기 위한 도면이다.
도 2에 도시된 게이트 드라이버(40)의 신호라인들은 도시되지 않은 타이밍 컨트롤러로부터 다수의 클럭펄스를 공급받는 A1 내지 A4 공급라인(AL1 내지 AL4)과, A1 내지 A4 공급 접촉부(AC1 내지 AC4)에 각각 접촉되어 A1 내지 A4 공급라인(AL1 내지 AL4)으로부터의 다수의 클럭펄스들을 전송하는 B1 내지 B4 전송라인(BL1 내지 BL4)과, B1 내지 Bn 전송 접촉부(BC1 내지 BCn)에 각각 접촉되어 B1 내지 B4 전송라인(BL1 내지 BL4)으로부터 다수의 클럭펄스들을 게이트 드라이버(40)로 전송하는 C1 내지 Cn 전송라인(CL1 내지 DLn)과, 그리고 A1 내지 A4 공급 접촉부(AC1 내지 AC4)에 각각 접촉되어 A1 내지 A4 공급라인(AL1 내지 AL4)으로부터 다수의 클럭펄스들을 B1 내지 B4 전송라인(BL1 내지 BL4)의 중간 부분으로 전송하는 D1 내지 D4 보조라인(DL1 내지 DL4)을 포함한다.
여기서, D1 내지 D4 보조라인(DL1 내지 DL4)은 도시되지 않은 절연막을 사이에 두고 상부라인과 하부라인이 중첩된 복수층으로 형성되기 때문에 상부라인과 하부라인 간의 접촉을 위한 C1 내지 C4 보조 접촉부(CC1 내지 CC4)가 형성된다. 그리고, D1 내지 D4 보조라인(DL1 내지 DL4)을 B1 내지 B4 전송라인(BL1 내지 BL4)의 중간부분과 접촉시키기 위한 D1 내지 D4 보조 접촉부(DC1 내지 DC4)가 구비된다.
A1 내지 A4 공급라인(AL1 내지 AL4)은 타이밍 컨트롤러로부터 공급되는 다수의 클럭펄스들을 A1 내지 A4 공급 접촉부(AC1 내지 AC4)를 통해 B1 내지 B4 전송라인(BL1 내지 BL4)과 D1 내지 D4 보조라인(DL1 내지 DL4)에 공급한다.
A1 내지 A4 공급 접촉부(AC1 내지 AC4)는 적어도 하나의 컨택홀이 형성되어 도시되지 않은 투명 도전층을 통해 A1 내지 A4 공급라인(AL1 내지 AL4), B1 내지 B4 전송라인(BL1 내지 BL4), 및 D1 내지 D4 보조라인(DL1 내지 DL4)을 각각 접촉시킨다. 구체적으로, A1 공급 접촉부(AC1)는 A1 공급라인(AL1), B1 전송라인(BL1), 및 D1 보조라인(DL1)을 투명 도전층을 통해 전기적으로 연결시킨다. 그리고 A2 공급 접촉부(AC2)는 A2 공급라인(AL2), B2 전송라인(BL2), 및 D2 보조라인(DL2)을, A3 공급 접촉부(AC3)는 A3 공급라인(AL3), B3 전송라인(BL3), 및 D3 보조라인(DL3)을, A4 공급 접촉부(AC4)는 A1 공급라인(AL4), B1 전송라인(BL4), 및 D1 보조라인(DL4)을 투명 도전층을 통해 전기적으로 연결시킨다.
B1 내지 B4 전송라인(BL1 내지 BL4)은 B1 내지 Bn 전송 접촉부(BC1 내지 BCn)를 통해 C1 내지 Cn 전송라인(CL1 내지 DLn)과 각각 접속된다. 이에 따라, 타이밍 컨트롤러로부터의 다수의 클럭펄스들은 A1 내지 A4 공급라인(AL1 내지 AL4), B1 내지 B4 전송라인(BL1 내지 BL4), 및 C1 내지 Cn 전송라인(CL1 내지 DLn)을 통해 게이트 드라이버(40)에 공급된다.
한편, D1 내지 D4 보조라인(DL1 내지 DL4)은 B1 내지 B4 전송라인(BL1 내지 BL4)의 중간 부분에 직접적으로 다수의 클럭펄스를 공급하기 위해 B1 내지 B4 전송라인(BL1 내지 BL4)과 병력구조로 형성된다. 구체적으로, D1 내지 D4 보조라인(DL1 내지 DL4)의 일측은 A1 내지 A4 공급 접촉부(AC1 내지 AC4)와 접촉되고, D1 내지 D4 보조라인(DL1 내지 DL4)의 타측은 B1 내지 B4 전송라인(BL1 내지 BL4)의 중간 부분에 위치한 D1 내지 D4 보조 접촉부(DC1 내지 DC4)와 접촉된다.
D1 내지 D4 보조라인(DL1 내지 DL4)은 게이트 금속층과 데이터 금속층이 절연막을 사이에 두고 중첩되어 복수층으로 형성된다. 그리고 D1 내지 D4 보조라인(DL1 내지 DL4)의 형성 폭은 B1 내지 B4 전송라인(BL1 내지 BL4)의 형성 폭과 같거나 또는 더 넓게 형성된다. 이하에서는, D1 내지 D4 보조라인(DL1 내지 DL4)의 형성 폭은 B1 내지 B4 전송라인(BL1 내지 BL4)의 형성 폭 보다 두배의 형성 폭을 갖는 것으로 설명한다. 즉, D1 내지 D4 보조라인(DL1 내지 DL4)은 이중층으로 형성되기 때문에 그 단면적은 게이트 금속층만으로 이루어진 B1 내지 B4 전송라인(BL1 내지 BL4)이 갖는 단면적의 4배에 이른다.
D1 내지 D4 보조라인(DL1 내지 DL4)은 A1 내지 A4 공급 접촉부(AC1 내지 AC4)에서부터 C1 내지 C4 보조 접촉부(CC1 내지 CC4)까지는 상부라인과 하부라인이 중첩된 복수층 구조로 형성된다. 따라서, C1 내지 C4 보조 접촉부(CC1 내지 CC4)는 D1 내지 D4 보조라인(DL1 내지 DL4)의 하부라인을 이루는 게이트 금속층과 상부라인을 이루는 데이터 금속층을 전기적으로 연결시키기 위한 것이다. 그리고, C1 내지 C4 보조 접촉부(CC1 내지 CC4)에서 D1 내지 D4 보조 접촉부(DC1 내지 DC4) 까지는 데이터 금속층만으로 이루어진 상부라인이 연결된다.
도 3은 도 2에 도시된 신호라인의 Ⅲ-Ⅲ' 구간을 나타낸 단면도이다.
도 3에 도시된 D1 내지 D4 보조라인(DL1 내지 DL4)은 TFT 어레이 기판(30)상에 게이트 금속층으로 이루어진 제 1 내지 제 4 하부라인(1a 내지 4a)과 데이터 금속층으로 이루어진 제 1 내지 제 4 상부라인(1d 내지 4d)이 게이트 절연막(31)을 사이에 두고 서로 중첩되도록 구성된다. 그리고, B1 내지 B4 전송라인(BL1 내지 BL4)은 제 1 내지 제 4 하부라인(1a 내지 4a)과 일체로 형성되며 그 단면적은 제 1 내지 제 4 하부라인(1a 내지 4a)의 절반의 크기로 이루어진다. 또한, 제 1 내지 제 4 상부라인(1b 내지 4b)을 포함한 TFT 어레이 기판(30)의 전면에는 보호막(32)이 형성된다. 여기서, 1D 보조라인(DL1)의 제 1 상부라인(1b)은 1A 공급라인(AL1)과 일체로 형성되며 제 1 하부라인(1a)는 1B 전송라인(BL1)과 일체로 형성된다.
또한, A1 접촉부(AC1)는 제 1 상부라인(1b), 게이트 절연막(31), 및 보호막(32)을 각각 통과하는 제 1 및 제 2 컨택홀(34,35)과 제 1 및 제 2 컨택홀(34,35)상에 형성된 투명 도전층(33)으로 이루어진다.
구체적으로, 제 1 컨택홀(34)은 제 1 상부라인(1b), 게이트 절연막(31), 및 보호막(32)을 통과하여 제 1 하부라인(1a)과 접촉된다. 그리고 제 2 컨택홀(35)은 게이트 절연막(31)과 보호막(32)을 통과하여 제 1 하부라인(1a)과 접촉된다. 아울러 제 1 및 제 2 컨택홀(34,35) 상에는 투명 도전층(33)이 형성되어 제 1 하부라인(1a)과 제 1 상부라인(1b)이 전기적으로 연결된다. 즉, A1 접촉부(AC1)를 통해 A1 공급라인(AL1), B1 전송라인(BL1), 및 D1 보조라인(DL1)이 모두 전기적으로 연결된다.
이하, 도 3을 참조하여 본 발명에 따른 신호라인들의 형성방법을 설명하면 다음과 같다.
먼저, TFT 어레이 기판(30)상에 게이트 금속층을 스퍼터링 등의 증착 방법으로 형성한다. 그리고 포토 리쏘그래피 공정과 식각공정으로 게이트 금속층을 패터닝하여 제 1 하부라인(1a)과 B1 전송라인(BL1)을 일체로 형성한다. 즉, D1 내지 D4 보조라인(DL1 내지 DL4)의 제 1 내지 제 4 하부라인(1a 내지 4a)과 B1 내지 B4 전송라인(BL1 내지 BL4)을 일체로 형성한다. 여기서, 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
이후, 제 1 내지 제 4 하부라인(1a 내지 4a)과 B1 내지 B4 전송라인(BL1 내지 BL4)을 덮도록 TFT 어레이 기판(30)상에 게이트 절연막(31)을 PECVD(Plasma Enhanced Chemical Vapor Deposion) 등의 증착 방법으로 형성한다. 여기서, 게이트 절연막(31)은 실리콘 질화막(SiN), 실리콘 산화막(SiO2) 등의 무기절연물질 또는 유기절연물질로 형성된다.
다음으로, 게이트 절연막(31) 상에 데이터 금속층을 스퍼터링 등의 증착 방법으로 형성하고, 포토 리쏘그래피 공정 및 식각공정으로 데이터 금속층을 패터닝하여 제 1 내지 제 4 하부라인(1a 내지 4a)과 중첩하도록 제 1 내지 제 4 상부라인(1b 내지 4b)을 형성한다. 이때, 제 1 내지 제 4 상부라인(1b 내지 4b)과 동시에 A1 내지 A4 전송라인(AL1 내지 AL4)과 C1 내지 Cn 전송라인(CL1 내지 CLn)도 형성된다.
그리고, 제 1 내지 제 4 상부라인(1b 내지 4b) 및 A1 내지 A4 전송라인(AL1 내지 AL4)등을 모두 덮도록 TFT 어레이 기판(30)의 전면에 보호막(32)을 PECVD 등의 증착방법 또는 스핀리스 등의 코팅방법으로 형성한다. 여기서, 보호막(32)은 게이트 절연막과 같은 무기 절연물질이나 유전상수가 작은 아크릴계(acryl) 유기 화합물, 실리콘 질화막(SiN), 실리콘 산화막(SiO2) 등의 무기절연물질 또는 유기절연 물질로 형성된다.
이후, 포토 리쏘그래피 공정과 식각공정으로 보호막(32)을 패터닝하여 제 1 내지 제 4 하부라인(1a 내지 4a)과 제 1 내지 제 4 상부라인(1b 내지 4b)의 일부를 노출시키는 제 1 및 제 2 컨택홀(202,203)을 형성한다. 물론, 도면으로 도시되지 않았지만 B1 내지 Bn 접촉부(BC1 내지 BCn), C1 내지 C4 접촉부(CC1 내지 CC4), 및 D1 내지 D4 접촉부(DC1 내지 DC4)의 컨택홀들도 이와 동시에 형성된다.
다음으로, 제 1 내지 제 4 하부라인(1a 내지 4a)과 제 1 내지 제 4 상부라인(1b 내지 4b) 즉, 게이트 금속층과 데이터 금속층을 전기적으로 연결시키기 위한 투명 도전층을 스퍼터링 등의 증착 방법으로 형성한다. 그리고, 포토 리쏘그래피 공정 및 식각공정으로 투명 도전층(33)을 패터닝하여 A1 내지 A4 접촉부(AC1 내지 AC4), B1 내지 Bn 접촉부(BC1 내지 BCn), C1 내지 C4 접촉부(CC1 내지 CC4) 및 D1 내지 D4 접촉부(DC1 내지 DC4)를 형성한다.
투명 도전층(33)으로는 ITO(Imdium-Tin-Oxide), IZO, ITZO, TO 등이 이용된다. 이와 달리, 반 투과형의 표시장치인 경우 투명 도전층(33) 대신 화상 표시영역의 반사전극과 동일한 반사 금속층으로 형성될 수도 있다.
도 4는 도 2에 도시된 신호라인의 Ⅳ-Ⅳ' 구간을 나타낸 단면도이다.
도 4에 도시된 D1 내지 D4 보조라인(DL1 내지 DL4)은 도 3에 도시된 동일하게 TFT 어레이 기판(30)상에 게이트 라인 형성물질로 이루어진 제 1 내지 제 4 하부라인(1a 내지 4a)과 데이터 라인 형성물질로 이루어진 제 1 내지 제 4 상부라인(1d 내지 4d)이 게이트 절연막(31)을 사이에 두고 서로 중첩되도록 구성된다. 여 기서, 제 1 내지 제 4 상부라인(1d 내지 4d)은 B1 내지 B4 전송라인(BL1 내지 BL4)과 일체로 형성된 것이다. 그리고, 제 1 내지 제 4 상부라인(1b 내지 4b)을 포함한 TFT 어레이 기판(30)의 전면에는 보호막(32)이 형성된다.
여기서, C1 접촉부(CC1)는 제 1 상부라인(1b), 게이트 절연막(31), 및 보호막(32)을 각각 통과하는 제 3 및 제 4 컨택홀(36,37)과 제 3 및 제 4 컨택홀(36,37)상에 형성된 투명 도전층(33)으로 이루어진다.
구체적으로, 제 3 및 제 4 컨택홀(36,37)은 제 1 상부라인(1b), 게이트 절연막(31), 및 보호막(32)을 통과하여 제 1 하부라인(1a)과 각각 접촉된다. 아울러 제 3 및 제 4 컨택홀(36,37) 상에는 투명 도전층(33)이 형성되어 제 1 하부라인(1a)과 제 1 상부라인(1b)이 전기적으로 연결된다.
상기와 같이 구성된 D1 내지 D4 보조라인(DL1 내지 DL4)과 C1 접촉부(CC1)의 형성 방법은 도 3에서 구체적으로 상술하였기 때문에 생략하기로 한다.
본 발명에 따른 D1 내지 D4 보조라인(DL1 내지 DL4)의 일측에 형성된 A1 내지 A4 접촉부(AC1 내지 AC4)와 그 타측에 형성된 C1 내지 C4 접촉부(CC1 내지 CC4)는 B1 내지 B4 전송라인(BL1 내지 BL4)과 인접하게 형성된다. 따라서, A1 내지 A4 접촉부(AC1 내지 AC4)에서부터 C1 내지 C4 접촉부(CC1 내지 CC4)까지 이르는 D1 내지 D4 보조라인(DL1 내지 DL4) 상에는 씨일 라인(seal line)이 형성될 수 있다. 즉, D1 내지 D4 보조라인(DL1 내지 DL4)의 중간 부분에는 단 하나의 컨택홀도 형성되지 않기 때문에 TFT 어레이 기판(30)과 컬러필터 기판의 합착시 씨일 라인이 형성되어도 무방하다. 따라서, TFT 어레이 기판(30) 상에 게이트 드라이버(40)를 내 장하는 경우 D1 내지 D4 보조라인(DL1 내지 DL4)을 면적의 제한없이 용이하게 형성할 수 있다.
이상에서 상술한 바와 같이, 본 발명의 실시예에 따른 신호라인은 게이트 드라이버(40)에 공급되는 신호의 출력 특성을 향상시킬 수 있도록 D1 내지 D4 보조라인(DL1 내지 DL4)을 구비한다. 이러한 D1 내지 D4 보조라인(DL1 내지 DL4)은 복수층으로 형성되어 그 단면적이 증가됨으로써 저항이 감소하기 때문에 신호의 출력 특성이 향상된다. 아울러 B1 내지 B4 전송라인(BL1 내지 BL4)의 중간 부분에 D1 내지 D4 보조라인(DL1 내지 DL4)을 통해 출력 특성이 향상된 신호를 공급함으로써 게이트 드라이버(40)의 끝단에 이르는 신호들이 RC 시정수에 따라 지연되는 것을 방지할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 상술한 바와 같은 본 발명에 따른 표시장치와 그 제조방법에 있어서는 다음과 같은 효과가 있다.
본 발명은 복수층으로 형성되어 그 단면적이 증가됨으로써 출력 특성을 향상시킬 수 있는 다수의 보조라인을 구비한다. 이에 따라, 출력 특성이 향상된 신호들을 다수의 전송라인의 중간 부분에 공급함으로써 신호들이 지연되는 것을 방지할 수 있다. 아울러 출력 특성이 향상된 신호들을 게이트 드라이버에 공급함으로써 게이트 드라이버의 출력 특성 또한 향상시킬 수 있다.

Claims (18)

  1. 기판상에 형성된 구동회로와;
    상기 구동회로의 일측에 형성되어 상기 구동회로에 다수의 클럭펄스를 전송하는 다수의 전송라인과;
    상기 다수의 전송라인의 일측에 연결되어 상기 다수의 전송라인에 다수의 클럭펄스를 공급하는 다수의 공급라인과;
    상기 다수의 공급라인과 상기 다수의 전송라인 사이에 상기 다수의 전송라인과 병렬로 연결되어 상기 다수의 전송라인에 상기 다수의 클럭펄스를 공급하는 다수의 보조라인을 포함하는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 다수의 전송라인과 상기 다수의 공급라인이 적어도 하나의 컨택홀을 통해 전기적으로 연결된 다수의 공급 접촉부와; 그리고,
    상기 다수의 보조라인과 상기 다수의 전송라인이 적어도 하나의 컨택홀을 통해 전기적으로 연결된 다수의 보조 접촉부를 더 포함하는 것을 특징으로 하는 표시장치.
  3. 제 2 항에 있어서,
    상기 다수의 보조라인은
    일측이 상기 다수의 공급 접촉부와 전기적으로 연결되고 그 타측은 상기 다수의 보조 접촉부와 전기적으로 연결된 것을 특징으로 하는 표시장치.
  4. 제 3 항에 있어서,
    상기 다수의 보조 접촉부는
    상기 다수의 전송라인의 중간 부분에 형성된 것을 특징으로 하는 표시장치.
  5. 제 1 항에 있어서,
    상기 다수의 보조라인은
    상기 다수의 전송라인보다 더 큰 폭으로 형성된 것을 특징으로 하는 표시장치.
  6. 제 5 항에 있어서,
    상기 다수의 보조라인은
    상기 다수의 전송라인보다 더 큰 단면적을 갖고 형성된 것을 특징으로 하는 표시장치.
  7. 제 1 항에 있어서,
    상기 다수의 보조라인은
    게이트 금속층과 데이터 금속층이 서로 중첩되어 형성된 것을 특징으로 하는 표시장치.
  8. 제 7 항에 있어서,
    상기 다수의 보조라인은
    상기 게이트 금속층과 상기 데이터 금속층이 적어도 하나의 컨택홀을 통해 서로 전기적으로 연결된 것을 특징으로 하는 표시장치.
  9. 다수의 클럭펄스를 전송하기 위한 다수의 전송라인을 형성하는 단계;
    상기 다수의 전송라인의 일측에 연결되도록 다수의 공급라인을 형성하는 단계;
    상기 다수의 공급라인과 상기 다수의 전송라인 사이에 상기 다수의 전송라인과 병렬로 연결되도록 다수의 보조라인을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 다수의 전송라인과 상기 다수의 공급라인이 적어도 하나의 컨택홀을 통해 전기적으로 연결되도록 다수의 공급 접촉부를 형성하는 단계;
    상기 다수의 보조라인과 상기 다수의 전송라인이 적어도 하나의 컨택홀을 통해 전기적으로 연결된 다수의 보조 접촉부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  11. 제 10 항에 있어서,
    상기 다수의 보조라인은
    일측이 상기 다수의 공급 접촉부와 전기적으로 연결되고 그 타측은 상기 다수의 보조 접촉부와 전기적으로 연결된 것을 특징으로 하는 표시장치의 제조방법.
  12. 제 10 항에 있어서,
    상기 다수의 보조 접촉부는
    상기 다수의 전송라인의 중간 부분에 형성된 것을 특징으로 하는 표시장치의 제조방법.
  13. 제 9 항에 있어서,
    상기 다수의 보조라인은
    상기 다수의 전송라인보다 더 큰 폭으로 형성된 것을 특징으로 하는 표시장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 다수의 보조라인은
    상기 다수의 전송라인보다 더 큰 단면적을 갖고 형성된 것을 특징으로 하는 표시장치의 제조방법.
  15. 제 9 항에 있어서,
    상기 다수의 보조라인은
    상기 다수의 전송라인과 일체로 형성된 것을 특징으로 하는 표시장치의 제조방법.
  16. 제 9 항에 있어서,
    상기 다수의 보조라인은
    상기 다수의 공급라인과 일체로 형성된 것을 특징으로 하는 표시장치의 제조방법.
  17. 제 9 항에 있어서
    상기 다수의 보조라인은
    상기 다수의 전송라인 및 상기 다수의 공급라인과 일체로 형성되어 서로 중첩된 복수층으로 형성된 것을 특징으로 하는 표시장치의 제조방법.
  18. 제 17 항에 있어서,
    상기 다수의 보조라인은
    상기 서로 중첩된 복수층이 적어도 하나의 컨택홀을 통해 서로 전기적으로 연결된 것을 특징으로 하는 표시장치의 제조방법.
KR1020060061466A 2006-06-30 2006-06-30 표시장치와 그 제조방법 KR101192796B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061466A KR101192796B1 (ko) 2006-06-30 2006-06-30 표시장치와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061466A KR101192796B1 (ko) 2006-06-30 2006-06-30 표시장치와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080002573A KR20080002573A (ko) 2008-01-04
KR101192796B1 true KR101192796B1 (ko) 2012-10-18

Family

ID=39214341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061466A KR101192796B1 (ko) 2006-06-30 2006-06-30 표시장치와 그 제조방법

Country Status (1)

Country Link
KR (1) KR101192796B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2527028A (en) * 2014-04-22 2015-12-16 Robert John Watkins Hairdryer
KR102497761B1 (ko) * 2015-10-30 2023-02-07 엘지디스플레이 주식회사 어레이 기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268304B1 (ko) 1997-09-09 2000-10-16 구본준 액정표시장치의 입력배선의 구조
KR100294823B1 (ko) 1997-09-05 2001-09-17 구본준, 론 위라하디락사 액정표시장치하판글래스의배선구조

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294823B1 (ko) 1997-09-05 2001-09-17 구본준, 론 위라하디락사 액정표시장치하판글래스의배선구조
KR100268304B1 (ko) 1997-09-09 2000-10-16 구본준 액정표시장치의 입력배선의 구조

Also Published As

Publication number Publication date
KR20080002573A (ko) 2008-01-04

Similar Documents

Publication Publication Date Title
KR101232160B1 (ko) 표시장치와 그 제조방법
US7821040B2 (en) Thin film transistor substrate and fabricating method thereof
JP4887531B2 (ja) 表示装置
US6922217B2 (en) Amorphous silicon thin-film transistor liquid crystal display
CN106802519B (zh) 液晶显示装置及其制造方法
KR101359923B1 (ko) 표시 장치 및 그 구동 방법
US7589801B2 (en) Liquid crystal display and method of manufacturing thereof
JP5758514B2 (ja) 液晶表示装置
EP1992986A1 (en) Thin film transistor array panel and method of manufacturing the same
KR20100103417A (ko) 박막 반도체 장치, 전기 광학 장치, 및 전자 기기
KR20160072646A (ko) 인셀 터치형 액정표시장치 및 제조방법
KR101396936B1 (ko) 액정표시장치 및 그 제조방법
KR20170005962A (ko) 액정 표시 장치 및 그 제조방법
US20210271123A1 (en) Display panel and display device having the same
KR20050021967A (ko) 표시 장치 및 그 표시판
US20190109155A1 (en) Array substrate, method of producing the same, and display panel
KR101192796B1 (ko) 표시장치와 그 제조방법
US8294862B2 (en) Liquid crystal display device and method of fabricating the same
KR20170080861A (ko) 액정 표시 장치 및 그 제조방법
KR101318217B1 (ko) 액정 표시장치와 그 제조방법
KR20170029681A (ko) 액정 표시 장치 및 그 제조방법
KR102481182B1 (ko) 액정 표시 장치
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
US20200083386A1 (en) Thin-film transistor substrate, liquid crystal display device, and organic electroluminescent display device
KR101429921B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7