KR101167436B1

KR101167436B1 - 에너지 검출 수신기의 입력 신호를 컴팬딩하는 시스템 및 방법

Info

Publication number: KR101167436B1
Application number: KR1020107023792A
Authority: KR
Inventors: 루셀 존 파그
Original assignee: 콸콤 인코포레이티드
Priority date: 2008-03-25
Filing date: 2008-03-27
Publication date: 2012-07-19
Also published as: US20090243699A1; EP2258044A1; CN101978595B; CN101978595A; TW200941957A; KR20100137544A; JP2011515986A; KR20120066081A; US8254595B2; WO2009120201A1; JP5575742B2

Abstract

입력 신호에 대응하여 출력 신호에 대해 규정된 다이나믹 레인지를 획득하기 위해 컴팬더로 구성되는 장치가 개시된다. 특히, 상기 장치는, 입력 신호로부터 제 1 신호를 생성하도록 적응되는 제 1 회로를 포함하며, 여기서 상기 제 1 신호는 제 1 다이나믹 레인지(예를 들어, 제 1 감도 및 제 1 압축점)하고; 그리고 상기 입력 신호로부터 제 2 신호를 생성하도록 적응되는 제 2 회로를 포함하며, 여기서 상기 제 2 신호는 상기 제 1 신호의 제 1 다이나믹 레인지와 다른 제 2 다이나믹 레인지(예를 들어, 제 2 감도 및 제 2 압축점)를 포함한다. 상기 장치는 제 1 및 제 2 신호들의 합과 관련된 출력 신호를 생성하도록 적응되는 제 3 회로를 더 포함한다. 제 1 및 제 2 다이나믹 레인지들을 조정함으로써, 상기 컴팬딩 장치의 출력 신호에 대한 전체적인 다이나믹 레인지가 획득될 수 있다.

Description

에너지 검출 수신기의 입력 신호를 컴팬딩하는 시스템 및 방법{SYSTEM AND METHOD OF COMPANDING AN INPUT SIGNAL OF AN ENERGY DETECTING RECEIVER}

본 개시내용은 일반적으로 통신 시스템들에 관한 것이고, 보다 상세하게는 에너지 검출 수신기의 입력 신호를 컴팬딩(companding)하는 방법 및 시스템에 관한 것이다.

배터리들과 같은 한정된 전원들을 통해 동작하는 통신 디바이스들은 상대적으로 적은 양의 전력을 소비하면서 의도하는 기능을 제공하는 기법들을 일반적으로 사용한다. 인기를 얻고 있는 하나의 기법은 펄스 변조 기법들을 사용하는 신호들을 수신하는 것과 관련된다. 이러한 기법은 일반적으로, 낮은 듀티 사이클 펄스들을 이용하여 정보를 수신하고 상기 펄스들을 수신하지 않는 시간들 동안에는 저 전력 모드로 동작하는 것을 포함한다. 따라서, 이러한 디바이스들에서의 전력 효율은 일반적으로 수신기를 계속해서 동작시키는 통신 디바이스들보다 양호하다.

보통, 펄스 변조 기법들을 사용할 때 에너지 검출 수신기들이 사용된다. 이러한 수신기에서, 인가되는 펄스들을 검출하기 위해, 입력 신호는 실질적으로 스퀘어링하는 디바이스와 같은 비-선형 디바이스로 일반적으로 적용된다. 그러나, 상기 비-선형 또는 스퀘어링 디바이스는 데시벨(dB) 단위로 측정될 때 일반적으로 입력 신호의 다이나믹 레인지를 두 배로 증가시킨다. 입력 신호의 다이나믹 레인지의 실질적인 증가로 인해, 후속하는 수신 단계들의 감도(sensitivity) 미만으로 떨어지는 것을 방지하거나 또는 대조적으로 압축(compression)을 방지하기 위해 입력 신호의 전력 레벨이 제어되어야 한다.

과거에, 자동 이득 회로들(AGC)은 비-선형 또는 스퀘어링 디바이스의 출력에서 생성되는 입력 신호의 상대적으로 큰 다이다믹 레인지를 어드레싱(address)하기 위해 사용되었다. 이러한 애플리케이션에서, 상기 AGC 회로는 다이나믹 레인지를 여러개의 오버래핑 윈도우들로 분할하도록 구성되고, 적절한 윈도우 내에서 수신된 신호 레벨을 유지하기 위해 정교하고 빠른 회로소자를 필요로 한다. 예를 들어, 적절하지 않은 윈도우가 수신된 신호의 순간 레벨로 선택되는 경우, 정보는 압축되는 수신기에 의해, 또는 반대로 수신기들의 감도 미만으로 떨어뜨림으로써, 손실될 수 있다. AGC 회로의 속도 및 정확성 요건들에 더하여, 오버랩핑 윈도우들에 대한 요건이 존재한다. 오버랩을 최소화시키고 따라서 AGC 윈도우들의 수를 최소화시키기 위해 일반적으로 엄격한 수신기 이득 허용오차들이 요구되며, 이는 복잡성, 고비용, 및 전력 소비 회로들을 초래한다.

본 개시내용의 양상은 입력 신호로부터 출력 신호에 대해 규정된 다이나믹 레인지를 달성하기 위해 컴팬더로 구성될 수 있는 장치에 관한 것이다. 특히, 상기 장치는 입력 신호로부터 제 1 신호를 생성하도록 적응(adapt)되는 제 1 회로－상기 제 1 신호는 제 1 다이나믹 레인지(dynamic range)를 가짐－; 및 상기 입력 신호로부터 제 2 신호를 생성하도록 적응되는 제 2 회로－상기 제 2 신호는 상기 제 1 신호의 상기 제 1 다이나믹 레인지와 다른 제 2 다이나믹 레인지를 가짐－를 포함한다. 다른 양상에서, 상기 장치는 제 1 및 제 2 신호들의 합과 관련된 출력 신호를 생성하도록 적응되는 제 3 회로를 포함할 수 있다. 제 1 및 제 2 다이나믹 레인지들을 조정함으로써, 컴팬딩 장치의 출력 신호에 대한 전체적인 다이나믹 레인지가 획득될 수 있다.

다른 양상에서, 제 1 회로는 입력 신호로부터 제 1 신호를 생성하는 중에 제 1 감도 또는 이득을 갖도록 구성된다. 다른 양상에서,상기 제 2 회로는 상기 입력 신호로부터 상기 제 2 신호를 생성하는 중에 제 2 감도 또는 이득을 갖도록 구성되며, 추가적으로 상기 제 2 회로의 상기 제 2 감도 또는 이득은 상기 제 1 회로의 상기 제 1 감도 또는 이득과 다르다. 또한, 다른 양상에서, 상기 제 1 회로는 제 1 압축점 또는 임계점을 갖도록 구성되고, 상기 제 2 회로는 제 2 압축점 또는 임계점을 갖도록 구성되며, 상기 제 2 회로의 상기 제 2 압축점 또는 임계점은 상기 제 1 회로의 상기 제 1 압축점 또는 임계점과 다르다.

또다른 양상에서, 상기 장치는 제 1 및 제 2 회로들의 제 1 및/또는 제 2 다이나믹 레인지들을 각각 조정하기 위한 제 4 회로를 포함한다. 다른 양상에서, 상기 제 4 회로는 상기 제 1 및/또는 제 2 회로들을 위해 기준 전압 또는 전류를 각각 생성하도록 적응된다. 상기 기준 전압 또는 전류는 제 1 및/또는 제 2 회로들의 다이나믹 레인지 특성을 조정한다. 다른 양상에서, 제 4 회로는 제 1 또는 제 2 기준 전압을 생성하도록 적응되는 프로그래밍 가능한 기준 레벨 디바이스를 포함한다.

또 다른 양상에서, 제 1 또는 제 2 회로는 포락선 검출기, 스퀘어링 디바이스, 차동 트랜지스터 쌍, 또는 차동 증폭기를 포함할 수 있다. 다른 양상에서, 상기 제 1 회로는 제 1 크기의 트랜지스터들을 포함하는 제 1 트랜지스터 쌍을 포함하고, 상기 제 2 회로는 제 1 트랜지스터 쌍의 제 트랜지스터들의 제 1 크기와 다른 제 2 크기의 트랜지스터들을 포함하는 제 2 트랜지스터 쌍을 포함한다. 또 다른 양상에서, 상기 장치는 제 1 및 제 2 트랜지스터 쌍으로 제 1 및 제 2 기준 전류들을 제공하도록 적응되는 제 1 및 제 2 전류원들을 포함한다. 또한 다른 양상에서, 제 1 또는 제 2 회로는 대략 20%이상의 부분 대역폭, 대략 500MHz이상의 대역폭, 또는 대략 20%이상의 부분 대역폭 및 대략 500MHz이상의 대역폭을 갖도록 적응된다.

본 개시내용의 다른 양상들, 이점들, 및 신규한 특징들은 첨부되는 도면들과 관련하여 참고되는 경우 본 개시내용에 대한 이하의 상세한 설명에 관하여 명백해 질 것이다.

도 1은 본 개시내용의 일 양상에 따라 하나의 예시 컴팬더(compandor)의 블록 다이어그램을 도시한다.
도 2는 본 개시내용의 다른 양상에 따라 예시적인 컴팬더의 예시 입력-출력 응답에 대한 그래프를 도시한다.
도 3은 본 개시내용의 다른 양상에 따라 다른 예시 컴팬더의 블록 다이어그램을 도시한다.
도 4는 본 개시내용의 다른 양상에 따라 또다른 예시 컴팬더의 블록 다이어그램을 도시한다.
도 5는 본 개시내용의 다른 양상에 따라 하나의 예시 통신 디바이스의 블록 다이어그램을 도시한다.
도 6은 본 발명의 다른 양상에 따라 다른 예시 통신 디바이스의 블록 다이어그램을 도시한다.
도 7a-d들은 본 개시내용의 다른 양상에 따라 다양한 펄스 변조 기법들의 타이밍 다이어그램들을 도시한다.
도 8은 본 개시내용의 다른 양상에 따라 다양한 채널들을 통해 서로 통신하는 다양한 통신 디바이스의 블록 다이어그램을 도시한다.
도 9는 본 개시내용의 다른 양상에 따라 다른 예시 컴팬더의 블록 다이어그램을 도시한다.

본 개시내용의 다양한 양상들이 이하에서 설명된다. 여기에서의 가르침(teaching)들은 다양한 형태들로 구현될 수 있고, 여기서 개시되는 임의의 특정 구조, 기능 또는 이들 모두는 단지 이를 대표한다는데 불과하다는 점은 명백할 것이다. 여기에서의 가르침들에 기반하여 당해 출원발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자는 여기서 개시되는 양상이 임의의 다른 양상들로 독립적으로 구현될 수 있으며, 그리고 둘 이상의 이러한 양상들은 다양한 방식으로 조합될 수 있다는 점을 이해할 것이다. 예를 들어, 여기에서 제시되는 임의의 양상들을 이용하여 장치가 구현될 수 있고 또는 방법은 실시될 수 있다. 또한, 다른 구조, 기능성, 또는 여기에서 제시되는 하나 이상의 양상들과는 다른 또는 이외에 구조 및 기능성을 이용하여, 이러한 장치는 구현될 수 있으며 또는 이러한 방법은 실시될 수 있다. 게다가, 하나의 양상은 청구범위에 대한 적어도 하나의 엘리먼트를 포함한다.

일부 양상들에서, 상기 개념들에 대한 몇몇의 예시와 같이, 본 개시내용은 입력 신호 다이나믹 레인지에 응답하여 출력 신호에 대하여 규정된(specified) 다이나믹 레인지를 달성하기 위해 컴팬더로 구성되는 장치와 관련된다. 특히, 상기 장치는 입력 신호로부터 제 1 신호를 생성하도록 적응되는(adapt) 제 1 회로를 포함하며, 여기서 상기 제 1 신호는 제 1 다이나믹 레인지(예를 들어, 제 1 감도 및 제 1 압축점(compression point))를 포함하고; 그리고 상기 입력 신호로부터 제 2 신호를 생성하도록 적응되는 제 2 회로를 포함하며, 여기서 상기 제 2 신호는 상기 제 1 신호의 제 1 다이나믹 레인지와 다른 제 2 다이나믹 레인지(예를 들어, 제 2 감도 및 제 2 압축점)를 포함한다. 상기 장치는 또한 제 1 및 제 2 신호들의 합과 관련된 출력 신호를 생성하도록 적응되는 제 3 회로를 포함할 수 있다. 제 1 및 제 2 다이나믹 레인지들을 조정함으로써, 컴팬딩 장치의 출력 신호에 대한 전체적인 다이나믹 레인지가 획득될 수 있다.

도 1은 본 개시내용의 일 양상에 따라 예시적인 컴팬더(100)의 블록 다이어그램을 도시한다. 요약하면, 상기 컴팬더(100)는 포락선(envelope) 검출기들과 같은 다수의 비-선형 디바이스들을 포함하며, 이들은 각각 구별되는 감도들 및 압축점들을 갖는다. 압축점들은 입력 신호에 대한 레벨들의 증가에 따라 별개로 구분된다. 이러한 방식에서, 낮은 입력 전력 레벨에서, 모든 포락선 검출기들(예를 들어 모든 3개의 검출기들)은 입력 신호를 실질적으로 스퀘어링하거나 또는 검출하도록 동작할 수 있다. 중간 입력 전력 레벨에서, 상기 포락선 검출기들의 일부분(예를 들어, 2개의 검출기들)만이 실질적으로 입력신호를 스퀘어링 또는 검출하도록 동작할 수 있다. 그리고, 높은 입력 전력 레벨에서, 오직 하나의 포락선 검출기들이 입력 신호를 스퀘어링 또는 검출하도록 동작할 수 있다. 컴팬더(100)의 출력 신호에 대하여 규정된 다이나믹 레인지를 달성하기 위해 이러한 포락선 검출기들은 구별되는 감도들을 가질 수 있다.

특히, 컴팬더(100)는 제 1 포락선 검출기(102), 제 2 포락선 검출기(104), 제 3 포락선 검출기(106), 제 1 차동 증폭기(108), 제 2 차동 증폭기(110), 제 3 차동 증폭기(112), 및 합산 디바이스(114)를 포함한다. 상기 포락선 검출기들(102, 104, 및 106)은 입력 신호를 수신하기 위해 상호 연결되고, 적응되는 입력 들을 갖는다. 제 1, 제 2, 및 제 3 포락선 검출기들(102, 104, 및 106)은 제 1, 제 2, 및 제 3 차동 증폭기들(108, 110, 및 112)의 양의 입력들과 연결된 각각의 출력들을 갖는다. 기준 전압들 REF1, REF2, 및 REF3은 상기 차동 증폭기들(108, 110, 및 112)의 음의 입력들로 각각 적용된다. 상기 차동 증폭기들(108, 110, 및 112)의 출력들은 합산 디바이스(114)의 입력들과 연결된다. 컴팬더(100)의 출력 신호는 상기 합산 디바이스(114)의 출력에서 생성된다.

상기 논의한 바와 같이, 포락선 검출기들(102, 104, 및 106)은 개별적인 다이나믹 레인지들(예를 들어, 개별적인 감도들 및 압축점들)을 갖도록 구성될 수 있다. 예를 들어, 제 1 포락선 검출기(102)는 상대적으로 높은 감도 및 상대적으로 낮은 압축점을 갖도록 구성될 수 있다. 제 2 포락선 검출기(104)는 중간 감도 및 중간 압축점을 갖도록 구성될 수 있다. 제 3 포락선 검출기(106)는 상대적으로 낮은 감도 및 상대적으로 높은 압축점을 갖도록 구성될 수 있다.

이러한 구성에서, 입력 RF 신호의 상대적으로 낮은 전력 레벨에서, 제 1 포락선 검출기(102)의 상대적으로 높은 감도를 포함하는 포락선 검출기들(102, 104, 및 106)의 가산적인 감도들은 입력 신호의 상대적으로 낮은 전력 레벨을 검출하는데 도움이 된다. 입력 RF 신호의 중간 전력 레벨에서, 제 1 포락선 검출기(102)는 압축에 있을 수 있고 상기 컴팬더(100)의 감도에 크게 기여하지는 않는다. 따라서, 중간 입력 전력 레인지에서, 상기 컴팬더(100)의 전체적인 감도는 상기 낮은 전력 레인지에서의 상기 컴팬더(100)의 감도보다 낮다. 하부의 디바이스들이 압축으로 진행되는 것을 막는 한편, 이는 중간 전력 레벨 신호가 검출되도록 허용한다. 입력 RF 신호의 상대적으로 높은 전력 레벨에서, 제 1 및 제 2 포락선 검출기들(102 및 104)은 압축에 있을 수 있고, 컴팬더(100)의 전체적인 감도에 크게 기여하지 않는다. 따라서, 높은 입력 전력 레인지에서, 컴팬더의 전체적인 감도는 상대적으로 낮다. 이는 하부의 디바이스가 압축으로 진행하는 것을 방지한다.

차동 증폭기들(108, 110, 및 112)의 음의 입력들로 각각 적용되는 기준 전압들 REF1-3은 컴팬더(100)의 출력의 다이나믹 특성에 대한 조정을 고려한다. 예를 들어, 상기 차동 증폭기의 음의 입력으로 적용되는 임의의 기준 전압들의 조정은 대응하는 프로세싱 세그먼트(예를 들어, 포락선 검출기 및 대응하는 차동 증폭기)의 압축점 및 감도의 변화를 야기한다. 이는 이하에서 좀더 상세하게 설명된다.

도 2는 본 개시내용의 다른 양상에 따라 예시 컴팬더(100)의 예시 입력-출력 응답에 대한 그래프를 도시한다. 상기 그래프의 x축 또는 수평축은 컴팬더(100)로의 입력 신호에 대한 전력 레벨을 dB단위로 나타낸다. y축 또는 수직축은 컴팬더(100)의 출력을 나타내며, 이는 전압 또는 전류의 관한 값일 수 있다. 3가지 예시 응답들이 상기 그래프상에서 도시된다. 실선으로 도시되는 제 1 응답은 컴팬더(100)의 일반적인 입력-출력 응답을 나타낼 수 있다. 언급되는 바와 같이, 제 1 응답은 개별적인 감도들을 갖는 3개의 세그먼트들을 포함한다: 낮은 입력 신호 레벨들에서의 높은 감도, 중간 입력 신호 레벨들에서의 중간 감도, 높은 입력 신호 레벨들에서의 낮은 감도이다.

파선으로 도시되는 제 2 응답은 모든 기준 전압들 REF1-3의 균등한 증가에 대응하는 컴팬더(100)의 입력-출력 응답을 나타낸다. 언급되는 바와 같이, 모든 기준 전압들의 균등한 증가의 효과는 입력-출력 응답의 우측방향 평행이동이다. 실제로, 이는 컴팬더(100)의 전체적인 감도를 감소시킨다. 대조적으로, 모든 기준 전압들의 감소는 입력-출력 응답의 좌측방향 평행이동의 결과를 가지며, 이로 인해 컴팬더(100)의 전체적인 감도는 증가한다.

점선으로 도시되는 제 3 응답은, 상기 차동 증폭기(108)의 음의 입력으로 적용되는 바와 같은 기준 전압 REF1만의 증가에 대응하는 컴팬더(100)의 입력-출력 응답을 나타낸다. 언급되는 바와 같이, 기준 전압 REF1만의 증가에 대한 효과는 컴팬더(100)의 입력-출력 응답의 제 1 압축점을 포함하는 낮은 세그먼트의 우측방향 평행이동이다. 대조적으로, 기준 전압 REF1만의 감소는 입력-출력 응답의 낮은 세그먼트의 좌측방향 평행이동의 결과를 가질 것이다. 컴팬더(100)에 대하여 규정된 입력-출력 응답을 달성하기 위해, 각각의 기준 전압 REF1-3은 상호 독립적으로 조정될 수 있다.

도 3은 본 개시내용의 다른 양상에 따라 다른 예시 컴팬더(300)의 블록 다이어그램을 도시한다. 요약하면, 컴팬더(300)는 구별되고 규정되는 감도들 및 압축점들을 갖는 다수의 병렬 디바이스들을 포함하여, 상기 컴팬더(300)의 출력 신호에 대하여 규정된 다이나믹 레인지가 달성된다는 점에서 앞서-논의된 컴팬더(100)와 유사하게 동작한다.

특히, 컴팬더(300)는 비-선형 또는 실질적인 스퀘어링 디바이스(302), 제 1 차동 증폭기(304), 제 2 차동 증폭기(306), 제 3 차동 증폭기(308), 및 합산 디바이스(310)를 포함한다. 상기 스퀘어링 디바이스(302)는 입력 신호를 수신하도록 적응되는 입력, 상기 차동 증폭기들(304, 306, 및 308)의 양의 입력들과 연결되는 출력을 포함한다. 기준 전압들 REF1-3은 상기 차동 증폭기들(304, 306, 및 308)의 음의 입력들로 각각 적용된다. 상기 차동 증폭기들(304, 306, 및 308)의 출력들은 상기 합산 디바이스(310)의 입력들과 각각 연결된다. 컴팬더(300)의 출력 RF 신호는 상기 합산 디바이스(310)의 출력에서 생성된다.

차동 증폭기들(304, 306, 및 308)은 개별적인 이득들(감도들) 및 임계점들(압축점들)을 갖도록 구성될 수 있다. 예를 들어, 제 1 차동 증폭기(304)는 상대적으로 높은 이득 및 상대적으로 낮은 임계점을 갖도록 구성될 수 있다. 제 2 차동 증폭기(306)는 중간 이득 및 중간 임계점을 갖도록 구성될 수 있다. 제 3 차동 증폭기(308)는 상대적으로 낮은 감도 및 상대적으로 높은 압축점을 갖도록 구성될 수 있다.

이전의 양상과 유사하게, 입력 RF 신호의 상대적으로 낮은 전력 레벨에서, 제 1 차동 증폭기(304)의 상대적으로 높은 이득을 포함하는 차동 증폭기들(304, 306, 및 308)의 가산적인 이득들은 입력 신호의 상대적으로 낮은 전력 레벨을 검출하는데 도움이 된다. 입력 RF 신호의 중간 전력 레벨에서, 제 1 차동 증폭기(304)는 압축에 있을 수 있고, 컴팬더(300)의 이득에 크게 기여하지 않는다. 따라서, 증간 입력 전력 레인지에서, 컴팬더(300)의 전체적인 이득은 낮은 전력 레인지에서의 이득보다 낮다. 이는 하부의 디바이스들이 압축으로 진행하는 것을 막는 동안, 중간 전력 레벨 신호가 검출되도록 허용한다. 입력 신호의 상대적으로 높은 전력 레벨에서, 제 1 및 제 2 차동 증폭기들(304 및 306)은 압축에 있을 수 있고, 컴팬더(300)의 전체적인 이득에 크게 기여하지 않는다. 따라서, 높은 입력 전력 레인지에서, 컴팬더의 전체적인 이득은 상대적으로 낮다. 이는 하부의 디바이스들이 압축으로 진행하는 것을 방지한다.

또한, 이전의 양상과 유사하게, 차동 증폭기들(304, 306, 및 308)의 음의 입력들로 각각 적용되는 기준 전압들 REF 1-3은 컴팬더(300)의 출력의 다이나믹 특성에 대한 조정을 고려한다. 예를 들어, 이전의 양상과 관련하여 앞서 논의된 바와 같이, 차동 증폭기의 음의 입력으로 효과적으로 적용된 임의의 기준 전압들의 조정은 대응하는 다이나믹 레인지의 변화를 야기한다.

도 4는 본 개시내용의 다른 양상에 따라 또다른 예시 컴팬더(400)의 블록 다이어그램을 도시한다. 요약하면, 상기 컴팬더(400)는 차동 트랜지스터 쌍들에 대한 각각의 소스 전압들을 설정(set up)하기 위해 비-선형 또는 실질적으로 스퀘어링하는 디바이스들, 및 프로그래밍 가능한 기준 전압 디바이스로 각각 구성되는 다수의 차동 트랜지스터 쌍들을 포함한다. 상기 차동 트랜지스터 쌍들은 컴팬더(400)의 출력에 대하여 요구되는 다이나믹 레인지를 달성하기 위해 서로 다른 감도들 및 압축점들로 설정될 수 있다. 추가적으로, 컴팬더(400)의 출력에 대한 다이나믹 레인지로 조정을 제공하기 위해 상기 프로그래밍 가능한 기준 전압 디바이스는 각각의 차동 트랜지스터 쌍들에 대한 소스 전압들을 생성하도록 구성될 수 있다.

특히, 컴팬더(400)는 전치-증폭기(pre-amplifier)(402), 차동 트랜지스터 쌍들(404, 406, 및 408)로 구성되는 다수의 비-선형 또는 실질적으로 스퀘어링하는 디바이스, 다수의 전류원들(410, 412, 및 414), 다수의 기준 전압 트랜지스터들(M41, M42, 및 M43), 및 프로그래밍 가능한 기준 레벨 디바이스(416)를 포함한다. 상기 전치-증폭기(402)는 입력 RF 신호를 수신하도록 적응되는 입력, 및 각각의 차동 트랜지스터 쌍들(404, 406, 및 408)의 게이트들과 연결되는 차동 출력들을 포함한다. 상기 차동 트랜지스터 쌍들(404, 406, 및 408)은 제 1 차동 트랜지스터(M11, M21 및 M31) 및 제 2 차동 트랜지스터들(M12, M22, 및 M32)을 각각 포함한다. 상기 전류원들(410, 412, 및 414)은 차동 트랜지스터 쌍들(404, 406, 및 408)의 각각의 소스들과 Vss 전위레일(potential rail) 사이에서 연결되며, 상기 전류원들은 접지 전위(ground potential)에 연결될 수 있다.

프로그래밍 가능한 기준 레벨 디바이스(416)는 트랜지스터들(M41, M42, M43)의 게이트들로 연결된다. 트랜지스터들(M41, M42, 및 M43)의 소스들은 차동 트랜지스터 쌍들(404, 406, 및 408)의 소스들로 각각 연결된다. 컴팬더(400)의 출력은 차동 트랜지스터 쌍들(404, 406, 및 408)의 드레인들과 기준 전압 트랜지스터들(M41, M42, 및 M43)의 드레인들 사이에서 차동 전류 △I로 획득된다(take).

차동 트랜지스터 쌍들(404, 406, 및 408)은 개별적인 감도들 및 압축점들을 갖도록 구성될 수 있다. 예를 들어, 각각의 차동 트랜지스터 쌍에서 트랜지스터들의 폭 대 길이 종횡 비(width to length aspect ratio)를 스케일링함으로써, 압축 브레이크 포인트들은 컴팬더(400)의 출력에 대한 다이나믹 레인지에 걸쳐 획득될 수 있다. 일례로서, 제 1 차동 트랜지스터 쌍(404)은 상대적으로 높은 감도 및 상대적으로 낮은 압축점을 갖도록 구성될 수 있다. 제 2 차동 트랜지스터 쌍(406)은 중간 감도 및 중간 압축점을 갖도록 구성될 수 있다. 제 3 차동 트랜지스터 쌍(408)은 상대적으로 낮은 감도 및 상대적으로 높은 압축점을 갖도록 구성될 수 있다.

이전의 양상들과 유사하게, 입력 RF 신호의 상대적으로 낮은 전력 레벨에서, 제 1 차동 트랜지스터 쌍(404)의 상대적으로 높은 이득을 포함하는 차동 트랜지스터 쌍들(404, 406, 및 408)의 가산적인 감도들은 입력 신호의 상대적으로 낮은 전력 레벨을 검출하는데 도움이 된다. 입력 RF 신호의 중간 전력 레벨에서, 제 1 차동 트랜지스터 쌍(404)은 압축에 있을 수 있고, 컴팬더(400)의 전체적인 감도에 크게 기여하지 않는다. 따라서, 중간 입력 전력 레인지에서, 컴팬더(400)의 전체적인 감도는 낮은 전력 레인지에서의 감도보다 낮다. 이는 하부의 디바이스들이 압축으로 진행하는 것을 막는 한편, 중간 전력 레벨 신호가 검출되도록 허용한다. 입력 RF 신호의 상대적으로 높은 전력 레벨에서, 제 1 및 제 2 차동 트랜지스터 쌍들(404, 및 406)은 압축에 있을 수 있고, 컴팬더(400)의 전체적인 감도에 크게 기여하지 않는다. 따라서, 높은 입력 전력 레인지에서, 컴팬더의 전체적인 감도는 상대적으로 낮다. 이는 하부의 디바이스가 압축으로 진행하는 것을 방지한다.

또한, 이전의 양상들과 유사하게, 차동 트랜지스터 쌍들(404, 406, 및 408)의 소스들로 각각 적용되는 기준 전압들 REF1-3은 컴팬더(400)의 출력의 다이나믹 특성에 대한 조정을 고려한다. 예를 들어, 대응하는 차동 트랜지스터의 소스로 적용되는 임의의 기준 전압들의 조정은 이전의 양상들과 관련하여 앞서 논의된 바와 같이, 감도 및 압축의 변화를 효과적으로 야기한다.

도 5는 본 개시내용의 다른 양상들에 따라 예시 수신기를 포함하는 예시 통신 디바이스(500)의 블록 다이어그램을 도시한다. 상기 통신 디바이스(500)는 다른 통신 디바이스로부터 데이터를 수신하고 다른 통신 디바이스로 데이터를 전송하는데 특히 적합할 수 있다. 상기 통신 디바이스(500)는 안테나(502), Tx/Rx 격리(isolation) 디바이스(504), 프론트-엔드 수신기 부분(506), RF-대-기저대역 수신기 부분(508), 기저대역 유닛(510), 기저대역-대-RF 송신기 부분(512), 송신기(514), 데이터 수신기(516), 및 데이터 생성기(518)를 포함한다. 상기 수신기(506)는 앞서 논의된 컴팬더들의 컴포넌트들 중 적어도 일부를 포함하도록 구성될 수 있다.

동작중에, 데이터 프로세서(516)는, 원격 통신 디바이스로부터 RF 신호를 픽업(pick up)하는 안테나(502), 프론트-엔드 수신기 부분(506)으로 신호를 송신하는 Tx/Rx 격리 디바이스(504), 수신된 신호를 증폭시키는 수신기 프론트-엔드(506), RF 신호를 기저대역 신호를 변환(convert)하는 RF-대-기저대역 수신기 부분(508), 및 수신되는 데이터를 결정하도록 기저대역 신호를 프로세싱하는 기저대역 유닛(510)을 통해, 원격 통신 디바이스로부터 데이터를 수신할 수 있다. 그리고나서, 상기 데이터 수신기(516)는 수신된 데이터에 기반하여 하나 이상의 정의된 동작들을 수행할 수 있다. 예를 들어, 상기 데이터 프로세서(516)는 마이크로프로세서, 마이크로컨트롤러, 감소된 명령 세트 컴퓨터(RISC) 프로세서, 디스플레이, 스피커들과 같은 변환기(transducer)를 포함하는 헤드셋과 같은 오디오 디바이스, 의료 디바이스, 신발, 시계, 데이터에 반응하는 로봇 또는 기계적인 디바이스, 디스플레이와 같은 사용자 인터페이스, 하나 이상의 발광 다이오드(LED) 등을 포함할 수 있다.

또한, 동작중에, 데이터 생성기(518)는, 발신되는(outgoing) 데이터를 전송하기 위한 기저대역 신호로 프로세싱하는 기저대역 유닛(510), 상기 기저대역 신호를 RF 신호로 변환하는 기저대역-대-RF 송신기 부분(512), 무선 매체를 통해 전송하기 위해 RF 신호를 컨디셔닝(condition)하는 송신기(514), 수신기 프론트-엔드(506)로 입력을 격리시키는 동안 안테나(502)로 RF 신호를 라우팅하는 Tx/Rx 격리 디바이스(504), 무선 매체로 RF 신호를 방출(radiate)하는 안테나(502)를 통해, 다른 통신 디바이스로 전송하기 위해 상기 발신되는 데이터를 생성할 수 있다. 상기 데이터 생성기(518)는 데이터 생성기의 센서 또는 다른 타입일 수 있다. 예를 들어, 상기 데이터 생성기(518)는 마이크로프로세서, 마이크로컨트롤러, RISC 프로세서, 키보드, 마우스 또는 트랙볼과 같은 포인팅 디바이스, 마이크로폰과 같은 변환기를 포함하는 헤드셋과 같은 오디오 디바이스, 의료 디바이스, 신발, 데이터를 생성하는 기계적인 또는 로봇 디바이스, 디스플레이와 같은 사용자 인터페이스, 하나 이상의 발광 다이오드(LED)들 등을 포함할 수 있다.

도 6은 본 개시내용의 다른 양상에 따라 예시적인 수신기를 포함하는 예시 통신 디바이스(600)의 일례에 대한 블록 다이어그램을 도시한다. 상기 통신 디바이스(600)는 다른 통신 디바이스들로부터 데이터를 수신하는데 특히 적합할 수 있다. 상기 통신 디바이스(600)는 안테나(602), 프론트-엔드 수신기(610), RF-대-기저대역 송신기 부분(606), 기저대역 유닛(608), 및 데이터 수신기(610)를 포함한다. 상기 수신기(604)는 이전에 논의된 컴팬더들의 컴포넌트들 중 적어도 일부를 포함하도록 구성될 수 있다.

동작 중에, 데이터 프로세서(610)는, 원격 통신 디바이스로부터 RF 신호를 픽업하는 안테나(602), 수신된 신호를 증폭시키는 수신기 프론트-엔드(604), RF 신호를 기저대역 신호로 변환하는 RF-대-기저대역 수신기 부분(606), 및 수신된 데이터를 결정하도록 기저대역 신호를 프로세싱하는 기저대역 유닛(608)을 통해, 원격 통신 디바이스로부터 데이터를 수신할 수 있다. 그리고나서, 상기 데이터 수신기(610)는 수신된 데이터에 기반하여 하나 이상의 정의된 동작들을 수행할 수 있다. 예를 들어, 상기 데이터 프로세서(610)는 마이크로프로세서, 마이크로컨트롤러, 감소된 명령 세트 컴퓨터(RISC) 프로세서, 디스플레이, 스피커들과 같은 변환기를 포함하는 헤드셋과 같은 오디오 디바이스, 의료 디바이스, 신발, 시계, 데이터에 반응하는 기계적인 또는 로봇 디바이스, 디스플레이와 같은 사용자 인터페이스, 하나 이상의 발광 다이오드(LED)들 등을 포함할 수 있다.

도 7a는 여기에서 설명되는 임의의 통신 시스템들에서 사용될 수 있는 펄스 변조의 일례로서 서로 다른 펄스 반복 주파수들(PRF)로 정의되는 서로 다른 채널들(채널들 1 및 2)을 도시한다. 구체적으로, 채널 1에 대한 펄스들은 펄스-대-펄스 지연 주기(702)에 대응하는 펄스 반복 주파수(PRF)를 갖는다. 이와 대조적으로, 채널 2에 대한 펄스들은 펄스-대-펄스 지연 주기(704)에 대응하는 펄스 반복 주파수(PRF)를 갖는다. 따라서, 이러한 기법은 2개의 채널들 사이에서의 상대적으로 낮은 펄스 충돌들의 확률을 포함하는 의사-직교 채널을 정의하도록 사용될 수 있다. 특히, 펄스 충돌들의 낮은 확률은 펄스들에 대한 낮은 듀티 사이클의 사용을 통해 달성될 수 있다. 예를 들어, 적절한 펄스 반복 주파수들(PRF)의 선택을 통해, 주어진 채널에 대해서 실질적으로 모든 펄스들이 임의의 다른 채널에 대한 펄스들보다 서로 다른 시간에서 전송될 수 있다.

주어진 채널에 대해 정의된 펄스 반복 주파수(PRF)는 주어진 채널에 의해 지원되는 데이터 레이트 또는 레이트들에 의존할 수 있다. 예를 들어, 매우 낮은 데이터 레이트들(예를 들어, 시간당 적은 킬로비트들 또는 Kbps의 명령)을 지원하는 채널은 대응하는 낮은 펄스 반복 주파수(PRF)를 사용한다. 대조적으로, 상대적으로 높은 데이터 레이트들(예를 들어, 시간당 수 메가비트들 또는 Mbps의 명령)을 지원하는 채널은 대응하는 더 높은(higher) 펄스 반복 주파수(PRF)를 사용할 수 있다.

도 7b는 여기에서 설명되는 임의의 통신 시스템들에서 사용될 수 있는 변조에 대한 일례로서 서로 다른 펄스 위치들 또는 오프셋들로 정의되는 서로 다른 채널들(채널 1 및 2)을 도시한다. 채널 1에 대한 펄스들은 제 1 펄스 오프셋에 따라 선(706)에 의해 나타나는 시간에서의 지점(point)에서 생성된다(예를 들어, 시간 내에서 주어진 지점과 관련하여, 도시되지는 않음). 대조적으로, 채널 2에 대한 펄스들은 제 2 펄스 오프셋에 따라 선(708)에 의해 나타나는 시간에서의 지점에서 생성된다. 상기 펄스들 사이에서 펄스 오프셋 차이(화살표 710에 의해 나타나는)가 주어지는 경우, 이러한 기법은 2개의 채널들 사이에서의 펄스 충돌들의 확률을 감소시키도록 사용될 수 있다. (예를 들어, 여기에서 논의된 바와 같은) 채널들에 대해 정의된 임의의 다른 시그널링 파라미터들 및 디바이스들 간의 타이밍에 대한 정확성(예를 들어, 상대적인 클록 드리프트)에 따라, 서로 다른 펄스 오프셋들의 사용은 직교 또는 의사-직교 채널들을 제공하기 위해 사용될 수 있다.

도 7c는 여기에서 설명되는 임의의 통신 시스템들에서 사용될 수 있는 서로 다른 타이밍 호핑 시퀀스들 변조로 정의되는 서로 다른 채널들(채널들 1 및 2)을 도시한다. 예를 들어, 채널 2에 대한 펄스들(714)이 다른 시간 호핑 시퀀스에 따른 시간들에서 생성되는 동안에, 채널 1에 대한 펄스들(712)은 하나의 시간 호핑 시퀀스에 따른 시간들에서 생성될 수 있다. 디바이스들 간에 사용되는 특정 시퀀스들 및 디바이스들 간의 타이밍의 정확성에 따라, 이러한 기법은 직교 또는 의사-직교 채널들을 제공하기 위해 사용될 수 있다. 예를 들어, 상기 시간 호핑된 펄스 위치들은 이웃 채널들로부터 반복 펄스 충돌들의 가능성을 줄이기 위해 주기적이지 않을 수 있다.

도 7d는 여기에서 설명되는 임의의 통신 시스템들에서 사용될 수 있는 펄스 변조의 일례로서 서로 다른 시간 슬롯들로 정의되는 서로 다른 채널들을 도시한다. 채널 L1에 대한 펄스들은 특정한 시간 인스턴스(instance)들에서 생성된다. 유사하게, 채널 L2에 대한 펄스는 다른 시간 인스턴스들에서 생성된다. 동일한 방식으로, 채널 L3에 대한 펄스는 또다른 시간 인스턴스들에서 생성된다. 일반적으로, 상기 다른 채널들과 관련된 시간 인스턴스들은 다양한 채널들 사이에서의 간섭을 줄이거나 제거하기 위해 일치하지 않거나 직교할 수 있다.

다른 기법들이 펄스 변조 방식들에 따라 채널들을 정의하도록 사용될 수 있다는 점을 이해해야 할 것이다. 예를 들어, 채널은 서로 다른 확산 의사-랜덤 넘버 시퀀스들 또는 몇몇 다른 적절한 파라미터 또는 파라미터들에 기반하여 정의될 수 있다. 또한, 채널은 둘 이상의 파라미터들의 조합에 기반하여 정의될 수 있다.

도 8은 본 개시내용의 다른 양상에 따라 다양한 채널들을 통해 상호 통신하는 다양한 울트라-광대역(UWB) 통신 디바이스들에 대한 블록 다이어그램을 도시한다. 예를 들어, UWB 디바이스 1(802)은 2개의 동시 UWB 채널들 1 및 2를 통해 UWB 디바이스 2(804)와 통신한다. UWB 디바이스(802)는 단일 채널 3을 통해 UWB 디바이스 3(806)과 통신한다. 그리고, UWB 디바이스 3(806)은 단일 채널 4를 통해 UWB 디바이스 4(808)와 통신한다. 다른 구성들도 가능하다. 통신 디바이스들은 수많은 다른 애플리케이션들을 위해 사용될 수 있고, 예를 들어, 헤드셋, 마이크로폰, 바이오메트릭 센서, 심박수 모니터, 보수계(pedometer), EKG 디바이스, 시계, 신발, 원격 제어, 스위치, 타이어 압력 모니터, 또는 다른 통신 디바이스들에서 구현될 수 있다.

도 9는 본 개시내용의 다른 양상에 따라 다른 예시 컴팬더(900)의 블록 다이어그램을 도시한다. 상기 컴팬더(900)는 입력 신호로부터 제 1 신호를 생성하도록 적응되는 제 1 신호 생성 모듈(902)을 포함하며, 여기서 상기 제 1 신호는 제 1 다이나믹 레인지를 갖는다. 상기 컴팬더(900)는 상기 입력 신호로부터 제 2 신호를 생성하도록 적응되는 제 2 신호 생성 모듈(904)을 더 포함하며, 여기서 상기 제 2 신호는 상기 제 1 다이나믹 레인지와는 다른 제 2 다이나믹 레인지를 갖는다.

본 개시내용에 대한 임의의 상기 양상들은 수많은 다른 디바이스들에서 구현될 수 있다. 예를 들어, 상기 논의된 바와 같은 의료 애플리케이션 외에도, 본 개시내용의 양상들은 보건 및 건강 애플리케이션들로 적용될 수 있다. 또한, 본 개시내용에 대한 상기 양상들은 다른 타입들의 애플리케이션들에 관하여 신발에서 구현될 수도 있다. 여기에서 설명되는 본 개시내용의 임의의 양상들을 통합시킬 수 있는 서로 다른 다수의 애플리케이션들이 존재한다.

본 개시내용의 다양한 양상들이 상기에 설명되었다. 여기에서의 가르침들은 넓은 다양한 형태들에서 구현될 수 있고, 여기서 개시되는 임의의 특정 구조, 기능 또는 이들 모두는 단지 이를 대표한다는데 불과하다는 점은 명백할 것이다. 여기에서의 가르침들에 기반하여 당해 출원발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자는 여기서 개시된 양상이 임의의 다른 양상들로 독립적으로 구현될 수 있으며, 그리고 둘 이상의 이러한 양상들은 다양한 방식으로 조합될 수 있다는 점을 이해할 것이다. 예를 들어, 여기에서 제시되는 임의의 양상들을 이용하여 장치가 구현될 수 있고 또는 방법은 실시될 수 있다. 또한, 다른 구조, 기능성 또는 여기에서 제시되는 하나 이상의 양상들과 다른 또는 이외에 구조 및 기능성을 이용하여, 이러한 장치는 구현될 수 있으며 또는 이러한 방법은 실시될 수 있다. 상기 개념들의 일부에 대한 예시로서, 몇몇 양상들에서, 동시 채널들은 펄스 반복 주파수들에 기반하여 설정될 수 있다. 일부 양상들에서, 동시 채널들은 펄스 위치들 또는 오프셋들에 기반하여 설정될 수 있다. 일부 양상들에서, 동시 채널들은 시간 호핑 시퀀스들에 기반하여 설정될 수 있다. 일부 양상들에서, 동시 채널들은 펄스 반복 주파수들, 펄스 위치들 또는 오프셋들, 및 시간 호핑 시퀀스들에 기반하여 설정될 수 있다.

당해 출원발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자는 임의의 다양한 다른 기술들 및 기법들을 사용하여 정보 및 신호들이 설명될 수 있다는 점을 이해할 것이다. 예를 들어, 데이터, 지시들, 명령들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압, 전류, 전자기파, 자기장 또는 입자, 광 필드 또는 입자, 또는 이들의 임의의 조합으로 참조될 수 있다.

당해 출원발명이 속하는 기술분야에 있어서 통상의 지식을 갖는 자는 여기서 개시되는 양상들과 관련하여 상술한 다양한 예시적인 로직블록들, 모듈들, 프로세서들, 수단들, 회로들, 및 알고리즘 단계들이 전자 하드웨어(예를 들어, 소스 코딩 또는 몇몇 다른 기법을 사용하여 설계될 수 있는 디지털 구현, 아날로그 구현, 또는 이들의 조합), 명령들을 통합시키는 다양한 형태의 프로그램 또는 설계 코드(이는 편의를 위해 여기서 "소프트웨어" 또는 "소프트웨어 모듈"로 지칭될 수 있다), 또는 이들의 조합으로서 구현될 수 있음을 잘 이해할 것이다. 하드웨어 및 소프트웨어의 상호 호환성을 명확히 하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능과 관련하여 일반적으로 기술되었다. 이러한 기능이 하드웨어로 구현되는지, 또는 소프트웨어로 구현되는지는 특정 애플리케이션 및 전체 시스템에 대해 부과된 설계 제한들에 의존한다. 당해 출원발명이 속하는 기술분야에 있어서 통상의 지식을 갖는 자는 이러한 기능들을 각각의 특정 애플리케이션에 대해 다양한 방식으로 구현할 수 있지만, 이러한 구현 결정이 본 발명의 범위를 벗어나는 것으로 해석되어서는 안된다.

여기에서 개시되는 양상들과 관련하여 설명되는 다양한 예시적인 로직 블록들, 모듈들, 및 회로들이 집적 회로("IC"), 액세스 단말, 또는 액세스 포인트에 의해 수행되거나 이들 내에서 구현될 수 있다. 상기 IC는, 범용 프로세서, 디지털 신호 처리기(DSP), 애플리케이션 특정 집적 회로(ASIC), 필드 프로그래밍 가능한 게이트 어레이(FPGA), 또는 다른 프로그래밍 가능한 논리 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 전기적인 컴포넌트들, 광학 컴포넌트들, 기계적 컴포넌트들 또는 여기에서 설명되는 기능들을 수행하도록 설계되는 이들의 임의의 조합을 포함하며, 상기 IC 내부에 또는 상기 IC 외부에 또는 이들 모두에 상주하는 코드들 또는 명령들을 실행할 수 있다. 범용 프로세서는 마이크로프로세서 일 수 있으며, 대안적으로, 이러한 프로세서는 기존 프로세서, 제어기, 마이크로컨트롤러, 또는 상태 머신일 수 있다. 프로세서는 예를 들어, DSP 및 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로 프로세서, 또는 이러한 구성들의 조합과 같은 컴퓨팅 디바이스들의 조합으로서 구현될 수 있다.

임의의 개시된 프로세스들에서 단계들에 대한 임의의 구체적인 순서 또는 체계는 실례로서의 접근에 대한 하나의 예시임을 이해해야 할 것이다. 설계의 선호도에 기반하여, 상기 프로세스들에서의 단계들의 구체적인 순서 또는 체계는 본 발명의 범위 내에서 재배열될 수 있음을 이해해야 할 것이다. 첨부되는 방법 청구항들은 예시적인 순서에서 다양한 단계들에 대한 엘리먼트들을 제시하며, 제시된 구체적인 순서 또는 체계에 한정되도록 의도하지는 않는다.

여기 개시된 양상들과 관련하여 기재된 알고리즘 또는 방법의 단계들은 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈에서 또는 이 둘의 조합에 의해 직접 구현될 수 있다. (예를 들어, 실행가능한 명령들 및 관련된 데이터를 포함하는) 소프트웨어 모듈들은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드디스크, 휴대용 디스크, CD-ROM, 또는 공지된 컴퓨터-판독가능 저장 매체의 임의의 형태와 같은 데이터 메모리 내에 존재한다. 예시적인 저장매체는 예를 들어, 컴퓨터/프로세서와 같은 머신(이는 편의를 위해 여기서 "프로세서"로 지칭될 수 있다)과 결합되어, 프로세서는 저장매체로부터 정보(예를 들어, 코드)를 판독하여 저장매체에 정보를 기록한다. 대안적으로, 예시적인 저장 매체는 프로세서의 구성요소일 수 있다. 이러한 프로세서 및 저장매체는 ASIC 에 상주한다. ASIC 는 사용자 단말에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 단말에서 이산 컴포넌트로서 존재할 수 있다. 게다가, 몇몇 양상에서, 임의의 적절한 컴퓨터-프로그램 물건은 본 개시내용에 대한 하나 이상의 양상들과 관련되는 코드들을 포함하는 컴퓨터-판독가능 매체를 포함할 수 있다. 일부 양상들에서, 컴퓨터 프로그램 물건은 포장(packaging) 물질들을 포함할 수 있다.

본 발명이 다양한 양상들과 관련하여 설명되었지만, 본 발명에 대한 추가적인 수정들이 가능하다는 점은 이해되어야 할 것이다. 일반적으로, 이러한 애플리케이션은 발명이 속하는 기술분야 내에서 공지된 그리고 통상적인 실시 내에서 나타나는 바와 같은 본 개시내용으로부터의 벗어남을 포함하여, 발명의 원리들, 발명의 이용 또는 구성, 임의의 변형들을 커버하도록 의도된다.

Claims

장치로서,
입력 신호로부터 제 1 신호를 생성하기 위해 상기 입력 신호를 수신하도록 적응(adapt)되는 제 1 회로－상기 제 1 신호는 제 1 다이나믹 레인지를 가짐－;
상기 입력 신호로부터 제 2 신호를 생성하기 위해 상기 입력 신호를 수신하도록 적응되는 제 2 회로－상기 제 2 신호는 상기 제 1 신호의 상기 제 1 다이나믹 레인지와 상이한 제 2 다이나믹 레인지를 가짐－; 및
상기 제 1 및 제 2 신호들의 합과 관련된 제 3 신호를 생성하도록 적응되는 제 3 회로를 포함하고,
상기 제 1 회로는 상기 입력 신호로부터 상기 제 1 신호를 생성하는 중에 제 1 감도(sensitivity)를 갖도록 구성되고, 상기 제 2 회로는 상기 입력 신호로부터 상기 제 2 신호를 생성하는 중에 제 2 감도를 갖도록 구성되며, 추가적으로 상기 제 2 회로의 상기 제 2 감도는 상기 제 1 회로의 상기 제 1 감도와 상이한,
장치.
제 1항에 있어서,
상기 제 1 신호는 상기 입력 신호와 비-선형적으로 관련되는,
장치.
제 1항에 있어서,
상기 제 1 회로는 상기 입력 신호로부터 상기 제 1 신호를 생성하는 중에 제 1 이득을 갖도록 추가적으로 구성되는,
장치.
제 3항에 있어서,
상기 제 2 회로는 상기 입력 신호로부터 상기 제 2 신호를 생성하는 중에 제 2 이득을 갖도록 추가적으로 구성되며, 추가적으로 상기 제 2 회로의 상기 제 2 이득은 상기 제 1 회로의 상기 제 1 이득과 상이한,
장치.
제 1항에 있어서,
상기 제 1 회로는 제 1 압축점 또는 임계점을 갖도록 구성되는,
장치.
제 5항에 있어서,
상기 제 2 회로는 제 2 압축점 또는 임계점을 갖도록 구성되며, 추가적으로 상기 제 2 회로의 상기 제 2 압축점 또는 임계점은 상기 제 1 회로의 상기 제 1 압축점 또는 임계점과 상이한,
장치.
제 1항에 있어서,
상기 제 1 또는 제 2 다이나믹 레인지를 조정하기 위한 제 4 회로를 더 포함하는,
장치.
제 7항에 있어서,
상기 제 4 회로는 기준 전압 또는 전류를 상기 제 1 또는 제 2 회로로 제공하도록 적응되는,
장치.
제 8항에 있어서,
상기 제 4 회로는 상기 기준 전압 또는 전류를 생성하도록 적응되는 프로그래밍가능한 기준 레벨 디바이스를 포함하는,
장치.
제 1항에 있어서,
상기 제 1 또는 제 2 회로는 포락선(envelope) 검출기, 스퀘어링(squaring) 디바이스, 차동 트랜지스터 쌍(pair), 또는 차동 증폭기를 포함하는,
장치.
제 1항에 있어서,
상기 제 1 회로는 제 1 크기를 갖는 트랜지스터들을 포함하는 제 1 트랜지스터 쌍을 포함하며, 추가적으로 상기 제 2 회로는 상기 제 1 트랜지스터 쌍의 상기 트랜지스터들에 대한 상기 제 1 크기와 상이한 제 2 크기를 갖는 트랜지스터들을 포함하는 제 2 트랜지스터 쌍을 포함하는,
장치.
제 11항에 있어서,
상기 제 1 및 제 2 트랜지스터 쌍들에게 제 1 및 제 2 기준 전류들을 제공하도록 적응되는 제 1 및 제 2 전류원들을 더 포함하는,
장치.
입력 신호의 프로세싱 방법으로서,
상기 입력 신호를 수신하는 단계;
상기 입력 신호로부터 제 1 신호를 생성하는 단계－상기 제 1 신호는 제 1 다이나믹 레인지를 가짐－;
상기 입력 신호로부터 제 2 신호를 생성하는 단계－상기 제 2 신호는 상기 제 1 신호의 상기 제 1 다이나믹 레인지와 상이한 제 2 다이나믹 레인지를 가짐－; 및
제 3 신호를 생성하기 위해 상기 제 1 및 제 2 신호들을 합성하는(combine) 단계를 포함하고,
상기 제 1 신호를 생성하는 단계는 상기 제 1 신호를 생성하기 위해 제 1 감도를 포함하는 상기 입력 신호를 검출하는 단계를 포함하고,
상기 제 2 신호를 생성하는 단계는 상기 제 2 신호를 생성하기 위해 제 2 감도를 포함하는 상기 입력 신호를 검출하는 단계를 포함하며, 추가적으로 상기 제 2 감도는 상기 제 1 감도와 상이한,
입력 신호의 프로세싱 방법.
제 13항에 있어서,
상기 제 1 신호는 상기 입력 신호와 비-선형적으로 관련되는,
입력 신호의 프로세싱 방법.
제 13항에 있어서,
상기 제 1 신호를 생성하는 단계는 상기 제 1 신호를 생성하기 위해 제 1 이득을 포함하는 상기 입력 신호를 검출하는 단계를 추가적으로 포함하는,
입력 신호의 프로세싱 방법.
제 15항에 있어서,
상기 제 2 신호를 생성하는 단계는 상기 제 2 신호를 생성하기 위해 제 2 이득을 포함하는 상기 입력 신호를 검출하는 단계를 추가적으로 포함하며, 추가적으로 상기 제 2 이득은 상기 제 1 이득과 상이한,
입력 신호의 프로세싱 방법.
제 13항에 있어서,
상기 제 1 신호를 생성하는 단계는 제 1 압축 또는 임계 레벨을 실질적으로 넘지 않는 상기 제 1 신호를 생성하는 단계를 포함하는,
입력 신호의 프로세싱 방법.
제 17항에 있어서,
상기 제 2 신호를 생성하는 단계는 제 2 압축 또는 임계 레벨을 실질적으로 넘지 않는 상기 제 2 신호를 생성하는 단계를 포함하며, 추가적으로 상기 제 2 압축 또는 임계 레벨은 상기 제 1 압축 또는 임계 레벨과 상이한,
입력 신호의 프로세싱 방법.
제 13항에 있어서,
상기 제 1 또는 제 2 다이나믹 레인지를 조정하는 단계를 더 포함하는,
입력 신호의 프로세싱 방법.
제 19항에 있어서,
상기 제 1 또는 제 2 다이나믹 레인지를 조정하는 단계는 각각 기준 전압 또는 전류를 생성하는 단계를 포함하는,
입력 신호의 프로세싱 방법.
제 20항에 있어서,
상기 기준 전압 또는 전류를 생성하는 단계는 프로그래밍가능한 기준 레벨 디바이스를 활성화시키는(activate) 단계를 포함하는,
입력 신호의 프로세싱 방법.
제 13항에 있어서,
상기 제 1 또는 제 2 신호를 생성하는 단계는 포락선을 검출하는 단계 또는 상기 입력 신호를 실질적으로 스퀘어링하는 단계를 포함하는,
입력 신호의 프로세싱 방법.
제 13항에 있어서,
상기 제 1 신호를 생성하는 단계는 상기 입력 신호를 제 1 크기의 트랜지스터들을 포함하는 제 1 트랜지스터 쌍으로 적용시키는 단계를 포함하며, 추가적으로 상기 제 2 신호를 생성하는 단계는 상기 입력 신호를 상기 제 1 트랜지스터 쌍의 상기 트랜지스터들에 대한 상기 제 1 크기와 상이한 제 2 크기의 트랜지스터들을 포함하는 제 2 트랜지스터 쌍으로 적용시키는 단계를 포함하는,
입력 신호의 프로세싱 방법.
제 23항에 있어서,
상기 제 1 및 제 2 트랜지스터 쌍들로 제 1 및 제 2 기준 전류들을 제공하는 단계를 더 포함하는,
입력 신호의 프로세싱 방법.
장치로서,
입력 신호를 수신하고 상기 입력 신호로부터 제 1 신호를 생성하기 위한 제 1 수단－상기 제 1 신호는 제 1 다이나믹 레인지를 가짐－;
상기 입력 신호를 수신하고 상기 입력 신호로부터 제 2 신호를 생성하기 위한 제 2 수단－상기 제 2 신호는 상기 제 1 신호의 상기 제 1 다이나믹 레인지와 상이한 제 2 다이나믹 레인지를 가짐－;및
제 3 신호를 생성하도록 상기 제 1 및 제 2 신호들을 합성하기 위한 수단을 포함하고,
상기 제 1 수단은 상기 입력 신호로부터 상기 제 1 신호를 생성하는 중에 제 1 감도를 갖도록 구성되고,
상기 제 2 수단은 상기 입력 신호로부터 상기 제 2 신호를 생성하는 중에 제 2 감도를 갖도록 구성되며, 추가적으로 상기 제 2 수단의 상기 제 2 감도는 상기 제 1 수단의 상기 제 1 감도와 상이한,
장치.
제 25항에 있어서,
상기 제 1 신호는 상기 입력 신호와 비-선형적으로 관련되는,
장치.
제 25항에 있어서,
상기 제 1 수단은 상기 입력 신호로부터 상기 제 1 신호를 생성하는 중에 제 1 이득을 갖도록 추가적으로 구성되는,
장치.
제 27항에 있어서,
상기 제 2 수단은 상기 입력 신호로부터 상기 제 2 신호를 생성하는 중에 제 2 이득을 갖도록 추가적으로 구성되며, 추가적으로 상기 제 2 수단의 상기 제 2 이득은 상기 제 1 수단의 상기 제 1 이득과 상이한,
장치.
제 25항에 있어서,
상기 제 1 수단은 제 1 압축점 또는 임계점을 갖도록 구성되는,
장치.
제 29항에 있어서,
상기 제 2 수단은 제 2 압축점 또는 임계점을 갖도록 구성되며, 추가적으로 상기 제 2 수단의 상기 제 2 압축점 또는 임계점은 상기 제 1 수단의 상기 제 1 압축점 또는 임계점과 상이한,
장치.
제 25항에 있어서,
상기 제 1 또는 제 2 다이나믹 레인지를 조정하기 위한 수단을 더 포함하는,
장치.
제 31항에 있어서,
상기 다이나믹 레인지를 조정하기 위한 수단은 상기 제 1 수단 또는 상기 제 2 수단으로 각각 기준 전압 또는 전류를 제공하도록 적응되는,
장치.
제 32항에 있어서,
상기 다이나믹 레인지를 조정하기 위한 수단은 상기 기준 전압 또는 전류를 생성하도록 적응되는 프로그래밍 가능한 기준 레벨 디바이스를 포함하는,
장치.
제 25항에 있어서,
상기 제 1 수단 또는 상기 제 2 수단은 포락선 검출기, 스퀘어링 디바이스, 차동 트랜지스터 쌍, 또는 차동 증폭기를 포함하는,
장치.
제 25항에 있어서,
상기 제 1 수단은 제 1 크기의 트랜지스터들을 포함하는 제 1 트랜지스터 쌍을 포함하며, 추가적으로 상기 제 2 수단은 상기 제 1 트랜지스터 쌍의 상기 트랜지스터들에 대한 상기 제 1 크기와 상이한 제 2 크기의 트랜지스터들을 포함하는 제 2 트랜지스터 쌍을 포함하는,
장치.
제 35항에 있어서,
상기 제 1 및 제 2 트랜지스터 쌍들을 위해 제 1 및 제 2 기준 전류들을 생성하기 위한 수단을 더 포함하는,
장치.
제 25항에 있어서,
상기 제 1 수단 또는 상기 제 2 수단은 20%이상의 부분 대역폭, 500MHz이상의 대역폭, 또는 20%이상의 부분 대역폭 및 500MHz이상의 대역폭을 갖도록 적응되는,
장치.
헤드셋으로서,
입력 신호를 수신하고 상기 입력 신호로부터 제 1 신호를 생성하도록 적응되는 제 1 회로－상기 제 1 신호는 제 1 다이나믹 레인지를 가짐－;
상기 입력 신호를 수신하고 상기 입력 신호로부터 제 2 신호를 생성하도록 적응되는 제 2 회로－상기 제 2 신호는 상기 제 1 신호의 상기 제 1 다이나믹 레인지와 상이한 제 2 다이나믹 레인지를 가짐－;
상기 제 1 및 제 2 신호들의 합과 관련된 제 3 신호를 생성하도록 적응되는 제 3 회로; 및
상기 제 3 신호에 기반하여 소리를 생성하도록 적응되는 트랜스듀서(transducer)를 포함하고,
상기 제 1 회로는 상기 입력 신호로부터 상기 제 1 신호를 생성하는 중에 제 1 감도를 갖도록 구성되고,
상기 제 2 회로는 상기 입력 신호로부터 상기 제 2 신호를 생성하는 중에 제 2 감도를 갖도록 구성되며, 추가적으로 상기 제 2 회로의 상기 제 2 감도는 상기 제 1 회로의 상기 제 1 감도와 상이한,
헤드셋.
시계로서,
입력 신호를 수신하고 상기 입력 신호로부터 제 1 신호를 생성하도록 적응되는 제 1 회로－상기 제 1 신호는 제 1 다이나믹 레인지를 가짐－;
상기 입력 신호를 수신하고 상기 입력 신호로부터 제 2 신호를 생성하도록 적응되는 제 2 회로－상기 제 2 신호는 상기 제 1 신호의 상기 제 1 다이나믹 레인지와 상이한 제 2 다이나믹 레인지를 가짐－;
상기 제 1 및 제 2 신호들의 합과 관련된 제 3 신호를 생성하도록 적응되는 제 3 회로; 및
상기 제 3 신호들에 기반하여 표시를 제공하도록 적응되는 사용자 인터페이스를 포함하고,
상기 제 1 회로는 상기 입력 신호로부터 상기 제 1 신호를 생성하는 중에 제 1 감도를 갖도록 구성되고,
상기 제 2 회로는 상기 입력 신호로부터 상기 제 2 신호를 생성하는 중에 제 2 감도를 갖도록 구성되며, 추가적으로 상기 제 2 회로의 상기 제 2 감도는 상기 제 1 회로의 상기 제 1 감도와 상이한,
시계.
감지(sensing) 디바이스로서,
입력 신호를 수신하고 상기 입력 신호로부터 제 1 신호를 생성하도록 적응되는 제 1 회로－상기 제 1 신호는 제 1 다이나믹 레인지를 가짐－;
상기 입력 신호를 수신하고 상기 입력 신호로부터 제 2 신호를 생성하도록 적응되는 제 2 회로－상기 제 2 신호는 상기 제 1 신호의 상기 제 1 다이나믹 레인지와 다른 제 2 다이나믹 레인지를 가짐－;
상기 제 1 및 제 2 신호들의 합과 관련된 제 3 신호를 생성하도록 적응되는 제 3 회로; 및
상기 제 3 신호들에 기반하여 데이터를 생성하도록 적응되는 센서를 포함하고,
상기 제 1 회로는 상기 입력 신호로부터 상기 제 1 신호를 생성하는 중에 제 1 감도를 갖도록 구성되고,
상기 제 2 회로는 상기 입력 신호로부터 상기 제 2 신호를 생성하는 중에 제 2 감도를 갖도록 구성되며, 추가적으로 상기 제 2 회로의 상기 제 2 감도는 상기 제 1 회로의 상기 제 1 감도와 상이한,
감지 디바이스.
삭제
삭제
삭제