IT202100007844A1 - Circuito rivelatore di inviluppo, circuito ricevitore e dispositivo isolatore galvanico corrispondenti - Google Patents

Circuito rivelatore di inviluppo, circuito ricevitore e dispositivo isolatore galvanico corrispondenti Download PDF

Info

Publication number
IT202100007844A1
IT202100007844A1 IT102021000007844A IT202100007844A IT202100007844A1 IT 202100007844 A1 IT202100007844 A1 IT 202100007844A1 IT 102021000007844 A IT102021000007844 A IT 102021000007844A IT 202100007844 A IT202100007844 A IT 202100007844A IT 202100007844 A1 IT202100007844 A1 IT 202100007844A1
Authority
IT
Italy
Prior art keywords
circuit
node
signal
coupled
transistor
Prior art date
Application number
IT102021000007844A
Other languages
English (en)
Inventor
Nunzio Spina
Egidio Ragonese
Giuseppe Palmisano
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102021000007844A priority Critical patent/IT202100007844A1/it
Priority to US17/704,919 priority patent/US20220329207A1/en
Priority to CN202210319025.2A priority patent/CN115149907A/zh
Priority to EP22164899.1A priority patent/EP4068712A1/en
Publication of IT202100007844A1 publication Critical patent/IT202100007844A1/it

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H04L25/0268—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling with modulation and subsequent demodulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/105—A non-specified detector of the power of a signal being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Amplifiers (AREA)
  • Burglar Alarm Systems (AREA)
  • Geophysics And Detection Of Objects (AREA)

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
?Circuito rivelatore di inviluppo, circuito ricevitore e dispositivo isolatore galvanico corrispondenti?
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione ? relativa ai circuiti rivelatori di inviluppo e a dispositivi relativi.
Una o pi? forme di attuazione possono essere applicate agli isolatori galvanici.
Sfondo tecnologico
Negli ultimi anni, varie applicazioni stanno traendo vantaggio dall?isolamento galvanico, per es., per migliorare la sicurezza e l?affidabilit?, specialmente in ambienti avversi. L?isolamento galvanico ? una caratteristica desiderabile in certe applicazioni automotive (per es., nei dispositivi di pilotaggio (?driver?) per i veicoli elettrici e ibridi), nell?ambiente industriale (per es., nel controllo dei motori, nell?automazione, e simili), nell?ambiente medicale, nei prodotti di largo consumo (per es., negli elettrodomestici), nei dispositivi di pilotaggio di gate per i dispositivi di potenza (per es., nei dispositivi GaN, SiC o MOS di potenza), e perfino nelle reti di comunicazioni. Un isolatore galvanico facilita il trasferimento di dati attraverso una barriera galvanica e consente una comunicazione bidirezionale tra due interfacce isolate.
Un tradizionale sistema isolato galvanicamente 10 ? esemplificato nella Figura 1, che ? nota dal documento ?A CMOS Data Transfer System Based on Planar RF Coupling for Reinforced Galvanic Isolation with 25-kV Surge Voltage and 250-kV/?s CMTI?, Electronics, 2020; 9(6):943, doi: 10.3390/electronics9060943 ( nel seguito). Un sistema isolato 10 pu? comprendere un primo dispositivo 1001 e un secondo dispositivo 1002. Il primo dispositivo 1001 pu? comprendere, per esempio, interfacce uomo/dati, controllori di bus, controllori di rete, un microcontrollore (microcontrollori), e in generale un qualsiasi componente utile per fornire un?interfaccia del sistema 10 con l?ambiente (per es., un utente). Il secondo dispositivo 1002 pu? comprendere, per esempio, interfacce con sensori, dispositivi di pilotaggio di gate, dispositivi medicali, reti di comunicazioni e in generale un qualsiasi componente utile per il funzionamento del sistema 10, a seconda dell?applicazione. Il primo dispositivo 1001 pu? essere accoppiato tra un primo terminale di alimentazione 1021 e un primo terminale di riferimento GND1 (per es., un riferimento di terra o massa) per ricevere una prima tensione di alimentazione VDD1, e il secondo dispositivo 1002 pu? essere accoppiato tra un secondo terminale di alimentazione 1022 e un secondo terminale di riferimento GND2 per ricevere una seconda tensione di alimentazione VDD2. Il primo dispositivo 1001 e il secondo dispositivo 1002 possono essere isolati elettricamente da una barriera di isolamento galvanico 104, e possono comprendere mezzi per trasferire potenza 106 e/o dati 108 tra i due dispositivi (cio?, attraverso la barriera di isolamento 104).
Isolatori galvanici noti sono basati tipicamente sull?accoppiamento elettromagnetico (per es., un accoppiamento capacitivo o induttivo) attraverso uno strato di dielettrico (cio?, la barriera galvanica). In certi casi, l?isolamento galvanico pu? essere ottenuto fornendo barriere di isolamento su scala del package (?packagescale?). In altri termini, possono essere usate tecniche di assemblaggio/realizzazione di package e un accoppiamento a radiofrequenza (RF) tra micro-antenne per fornire l?isolamento e la comunicazione dei dati. Per esempio, alcuni isolatori galvanici a RF sfruttano una trasmissione senza fili (?wireless?) tra due chip impilati (?stacked?) per mezzo di antenne in campo vicino integrate su silicio, come descritto dal documento US 8,364,195 B2 assegnato alla Richiedente della presente domanda. Per ridurre la distanza tra le antenne impilate, i die possono anche essere assemblati l?uno di fronte all?altro al costo di fabbricare delle via a foro passante (THV, ?Through Hole Via?) per avere una connessione con il lato posteriore. Tuttavia, la complessit? di assemblaggio dei chip e il costo dei package ostacolano un?ampia adozione di questa tecnica di isolamento. Questi inconvenienti possono essere mitigati se i die sono posti fianco a fianco sul substrato del package sfruttando l?accoppiamento magnetico tra antenne coplanari. In questo caso, il canale fisico per la comunicazione dei dati si basa su un accoppiamento debole in campo vicino tra due micro-antenne integrate su due chip fianco a fianco in uno stesso package (?co-packaged?), come illustrato nella Figura 2 (anch?essa nota dal documento Ragonese et al. citato precedentemente).
Come esemplificato nella Figura 2, un sistema isolato 20 pu? comprendere un primo chip 2001 e un secondo chip 2002 disposti su rispettivi die pad 2021 e 2022 isolati elettricamente in un package 203 (stampato). Ciascuno dei chip 2001, 2002 comprende una rispettiva micro-antenna planare 2041, 2042. In questo approccio, la distanza attraverso l?isolante (DTI, ?Distance Through Insulation?), che determina il valore di targa (?rating?) di isolamento, pu? essere aumentata. Composti per stampaggio standard hanno una rigidit? dielettrica (EM) di almeno 50 V/?m, e perci? con una DTI di circa da 400 ?m a 500 ?m, pu? essere ottenuto un dato di targa di isolamento superiore a 20 kV. Inoltre, la capacit? parassita intrinseca del canale isolato pu? essere ridotta in confronto a quelle di barriere su scala del chip (?chip-scale?) tradizionali (cio?, condensatori di isolamento o trasformatori impilati), riducendo cos? le correnti di modo comune (CM, ?Common Mode?) prodotte da rapidi spostamenti della massa (cio?, transitori di CM).
La Figura 3 (anch?essa nota dal documento Ragonese et al. citato precedentemente) ? uno schema a blocchi circuitale semplificato esemplificativo di un canale di trasferimento di dati isolato di un sistema isolato (per es., 10 o 20), e la Figura 4 ? esemplificativa di un possibile comportamento nel tempo di segnali elettrici nel sistema.
La trasmissione di dati attraverso una barriera di isolamento galvanico pu? basarsi su una modulazione di ampiezza di un?onda portante a radiofrequenza (RF), in particolare una modulazione a larghezza di impulso (PWM, ?Pulse Width Modulation?) OOK (On-Off Keying) dell?onda portante a RF. Un chip di trasmissione 2001 comprende un pin di ingresso 3001 per ricevere un segnale digitale di ingresso IN che trasporta dati di ingresso (per es., una sequenza di bit ?0? o ?1?), e un?interfaccia in banda base 3021 (per es., un circuito modulatore PWM) che riceve il segnale digitale di ingresso IN e produce un corrispondente segnale PWM di ingresso PWMIN per pilotare un circuito front-end di trasmissione 3041. Per esempio, il segnale PWMIN pu? comprendere periodi con un duty-cycle basso (per es., 25% o meno) per codificare un valore di bit ?0?, e periodi con un duty-cycle alto (per es., 75% o pi?) per codificare un valore di bit ?1?, come esemplificato nella Figura 4. Il circuito front-end di trasmissione 3041 modula l?ampiezza di un?onda portante a radiofrequenza in funzione del segnale PWM PWMIN (per es., applicando una modulazione ASK, in particolare una modulazione OOK) per produrre il segnale di trasmissione SRF, che ? quindi trasmesso da un?antenna di trasmissione 2041 accoppiata al circuito front-end di trasmissione 3041. Il chip di ricezione 2002, sull?altro lato della barriera di isolamento 306, comprende un circuito front-end di ricezione 3042 accoppiato all?antenna di ricezione 2042 per ricevere da esso il segnale di trasmissione SRF. Il circuito front-end di ricezione 3042 comprende un circuito rivelatore di inviluppo che rivela l?inviluppo del segnale di trasmissione SRF per produrre un segnale PWM di uscita PWMOUT. Il segnale PWM di uscita PWMOUT ? fornito a un?interfaccia in banda base 3022 per la demodulazione dei dati (per es., un circuito demodulatore PWM), che produce un segnale digitale di uscita OUT a un pin di uscita 3002.
Perci?, il circuito front-end 3042 nel chip di ricezione 2002 ? configurato per raddrizzare (per es., effettuare una rivelazione di inviluppo) e amplificare il segnale a radiofrequenza di basso livello SRF ricevuto per convertirlo in un segnale PWM a bassa frequenza PWMOUT, consentendo con ci? una comunicazione dati tra chip con due micro-antenne che trasmettono e ricevono, rispettivamente, un segnale portante.
Il documento Ragonese et al. citato precedentemente fornisce un esempio di un tale circuito front-end di ricezione, come esemplificato nelle Figure 5 e 6. La Figura 5 ? uno schema a blocchi circuitale semplificato esemplificativo di un canale di trasferimento di dati isolato, e la Figura 6 ? uno schema a blocchi circuitale esemplificativo di una porzione di un corrispondente circuito front-end di ricezione.
Come esemplificato nella Figura 5, un circuito frontend di ricezione 3042 pu? comprendere uno stadio di guadagno 50, uno stadio mixer 52 accoppiato all?uscita dello stadio di guadagno 50, e uno stadio di filtro passabasso 54 accoppiato all?uscita dello stadio mixer 52. Il segnale a radiofrequenza ricevuto SRF ? amplificato dapprima nello stadio di guadagno 50 per ottenere un segnale avente un?ampiezza adatta per pilotare il raddrizzatore (per es., amplificando il segnale da un?ampiezza di circa 80 mV a un?ampiezza di circa 400 mV). Lo stadio mixer 52 e lo stadio di filtro passa-basso 54 (che possono essere indicati insieme come uno stadio raddrizzatore nel contesto della presente descrizione) rivelano allora l?inviluppo del segnale a RF di ingresso SRF (amplificato) e generano un segnale di inviluppo ENVOUT. Il segnale (di inviluppo) ENVOUT raddrizzato pu? quindi essere confrontato con una soglia per generare il segnale PWM di uscita PWMOUT (il circuito comparatore non essendo visibile nelle Figure qui annesse).
La Figura 6 ? uno schema a blocchi circuitale esemplificativo di uno stadio raddrizzatore come noto dal documento Ragonese et al. citato precedentemente: consiste di un amplificatore differenziale con carico resistivo, con un mixer con bilanciamento doppio basato su una cella di Gilbert. Il carico RC di uscita dello stadio mixer fornisce un filtraggio passa-basso per pulire l?inviluppo del segnale RX. Una tale soluzione come descritta dal documento Ragonese et al. citato precedentemente ? affetta da un consumo di corrente elevato a causa sia dell?amplificazione a RF sia delle limitazioni di frequenza nel raddrizzatore basato su mixer.
Il documento
?Low-Power ASK Detector for Low Modulation Indexes and Rail-to-Rail Input Range,? in IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 63, n. 5, pagine da 458 a 462, maggio 2016, doi: 10.1109/TCSII.2015.2503651 ( qui di seguito) descrive un altro esempio di un circuito di rivelazione di inviluppo. Tuttavia, tale soluzione non ? pratica per l?uso a bassi data rate, nella misura in cui non pu? essere integrata completamente e ha necessit? di componenti esterni.
Perci?, c?? una necessit? nella tecnica di fornire un circuito rivelatore di inviluppo atto a convertire un segnale portante a radiofrequenza di basso livello in un segnale PWM a bassa frequenza, in particolare per applicazioni a basso data rate.
Scopo e sintesi
Uno scopo di una o pi? forme di attuazione ? contribuire a fornire tali circuiti rivelatori di inviluppo migliorati, per es., per l?uso in isolatori galvanici, che possono essere integrati completamente e che possono funzionare a bassi data rate.
Secondo una o pi? forme di attuazione, tale scopo pu? essere raggiunto per mezzo di un circuito (per es., un circuito rivelatore di inviluppo) avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o pi? forme di attuazione possono essere relative a un corrispondente circuito ricevitore.
Una o pi? forme di attuazione possono essere relative a un corrispondente dispositivo isolatore galvanico.
Le rivendicazioni sono parte integrante dell?insegnamento tecnico qui fornito con riferimento alle forme di attuazione.
In una o pi? forme di attuazione, un circuito pu? comprendere uno stadio raddrizzatore comprendente una coppia differenziale di transistori di ingresso accoppiata tra un nodo di tensione di riferimento e un nodo intermedio, e un carico accoppiato tra il nodo intermedio e un nodo di tensione di alimentazione. La coppia differenziale di transistori di ingresso pu? essere configurata per ricevere un segnale modulato in ampiezza a radiofrequenza. Al nodo intermedio pu? essere prodotto un segnale raddrizzato indicativo di un inviluppo del segnale modulato in ampiezza a radiofrequenza. Il circuito pu? comprendere uno stadio amplificatore accoppiato al nodo intermedio per ricevere il segnale raddrizzato, e configurato per produrre in un nodo di uscita un segnale raddrizzato amplificato indicativo dell?inviluppo del segnale modulato in ampiezza a radiofrequenza. Lo stadio raddrizzatore pu? comprendere un primo elemento resistivo accoppiato tra il nodo intermedio e il nodo di tensione di alimentazione in parallelo al carico.
Una o pi? forme di attuazione possono cos? fornire un circuito rivelatore di inviluppo che pu? funzionare a bassi data rate e pu? essere integrato completamente in un chip a semiconduttore.
Breve descrizione delle figure
Una o pi? forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- le Figure da 1 a 6 sono gi? state discusse,
- la Figura 7 ? uno schema circuitale esemplificativo di un circuito rivelatore di inviluppo, e
- la Figura 8 ? uno schema circuitale esemplificativo di un circuito rivelatore di inviluppo secondo una o pi? forme di attuazione della presente descrizione.
Descrizione dettagliata di esempi di forme di attuazione
Nella descrizione che segue, sono illustrati uno o pi? dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o pi? dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a ?una forma di attuazione? nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione ? compresa in almeno una forma di attuazione. Per cui, le frasi come ?in una forma di attuazione? o simili che possono essere presenti in uno o pi? punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o pi? forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l?ambito di protezione o l?ambito delle forme di attuazione.
In tutte le figure qui annesse, a meno che il contesto indichi altrimenti, le parti o gli elementi simili sono indicati con riferimenti/numeri simili e una descrizione corrispondente non sar? ripetuta per brevit?.
A titolo di introduzione alla descrizione dettagliata di forme di attuazione esemplificative, si pu? fare riferimento in primo luogo alla Figura 7, che ? uno schema a blocchi circuitale esemplificativo di un circuito rivelatore di inviluppo 70 a due stadi adatto per l?uso in un rivelatore a modulazione numerica di ampiezza (ASK, ?Amplitude-Shift Keying?).
Come esemplificato nella Figura 7, il circuito rivelatore di inviluppo 70 pu? comprendere uno stadio di ingresso 71 e uno stadio di uscita 72.
Lo stadio di ingresso 71 pu? comprendere una coppia differenziale di ingresso comprendente due transistori (per es., transistori MOS a canale n) M1 e M2. Il segnale a radiofrequenza di ingresso SRF pu? essere applicato tra i terminali di controllo (di gate) dei due transistori M1 e M2 della coppia differenziale. I transistori M1, M2 possono avere i loro terminali di source accoppiati a un nodo di tensione di riferimento GND e i loro terminali di drain accoppiati a un nodo intermedio comune 710.
Lo stadio di ingresso 71 pu? comprendere un carico accoppiato tra il nodo intermedio comune 710 e un nodo di alimentazione che fornisce una tensione di alimentazione VCC. Per esempio, come esemplificato nella Figura 7, il carico pu? comprendere un carico attivo (per es., autopolarizzato) comprendente un transistore M3 e un filtro passa-basso RF, CF. Il transistore M3 (per es., un transistore MOS a canale p) pu? avere il suo percorso di corrente disposto tra il nodo intermedio comune 710 e il nodo di alimentazione VCC. Il filtro passa-basso pu? comprendere un elemento resistivo (per es., un resistore RF) accoppiato tra il nodo intermedio comune 710 e il terminale di controllo (di gate) del transistore M3, e un elemento capacitivo (per es., un condensatore CF) accoppiato tra il terminale di controllo (di gate) del transistore M3 e il nodo di alimentazione VCC.
Lo stadio di uscita 72 pu? comprendere un dispositivo a source comune o a emettitore comune comprendente un transistore M4 e un carico resistivo RL, il transistore M4 e il carico resistivo RL essendo accoppiati in serie tra il nodo di alimentazione VCC e il nodo di tensione di riferimento GND. Il transistore M4 pu? avere un terminale di controllo (di gate) accoppiato al nodo intermedio comune 710 (che agisce come il nodo di uscita del primo stadio 71). Un nodo di uscita 720 intermedio tra il transistore M4 e il carico resistivo RL pu? fornire il segnale di uscita di inviluppo ENVOUT. In particolare, il transistore M4 pu? essere un transistore MOS a canale p avente un terminale di source accoppiato al nodo di alimentazione VCC e un terminale di drain accoppiato al nodo di uscita 720, e il carico resistivo RL pu? essere accoppiato tra il terminale di drain del transistore M4 e il nodo di tensione di riferimento GND.
Perci?, in un circuito rivelatore di inviluppo 70 come esemplificato nella Figura 7, il segnale di ingresso differenziale SRF modulato (on-off) ? dapprima raddrizzato ed ? poi amplificato per produrre un segnale di inviluppo ENVOUT. Il nodo di uscita 720 del circuito rivelatore di inviluppo 70 pu? essere accoppiato a un circuito comparatore (non visibile nelle Figure qui annesse) cosicch? il segnale di inviluppo ENVOUT ? convertito in un segnale di dati PWM PWMOUT rail-to-rail single-ended.
Si nota che un circuito come esemplificato nella Figura 7 pu? essere integrato completamente in un die di silicio (soltanto) per l?uso in comunicazioni a data rate elevati. Il guadagno di anello di piccolo segnale T e il prodotto di guadagno-larghezza di banda fGBW dell?anello possono essere calcola ti secondo le equazioni seguenti:
Ipotizzando, a titolo di esempio, un data rate elevato uguale a fBR = 100 Mbit/s, allora fGBW = fBR/25 = 4 MHz, e ipotizzando anche RF = 10 k? questo conduce a CF = 120 pF che ? un valore elevato, ma ancora fattibile da integrare in un die di silicio.
Ipotizzando invece, di nuovo puramente a titolo di esempio, un data rate basso uguale a fBR = 400 kbit/s, allora fGBW = fBR/25 = 16 kHz, e ipotizzando anche RF = 75 k? questo conduce a CF = 4 nF che ? un valore di capacit? troppo elevato da integrare in un die di silicio.
Perci?, a bassi data rate un circuito rivelatore di inviluppo come esemplificato nella Figura 7 pu? richiedere un componente esterno (per es., un condensatore esterno CF).
Una o pi? forme di attuazione possono cos? essere relative a un circuito rivelatore di inviluppo migliorato adatto per l?uso (anche) a bassi data rate, come esemplificato nella Figura 8, che ? uno schema a blocchi circuitale esemplificativo di un circuito rivelatore di inviluppo 80 a tre stadi adatto per l?uso in un rivelatore a modulazione numerica di ampiezza (ASK).
Come esemplificato nella Figura 8, il circuito rivelatore di inviluppo 80 pu? comprendere uno stadio di ingresso 81, uno stadio intermedio 82 e uno stadio di uscita 83.
Lo stadio di ingresso 81 pu? comprendere una coppia differenziale di ingresso comprendente due transistori (per es., transistori MOS a canale n) M1 e M2. Il segnale a radiofrequenza di ingresso SRF pu? essere applicato tra i terminali di controllo (di gate o di base) dei due transistori M1 e M2 della coppia differenziale. I transistori M1, M2 possono avere i loro terminali di source o di emettitore accoppiati a un nodo di tensione di riferimento GND e i loro terminali di drain o di collettore accoppiati a un nodo intermedio comune 810. Lo stadio di ingresso 81 pu? comprendere inoltre un carico accoppiato tra il nodo intermedio comune 810 e un nodo di alimentazione che fornisce una tensione di alimentazione VCC. Per esempio, come esemplificato nella Figura 8, il carico pu? comprendere un carico attivo (per es., autopolarizzato) comprendente un transistore M3 e un filtro passa-basso RF, CF. Il transistore M3 (per es., un transistore MOS a canale p) pu? avere il suo percorso di corrente disposto tra il nodo intermedio comune 810 e il nodo di alimentazione VCC. Il filtro passa-basso pu? comprendere un elemento resistivo (per es., un resistore RF) accoppiato tra il nodo intermedio comune 810 e il terminale di controllo (di gate o di base) del transistore M3, e un elemento capacitivo (per es., un condensatore CF) accoppiato tra il terminale di controllo (di gate o di base) del transistore M3 e il nodo di alimentazione VCC.
Come esemplificato nella Figura 8, lo stadio di ingresso 81 pu? comprendere un elemento resistivo RL1 accoppiato in parallelo al carico attivo, per es., accoppiato tra il nodo intermedio comune 810 e il nodo di alimentazione VCC. Il fatto di disporre un ulteriore elemento resistivo RL1 nello stadio di ingresso 81 fornisce un ulteriore grado di libert? nel progetto del circuito rivelatore di inviluppo 80, in modo tale che l?elemento resistivo RF possa essere impostato (per es., dimensionato) per ridurre il prodotto di guadagno di anello-larghezza di banda fGBW, il che facilita a sua volta un?implementazione dell?elemento capacitivo CF come un componente integrato, mentre RL1 pu? essere impostato (per es., dimensionato) per determinare il guadagno e la frequenza del polo di uscita dello stadio di ingresso 81, mitigando (per es., evitando) cos? distorsioni dei fronti sul segnale PWM di uscita.
Lo stadio intermedio 82 pu? comprendere un dispositivo circuitale di adattamento di corrente (?current matching?). Come esemplificato nella Figura 8, lo stadio intermedio 82 pu? comprendere un transistore M4 (per es., un transistore MOS a canale p) avente un percorso di corrente disposto tra il nodo di alimentazione VCC e una sorgente di polarizzazione 822, e un terminale (di gate o di base) di controllo accoppiato al nodo intermedio 810 dello stadio di ingresso 81. Una corrente I4 scorre attraverso il transistore M4. Per esempio, il transistore M4 pu? avere un terminale di source o di emettitore accoppiato al nodo di alimentazione VCC e un terminale di drain o di collettore accoppiato a un ulteriore nodo intermedio 820, e la sorgente di polarizzazione 822 pu? comprendere un generatore di corrente disposto tra il nodo intermedio 820 e il nodo di tensione di riferimento GND per assorbire una corrente di polarizzazione Ib dal nodo intermedio 820 verso il nodo di tensione di riferimento GND.
In aggiunta, lo stadio intermedio 82 pu? comprendere un elemento resistivo RL2 accoppiato in parallelo al percorso di corrente del transistore M4, per es., accoppiato tra il nodo intermedio 820 e il nodo di alimentazione VCC. Il fatto di disporre un elemento resistivo RL2 nello stadio intermedio 82 facilita il ripristino delle condizioni di adattamento tra il primo stadio 81 (transistore M3 e resistenza RL1) e il secondo stadio 82 (transistore M4 e resistenza RL2), migliorando cos? l?accuratezza nella corrente di polarizzazione I5 dello stadio di uscita 83.
Lo stadio di uscita 83 pu? comprendere uno stadio amplificatore, per es., uno stadio amplificatore folded (?ripiegato?). Come esemplificato nella Figura 8, lo stadio di uscita 83 pu? comprendere un dispositivo specchio di corrente comprendente un primo transistore M5 (per es., un transistore MOS a canale p) e un secondo transistore M6 (per es., un transistore MOS a canale p). Il primo transistore M5 pu? avere un percorso di corrente disposto tra il nodo di alimentazione VCC e il nodo intermedio 820, attraverso cui scorre una corrente I5 = Ib ? I4. Il secondo transistore M6 pu? essere disposto in serie a un carico di uscita RL3 (per es., un carico resistivo) tra il nodo di alimentazione VCC e il nodo di tensione di riferimento GND, in modo tale che una copia della corrente I5 scorra attraverso M6 e RL3, fornendo con ci? un segnale di uscita ENVOUT single-ended nel nodo 830 intermedio tra il transistore M6 e il carico RL3.
L?amplificatore ripiegato comprendente i transistori M5 e M6 consente di aumentare il valore di resistenza del carico RL3 e perci? il valore del guadagno del secondo stadio, nella misura in cui il segnale di uscita ENVOUT unipolare diventa una tensione positiva. Cos?, la tensione di polarizzazione di uscita pu? essere impostata a un valore vicino a VCC. Puramente a titolo di esempio non limitativo, con VCC = 3,5 V la resistenza RL3 pu? essere tanto grande quanto il doppio di quella del carico di uscita di una configurazione tradizionale (per es., RL nella Figura 7), fornendo con ci? un guadagno aggiuntivo di circa 6 dB.
Il nodo di uscita 830 del circuito rivelatore di inviluppo 80 pu? essere accoppiato a un circuito comparatore (non visibile nelle Figure qui annesse), in modo tale che il segnale di inviluppo ENVOUT sia convertito in un segnale di dati PWM PWMOUT rail-to-rail single-ended.
Si nota che una o pi? forme di attuazione come esemplificate nella Figura 8 possono essere integrate completamente in un die di silicio (anche) per l?uso in comunicazioni a data rate bassi. Il guadagno di anello di piccolo segnale T e il prodotto del guadagno di anellolarghezza di banda fGBW possono essere calcolati secondo le equazioni seguenti:
Ipotizzando, a titolo di esempio, un data rate basso uguale a fBR = 400 kbit/s, allora fGBW = fBR/25 = 16 kHz, e ipotizzando anche RF = 2 M? e RL1 = 75 k? questo conduce a CF = 50 pF che ? un valore di capacit? che pu? essere integrato in un die di silicio.
Una o pi? forme di attuazione possono essere applicate in un dispositivo isolatore galvanico su scala di package (per es., come illustrato nella Figura 2), dove un isolamento galvanico pu? essere implementato senza usare specifici componenti ad alta tensione, il canale di comunicazione inter-chip pu? essere implementato per mezzo di una trasmissione a radiofrequenza wireless, e il fatto di scegliere in modo appropriato la distanza tra i due chip facilita l?ottenimento di dati di targa di isolamento elevato (per es., da 10 kV a 12 kV per un isolamento rafforzato) e/o un?immunit? ai transitori di modo comune, CMTI (?Common Mode Transient Immunity?), pi? elevata (per es., superiore a 100 kV).
Tuttavia, gli esperti nella tecnica comprenderanno che si fa riferimento a un dispositivo isolatore galvanico su scala di package puramente a titolo di esempio, e che una o pi? forme di attuazione possono essere applicate in generale a un qualsiasi tipo di dispositivo isolatore galvanico.
Una o pi? forme di attuazione sono state descritte qui con riferimento a specifiche implementazioni che usano la tecnologia MOS complementare. Gli esperti nella tecnica comprenderanno che per una o pi? forme di attuazione pu? anche essere adottata come tecnologia di implementazione la tecnologia bipolare (BJT), a condizione che includa transistori complementari.
Una o pi? forme di attuazione possono cos? fornire un circuito rivelatore di inviluppo che pu? essere integrato completamente in un singolo chip (anche) per l?uso a bassi data rate, per es., senza usare componenti discreti passivi per fare funzionare il circuito a bassi data rate. A titolo di esempio, tali circuiti rivelatori di inviluppo possono funzionare a frequenze inferiori a 1 MHz (per es., in certe applicazioni, come dispositivi di pilotaggio di gate per il controllo motore).
Una o pi? forme di attuazione possono fornire in aggiunta uno o pi? dei seguenti vantaggi: immunit? elevata ai transitori di modo comune, basso consumo di corrente, guadagno elevato e basso costo.
Come qui esemplificato, un circuito (per es., 80) pu? comprendere uno stadio raddrizzatore (per es., 81) comprendente una coppia differenziale di transistori di ingresso (per es., M1, M2) accoppiata tra un nodo di tensione di riferimento (per es., GND) e un nodo intermedio (per es., 810), e un carico (per es., M3, RF, CF) accoppiato tra il nodo intermedio e un nodo di tensione di alimentazione (per es., VCC). La coppia differenziale di transistori di ingresso pu? essere configurata per ricevere un segnale modulato in ampiezza a radiofrequenza (per es., SRF+, SRF-). Nel nodo intermedio pu? essere prodotto un segnale raddrizzato indicativo di un inviluppo del segnale modulato in ampiezza a radiofrequenza. Il circuito pu? comprendere uno stadio amplificatore (per es., 82; 83) accoppiato al nodo intermedio per ricevere il segnale raddrizzato e configurato per produrre in un nodo di uscita (per es., 830) un segnale raddrizzato amplificato (per es., ENVOUT) indicativo dell?inviluppo del segnale modulato in ampiezza a radiofrequenza. Lo stadio raddrizzatore pu? comprendere inoltre un primo elemento resistivo (per es., RL1) accoppiato tra il nodo intermedio e il nodo di tensione di alimentazione in parallelo al carico.
Come qui esemplificato, il carico pu? comprendere un carico attivo comprendente un transistore di carico (per es., M3) e un dispositivo circuitale passa-basso (per es., RF, CF).
Come qui esemplificato, il carico attivo pu? comprendere il transistore di carico avente un percorso di corrente accoppiato tra il nodo intermedio e il nodo di tensione di alimentazione, un secondo elemento resistivo (per es., RF) accoppiato tra il nodo intermedio e un terminale di controllo del transistore di carico, e un elemento capacitivo (per es., CF) accoppiato tra il terminale di controllo del transistore di carico e il nodo di tensione di alimentazione.
Come qui esemplificato, il primo elemento resistivo pu? avere un valore di resistenza nell?intervallo da 25 k? a 50 k?, e il secondo elemento resistivo pu? avere un valore di resistenza nell?intervallo da 1 M? a 3 M?. Per esempio, il primo elemento resistivo pu? essere dimensionato per polarizzare correttamente i transistori M1, M2 e, insieme alla corrente di polarizzazione (per es., 2*Id1,2 dove Id ? la corrente che scorre attraverso uno dei transistori M1, M2), pu? definire il guadagno del primo stadio. Per esempio, pu? essere ottenuto un guadagno di ampiezza nell?intervallo da 2 a 3.
Come qui esemplificato, l?elemento capacitivo pu? avere un valore di capacit? nell?intervallo da 50 pF a 150 pF.
Come qui esemplificato, la coppia differenziale di transistori di ingresso pu? comprendere un primo transistore di ingresso (per es., M1) e un secondo transistore di ingresso (per es., M2) aventi i percorsi di corrente attraverso di loro disposti in parallelo tra il nodo di tensione di riferimento e il nodo intermedio, e i terminali di controllo del primo transistore di ingresso e del secondo transistore di ingresso possono essere configurati per ricevere tra loro il segnale modulato in ampiezza a radiofrequenza.
Come qui esemplificato, lo stadio amplificatore pu? comprendere un transistore di uscita (per es., M6) disposto in una configurazione a source comune o a emettitore comune e un carico di uscita (per es., RL3) accoppiato tra un terminale di drain o di collettore del transistore di uscita e il nodo di tensione di riferimento, e il nodo di uscita pu? essere intermedio tra il terminale di drain o di collettore del transistore di uscita e il carico di uscita.
Come qui esemplificato, lo stadio amplificatore pu? comprendere:
- un transistore di adattamento di corrente (per es., M4) avente un percorso di corrente disposto tra il nodo di tensione di alimentazione e un nodo di controllo di corrente (per es., 820), e un terminale di controllo accoppiato al nodo intermedio;
- una sorgente di polarizzazione (per es., 822) accoppiata tra il nodo di controllo di corrente e il nodo di tensione di riferimento per assorbire una corrente (per es., Ib) dal nodo di controllo di corrente, e
- un transistore a specchio di corrente (per es., M5) avente un percorso di corrente disposto tra il nodo di tensione di alimentazione e il nodo di controllo di corrente, e avente un terminale di drain o di collettore accoppiato al suo terminale di controllo.
Come qui esemplificato, il terminale di controllo del transistore a specchio di corrente pu? essere accoppiato a un terminale di controllo del transistore di uscita.
Come qui esemplificato, il circuito pu? comprendere un elemento resistivo di adattamento di corrente (per es., RL2) accoppiato tra il nodo di tensione di alimentazione e il nodo di controllo di corrente.
Come qui esemplificato, l?elemento resistivo di adattamento di corrente pu? avere un valore di resistenza nell?intervallo da 25 k? a 50 k?. Per esempio, l?elemento resistivo di adattamento di corrente pu? essere dimensionato per polarizzare correttamente il transistore M4 e, insieme alla corrente di polarizzazione Ib, pu? definire il guadagno del secondo stadio.
Come qui esemplificato, il circuito pu? comprendere un circuito comparatore configurato per confrontare il segnale raddrizzato amplificato con un segnale di soglia per generare un segnale di uscita modulato a larghezza di impulso (per es., PWMOUT) indicativo dell?inviluppo del segnale modulato in ampiezza a radiofrequenza.
Come qui esemplificato, un circuito ricevitore (per es., 2002) pu? comprendere:
- un?antenna a radiofrequenza (per es., 2042) configurata per ricevere un segnale modulato in ampiezza a radiofrequenza (per es., SRF),
- un circuito rivelatore di inviluppo secondo una o pi? forme di attuazione configurato per ricevere il segnale modulato in ampiezza a radiofrequenza dall?antenna e per generare il segnale di uscita modulato a larghezza di impulso indicativo dell?inviluppo del segnale modulato in ampiezza a radiofrequenza ricevuto, e
- un circuito demodulatore PWM (per es., 3022) configurato per demodulare il segnale di uscita modulato a larghezza di impulso per generare un segnale di dati digitale di uscita (per es., OUT).
Come qui esemplificato, un dispositivo isolatore (per es., 20) pu? comprendere un circuito trasmettitore (per es., 2001) configurato per trasmettere un segnale modulato in ampiezza a radiofrequenza, e un circuito ricevitore secondo una o pi? forme di attuazione, e il circuito trasmettitore e il circuito ricevitore possono essere isolati da una barriera di isolamento galvanico (per es., 306).
Come qui esemplificato, il circuito trasmettitore e il circuito ricevitore possono essere forniti come chip separati disposti su rispettivi die pad (per es., 2021, 2022) isolati elettricamente, e il dispositivo isolatore pu? comprendere inoltre un package stampato (per es., 203) che fornisce la barriera di isolamento galvanico.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto ? stato descritto, puramente a titolo di esempio, senza uscire dall?ambito di protezione.
L?ambito di protezione ? definito dalle rivendicazioni annesse.

Claims (13)

RIVENDICAZIONI
1. Circuito (80), comprendente:
uno stadio raddrizzatore (81) comprendente una coppia differenziale di transistori di ingresso (M1, M2) accoppiata tra un nodo di tensione di riferimento (GND) e un nodo intermedio (810), e un carico (M3, RF, CF) accoppiato tra il nodo intermedio (810) e un nodo di tensione di alimentazione (VCC), la coppia differenziale di transistori di ingresso (M1, M2) essendo configurata per ricevere un segnale a radiofrequenza modulato in ampiezza (SRF+, SRF-), in cui un segnale raddrizzato indicativo di un inviluppo di detto segnale a radiofrequenza modulato in ampiezza (SRF+, SRF-) ? prodotto in detto nodo intermedio (810);
uno stadio amplificatore (82; 83) accoppiato a detto nodo intermedio (810) per ricevere detto segnale raddrizzato e configurato per produrre in un nodo di uscita (830) un segnale raddrizzato amplificato (ENVOUT) indicativo dell?inviluppo di detto segnale a radiofrequenza modulato in ampiezza (SRF+, SRF-),
in cui lo stadio raddrizzatore (81) comprende inoltre un primo elemento resistivo (RL1) accoppiato tra detto nodo intermedio (810) e detto nodo di tensione di alimentazione (VCC) in parallelo a detto carico (M3, RF, CF).
2. Circuito (80) secondo la rivendicazione 1, in cui detto carico (M3, RF, CF) comprende un carico attivo comprendente un transistore di carico (M3) e un dispositivo circuitale passa-basso (RF, CF).
3. Circuito (80) secondo la rivendicazione 2, in cui detto carico attivo comprende: detto transistore di carico (M3) avente un percorso di corrente accoppiato tra detto nodo intermedio (810) e detto nodo di tensione di alimentazione (VCC), un secondo elemento resistivo (RF) accoppiato tra detto nodo intermedio (810) e un terminale di controllo di detto transistore di carico (M3), e un elemento capacitivo (CF) accoppiato tra detto terminale di controllo di detto transistore di carico (M3) e detto nodo di tensione di alimentazione (VCC).
4. Circuito secondo la rivendicazione 3, in cui detto primo elemento resistivo (RL1) ha un valore di resistenza nell?intervallo da 25 k? a 50 k?, e detto secondo elemento resistivo (RF) ha un valore di resistenza nell?intervallo da 1 M? a 3 M?.
5. Circuito (80) secondo una qualsiasi delle rivendicazioni precedenti, in cui detta coppia differenziale di transistori di ingresso (M1, M2) comprende un primo transistore di ingresso (M1) e un secondo transistore di ingresso (M2) aventi i percorsi di corrente attraverso di loro disposti in parallelo tra detto nodo di tensione di riferimento (GND) e detto nodo intermedio (810), e in cui i terminali di controllo di detto primo transistore di ingresso (M1) e di detto secondo transistore di ingresso (M2) sono configurati per ricevere tra loro detto segnale a radiofrequenza modulato in ampiezza (SRF+, SRF-).
6. Circuito (80) secondo una qualsiasi delle rivendicazioni precedenti, in cui detto stadio amplificatore (82; 83) comprende un transistore di uscita (M6) disposto in una configurazione a source comune o a emettitore comune e un carico di uscita (RL3) accoppiato tra un terminale di drain o di collettore di detto transistore di uscita (M6) e detto nodo di tensione di riferimento (GND), e in cui detto nodo di uscita (830) ? intermedio tra detto terminale di drain o di collettore di detto transistore di uscita (M6) e detto carico di uscita (RL3).
7. Circuito (80) secondo la rivendicazione 6, in cui detto stadio amplificatore (82; 83) comprende:
un transistore di adattamento di corrente (M4) avente un percorso di corrente disposto tra detto nodo di tensione di alimentazione (VCC) e un nodo di controllo di corrente (820), e un terminale di controllo accoppiato a detto nodo intermedio (810);
una sorgente di polarizzazione (822) accoppiata tra detto nodo di controllo di corrente (820) e detto nodo di tensione di riferimento (GND) per assorbire una corrente (Ib) da detto nodo di controllo di corrente (820), e
un transistore a specchio di corrente (M5) avente un percorso di corrente disposto tra detto nodo di tensione di alimentazione (VCC) e detto nodo di controllo di corrente (820), e avente un terminale di drain o di collettore accoppiato al proprio terminale di controllo,
in cui il terminale di controllo di detto transistore a specchio di corrente (M5) ? accoppiato a un terminale di controllo di detto transistore di uscita (M6).
8. Circuito (80) secondo la rivendicazione 7, comprendente un elemento resistivo di adattamento di corrente (RL2) accoppiato tra detto nodo di tensione di alimentazione (VCC) e detto nodo di controllo di corrente (820).
9. Circuito (80) secondo la rivendicazione 8, in cui detto elemento resistivo di adattamento di corrente (RL2) ha un valore di resistenza nell?intervallo da 25 k? a 50 k?.
10. Circuito (80) secondo una qualsiasi delle rivendicazioni precedenti, comprendente un circuito comparatore configurato per confrontare detto segnale raddrizzato amplificato (ENVOUT) con un segnale di soglia per generare un segnale di uscita modulato a larghezza di impulso (PWMOUT) indicativo dell?inviluppo di detto segnale a radiofrequenza modulato in ampiezza (SRF+, SRF-).
11. Circuito ricevitore (2002) comprendente: un?antenna a radiofrequenza (2042) configurata per ricevere un segnale a radiofrequenza modulato in ampiezza (SRF),
un circuito secondo la rivendicazione 10 configurato per ricevere detto segnale a radiofrequenza modulato in ampiezza (SRF) da detta antenna e per generare detto segnale di uscita modulato a larghezza di impulso (PWMOUT) indicativo dell?inviluppo di detto segnale a radiofrequenza modulato in ampiezza (SRF) ricevuto, e
un circuito demodulatore PWM (3022) configurato per demodulare detto segnale di uscita modulato a larghezza di impulso (PWMOUT) per generare un segnale di dati digitale di uscita (OUT).
12. Dispositivo isolatore (20) comprendente:
un circuito trasmettitore (2001) configurato per trasmettere un segnale a radiofrequenza modulato in ampiezza (SRF), e
un circuito ricevitore (2002) secondo la rivendicazione 11,
in cui il circuito trasmettitore (2001) e il circuito ricevitore (2002) sono isolati da una barriera di isolamento galvanico (306).
13. Dispositivo isolatore (20) secondo la rivendicazione 12, in cui il circuito trasmettitore (2001) e il circuito ricevitore (2002) sono forniti come chip separati disposti su rispettivi die pad (2021, 2022) isolati elettricamente, il dispositivo isolatore (20) comprendendo inoltre un package stampato (203) che fornisce detta barriera di isolamento galvanico.
IT102021000007844A 2021-03-30 2021-03-30 Circuito rivelatore di inviluppo, circuito ricevitore e dispositivo isolatore galvanico corrispondenti IT202100007844A1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
IT102021000007844A IT202100007844A1 (it) 2021-03-30 2021-03-30 Circuito rivelatore di inviluppo, circuito ricevitore e dispositivo isolatore galvanico corrispondenti
US17/704,919 US20220329207A1 (en) 2021-03-30 2022-03-25 Envelope detector circuit, corresponding receiver circuit and galvanic isolator device
CN202210319025.2A CN115149907A (zh) 2021-03-30 2022-03-29 包络检测器电路，相应的接收器电路和电流隔离器装置
EP22164899.1A EP4068712A1 (en) 2021-03-30 2022-03-29 Envelope detector circuit, corresponding receiver circuit and galvanic isolator device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000007844A IT202100007844A1 (it) 2021-03-30 2021-03-30 Circuito rivelatore di inviluppo, circuito ricevitore e dispositivo isolatore galvanico corrispondenti

Publications (1)

Publication Number Publication Date
IT202100007844A1 true IT202100007844A1 (it) 2022-09-30

Family

ID=76270005

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000007844A IT202100007844A1 (it) 2021-03-30 2021-03-30 Circuito rivelatore di inviluppo, circuito ricevitore e dispositivo isolatore galvanico corrispondenti

Country Status (3)

Country Link
US (1) US20220329207A1 (it)
EP (1) EP4068712A1 (it)
IT (1) IT202100007844A1 (it)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8364195B2 (en) 2007-05-11 2013-01-29 Stmicroelectronics S.R.L. Integrated galvanic isolator using wireless transmission

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7302055B1 (en) * 2000-03-01 2007-11-27 Intel Corporation Discharging envelope detector
US6980006B1 (en) * 2001-01-22 2005-12-27 Cadence Design Systems, Inc. High speed envelope detector and method
US7157944B1 (en) * 2004-04-27 2007-01-02 Altera Corporation Differential signal detector methods and apparatus
US7269395B2 (en) * 2004-08-04 2007-09-11 Agency For Science, Technology And Research Envelope detection circuit for low power communication systems
US7592869B2 (en) * 2007-09-17 2009-09-22 Finisar Corporation Variable gain amplifier having dual gain control
US8254595B2 (en) * 2008-03-25 2012-08-28 Qualcomm Incorporated System and method of companding an input signal of an energy detecting receiver
KR101139087B1 (ko) * 2008-04-08 2012-04-30 미쓰비시덴키 가부시키가이샤 고주파 증폭기
US9625498B2 (en) * 2010-09-17 2017-04-18 Hittite Microwave Llc RMS and envelope detector
US8841968B2 (en) * 2012-09-26 2014-09-23 Broadcom Corporation Class-AB radio frequency amplifier for envelope detector
US9178476B2 (en) * 2012-09-26 2015-11-03 Broadcom Corporation Envelope detector with enhanced linear range
US9559646B2 (en) * 2014-09-10 2017-01-31 Samsung Electronics Co., Ltd Apparatus and method for dynamically biased baseband current amplifier
CN105577580B (zh) * 2014-10-09 2019-01-08 扬智科技股份有限公司 包络检测装置以及相关的通信装置
US9819313B2 (en) * 2016-01-26 2017-11-14 Analog Devices, Inc. Envelope detectors with high input impedance
US10627430B2 (en) * 2016-05-24 2020-04-21 Texas Instruments Incorporated Fast current-based envelope detector
US10848109B2 (en) * 2017-01-26 2020-11-24 Analog Devices, Inc. Bias modulation active linearization for broadband amplifiers
KR102454811B1 (ko) * 2017-07-18 2022-10-13 삼성전기주식회사 옵셋 제거 기능이 개선된 엔벨로프-추적 전류 바이어스 회로 및 파워 증폭 장치
US10804946B2 (en) * 2017-11-17 2020-10-13 The Regents Of The University Of California Low power wake-up receiver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8364195B2 (en) 2007-05-11 2013-01-29 Stmicroelectronics S.R.L. Integrated galvanic isolator using wireless transmission

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
FIORE V.RAGONESE E.PALMISANO G.: "Low-Power ASK Detector for Low Modulation Indexes and Rail-to-Rail Input Range", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS, vol. 63, no. 5, May 2016 (2016-05-01), pages 458 - 462, XP011607869, DOI: 10.1109/TCSII.2015.2503651
FIORE VINCENZO ET AL: "Low-Power ASK Detector for Low Modulation Indexes and Rail-to-Rail Input Range", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS, IEEE, USA, vol. 63, no. 5, 1 May 2016 (2016-05-01), pages 458 - 462, XP011607869, ISSN: 1549-7747, [retrieved on 20160428], DOI: 10.1109/TCSII.2015.2503651 *
PIERPAOLO LOMBARDO ET AL: "ISSCC 2016 / SESSION 16 / INNOVATIONS IN CIRCUITS AND SYSTEMS ENABLED BY NOVEL TECHNOLOGIES / 16.7 16.7 A Fully-Integrated Half-Duplex Data/Power Transfer System with up to 40Mb/s Data Rate, 23mW Output Power and On-Chip 5kV Galvanic Isolation", 25 February 2016 (2016-02-25), XP055377488, Retrieved from the Internet <URL:http://ieeexplore.ieee.org/ielx7/7405163/7417881/07418026.pdf?tp=&arnumber=7418026&isnumber=7417881> [retrieved on 20170531] *
RAGONESE E.SPINA N.PARISI A.PALMISANO G.: "A CMOS Data Transfer System Based on Planar RF Coupling for Reinforced Galvanic Isolation with 25-kV Surge Voltage and 250-kV/ps CMTI", ELECTRONICS, vol. 9, no. 6, 2020, pages 943
RAGONESE EGIDIO ET AL: "A Fully Integrated Galvanically Isolated DC-DC Converter With Data Communication", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS, IEEE, US, vol. 65, no. 4, 1 April 2018 (2018-04-01), pages 1432 - 1441, XP011678911, ISSN: 1549-8328, [retrieved on 20180309], DOI: 10.1109/TCSI.2017.2742021 *

Also Published As

Publication number Publication date
EP4068712A1 (en) 2022-10-05
US20220329207A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
US10298226B2 (en) Signal transmission device and power switching element driving device
CN102455382B (zh) 功率半导体器件的电流检测电路
US8975914B2 (en) Isolation receiver
EP3291446A1 (en) A galvanic isolation circuit, corresponding system and method
US20150187503A1 (en) Interface for communication between voltage domains
CN103314526B (zh) 自偏置射频电路装置
CN101540627B (zh) 包括阻抗控制电路的接收装置和半导体装置
US7236802B2 (en) Coupling device for interfacing power amplifier and antenna in differential mode
CN113067567B (zh) 超高压绝缘隔离SiC MOSFET栅驱动电路
US8135357B1 (en) Integrated transmitter/receiver switch with impedance matching network
JP2019102822A (ja) デジタルアイソレータおよび駆動装置
IT202100007844A1 (it) Circuito rivelatore di inviluppo, circuito ricevitore e dispositivo isolatore galvanico corrispondenti
US8693554B2 (en) Capacitive communication circuit and method therefor
CN100452642C (zh) 无源混频器
CN218733875U (zh) 一种通讯控制电路和电动工具
CN115149907A (zh) 包络检测器电路，相应的接收器电路和电流隔离器装置
US10110399B2 (en) Method of transferring signals via transformers, corresponding circuit and device
CN206348814U (zh) 一种指纹识别电路及装置
US20230378624A1 (en) Spread spectrum modulation technique for isolation devices
CN217335564U (zh) 数字信号隔离器、封装管壳及电子设备
CN219577036U (zh) 低压到正负电压的电平转化电路
US11646705B2 (en) Dual-mode power amplifier for wireless communication
JP4267983B2 (ja) 起動信号出力回路
US11901863B2 (en) Capacitively-coupled stacked class-D oscillators for galvanic isolation
EP2282406B1 (en) Receiver for signal communications with disturbances rejection