KR101164372B1

KR101164372B1 - 고주파 파워 앰프

Info

Publication number: KR101164372B1
Application number: KR1020110025490A
Authority: KR
Inventors: 데츠로 다무라
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2010-03-25
Filing date: 2011-03-22
Publication date: 2012-07-09
Also published as: JP2011205280A; US20110234204A1; KR20110107752A; TWI433453B; TW201203840A; JP5445264B2; US8456155B2

Abstract

(과제) 고주파 파워 앰프의 시험 공정의 비용을 저감한다.
(해결수단) 고주파 파워 앰프는, 인덕터를 갖는 입력 정합 회로와, 상기 입력 정합 회로를 통과한 입력 신호를 증폭시키는 증폭 트랜지스터와, 입력 정합 회로 내의 인덕터에 제1 시험 스위치에 의해 접속되는 커패시터와, 인덕터에 제2 시험 스위치를 개재하여 제1 기준 전압과의 사이에 설치된 부성 저항용 트랜지스터와, 제2 기준 전압과 인덕터 사이에 설치된 전류원 트랜지스터를 포함하는 시험용 회로를 가지며, 시험시에 제1, 제2 시험 스위치 및 전류원 트랜지스터가 도통하여 인덕터와 시험용 회로로 고주파 발진기가 구성되고, 통상 동작시에 제1, 제2 시험 스위치 및 상기 전류원 트랜지스터가 비도통이 된다.

Description

고주파 파워 앰프{RADIO-FREQUENCY POWER AMPLIFIER}

본 발명은 고주파 파워 앰프에 관한 것이다.

고주파 신호의 전력을 증폭시키는 고주파 파워 앰프는, 예를 들어 이동 통신 단말의 프론트엔드에 설치되어, 고주파 출력 신호의 전력을 증폭시킨다. 이러한 고주파 파워 앰프에 관해서는, 예를 들어 특허문헌 1 등에 기재되어 있다.

또, 특허문헌 2에는 발진 회로를 내장하여 외부 제어 신호에 응답하여 고주파를 출력하는 디지털 집적 회로가 기재되어 있다.

파워 앰프는, 사양상 요구되는 정해진 주파수 대역의 입력 신호를 사양상 요구되는 정해진 진폭(게인)까지 증폭시킨다. 그 때문에, 파워 앰프의 시험 공정에서, 정해진 주파수 대역의 고주파 입력 신호를 입력하여, 그 고주파 출력 신호의 파워, 신호 왜곡, 소비 전류를 검사하는 것이 필요해진다.

이 시험 공정에서는, 일반적으로는 웨이퍼 상태의 디바이스에 고주파용의 시험 프로브를 접속하고, 고주파 입력 신호를 부여하여, 동일한 시험 프로브를 통해 증폭된 고주파 출력 신호를 취출한다.

특허문헌 1 : 일본 특허 공개 제2005-123764호 공보 특허문헌 2 : 일본 특허 공개 평6-258404호 공보

그러나, 상기와 같은 시험 방법에서는, 고주파용 시험 프로브가 고가이고 시험 프로브를 접촉시킬 필요가 있기 때문에, 구조상의 이유에서, 다수의 시험 프로브를 사용하여 복수의 디바이스 칩을 동시에 시험하는 것은 어렵다. 그 때문에, 시험의 비용이 높아져, 파워 앰프의 가격의 앙등을 초래하였다.

따라서, 본 발명의 목적은, 시험 비용을 억제할 수 있는 고주파 파워 앰프를 제공하는 것에 있다.

고주파 파워 앰프의 제1 측면은, 입력 신호가 입력되고, 적어도 인덕터를 갖는 입력 정합 회로와,

상기 입력 정합 회로를 통과한 상기 입력 신호를 증폭시키는 앰프와,

상기 입력 정합 회로 내의 상기 인덕터에 제1 시험 스위치에 의해 접속되는 커패시터와, 상기 인덕터에 제2 시험 스위치를 개재하여 제1 기준 전압과의 사이에 설치된 부성 저항용 트랜지스터와, 제2 기준 전압과 상기 인덕터 사이에 설치된 전류원 트랜지스터를 포함하는 시험용 회로를 가지며,

시험시에 상기 제1, 제2 시험 스위치 및 상기 전류원 트랜지스터가 도통하여 상기 인덕터와 상기 시험용 회로로 고주파 발진기가 구성되고, 통상 동작시에 상기 제1, 제2 시험 스위치 및 상기 전류원 트랜지스터가 비도통이 된다.

제1 측면에 의하면, 고주파 파워 앰프의 시험 비용을 억제할 수 있다.

도 1은 본 실시형태에서의 고주파 파워 앰프의 전체 구성도이다.
도 2는 본 실시형태에서의 고주파 파워 앰프의 3단의 앰프 회로를 나타낸 도면이다.
도 3은 파워 앰프의 출력 정합 회로(16)의 회로도이다.
도 4는 제1 실시형태에서의 파워 앰프의 회로도이다.
도 5는 제1 실시형태에서의 LC 발진 회로의 회로도이다.
도 6은 제1 실시형태에서의 시험 회로의 변형예를 나타내는 도면이다.
도 7은 제2 실시형태에서의 파워 앰프의 회로도이다.
도 8은 도 6의 시험 회로에 의한 발진 동작의 특성예를 나타내는 도면이다.
도 9는 도 6의 시험 회로에 의한 발진 동작의 특성예를 나타내는 도면이다.
도 10은 제1 실시형태의 파워 앰프의 변형예이다.
도 11은 변형예의 LC 발진기의 회로도이다.
도 12는 제3 실시형태에서의 파워 앰프의 회로도이다.

도 1은, 본 실시형태에서의 고주파 파워 앰프의 전체 구성도이다. 고주파 파워 앰프(10)는, 제1 기준 전압으로서 그라운드 단자(GND)가, 제2 기준 전압으로서 전원 단자(VDD)가 각각 설치되어 있다. 도면 중 칩 내의 그라운드 배선은 생략되어 있다. 그리고, 고주파 입력 신호(RFIN)가 입력 정합 회로(12)를 통해 초단의 앰프(A1)에 입력된다. 도 1의 예에서는, 3단의 앰프(A1, A2, A3)가 매칭 회로(14, 15)를 통해 접속되고, 각 단의 앰프(A1, A2, A3)에 의해 순서대로 고주파 입력 신호(RFIN)의 진폭이 증폭되고, 3단째 앰프(A3)의 출력이 출력 정합 회로(16)를 통해 출력 신호(RFOUT)로서 출력된다. 각 앰프(A1, A2, A3)에는 바이어스 생성 회로(17)로부터 바이어스 전압(Vg1, Vg2, Vg3)이 공급된다.

제어부(19)는, 직렬 병렬 인터페이스(SPI)를 통해 입력 직렬 데이터(SDIN)를 병렬 디지털 데이터로서 입력하고, 그것에 기초하여, 바이어스 생성 회로(17)가 생성하는 바이어스 전압치를 제어한다.

본 실시형태에서는, 입력 정합 회로(12) 내의 인덕터를 사용하여 LC 발진 회로를 구성할 수 있다. 즉, 입력 정합 회로(12)에 인접하여 후술하는 시험 회로를 설치해 두고, 시험시에 제어부(19)로부터의 제어에 의해 제어 신호(SW1, SW2, SW3)를 생성하여, 인덕터에 시험 회로를 접속하여 발진 회로를 구성한다. 이 발진 회로가 생성하는 발진 신호가 시험용 입력 신호로서, 증폭 앰프(A1)에 입력된다.

또한, 고주파 파워 앰프(10)는, 출력 신호의 전력(또는 출력 전압, 게인)을 검출하는 전력 검출기(18)를 가지며, 검출된 출력 전력(또는 출력 전압, 게인)을 전력 출력 단자(PDOUT)로부터 아날로그 전압인 채로 모니터할 수 있다. 또한, 검출된 출력 전력(또는 출력 전압, 게인)을 아날로그 디지털 컨버터(A/D)에 의해 디지털 신호로 변환하고, 제어부(19)로부터 인터페이스(SPI)를 통해 직렬 데이터 출력 단자(SDOUT)로부터 직렬로 출력한다. 인터페이스(SPI)에는 동기 클록(SCLK)과 칩 셀렉트 신호(XCS)가 입력된다.

도 2는, 본 실시형태에서의 고주파 파워 앰프의 3단의 앰프 회로를 나타낸 도면이다. 도 2에는, 입력 정합 회로(12)와, 3단의 앰프(A1, A2, A3)와, 이들 사이의 매칭 회로(14, 15)가 나타나 있다.

입력 정합 회로(12)는, 입력 커패시터(Cin)와, 1차 인덕터(L1)와 2차 인덕터(L2)로 이루어진 트랜스포머를 갖는다. 고주파 입력 신호(RFIN)가 1차 인덕터(L1)에 입력되면, 트랜스포머는 인덕터(L1, L2)의 감음수에 비례한 전압으로 변환하고, 감음수에 반비례한 전류로 변환한다. 예를 들어, 인덕터(L1)의 전압(V1), 전류(I1)에 대하여, 인덕터(L2)의 양단(n10, nx10) 사이에는 전압(2V1), 전류(I1/2)가 생성된다. 따라서, 2차 인덕터(L2)로부터 본 임피던스(Z2)는, 입력 신호(RFIN)의 단자의 입력 임피던스 Z1=V1/I1에 대하여, Z2=4V1/I1=4*Z1로 4배로 변환된다. 이에 따라, 변환된 입력 임피던스(Z2)는, 초단의 앰프(A1)의 게이트가 갖는 높은 입력 임피던스(Z3)와 정합한다.

트랜스포머의 2차 인덕터(L2)의 양단(n10, nx10)에는, 입력 신호(RFIN)와 동일한 주파수이며 역상인 고주파 신호가 생성된다. 역상의 고주파 신호는 각각, 초단 앰프(A1)의 N채널 트랜지스터(N1, Nx1), 2단째 앰프(A2)의 N채널 트랜지스터(N2, Nx2), 3단째 앰프(A3)의 N채널 트랜지스터(N3, Nx3)에 의해 각각 증폭된다. 즉, 고주파의 차동 신호가 3단의 앰프(A1, A2, A3)에 의해 순차적으로 증폭된다. 각 단의 앰프의 게인이 XdB이면, 합계 3 XdB의 게인으로 증폭되게 된다.

초단의 앰프(A1)는, 인덕터(L2)의 양단(n10, nx10)에 생성되는 역상의 고주파 신호가 게이트에 공급되는 N채널의 증폭 트랜지스터(N1, Nx1)와, 게이트 바이어스 전압(Vg1)이 공급되는 비교적 큰 저항(R1, Rx1)과, 비교적 작은 게이트 저항(R2, Rx2)과, 트랜지스터(N1, Nx1)의 드레인 단자(n11, nx11)와 전원(Vdd) 사이에 설치된 RF 쵸크 코일(RFC1)을 갖는다. 인덕터(L2)의 양단(n10, nx10)에 생성되는 역상의 고주파 신호가, 트랜지스터(N1, Nx1)에서 각각 증폭되고, 그 드레인 단자(n11, nx11)에 증폭된 역상의 고주파 신호가 생성된다.

2단째 앰프(A2)는, 커패시터(C1, Cx1)와 저항(R3, Rx3)으로 이루어진 정합 회로(14)를 통해 초단의 앰프(A1)의 출력 단자(n11, nx11)와 접속된다. 2단째 앰프(A2)의 구성도 초단의 앰프(A1)와 동등하며, N채널 트랜지스터(N2, Nx2)의 게이트에 저항(R4, Rx4)을 통해 게이트 바이어스 전압(Vg2)이 인가되고, 드레인 단자(n12, nx12)에 RF 쵸크 코일(RFC2)을 갖는다. 그리고, 초단 앰프(A1)의 출력 단자(n11, nx11)에 생성된 고주파 신호가 각각 증폭되고, 드레인 단자(n12, nx12)에 증폭된 고주파 신호가 생성된다.

3단째 앰프(A3)도, 커패시터(C2, Cx2)와 저항(R5, Rx5)으로 이루어진 정합 회로(15)를 통해 2단째 앰프(A2)의 출력 단자(n12, nx12)와 접속된다. 3단째 앰프(A3)의 구성도 초단의 앰프(A1)와 동등하며, N채널 트랜지스터(N3, Nx3)의 게이트에 저항(R6, Rx6)을 통해 게이트 바이어스 전압(Vg3)이 인가된다. 트랜지스터(N3, Nx3)의 드레인 단자에는, 도 3에 나타내는 바와 같이, RF 쵸크 코일이 설치된다. 그리고, 2단째 앰프(A2)의 출력 단자(n12, nx12)에 생성된 고주파 신호가 각각 증폭되고, 드레인 단자에 증폭된 고주파 신호(RFOUT1, RFXOUT1)가 생성된다.

입력 고주파 신호(RFIN)의 게인을 가변으로 제어함으로써, 파워 앰프의 게인이 가변 제어된다. 그리고, 상기 게이트 바이어스 전압(Vg1, Vg2, Vg3)이 최적치로 설정됨으로써, 파워 앰프는 입력 고주파 신호(RFIN)의 게인에 관계없이 동일한 게인으로 증폭된다.

도 3은, 파워 앰프의 출력 정합 회로(16)의 회로도이다. 3단째 증폭 트랜지스터(N3, Nx3)의 드레인 단자 사이에는 RF 쵸크 코일(RFC3)이 설치되고, 그 코일(RFC3)을 1차 인덕터로 하고, 그 1차 인덕터(RFC3)와 2차 인덕터(L3)로 트랜스포머가 구성된다. 2차 인덕터(L3)는 출력(RFOUT)과 그라운드(GND) 사이에 설치되고, 출력(RFOUT)은 단상(單相)의 고주파 출력 신호가 되어, 안테나(AT)에 인가된다.

이 출력 정합 회로(16)는, 트랜스포머의 인덕터(RFC3)와 L3의 감음수를, 예를 들어 1 : 2로 함으로써, 출력 임피던스(Z4)를 4배로 한 출력 임피던스 Z5=4*Z4를 생성한다. 따라서, 출력 정합 회로(16)는, 트랜스포머의 인덕터의 감음수를 적절하게 선택함으로써, 출력 임피던스(Z5)를 안테나측의 임피던스에 정합시킬 수 있다.

도 4는, 제1 실시형태에서의 파워 앰프의 회로도이다. 도 2에 나타낸 파워 앰프의 입력 정합 회로(12) 내의 인덕터(L2)에 시험용 회로(12A)가 설치되어 있다. 이 시험용 회로(12A)는, 인덕터(L2)의 양단(n10, nx10)에 제1 시험 스위치(S1, Sx1)에 의해 그라운드인 제1 기준 전압(GND)과의 사이에 각각 접속되는 한쌍의 커패시터(C10, Cx10)와, 인덕터(L2)의 양단(n10, nx10)에 제2 시험 스위치(S2, Sx2)를 개재하여 제1 기준 전압(GND)과의 사이에 설치된 한쌍의 부성 저항용 트랜지스터(N11, Nx11)와, 전원 전압인 제2 기준 전압(Vdd)과 인덕터(L2)의 양단 사이에 각각 설치된 전류원 트랜지스터(P10, Px10)를 갖는다.

제1, 제2 시험 스위치(S1, Sx1, S2, Sx2)와 부성 저항용 트랜지스터(N11, Nx11)는 N채널 트랜지스터로 구성되고, 전류원 트랜지스터(P10, Px10)는 P채널 트랜지스터로 구성된다. 제1, 제2 시험 스위치(S1, Sx1, S2, Sx2)는, 제어 신호(SW1)에 의해 도통 상태와 비도통 상태로 제어된다. 마찬가지로, 전류원 트랜지스터(P10, Px10)는, 제어 신호(SW2)에 의해 도통 상태와 비도통 상태로 제어된다.

제1 시험 스위치(S1, Sx1)는, 커패시터(C10, Cx10)와 그라운드(GND) 사이에 설치해도 좋다. 그 경우, 제1 시험 스위치가 비도통 상태에서는 커패시터(C10, Cx10)는 동작하지 않고, 제1 시험 스위치가 도통 상태에서 비로소 인덕터(L2)의 양단(n10, nx10)에 커패시터(C10, Cx10)가 접속된 구성이 된다.

도 4에서, 통상 동작 상태에서는, 제어 신호(SW1)가 0V, 제어 신호(SW2)가 전원 전압(Vdd)이 되고, 제1, 제2 시험 스위치(S1, Sx1, S2, Sx2)와 전류원 트랜지스터(P10, Px10)는 모두 비도통 상태가 된다. 그 때문에, 파워 앰프의 입력 정합 회로(12)는, 도 2에 나타낸 회로와 동일한 구성이 된다.

한편, 시험시에는, 제어 신호(SW1)가 전원 전압(Vdd), 제어 신호(SW2)가 0V가 되고, 제1, 제2 시험 스위치(S1, Sx1, S2, Sx2)와 전류원 트랜지스터(P10, Px10)는 모두 도통 상태가 된다. 그 결과, 인덕터(L2)에, 한쌍의 커패시터(C10, Cx10)와, 전류원 트랜지스터(P10, Px10)와, 부성 저항용 트랜지스터(N11, Nx11)가 접속되어 LC 발진 회로가 구성된다. 이 LC 발진 회로의 구성은, 도 5에 나타내는 바와 같다.

도 5는, 제1 실시형태에서의 LC 발진 회로의 회로도이다. 도 4에 나타낸 시험 회로(12A) 내의 제1, 제2 시험 스위치(S1, Sx1, S2, Sx2)와 전류원 트랜지스터(P10, Px10)는 모두 도통 상태가 되었을 때, 도 5의 LC 발진 회로가 구성된다. 도 5 중에는 제1, 제2 시험 스위치(S1, Sx1, S2, Sx2)는 생략되어 있다.

이 LC 발진 회로는, 인덕터(L2)의 양단에 한쌍의 커패시터(C10, Cx10)가 접속되어 LC 회로를 구성한다. 또한, LC 발진 회로는, 게이트에 제어 신호(SW2)(0V)가 인가되는 전류원 트랜지스터(P10, Px10)와, 게이트와 드레인이 교차 접속된 부성 저항용 트랜지스터(N11, Nx11)를 갖는다. 부성 저항용 트랜지스터(N11, Nx11)는, 드레인 단자(n10, nx10)의 전압이 높아지면 드레인 전류가 작아지고, 낮아지면 커지기 때문에, 부성 저항과 동등한 기능을 갖는다. 전류원 트랜지스터와 부성 저항용 트랜지스터를 설치함으로써, LC 회로가 발진을 계속할 수 있다.

도 4로 되돌아가, 시험시에 입력 정합 회로(12) 내의 인덕터(L2)와 시험 회로(12A)에 의해 도 5에 나타낸 LC 발진 회로가 구성되고, 그 LC 발진 회로는 드레인 단자(n10, nx10)에 역상의 고주파 신호를 생성한다. 시험 공정에서, 이 LC 발진 회로가 역상의 고주파 입력 신호를 생성하기 때문에, 칩의 외부로부터 시험 프로브를 통해 고주파 입력 신호(RFIN)를 공급할 필요는 없다. 또한, 이 LC 발진 회로는, 입력 정합 회로(12) 내의 인덕터를 이용하고 있기 때문에, 입력 정합 회로(12)와는 별도로 발진 회로용 인덕터를 설치할 필요가 없다. 따라서, 칩 내에 비교적 큰 면적을 차지하는 인덕터 소자를 추가하지 않고, LC 발진 회로를 내장시킬 수 있다.

LC 발진 회로는, 인버터를 링형상으로 접속한 링 발진기 등에 비교하면, 발진 주파수가 프로세스 변동에 의한 트랜지스터 특성의 변동의 영향을 받기 어렵다.

시험 공정에서는, 제어 신호(SW1, SW2)를 도 1의 제어부(19)에 의해 전원 전압(Vdd) 또는 그라운드 전압(0V) 중 어느 하나로 제어함으로써, LC 발진 회로에 의해 생성되는 고주파 입력 신호를, 파워 앰프의 초단의 앰프 회로(A1)의 트랜지스터(N1, Nx1)의 게이트에 입력할 수 있다. 이에 따라, 파워 앰프가 정상적으로 동작하는지의 여부, 예를 들어, 적정한 출력 파워를 얻을 수 있는지, 소비 전류가 규정 범위내인지 등을 확인할 수 있다.

도 6은, 제1 실시형태에서의 시험 회로의 변형예를 나타내는 도면이다. 이 변형예에서는, 제1 시험 스위치(S1, Sx1)와 커패시터(C10, Cx10)를, 3조(S1a, Sx1a, C10a, Cx10a, S1b, Sx1b, C10b, Cx10b, S1c, Sx1c, C10c, Cx10c) 갖는다. 그리고, 커패시터의 용량치비는, 예를 들어 1 : 2 : 2²로 설정된다. 3조의 커패시터쌍을 주파수 제어 신호(SW3a, SW3b, SW3c)에 의해 적절하게 선택함으로써, CL 발진 회로의 C의 용량치를 8계조로 제어할 수 있다. 커패시터의 용량치를 가변 제어함으로써, LC 발진 회로의 주파수 f=1/2π√(CL)를 가변 제어할 수 있다. 커패시터의 용량치가 클수록 LC 발진 회로의 주파수는 낮아진다.

도 4에서의 제어 신호(SW1)는, 도 6의 변형예에서는, 스위치(S2, Sx2)를 제어하는 신호(SW1)와, 스위치(S1, Sx1)를 제어하는 신호(SW3a, SW3b, SW3c)로 나누어져 있다.

또, 변형예에서는, 전류원 트랜지스터(P10, Px10)를, 3조(P10a, Px10a, P10b, Px10b, P10c, Px10c) 설치하여, 이들 전류원 트랜지스터의 게이트폭비를, 예를 들어 1 : 2 : 2²로 설정한다. 3조의 전류원 트랜지스터의 합계 게이트폭을 게인 제어 신호(SW2a, SW2b, SW2c)에 의해 적절하게 선택함으로써, CL 발진 회로의 출력 신호의 진폭(게인)을 7계조로 제어할 수 있다. 전류원 트랜지스터의 합계 게이트폭을 넓힐수록 출력 신호의 진폭(게인)을 크게 할 수 있다.

도 7은, 제2 실시형태에서의 파워 앰프의 회로도이다. 도 2에 나타낸 파워 앰프의 입력 정합 회로(12) 내의 인덕터(L1, L2)에 시험용 회로(12A)가 설치되어 있다. 이 시험용 회로(12A)는, 인덕터(L1)의 그라운드(GND)와는 반대측의 단자에 커패시터(C10a, C10b, C10c)를 설치하고 있다. 이들 커패시터는, 제1 시험 스위치(S1a, S1b, S1c)에 의해 인덕터(L1)와 그라운드(GND) 사이에 각각 접속된다. 또한, 시험 회로(12A)는, 인덕터(L2)의 양단(n10, nx10)에 제2 시험 스위치(S2, Sx2)를 개재하여 제1 기준 전압(GND)과의 사이에 설치된 한쌍의 부성 저항용 트랜지스터(N11, Nx11)와, 전원 전압(Vdd)과 인덕터(L2)의 양단 사이에 각각 설치된 전류원 트랜지스터(P10, Px10)를 갖는다. 전류원 트랜지스터는 4조(P10a, Px10a, P10b, Px10b, P10c, Px10c, P10d, Px10d) 설치되어 있다.

도 4, 6의 제1 실시형태와 마찬가지로, 제1, 제2 시험 스위치와 전류원 트랜지스터는 통상 동작시에 비도통으로 제어되고, 시험시에 도통으로 제어된다.

도 7의 제2 실시형태에서는, 3개의 커패시터(C10a, C10b, C10c)가 제1 스위치(S1a, S1b, S1c)에 의해 1차 인덕터(L1)와 그라운드(GND) 사이에 각각 접속된다. 이들 커패시터의 용량치는, 예를 들어 1 : 2 : 2²로 설정된다. 이에 따라, 통상 동작시에는, 인덕터(L2)의 양단자(n10, nx10)에서 본 임피던스(Z2)를 미조정할 수 있다. 한편, 시험 동작시에는, 전류원 트랜지스터(P10, Px10)와 부성 저항용 트랜지스터(N11, Nx11)와 기생 용량(Cpa)으로 이루어진 발진기가 발진 동작하고, 2차 인덕터(L2)에 발생하는 전류에 대하여 1차 인덕터(L1)에 발생하는 전류가, 접속되는 커패시터(C10a, C10b, C10c)에 충방전된다. 그 때문에, 커패시터의 수에 따라서 발진 주파수(f)가 가변 제어된다.

제2 실시형태도, 3개의 커패시터(C10a, C10b, C10c)의 용량치의 비가 1 : 2 : 2²로 설정되고, 주파수 제어 신호(SW3a, SW3b, SW3c)에 의해 3개의 커패시터가 선택되고, 8계조의 용량치가 생성된다. 이에 따라, 통상 동작시에는 임피던스(Z2)가 미조정되고, 시험시에는 LC 발진 회로의 주파수가 미조정된다. 마찬가지로, 4조의 전류원 트랜지스터 4조(P10a, Px10a, P10b, Px10b, P10c, Px10c, P10d, Px10d)의 게이트폭비가 1 : 2 : 2² : 2³로 설정되고, 게인 제어 신호(SW2a, SW2b, SW2c, SW2d)에 의해 15계조의 합계 게이트폭으로 제어 가능하다. 이에 따라, 발진 신호의 진폭(게인)을 가변 제어할 수 있다.

제2 실시형태의 시험 회로(12A)에 의하면, 인덕터(L2)의 양측에 커패시터를 설치할 필요가 없기 때문에, 칩 내의 전유 면적을 작게 할 수 있고, 발진 주파수에 더하여, 입력 임피던스도 미조정할 수 있다.

도 8, 9는, 도 6의 시험 회로에 의한 발진 동작의 특성예를 나타내는 도면이다. 도 6의 시험 회로에서, 시험시에 시험 장치로부터 입력되는 디지털 신호 SDIN에 기초하여 도 1의 제어부(19)가 제어 신호(SW1)를 전원(Vdd)으로 한다. 이에 따라, 시험 회로(12A) 내의 부성 저항용 트랜지스터(N11, Nx11)와 인덕터(L2)와 기생 용량에 의해 발진기가 구성된다.

그리고, 시험 장치로부터 제어부(19)를 통해, 주파수 제어 신호(SW3a, SW3b, SW3c) 중 어느 하나를 전원 전압(Vdd)으로 함으로써, 커패시터(C10, Cx10)의 용량치를 가변 설정하여, 발진 신호의 주파수를 가변 조정한다. 도 8에는, 횡축의 용량치에 대한 종축의 발진 주파수의 관계가 나타나 있다.

또한, 시험 장치로부터 제어부(19)를 통해, 게인 제어 신호(SW2a, SW2b, SW2c) 중 어느 하나를 그라운드 전압(GND)으로 함으로써, 전류원 트랜지스터(P10, Px10)의 게이트폭을 가변 설정하여, 발진 신호의 진폭(게인)을 가변 조정한다. 도 9에는, 횡축의 전류원 트랜지스터의 게이트폭에 대한 종축의 발진 신호의 게인의 관계가 나타나 있다.

도 6에서, 예를 들어 커패시터(C10, Cx10)의 용량치가 0.8～1.6 pF인 데 비해, 스위치(S2, Sx2)의 트랜지스터의 기생 용량이 8 pF인 경우, 도 8, 9에 나타낸 바와 같이, 출력 진폭을 0.5～2.0 V, 주파수를 1.9～2.0 GHx로 가변 제어할 수 있다.

시험의 이전 처리로서, 외부로부터 기지의 게인의 고주파 입력 신호(RFIN)를 입력하여 파워 앰프의 출력 전력을 검출기로 검출하고, 그것과 동일한 출력 전력을 얻을 수 있도록 시험 회로에 의한 LC 발진 회로의 전류원 트랜지스터가 선택된다. 그 결과, 내부의 LC 발진 회로의 발진 신호의 게인을 원하는 게인으로 정확하게 제어할 수 있다.

그 후의 시험시에는, 시험 장치가, 주파수 제어 신호에 의해 커패시터의 용량치를 가변 설정하여 LC 발진 회로의 주파수를 파워 앰프의 사양의 주파수 범위내로 하고, 게인 제어 신호에 의해 전류원 트랜지스터의 수를 가변 설정하여 LC 발진 회로의 신호 강도를 파워 앰프의 사양에서 정해져 있는 입력 신호(RFIN)의 강도의 범위내에서 변화시켜, 파워 앰프의 출력 전력을 검출기로 검출한다. 또는, 파워 앰프의 최대 출력 전력을 검출기로 검출한다.

도 10은, 제1 실시형태의 파워 앰프의 변형예이다. 도 11은, LC 발진기의 회로도이다. 도 10, 도 11에서 알 수 있는 바와 같이, 시험 회로(12A)와 인덕터(L2)에 의해 구성되는 LC 발진기는, P채널 트랜지스터에 의한 부성 저항용 트랜지스터(P11, Px11)와, N채널 트랜지스터에 의한 전류원 트랜지스터(N10, Nx10)를 갖는다. 도 4, 5와는 P채널 트랜지스터와 N채널 트랜지스터가 역의 관계로 되어 있다. 그에 따라 제2 시험 스위치(S2)도 P채널 트랜지스터이다. 그리고, 제어 신호(SW1)는 시험시에 그라운드(0V)로, 통상 동작시에 전원 전압(Vdd)으로 제어된다. 제어 신호(SW2, SW3)는 도 4, 5와 동일하다.

도 10의 변형예와 마찬가지로, 도 6, 도 7의 파워 앰프의 시험 회로도, 부성 저항용 트랜지스터와 전류원 트랜지스터를 P채널, N채널로 구성할 수도 있다.

도 12는, 제3 실시형태에서의 파워 앰프의 회로도이다. 이 파워 앰프는, 입력 커패시터(Cin)과 인덕터(L10)로 이루어진 입력 정합 회로(12)와, 노드(n20)의 고주파 입력 신호(RFIN)가 커패시터(C0)를 통해 게이트에 입력되는 증폭 트랜지스터(N1)와 RF 쵸퍼(RFC1)로 이루어진 단상의 앰프 회로(A1)를 갖는다. 증폭 트랜지스터(N1)의 게이트에는, 게이트 바이어스 전압(Vg1)이 저항(R1)을 통해 공급된다.

그리고, 인덕터(L10)의 양측 단자(n20, nx20)에 접속된 시험 회로(12A)를 가지며, 입력 정합 회로(12) 내의 인덕터(L10)와 시험 회로(12A)에 의해 LC 발진 회로가 구성된다. 시험 회로(12A)는, 스위치(S3)를 제외하고 도 6과 동일하다. 그리고 LC 발진 회로는 도 5와 동등하다.

통상 동작시에는, 제어 신호 SW1a=0V에서 스위치(S2)는 비도통, SW1b=Vdd에서 스위치(S3)는 도통, SW2a, SW2b, SW2c=Vdd에서 전류원 트랜지스터(P10, Px10)는 비도통, SW3a, SW3b, SW3c=0V에서 스위치(S1a, Sx1a～S1c, Sx1c)는 비도통이 된다. 따라서, 인덕터(L10)는 입력 정합 회로를 구성하고, 고주파 입력 신호(RFIN)가 3단의 앰프 회로(A1, A2, A3)(A2, A3는 도시하지 않음)에 의해 증폭된다.

한편, 시험 동작시에는, 제어 신호 SW1a=Vdd에서 스위치(S2)는 도통, SW1b=0V에서 스위치(S3)는 비도통하여, LC 발진 회로가 구성된다. 그리고, 임의의 조합의 SW2a, SW2b, SW2c=0V에서 전류원 트랜지스터(P10a, Px10a～P10c, Px10c) 중 어느 하나가 도통하고, 발진 출력 신호가 원하는 게인으로 제어되고, 임의의 조합의 SW3a, SW3b, SW3c=Vdd에서 스위치(S1a, Sx1a～S1c, Sx1c) 중 어느 하나는 도통이 되어, 발진 출력 신호가 원하는 주파수로 제어된다.

도 12의 제3 실시형태에서, 도 10과 마찬가지로, 시험 회로(12A) 내의 P채널 트랜지스터와 N채널 트랜지스터를 역으로 하여, 도 11과 같은 LC 발진 회로로 구성해도 좋다.

이상과 같이, 본 실시형태에 의하면, 파워 앰프 내에 자기 테스트 회로로서, 주파수 정밀도가 높은 LC 발진 회로와, 출력 전력 검출기를 내장함으로써, 칩 외부로부터 프로브를 통해 고주파 입력 신호를 공급하거나 할 필요가 없어, 시험 공정의 비용을 억제할 수 있다. 또한, 내장하는 LC 발진 회로는, 파워 앰프 내의 입력 정합 회로가 갖는 인덕터를 이용하기 때문에, LC 발진 회로용으로 별도의 인덕터를 설치할 필요가 없어, 칩 면적의 증대를 피할 수 있다.

이상의 실시형태를 정리하면, 다음 부기와 같다.

(부기 1)

입력 신호가 입력되고, 적어도 인덕터를 가지며, 입력 임피던스의 정합을 취하는 입력 정합 회로와,

시험시에 상기 제1, 제2 시험 스위치 및 상기 전류원 트랜지스터가 도통하여 상기 인덕터와 상기 시험용 회로로 고주파 발진기가 구성되고, 통상 동작시에 상기 제1, 제2 시험 스위치 및 상기 전류원 트랜지스터가 비도통이 되는 고주파 파워 앰프.

(부기 2)

부기 1에 있어서,

상기 커패시터는 상기 인덕터의 양측에 상기 제1 시험 스위치에 의해 각각 접속되는 한쌍의 커패시터를 가지며,

상기 부성 저항용 트랜지스터는, 상기 인덕터의 양측에 상기 제2 시험 스위치를 개재하여 설치되고, 게이트와 드레인이 서로 교차 접속된 제1, 제2 부성 저항용 트랜지스터를 가지며,

상기 전류원 트랜지스터는, 상기 인덕터의 양측과 상기 제2 기준 전압 사이에 각각 설치된 제1, 제2 전류원 트랜지스터를 가지며,

상기 시험시에 구성되는 고주파 발진기는, 상기 인덕터의 양측에 역상의 고주파 신호를 발생하는 고주파 파워 앰프.

(부기 3)

부기 1 또는 2에 있어서,

상기 제1 시험 스위치와 커패시터가 복수조 설치되고,

상기 시험시에 상기 복수의 제1 시험 스위치를 주파수 제어 신호에 의해 선택적으로 도통시켜, 상기 고주파 발진기의 발진 주파수가 가변 제어되는 고주파 파워 앰프.

(부기 4)

부기 1 또는 2에 있어서,

상기 전류원 트랜지스터가 복수조 설치되고,

상기 시험시에 상기 복수의 전류원 트랜지스터를 게인 제어 신호에 의해 선택적으로 도통시켜, 상기 고주파 발진기의 출력 신호의 게인이 가변 제어되는 고주파 파워 앰프.

(부기 5)

1차 인덕터에 입력되는 입력 신호에 대하여 2차 인덕터의 양측에 차동 입력 신호를 출력하는 트랜스포머를 갖는 입력 정합 회로와,

상기 차동 입력 신호를 각각 증폭시키는 제1, 제2 증폭 트랜지스터와,

상기 2차 인덕터의 양단자에 제1 시험 스위치에 의해 각각 접속되는 한쌍의 커패시터와, 상기 2차 인덕터의 양단자에 제2 시험 스위치를 개재하여 제1 기준 전압과의 사이에 설치된 제1, 제2 부성 저항용 트랜지스터와, 제2 기준 전압과 상기 2차 인덕터의 양단자 사이에 설치된 한쌍의 전류원 트랜지스터를 포함하는 시험용 회로를 가지며,

시험시에 상기 제1, 제2 시험 스위치 및 상기 한쌍의 전류원 트랜지스터가 도통하여 상기 인덕터와 상기 시험용 회로로 고주파 발진기가 구성되고, 통상 동작시에 상기 제1, 제2 시험 스위치 및 상기 한쌍의 전류원 트랜지스터가 비도통이 되는 고주파 파워 앰프.

(부기 6)

부기 5에 있어서,

상기 제1 시험 스위치와 한쌍의 커패시터가 복수조 설치되고,

(부기 7)

부기 5에 있어서,

상기 한쌍의 전류원 트랜지스터가 복수조 설치되고,

상기 시험시에 상기 복수조의 전류원 트랜지스터를 게인 제어 신호에 의해 선택적으로 도통시켜, 상기 고주파 발진기의 출력 신호의 강도가 가변 제어되는 고주파 파워 앰프.

(부기 8)

상기 1차 인덕터에 제1 시험 스위치에 의해 접속되는 커패시터와, 상기 2차 인덕터의 양단자에 제2 시험 스위치를 개재하여 제1 기준 전압과의 사이에 설치되고, 게이트와 드레인이 서로 교차 접속된 제1, 제2 부성 저항용 트랜지스터와, 제2 기준 전압과 상기 2차 인덕터의 양단자 사이에 설치된 한쌍의 전류원 트랜지스터를 포함하는 시험용 회로를 가지며,

(부기 9)

부기 8에 있어서,

상기 제1 시험 스위치와 커패시터가 복수조 설치되고,

(부기 10)

부기 8에 있어서,

상기 한쌍의 전류원 트랜지스터가 복수조 설치되고,

(부기 11)

부기 1 내지 10 중 어느 하나에 있어서,

상기 증폭 트랜지스터의 고주파 출력 신호의 전력을 검출하는 전력 검출기와,

상기 전력 검출기가 검출한 전력을 외부에 출력하는 출력 전력 단자를 더 갖는 고주파 파워 앰프.

(부기 12)

부기 1 내지 10 중 어느 하나에 있어서,

상기 시험시에 상기 제1, 제2 시험 스위치 및 상기 한쌍의 전류원 트랜지스터를 도통시키는 제어부를 더 갖는 고주파 파워 앰프.

(부기 13)

부기 3, 4, 6, 7, 9, 10 중 어느 하나에 있어서,

상기 시험시에, 외부로부터의 제어 신호에 기초하여, 상기 주파수 제어 신호 또는 상기 진폭 제어 신호를 상기 제1 스위치 또는 전류원 트랜지스터에 공급하는 제어부를 갖는 고주파 파워 앰프.

12 : 입력 정합 회로 A1 : 앰프 회로
L1, L2 : 트랜스포머 L2 : 인덕터
12A : 시험 회로 S1, S2 : 제1, 제2 시험 스위치
C10, Cx10 : 커패시터
N11, Nx11 : 부성 저항용 트랜지스터 SW1, SW2 : 제어 신호

Claims

입력 신호가 입력되고, 적어도 인덕터를 갖는 입력 정합 회로와,
상기 입력 정합 회로를 통과한 상기 입력 신호를 증폭시키는 앰프와,
상기 입력 정합 회로 내의 상기 인덕터에 제1 시험 스위치에 의해 접속되는 커패시터와, 상기 인덕터에 제2 시험 스위치를 개재하여 제1 기준 전압과의 사이에 설치된 부성(負性) 저항용 트랜지스터와, 제2 기준 전압과 상기 인덕터 사이에 설치된 전류원 트랜지스터를 포함하는 시험용 회로
를 가지며,
시험시에 상기 제1, 제2 시험 스위치 및 상기 전류원 트랜지스터가 도통하여 상기 인덕터와 상기 시험용 회로로 고주파 발진기가 구성되고, 통상 동작시에 상기 제1, 제2 시험 스위치 및 상기 전류원 트랜지스터가 비도통이 되는 것인 고주파 파워 앰프.
제1항에 있어서, 상기 커패시터는 상기 인덕터의 양측에 상기 제1 시험 스위치에 의해 각각 접속되는 한쌍의 커패시터를 가지며,
상기 부성 저항용 트랜지스터는, 상기 인덕터의 양측에 상기 제2 시험 스위치를 개재하여 설치되고 게이트와 드레인이 서로 교차 접속된 제1, 제2 부성 저항용 트랜지스터를 가지며,
상기 전류원 트랜지스터는, 상기 인덕터의 양측과 상기 제2 기준 전압 사이에 각각 설치된 제1, 제2 전류원 트랜지스터를 가지며,
상기 시험시에 구성되는 고주파 발진기는, 상기 인덕터의 양측에 역상의 고주파 신호를 발생시키는 것인 고주파 파워 앰프.
제1항 또는 제2항에 있어서, 상기 제1 시험 스위치와 커패시터가 복수조 설치되고,
상기 시험시에 상기 복수의 제1 시험 스위치를 주파수 제어 신호에 의해 선택적으로 도통시켜, 상기 고주파 발진기의 발진 주파수가 가변 제어되는 것인 고주파 파워 앰프.
제1항 또는 제2항에 있어서, 상기 전류원 트랜지스터가 복수 설치되고,
상기 시험시에 상기 복수의 전류원 트랜지스터를 게인 제어 신호에 의해 선택적으로 도통시켜, 상기 고주파 발진기의 출력 신호의 게인이 가변 제어되는 것인 고주파 파워 앰프.
1차 인덕터에 입력되는 입력 신호에 대하여 2차 인덕터의 양측에 차동 입력 신호를 출력하는 트랜스포머를 갖는 입력 정합 회로와,
상기 차동 입력 신호를 각각 증폭시키는 제1, 제2 증폭 트랜지스터와,
상기 2차 인덕터의 양단자에 제1 시험 스위치에 의해 각각 접속되는 한쌍의 커패시터와, 상기 2차 인덕터의 양단자에 제2 시험 스위치를 개재하여 제1 기준 전압과의 사이에 설치된 제1, 제2 부성 저항용 트랜지스터와, 제2 기준 전압과 상기 2차 인덕터의 양단자 사이에 설치된 한쌍의 전류원 트랜지스터를 포함하는 시험용 회로
를 가지며,
시험시에 상기 제1, 제2 시험 스위치 및 상기 한쌍의 전류원 트랜지스터가 도통하여 상기 2차 인덕터와 상기 시험용 회로로 고주파 발진기가 구성되고, 통상 동작시에 상기 제1, 제2 시험 스위치 및 상기 한쌍의 전류원 트랜지스터가 비도통이 되는 것인 고주파 파워 앰프.
제5항에 있어서, 상기 제1 시험 스위치와 한쌍의 커패시터가 복수조 설치되고,
상기 시험시에 상기 복수의 제1 시험 스위치를 주파수 제어 신호에 의해 선택적으로 도통시켜, 상기 고주파 발진기의 발진 주파수가 가변 제어되는 것인 고주파 파워 앰프.
제5항에 있어서, 상기 한쌍의 전류원 트랜지스터가 복수조 설치되고,
상기 시험시에 상기 복수조의 전류원 트랜지스터를 게인 제어 신호에 의해 선택적으로 도통시켜, 상기 고주파 발진기의 출력 신호의 강도가 가변 제어되는 것인 고주파 파워 앰프.
1차 인덕터에 입력되는 입력 신호에 대하여 2차 인덕터의 양측에 차동 입력 신호를 출력하는 트랜스포머를 갖는 입력 정합 회로와,
상기 차동 입력 신호를 각각 증폭시키는 제1, 제2 증폭 트랜지스터와,
상기 1차 인덕터에 제1 시험 스위치에 의해 접속되는 커패시터와, 상기 2차 인덕터의 양단자에 제2 시험 스위치를 개재하여 제1 기준 전압과의 사이에 설치되고, 게이트와 드레인이 서로 교차 접속된 제1, 제2 부성 저항용 트랜지스터와, 제2 기준 전압과 상기 2차 인덕터의 양단자 사이에 설치된 한쌍의 전류원 트랜지스터를 포함하는 시험용 회로
를 가지며,
시험시에 상기 제1, 제2 시험 스위치 및 상기 한쌍의 전류원 트랜지스터가 도통하여 상기 2차 인덕터와 상기 시험용 회로로 고주파 발진기가 구성되고, 통상 동작시에 상기 제1, 제2 시험 스위치 및 상기 한쌍의 전류원 트랜지스터가 비도통이 되는 것인 고주파 파워 앰프.
제8항에 있어서, 상기 제1 시험 스위치와 커패시터가 복수조 설치되고,
상기 시험시에 상기 복수의 제1 시험 스위치를 주파수 제어 신호에 의해 선택적으로 도통시켜, 상기 고주파 발진기의 발진 주파수가 가변 제어되는 것인 고주파 파워 앰프.
제8항에 있어서, 상기 한쌍의 전류원 트랜지스터가 복수조 설치되고,
상기 시험시에 상기 복수조의 전류원 트랜지스터를 게인 제어 신호에 의해 선택적으로 도통시켜, 상기 고주파 발진기의 출력 신호의 강도가 가변 제어되는 것인 고주파 파워 앰프.