KR101163172B1 - 방열성 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법 - Google Patents

방열성 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법 Download PDF

Info

Publication number
KR101163172B1
KR101163172B1 KR20100128523A KR20100128523A KR101163172B1 KR 101163172 B1 KR101163172 B1 KR 101163172B1 KR 20100128523 A KR20100128523 A KR 20100128523A KR 20100128523 A KR20100128523 A KR 20100128523A KR 101163172 B1 KR101163172 B1 KR 101163172B1
Authority
KR
South Korea
Prior art keywords
epoxy
agent
parts
soldering flux
weight
Prior art date
Application number
KR20100128523A
Other languages
English (en)
Other versions
KR20120067093A (ko
Inventor
배상준
전상호
박호인
양영경
Original Assignee
(주)덕산테코피아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)덕산테코피아 filed Critical (주)덕산테코피아
Priority to KR20100128523A priority Critical patent/KR101163172B1/ko
Publication of KR20120067093A publication Critical patent/KR20120067093A/ko
Application granted granted Critical
Publication of KR101163172B1 publication Critical patent/KR101163172B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)

Abstract

방열성을 가지는 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법이 개시된다. 본 발명의 실시예에 따른 에폭시 솔더링 플럭스는 에폭시 수지, 방열제, 에폭시 경화제, 및 활성제를 포함하는 것을 특징으로 할 수 있다.

Description

방열성 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법 {Epoxy soldering flux having heat radiation function and Mounting method of semiconductor device}
본 발명은 에폭시 솔더링 플럭스에 관한 것으로, 보다 상세하게는 방열성을 가지는 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법에 관한 것이다.
최근 전자 기기의 소형화 및 고기능화에 따라 반도체 등의 고밀도화가 요구되어 왔다. 이에 따라 반도체 칩 자체의 고집적화뿐 만 아니라, 반도체 패키지의 소형화에 대한 요구가 커지고 있다. 이와 관련하여 솔더 볼을 사용하는 볼 그리드 어레이(이하, BGA라 함) 패키지를 사용하여 반도체 칩을 배선 기판 상에 실장할 수 있는 플립 칩 패키지에 대한 기술이 발전되고 있다.
이러한 반도체의 실장에는 솔더링 플럭스를 BGA나 메인 기판에 도포하고 솔더가 금속결합이 발생하도록 금속연결부의 표면장력을 감소시켜 기계적으로 튼튼하고 전기적으로 전도성이 있는 접합부를 형성하고, BGA 기판을 배선 기판에 부착할 경우 에폭시 수지로 구성된 언더필(Underfill)용 수지를 기판 사이에 침투시켜 접착력을 향상 시키는 것이 통상적이었다.
구체적으로, BGA 기판이나 웨이퍼에 범프를 형성하기 위해 솔더 볼을 장착하는 공정 은 BGA기판이나 웨이퍼에 솔더링 플럭스를 도포하고 솔더 볼을 장착한 후 솔더링을 수행하는데, 이때 솔더와 기판 간의 접착은 금속간 결합으로 유지되어 외부 충격이 있을 경우 쉽게 솔더 볼이 분리되게 된다. 이러한 점을 해결하기 위해, 솔더 볼에 도펀트로 미량의 다른 금속을 첨가하거나, 솔더 볼에 사용되는 합금의 조성을 변화시키는 시도가 있어 왔으나, 이 경우도 기존 솔더 볼에 비해 접착력의 증가가 크지 않아 외부 충격에 쉽게 떨어지는 문제점이 존재하였다.
한편, BGA 기판이나 웨이퍼를 배선 기판에 장착 시 외부충격에 약하기 때문에 이를 보완하기 위해 웨이퍼와 배선 기판 사이에 에폭시 수지로 구성된 언더필 용 접착제를 도포하여 접착력을 강화하는 방법을 사용하여 왔다. 이러한 언더필 공정을 추가하면 접착력은 향상되나, 언더필 공정 전에 발생하는 솔더 볼이 떨어지는 문제가 여전히 존재 하고 공정 추가로 비용이 발생하며, 또한 언더필 공정 중 웨이퍼와 배선 기판 사이에 에폭시 수지의 균일한 도포가 어려운 문제점이 존재하는 실정이었다.
아울러, 전자 기기의 소형화 및 고기능화에 따라 반도체 등의 고밀도화가 요구에 따라 실장하는 기판의 방열성에 대한 요구가 증가하는 실정이었다.
상술한 문제점을 해결하기 위해 본 발명의 실시예들은 언더필 공정의 추가 없이도 접착력이 우수하고, 낮은 열저항 및 향상된 열전도성을 가지는 방열성 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법을 제공하고자 한다.
본 발명의 일 측면에 따르면, 에폭시 수지, 방열제, 에폭시 경화제, 활성제 및 경화촉진제를 포함하는 것을 특징으로 하는 에폭시 솔더링 플럭스가 제공될 수 있다.
또한, 상기 에폭시 수지는 비스페놀 A 타입, 비스페놀 F 타입, 페놀 노볼락, 및 크레졸 노볼락 수지로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
또한, 상기 방열제는 상기 에폭시 수지 100 중량부에 대하여 5 내지 80 중량부로 포함될 수 있다.
또한, 상기 방열제는 BN, Al2O3, 및 SiO2 , 카본나노튜브(CNT), 및 그라파이트로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
또한, 상기 에폭시 경화제는 상기 에폭시 수지 100 중량부에 대하여 1:1 당량비로 포함될 수 있다.
또한, 상기 에폭시 경화제는 무수물, 아민, 아민 변성 잠재성 경화제, 이미다졸계 경화제, 및 폐놀계 경화제로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
또한, 상기 활성제는 상기 에폭시 수지 100 중량부에 대하여 10 내지 30 중량부로 포함될 수 있다.
또한, 상기 활성제는 말레산 무수물, 테트라 하이드로 프탈산 무수물(THPA), 메틸-테트라 하이드로 프탈산 무수물(Me-THPA), 헥사 하이드로 프탈산 무수물(HHPA), 및 산(acid)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
또한, 상기 경화촉진제는 잠재성 경화제 및 이미다졸계 경화촉진제로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
또한, 상기 경화촉진제는 상기 에폭시 수지 100 중량부에 대하여 0.1 내지 5 중량부로 포함될 수 있다.
또한, 상기 에폭시 솔더링 플럭스는 커플링제, 도막평활제, 및 소포제로 이루어지는 군으로부터 선택된 하나 이상을 더 포함할 수 있다.
본 발명의 다른 측면에 의하면, 에폭시 수지, 방열제, 에폭시 경화제, 활성제, 및 경화촉진제를 포함하는 에폭시 솔더링 플럭스에 Thixo제, 솔벤트, 및 솔더 파우더가 더 포함된 것을 특징으로 하는 에폭시 페이스트가 제공될 수 있다.
또한, 상기 활성제는 상기 에폭시 수지 100 중량부에 대하여 50 내지 80 중량부로 포함될 수 있다.
또한, 상기 Thixo제는 에폭시 수지 100 중량부에 대하여 10 내지 30 중량부로 포함될 수 있다.
또한, 상기 솔벤트는 에폭시 수지 100 중량부에 대하여 20 내지 50 중량부로 포함될 수 있다.
또한, 상기 솔더 파우더는 에폭시 수지 100 중량부에 대하여 300 내지 500 중량부로 포함될 수 있다.
본 발명의 또 다른 측면에 의하면, 배선 기판 상에 상기 실시예들 중 어느 하나에 따른 에폭시 솔더링 플럭스, 또는 상기 실시예들에 따른 에폭시 페이스트를 프린팅하는 단계; 솔더 볼이 접속된 소자 기판을 준비하는 단계; 및 상기 소자 기판의 솔더 볼을 상기 에폭시 솔더링 플럭스 또는 페이스트 상에 접속시키고 가열하는 단계 를 포함하는 반도체 소자 실장방법이 제공될 수 있다.
본 발명의 실시예들은 기판과 솔더 볼의 접착력을 높일 수 있을 뿐 아니라, 방열제의 첨가에 의해 방열성을 가지는 에폭시 솔더링 플럭스를 제공할 수 있고, 이를 사용함으로써 언더필 공정 및 방열시트 부착공정을 생략하여 공정 축소화에 따른 비용절감 및 공정 효율성 향상이 가능한 반도체 소자 실장방법을 제공할 수 있다.
도 1은, 본 발명의 일 실시예에 따른 에폭시 솔더링 플럭스를 사용한 반도체 실장방법을 나타낸 도면이다.
도 2는, 본 발명의 일 실시예에 따른 에폭시 솔더링 페이스트를 사용한 반도체 실장방법을 나타낸 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명의 일 측면에 따르면, 에폭시 수지, 방열제, 에폭시 경화제, 활성제 및 경화촉진제를 포함하는 것을 특징으로 하는 에폭시 솔더링 플럭스가 제공될 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 에폭시 수지는 비스페놀 A 타입, 비스페놀 F 타입, 페놀 노볼락, 및 크레졸 노볼락 수지로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 비스페놀 A타입 에폭시 수지, 및 비스페놀 F 타입 에폭시 수지 등 상기 에폭시 수지들은 메틸에틸케톤(MEK), 데메틸 포름 아마이드(DMF), 메틸셀로솔브(MCS), 카비톨아세테이트, 카비톨, PGMEA, PGME, 톨루엔, 자일렌, NMP, 2-메톡시 에탄올 등에서 선택된 하나 이상을 용매로써 혼합하여 용해하여 사용할 수 있다. 또한, 노볼락 타입의 에폭시 수지는 상기 페놀-노볼락 또는 크레졸-노볼락 에폭시 수지를 사용할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 방열제는 상기 에폭시 수지 100 중량부에 대하여 5 내지 80 중량부로 포함될 수 있다. 이는 방열제 함량이 5 중량부 미만일 경우는 방열성이 낮아지는 문제점이 있고, 80 중량부를 초과할 경우는 솔더링의 효율이 떨어지는 문제점이 있기 때문이다.
아울러, 상기 방열제의 평균 입경은 10㎛ 이하가 바람직할 수 있다. 이는 방열제의 입경이 10㎛ 을 초과할 경우, 솔더볼 또는 파우더 입자 크기가 작을 경우에 솔더링의 효율이 떨어질 수 있기 때문이다.
또한, 본 발명의 일 실시예에 따르면, 상기 방열제는 방열성을 가지고 있는 화합물이면 특별히 한정되지 아니하나, BN, Al2O3, 및 SiO2 , 카본나노튜브(CNT), 및 그라파이트로 이루어진 군으로부터 선택된 하나 이상일 수 있다. 이러한 방열제의 첨가로 인해 방열성을 가지는 에폭시 솔더링 플럭스를 제공할 수 있게 된다.
또한, 본 발명의 일 실시예에 따르면, 상기 에폭시 경화제는 상기 에폭시 수지와 1:1 당량비로 포함될 수 있다. 이는 에폭시 경화제 함량이 당량비 미만일 경우는 수지 경화상태가 좋지 않아 부서지기 쉽거나 강도가 약해질 수 있는 문제점이 있고, 초과할 경우는 미경화 잔존물이 남아 열이 가해지게 되면 재반응이 일어나 다른 신뢰성 평가에 좋지 않은 영향을 미치게 되는 문제점이 있기 때문이다.
또한, 본 발명의 일 실시예에 따르면, 상기 에폭시 경화제는 무수물, 아민, 아민 변성 잠재성 경화제, 이미다졸계 경화제, 및 폐놀계 경화제로 이루어진 군으로부터 선택된 하나 이상일 수 있다. 상기에서 에폭시 경화제는 특별히 제한되지 아니하나, 이미다졸계 경화제로는 2-페닐이미다졸, 2-에틸-4-메틸-이미다졸, 2-에틸이미다졸, 이미다졸 등을 사용할 수 있으며, 페놀계 경화제로는 노볼락 페놀, 나트톨계 화합물들 등을 사용할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 활성제는 상기 에폭시 수지 100 중량부에 대하여 10 내지 30 중량부로 포함될 수 있다. 이는 활성제 함량이 10 중량부 미만일 경우는 솔더 볼 또는 파우더의 산화막 제거가 용이하지 않아 솔더링성이 떨어지게 되는 문제점이 있고, 30 중량부를 초과할 경우는 수지 경화 상태가 낮아지는 문제점이 있기 때문이다.
또한, 본 발명의 일 실시예에 따르면, 상기 활성제는 특별히 한정되지는 않으나, 말레산 무수물, 테트라 하이드로 프탈산 무수물(THPA), 메틸-테트라 하이드로 프탈산 무수물 (Me-THPA), 헥사 하이드로 프탈산 무수물(HHPA), 및 산(acid)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다. 한편, 상기 활성제들은 솔더볼 또는 파우더의 산화막 제거를 용이하게 하여 솔더링을 원활하게 하고, 수지가 경화되는 것을 도와주는 역할을 할 수 있다.
또한, 상기 경화촉진제는 잠재성 경화제 및 이미다졸계 경화촉진제로 이루어진 군으로부터 선택된 하나 이상일 수 있다. 아울러, 상기 경화촉진제는 상기 에폭시 수지 100 중량부에 대하여 0.1 내지 5 중량부로 포함될 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 에폭시 솔더링 플럭스는 커플링제, 도막평활제, 및 소포제로 이루어지는 군으로부터 선택된 하나 이상을 더 포함할 수 있다.
본 발명의 다른 측면에 의하면, 에폭시 수지, 방열제, 에폭시 경화제, 활성제, 및 경화촉진제를 포함하는 에폭시 솔더링 플럭스에 Thixo제, 솔벤트, 및 솔더 파우더가 더 포함된 것을 특징으로 하는 에폭시 페이스트가 제공될 수 있다.
또한, 이러한 에폭시 페이스트에 있어서 상기 활성제는 상기 에폭시 수지 100 중량부에 대하여 50 내지 80 중량부로, 상기 Thixo제는 에폭시 수지 100 중량부에 대하여 10 내지 30 중량부로 포함될 수 있다. 또한, 상기 솔벤트는 에폭시 수지 100 중량부에 대하여 20 내지 50 중량부로, 상기 솔더 파우더는 에폭시 수지 100 중량부에 대하여 300 내지 500 중량부로 포함될 수 있다.
본 발명의 또 다른 측면에 의하면, 배선 기판 상에 상기 본 발명에 따른 실시예들 중 어느 하나에 따른 에폭시 솔더링 플럭스, 또는 상기 실시예들에 따른 에폭시 페이스트를 프린팅하는 단계; 솔더 볼이 접속된 소자 기판을 준비하는 단계; 및 상기 소자 기판의 솔더 볼을 상기 에폭시 솔더링 플럭스 상에 접속시키고 가열하는 단계를 포함하는 반도체 소자 실장방법이 제공될 수 있다. 도 1은 본 발명의 일 실시예에 따른 에폭시 솔더링 플럭스를 사용한 반도체 실장방법을, 도 2는 본 발명의 일 실시예에 따른 에폭시 솔더링 페이스트를 사용한 반도체 실장방법을 나타낸 도면이다.
본 발명의 일 실시예에 따르면, 도 1 및 2에서 볼 수 있듯이, 배선 기판(40, 41) 상에 에폭시 솔더링 플럭스(30), 또는 에폭시 페이스트(31)을 프린팅하고, 솔더 볼(20, 21)들이 접속된 소자 기판(10, 11)을 준비하여 소자 기판(10, 11)의 솔더 볼(20, 21)들을 배선 기판(40, 41) 상의 에폭시 솔더링 플럭스(30), 또는 에폭시 페이스트(31) 상에 접속시키고 가열하는 단계를 거치게 된다.
이 때 에폭시 솔더링 플럭스(30), 또는 에폭시 페이스트(31)는 가열하는 온도에서 녹게 되어 활성력을 가지며, 솔더의 산화막이 제거가 쉽게 되어 녹을 수 있게 되고 자기정합(Self Align)성을 가진다. 즉, 가열 후 솔더의 녹는점에 도달하면서 범프(Bump)가 형성되고 경화가 행해진다. 경화된 에폭시 솔더링 플럭스(30), 또는 에폭시 페이스트(31)는 기판과 솔더 볼(20, 21) 주위를 감싸 솔더 볼(20, 21)의 접착력을 향상시키고, 기판 사이의 열을 바깥으로 방출함으로써 모듈 및 그 주변기기의 냉각 효율을 높여 내부의 온도를 저하 시킴으로서 고온 다습한 곳이나 열 발생이 많은 제품에 적용되는 경우 우수한 방열성을 가지게 된다.
또한, 상기 가열 단계는 에폭시가 가경화 단계를 거침으로서 최소한의 유동성을 가지는 온도 적정 범위인 110 내지 150℃ 에서 수행될 수 있다. 이를 초과할 경우, 경화가 진행되어 솔더링성(Wetting)에 영향을 미치며 기포(void) 발생에도 영향을 미칠 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 다만, 이들 실시예는 오로지 본 발명을 예시하기 위한 것으로서, 본 발명의 범위가 이들 실시예에 의해 제한되는 것으로 해석되지는 않는다 할 것이다.
(단위 : 중량부) 항목 실시예 1 실시예 2 실시예 3 실시예 4 비교예
에폭시 솔더링 플럭스 YDF-170(에폭시 수지) 100 - - - -
YD-128(에폭시 수지) - 100 100 100 100
CTL-08u
(THPA/경화제)		 70 70 70 70 70
Adipic Acid (활성제) 20 20 20 20 20
2E4MZ
(에폭시 경화 촉진제)		 1 1 1 1 1
H-BN(방열제) 10 20 30 40 -
Al2O3(방열제) 10 15 15 15 -
A-187
(커플링제)		 1 1 1 1 -
솔더 볼 조성 SAC305
Size 450㎛
실시예 1 내지 4 : 방열성 에폭시 솔더링 플럭스의 제조
상기 표 1 기재의 중량부에 따라, 액상의 비스페놀 A Type의 YD-128(국도화학) 또는 Bisphenol F type의 YDF-170(국도화학)을 에폭시 수지로, CTL-08u (신일본이화학) (4-사이클로헥센-1,2-디카복실릭무수물(THPA))를 경화제로, 아디프산을 활성제로, Hexagonal Boron Nitride(H-BN), 및 Al2O3 를 방열제로 사용하여 분산시키고, Epoxy 경화촉진을 위해 2E4MZ(사국화성공업)를 첨가하고, 첨가제로 A-187 커플링제를 넣어 충분히 분산시켜 에폭시 솔더링 플럭스를 각각 제조하였다.
비교예 : 에폭시 솔더링 플럭스의 제조
상기 실시예와 같은 방법으로 상기 표 1의 조성으로 에폭시 솔더링 플럭스를 제조하였다.
실험예 : 열저항 및 열전도도의 측정
상기 실시예 1 내지 4 및 비교예에 따라 제조된 에폭시 솔더링 플럭스의 방열성 측정을 위해 각각의 열저항 및 열전도도를 측정하였고, 하기 표 2의 결과를 얻을 수 있었다.
항목 실시예 1 실시예2 실시예 3 실시예 4 비교예
특성 열저항
(Km²/W)		 0.0073 0.0049 0.0034 0.0025 0.0113
열전도도
(W/mK)		 0.275 0.412 0.536 0.786 0.187
상기에서 나타나듯이 방열제가 첨가된 실시예 1 내지 4의 경우 비교예에 비하여 열저항이 낮고, 열전도도가 높다는 것을 알 수 있었다. 결국, 본 발명은 방열제의 첨가에 의해 방열성을 가지는 에폭시 솔더링 플럭스를 제공할 수 있고, 이를 사용함으로써 언더필 공정 및 방열시트 부착공정을 생략하여 공정 축소화에 따른 비용절감 및 공정 효율성 향상이 가능한 반도체 소자 실장방법을 제공할 수 있었다.
실시예 5 내지 8: 방열성 에폭시 페이스트의 제조
하기 표 3 기재의 중량부에 따라, 액상의 비스페놀 A Type의 YD-128(국도화학) 또는 Bisphenol F type의 YDF-170(국도화학)을 에폭시 수지로, CTL-08u (신일본이화학) (4-사이클로헥센-1,2-디카복실릭무수물(THPA))을 경화제로, Hexagonal Boron Nitride(H-BN), 및 Al2O3 를 방열제로 사용하여 분산시키고, Epoxy 경화촉진을 위해 2E4MZ(사국화성공업)를 첨가하고, 첨가제로 A-187 커플링제를, Thixo제로 Castol Wax를, 솔벤트로 Cabitol을, 활성제로 아디프산을 첨가하여 충분히 분산시켜 에폭시 솔더링 플럭스를 각각 제조한 후, 솔더 파우더를 하기 표 3의 조성에 따라 첨가하여 교반 및 탈포 공정을 수행하여 에폭시 페이스트를 제조하였다.
(단위 : 중량부) 항목 실시예 5 실시예 6 실시예 7 실시예 8


에폭시 솔더링 페이스트		 YDF-170(에폭시수지) 100 - - -
YD-128(에폭시 수지) - 100 100 100
CTL-08u
(THPA/경화제)		 70 70 70 70
Adipic Acid (활성제) 60 60 60 60
Castol Wax (Thixo제) 20 20 20 20
2E4MZ
(에폭시 경화 촉진제)		 1 1 1 1
H-BN(방열제) 10 20 30 40
Al2O3(방열제) 10 15 15 15
A-187
(커플링제)		 1 1 1 1
Cabitol (솔벤트) 40 40 40 40
Solder powder 400 400 400 400
솔더 볼 조성 SAC or Sn/Bi or Sn/Pb
Size 5~38㎛
이상으로 본 발명 내용의 특정한 부분을 상세히 기술하였는바, 당업계의 통상의 지식을 가진 자에게 있어서, 이러한 구체적 기술은 단지 바람직한 실시 양태일 뿐이며, 이에 의해 본 발명의 범위가 제한되는 것이 아닌 점은 명백할 것이다. 따라서 본 발명의 실질적인 범위는 첨부된 청구항들과 그것들의 등가물에 의하여 정의된다고 할 것이다.
10, 11 : 소자 기판
20, 21 : 솔더 볼
30 : 에폭시 솔더링 플럭스
31 : 에폭시 페이스트
40, 41 : 배선 기판

Claims (17)

  1. 에폭시 수지 100 중량부에 대하여, 방열제 5 내지 80 중량부, 에폭시 경화제, 10 내지 30 중량부의 활성제, 및 0.1 내지 5 중량부의 경화촉진제를 포함하는 것을 특징으로 하는 에폭시 솔더링 플럭스.
    이 때, 상기 에폭시 경화제는 상기 에폭시 수지와 1:1 당량비이다.
  2. 제1항에 있어서,
    상기 에폭시 수지는 비스페놀 A 타입, 비스페놀 F 타입, 페놀 노볼락, 및 크레졸 노볼락 수지로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 에폭시 솔더링 플럭스.
  3. 삭제
  4. 제1항에 있어서,
    상기 방열제는 BN, Al2O3, SiO2, 카본나노튜브(CNT), 및 그라파이트로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 에폭시 솔더링 플럭스.
  5. 삭제
  6. 제1항에 있어서,
    상기 에폭시 경화제는 무수물, 아민, 아민 변성 잠재성 경화제, 이미다졸계 경화제, 및 폐놀계 경화제로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 에폭시 솔더링 플럭스.
  7. 삭제
  8. 제1항에 있어서,
    상기 활성제는 말레산 무수물, 테트라 하이드로 프탈산 무수물(THPA), 메틸-테트라 하이드로 프탈산 무수물 (Me-THPA), 헥사 하이드로 프탈산 무수물(HHPA), 및 산(acid)으로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 에폭시 솔더링 플럭스.
  9. 제1항에 있어서,
    상기 경화촉진제는 잠재성 경화제 및 이미다졸계 경화촉진제로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 에폭시 솔더링 플럭스.
  10. 삭제
  11. 제1항에 있어서,
    상기 에폭시 솔더링 플럭스는 커플링제, 도막평활제, 및 소포제로 이루어지는 군으로부터 선택된 하나 이상을 더 포함하는 것을 특징으로 하는 에폭시 솔더링 플럭스.
  12. 에폭시 수지, 방열제, 에폭시 경화제, 활성제, 및 경화촉진제를 포함하는 에폭시 솔더링 플럭스에 Thixo제, 솔벤트, 및 솔더 파우더가 더 포함된 것을 특징으로 하는 에폭시 페이스트.
  13. 제12항에 있어서,
    상기 활성제는 상기 에폭시 수지 100 중량부에 대하여 50 내지 80 중량부로 포함되는 것을 특징으로 하는 에폭시 페이스트.
  14. 제12항에 있어서,
    상기 Thixo제는 에폭시 수지 100 중량부에 대하여 10 내지 30 중량부로 포함되는 것을 특징으로 하는 에폭시 페이스트.
  15. 제12항에 있어서,
    상기 솔벤트는 에폭시 수지 100 중량부에 대하여 20 내지 50 중량부로 포함되는 것을 특징으로 하는 에폭시 페이스트.
  16. 제12항에 있어서,
    상기 솔더 파우더는 에폭시 수지 100 중량부에 대하여 300 내지 500 중량부로 포함되는 것을 특징으로 하는 에폭시 페이스트.
  17. 배선 기판 상에 상기 제1항 내지 제11항 중 어느 하나에 따른 에폭시 솔더링 플럭스, 또는 제12항 내지 제16항 중 어느 하나에 따른 에폭시 페이스트를 프린팅하는 단계;
    솔더 볼이 접속된 소자 기판을 준비하는 단계; 및
    상기 소자 기판의 솔더 볼을 상기 에폭시 솔더링 플럭스 또는 페이스트 상에 접속시키고 가열하는 단계;
    를 포함하는 반도체 소자 실장방법.
KR20100128523A 2010-12-15 2010-12-15 방열성 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법 KR101163172B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100128523A KR101163172B1 (ko) 2010-12-15 2010-12-15 방열성 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100128523A KR101163172B1 (ko) 2010-12-15 2010-12-15 방열성 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법

Publications (2)

Publication Number Publication Date
KR20120067093A KR20120067093A (ko) 2012-06-25
KR101163172B1 true KR101163172B1 (ko) 2012-07-06

Family

ID=46686243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100128523A KR101163172B1 (ko) 2010-12-15 2010-12-15 방열성 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법

Country Status (1)

Country Link
KR (1) KR101163172B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015154233A1 (en) * 2014-04-09 2015-10-15 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding
KR20160044646A (ko) 2014-10-15 2016-04-26 덕산하이메탈(주) 솔더링 플럭스
KR101692668B1 (ko) 2016-03-10 2017-01-04 (주)호전에이블 칙소성이 우수한 에폭시 플럭스 페이스트 조성물
KR102202937B1 (ko) 2019-11-13 2021-01-14 (주)호전에이블 실링성이 우수한 에폭시 플럭스 페이스트 조성물
KR20220134718A (ko) 2021-03-26 2022-10-05 (주)호전에이블 흡광성 솔더 페이스트 조성물

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015154233A1 (en) * 2014-04-09 2015-10-15 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding
KR20160044646A (ko) 2014-10-15 2016-04-26 덕산하이메탈(주) 솔더링 플럭스
KR101692668B1 (ko) 2016-03-10 2017-01-04 (주)호전에이블 칙소성이 우수한 에폭시 플럭스 페이스트 조성물
KR102202937B1 (ko) 2019-11-13 2021-01-14 (주)호전에이블 실링성이 우수한 에폭시 플럭스 페이스트 조성물
KR20220134718A (ko) 2021-03-26 2022-10-05 (주)호전에이블 흡광성 솔더 페이스트 조성물

Also Published As

Publication number Publication date
KR20120067093A (ko) 2012-06-25

Similar Documents

Publication Publication Date Title
JP5900602B2 (ja) 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
JP4204865B2 (ja) フラックス処理用アンダーフィル組成物
JP4089636B2 (ja) 熱伝導性樹脂シートの製造方法およびパワーモジュールの製造方法
JP5958529B2 (ja) 半導体装置及びその製造方法
JP5915727B2 (ja) 半導体装置及びその製造方法
KR101163172B1 (ko) 방열성 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법
JP4887850B2 (ja) アンダーフィル用液状樹脂組成物、並びにそれを用いた半導体装置の製造方法及び半導体装置
JP7226498B2 (ja) 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
KR101818960B1 (ko) 언더필용 에폭시 솔더링 플럭스, 에폭시 솔더 페이스트 및 이를 이용한 반도체 소자 실장 방법
KR20130042241A (ko) 방열성 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법
JP5867584B2 (ja) 半導体用接着剤及び半導体装置の製造方法
JP5696302B2 (ja) インターポーザ用の金属張積層板とそれを用いた半導体パッケージ
TWI834852B (zh) 半導體用接著劑、半導體裝置的製造方法及半導體裝置
JP2017171817A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP2017098463A (ja) 半導体用接着剤、半導体装置の製造方法及び半導体装置
KR101545962B1 (ko) 접착층이 형성된 솔더볼
JP6569225B2 (ja) 半導体用接着剤、半導体装置の製造方法及び半導体装置
JP7248007B2 (ja) 半導体用接着剤及びそれを用いた半導体装置の製造方法
JP2009046606A (ja) 熱硬化性液状封止樹脂組成物及び半導体装置
JP2000265144A (ja) ダイアタッチペースト

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150609

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160623

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170623

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180420

Year of fee payment: 7