KR101163092B1 - Pogo pin for testing semiconductor package - Google Patents

Pogo pin for testing semiconductor package Download PDF

Info

Publication number
KR101163092B1
KR101163092B1 KR1020100046615A KR20100046615A KR101163092B1 KR 101163092 B1 KR101163092 B1 KR 101163092B1 KR 1020100046615 A KR1020100046615 A KR 1020100046615A KR 20100046615 A KR20100046615 A KR 20100046615A KR 101163092 B1 KR101163092 B1 KR 101163092B1
Authority
KR
South Korea
Prior art keywords
plunger
moving space
pogo pin
semiconductor device
connection
Prior art date
Application number
KR1020100046615A
Other languages
Korean (ko)
Other versions
KR20110127010A (en
Inventor
김철진
Original Assignee
김철진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김철진 filed Critical 김철진
Priority to KR1020100046615A priority Critical patent/KR101163092B1/en
Publication of KR20110127010A publication Critical patent/KR20110127010A/en
Application granted granted Critical
Publication of KR101163092B1 publication Critical patent/KR101163092B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06722—Spring-loaded
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 디바이스 테스트용 포고핀에 관한 것으로, 양측으로 관통된 이동공간(22)이 내부에 형성되는 제1플런저(20)와, 도전성 재질로 만들어지고 상기 제1플런저(20)의 이동공간(22)에 삽입되어 그 일단이 상기 이동공간(22)의 일측 접속출구(22')를 통해 선택적으로 돌출되는 제2플런저(30)와, 상기 제1플런저(20) 및 제2플런저(30) 사이에 삽입되어 상기 제1플런저(20)와 제2플런저(30)에 서로 멀어지는 방향으로 탄성력을 제공하는 탄성부재(40)를 포함하여 구성되어, 상기 제2플런저(30)의 일단은 상기 테스트 기판(50)의 기판패드(60)에 연결되고, 타단은 상기 제1플런저(20)와 제2플런저(30)의 상대이동을 통해 상기 제1플런저(20)의 이동공간(22) 일측에 형성된 접속출구(22') 외측으로 노출되어 상기 반도체 디바이스(70)의 외부접속단자(80)에 연결된다. The present invention relates to a pogo pin for testing a semiconductor device, and includes a first plunger 20 having a moving space 22 penetrating to both sides, and a moving space of the first plunger 20 made of a conductive material. A second plunger 30 inserted into the 22 and selectively protruded through one side connection outlet 22 'of the moving space 22, the first plunger 20 and the second plunger 30; And an elastic member 40 inserted between the first plunger 20 and the second plunger 30 to provide an elastic force in a direction away from each other. One side of the moving space 22 of the first plunger 20 is connected to the substrate pad 60 of the test substrate 50, and the other end thereof is moved relative to the first plunger 20 and the second plunger 30. It is exposed to the outside of the connection outlet 22 'formed in the connection to the external connection terminal 80 of the semiconductor device 70.

Description

반도체 디바이스 테스트용 포고핀{Pogo pin for testing semiconductor package} Pogo pin for testing semiconductor package

본 발명은 반도체 디바이스의 신뢰성 테스트장치에 관한 것으로, 더욱 상세하게는 반도체 패키지의 전기적 특성을 테스트할 수 있는 포고핀에 관한 것이다. The present invention relates to an apparatus for testing reliability of a semiconductor device, and more particularly, to a pogo pin capable of testing electrical characteristics of a semiconductor package.

일반적으로 완성된 반도체 제품에는 정상동작의 유무 또는 신뢰성을 위하여 여러가지 형태의 테스트 들이 수행된다. In general, the completed semiconductor product is subjected to various types of tests to ensure the normal operation or reliability.

이러한 테스트는 반도체 패키지의 모든 입출력 단자를 검사 신호 발생회로와 연결하여 정상적인 동작 및 단선여부를 검사하는 전기적 특성 테스트와, 반도체 패키지의 전원 입력 단자 등 일부 입출력 단자들을 검사신호 발생 회로와 연결하여 스트레스를 인가함으로써 반도체 패키지의 수명 및 결함 발생 여부를 체크하는 번인테스트(Burn-In Test)가 있다. This test connects all the input and output terminals of the semiconductor package with the test signal generation circuit to check the normal operation and disconnection, and connects some input and output terminals such as the power input terminal of the semiconductor package with the test signal generation circuit for stress. There is a burn-in test that checks the life of a semiconductor package and whether a defect occurs by applying the same.

이때, 상기 번인테스트의 경우에는 정상 동작 조건 보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하게 된다. In this case, in the burn-in test, stress is applied at a temperature, voltage, and current higher than normal operating conditions.

이러한 테스트를 위하여, 별도의 테스트 소켓에 반도체 패키지를 탑재시킨 상태에서 테스트가 진행된다. 그리고, 상기 테스트 소켓은 기본적으로 반도체 패키지의 형태에 따라 그 모양이 결정되고, 반도체 패키지의 외부접속단자와 소켓리드의 기계적인 접촉에 의해 테스트 기판을 연결하는 매개 역할을 한다. For this test, a test is performed while a semiconductor package is mounted in a separate test socket. In addition, the shape of the test socket is basically determined according to the shape of the semiconductor package, and serves as a medium for connecting the test board by mechanical contact between the external connection terminal of the semiconductor package and the socket lead.

즉, 상기 테스트 소켓은 반도체 패키지와 연결됨과 동시에 테스트 기판과 연결되어 이들을 연결함으로써, 테스트 기판의 신호를 반도체 패키지에 전달하여 테스트가 이루어지도록 하는 것이다. That is, the test socket is connected to the semiconductor package and at the same time connected to the test substrate, thereby connecting the test socket, thereby transmitting a signal of the test substrate to the semiconductor package to perform the test.

그리고, 반도체 패키지 중에서 외부접속단자로 솔더볼을 사용하는 볼 그리드 어레이(Ball Grid Array:BGA) 패키지의 경우에는, 플라스틱 소재의 테스트 소켓 몸체 내부에 소켓핀이 내설된 구조를 갖게 된다. 그리고, 이러한 소켓핀으로는 프로브핀(Probe Pin)이라고도 불리는 포고핀(POGO Pin)이 사용된다. In the case of a ball grid array (BGA) package using solder balls as an external connection terminal among semiconductor packages, a socket pin is embedded in a test socket body made of plastic. As the socket pin, a pogo pin, also called a probe pin, is used.

도 1에는 종래기술에 의한 일반적인 포고핀에 의한 반도체 디바이스의 테스트 모습이 개략적으로 도시되어 있다. 1 is a schematic view of a test of a semiconductor device using a conventional pogo pin according to the prior art.

이에 보듯이, 피시험대상물인 반도체 패키지(1)에는 외부접속단자(2)가 구비되고, 이에 대향하는 위치에는 테스트 기판(8) 및 이에 구비되는 기판패드(9)가 설치된다. As shown in the drawing, an external connection terminal 2 is provided in the semiconductor package 1 to be tested, and a test substrate 8 and a substrate pad 9 provided therein are provided at positions opposite thereto.

그리고, 포고핀(3)이 그 사이에 위치하여 양측을 전기적으로 연결하게 되는데, 도 1에는 테스트 소켓 몸체는 생략된 상태로 도시되어 있다. And, the pogo pin (3) is located therebetween to electrically connect both sides, it is shown in Figure 1 the test socket body is omitted.

상기 포고핀(3)은 도시된 바와 같이, 그 몸체(4) 양단에 상부플런저(5)와 하부플런저(6)가 각각 구비되고, 몸체(4)의 내부공간에는 스프링(7)이 삽입된다. 이에 따라 상기 상부플런저(5)와 하부플런저(6)는 스프링(7)에 의해 서로 멀어지는 방향으로 탄성력을 받게 된다. As shown in the pogo pin 3, the upper plunger 5 and the lower plunger 6 are respectively provided at both ends of the body 4, and the spring 7 is inserted into the inner space of the body 4. . Accordingly, the upper plunger 5 and the lower plunger 6 are subjected to an elastic force in a direction away from each other by the spring (7).

이때, 상기 상부플런저(5)는 상기 반도체 패키지(1)의 외부접속단자(2)와 접속하고, 하부플런저(6)는 테스트 기판(8)의 기판패드(9)와 연결되어, 결과적으로 상기 외부접속단자(2)와 기판패드(9) 사이가 전기적으로 연결된다. In this case, the upper plunger 5 is connected to the external connection terminal 2 of the semiconductor package 1, and the lower plunger 6 is connected to the substrate pad 9 of the test substrate 8. The external connection terminal 2 and the substrate pad 9 are electrically connected.

즉, 상기 상부플런저(5)의 일단이 상기 반도체 패키지(1)의 외부접속단자(2)에 접하고, 하부플런저(6)의 일단이 테스트 기판(8)의 기판패드(9)에 접하게 되면, 외부접속단자(2)와 기판패드(9)가 전기적으로 연결되는 것이다. That is, when one end of the upper plunger 5 is in contact with the external connection terminal 2 of the semiconductor package 1, and one end of the lower plunger 6 is in contact with the substrate pad 9 of the test substrate 8, The external connection terminal 2 and the substrate pad 9 are electrically connected to each other.

그러나 상기한 바와 같은 종래 기술에 의한 반도체 디바이스 테스트용 포고핀에는 다음과 같은 문제점이 있다. However, the above-described pogo pin for testing a semiconductor device according to the related art has the following problems.

상기 상부플런저(5)와 하부플런저(6) 사이에 위치한 스프링(7)에 의해 상부플러저와 하부플런저(6)가 전기적으로 연결되는데, 상기 스프링(7)으로 인해 외부접속단자(2)와 기판패드(9) 사이에 신호가 교환될 때 노이즈가 발생하여 고주파 신호전달 특성을 떨어 뜨리는 문제점이 있다. The upper plunger and the lower plunger 6 are electrically connected to each other by a spring 7 positioned between the upper plunger 5 and the lower plunger 6. When signals are exchanged between the substrate pads 9, noise is generated to deteriorate high frequency signal transmission characteristics.

특히, 이러한 노이즈는 스프링(7)의 권선수가 증가할수록 증가하여, 반도체 디바이스에 대한 정밀한 테스트가 이루어지지 못하도록 하는 문제점이 있다. In particular, such noise increases as the number of turns of the spring 7 increases, which prevents precise testing of the semiconductor device.

물론, 상기 상부플런저(5) 및 하부플런저(6)와 스프링(7)이 서로 직접 접하지 않도록 절연체를 삽입하고, 상부플런저(5)와 하부플런저(6)가 몸체(4)를 통해서 전기적으로 연결되도록 할 수도 있으나, 이렇게 되면 부품수가 증가하고, 상부플런저(5) 및 하부플런저(6)와 몸체(4) 사이의 마찰과정에서 안정적이지 못한 신호교환이 이루어지게 되는 문제점이 있다. Of course, the insulator is inserted so that the upper plunger 5 and the lower plunger 6 and the spring 7 do not directly contact each other, and the upper plunger 5 and the lower plunger 6 are electrically connected through the body 4. It may be connected, but this increases the number of parts, there is a problem that the unstable signal exchange is made in the friction process between the upper plunger 5 and the lower plunger 6 and the body (4).

또한, 다른 방법으로, 스프링(7)을 통하지 않고 플런저(4,5)에 의해 외부접속단자(2)와 기판패드(9) 사이가 직접 연결되도록 할 수도 있다. 그러나 이 경우에는 스프링(7)의 완충력을 기대할 수 없어, 포고핀(3)이나 상대물의 손상이 쉽게 일어나는 문제점이 있다. Alternatively, the plungers 4 and 5 may be directly connected between the external connection terminal 2 and the substrate pad 9 without passing through the spring 7. However, in this case, the buffering force of the spring 7 cannot be expected, and there is a problem that damage to the pogo pin 3 and the counterpart easily occurs.

그리고, 도 1에서 보듯이, 일반적인 포고핀(3)은 다수개의 부품으로 이루어져 부품 사이의 조립이 필요한데, 각 부품의 크기가 작아 조립성이 떨어지고 조립 후에는 부품 사이의 분리가 어려워 포고핀(3)의 유지보수가 쉽지 않은 문제점이 있다.
In addition, as shown in Figure 1, the general pogo pin (3) is composed of a plurality of parts need to be assembled between the parts, each of the size of the parts are small, assembling is inferior, after assembly is difficult to separate between the pogo pin (3 ) Is not easy to maintain.

본 발명의 목적은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로, 하나의 도전성 부품으로 테스트 기판과 반도체 디바이스 사이가 직접 전기적으로 연결되도록 함과 동시에 탄성부재의 완충력에 의해 포고핀 또는 상대물이 손상되는 것을 방지하는 것이다. An object of the present invention is to solve the problems of the prior art as described above, the pogo pin or the counterpart by the buffering force of the elastic member while at the same time the direct connection between the test substrate and the semiconductor device as a single conductive component It is to prevent it from being damaged.

본 발명의 다른 목적은 포고핀을 구성하는 각 부품 사이의 조립 및 분리가 간단하고, 조립 후 각 부품 사이가 임의로 분리되는 것을 방지하는 것이다.
Another object of the present invention is to assemble and separate between the components constituting the pogo pin is simple, and to prevent the separation between the components after assembly.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 반도체 디바이스의 테스트를 위해 반도체 디바이스와 테스트 기판 사이를 전기적으로 연결하는 반도체 디바이스 테스트용 포고핀에 있어서, 양측으로 관통된 이동공간이 내부에 형성되는 제1플런저와, 도전성 재질로 만들어지고 상기 제1플런저의 이동공간에 삽입되어 그 일단이 상기 이동공간의 일측 접속출구를 통해 선택적으로 돌출되는 제2플런저와, 상기 제1플런저 및 제2플런저 사이에 삽입되어 상기 제1플런저와 제2플런저에 서로 멀어지는 방향으로 탄성력을 제공하는 탄성부재를 포함하여 구성되어, 상기 제2플런저의 일단은 상기 테스트 기판의 기판패드에 연결되고, 타단은 상기 제1플런저와 제2플런저의 상대이동을 통해 상기 제1플런저의 이동공간 일측에 형성된 접속출구 외측으로 노출되어 상기 반도체 디바이스의 외부접속단자에 연결된다. According to a feature of the present invention for achieving the object as described above, the present invention is a pogo pin for testing a semiconductor device electrically connected between the semiconductor device and the test substrate for the test of the semiconductor device, the movement penetrated to both sides A first plunger having a space formed therein, a second plunger made of a conductive material and inserted into a moving space of the first plunger, one end of which selectively protrudes through one side connection exit of the moving space, and the first And an elastic member inserted between the plunger and the second plunger to provide elastic force to the first plunger and the second plunger in a direction away from each other, wherein one end of the second plunger is connected to the substrate pad of the test substrate. The other end is formed on one side of the moving space of the first plunger through the relative movement of the first plunger and the second plunger It is exposed to the outside of the connection outlet and connected to the external connection terminal of the semiconductor device.

상기 제2플런저는 원기둥형상으로 형성되는 몸체부와 상기 몸체부의 일측으로 연장되어 상기 테스트 기판의 기판패드와 전기적으로 연결되는 기판연결부와, 상기 몸체부로부터 상기 기판연결부의 반대방향으로 연장되어 상기 제1플런저의 이동공간으로 삽입되고 그 선단 일부는 상기 이동공간의 개구된 접속출구를 통해 선택적으로 돌출되는 반도체연결부를 포함하여 구성된다. The second plunger may include a body portion formed in a cylindrical shape and a substrate connection portion extending to one side of the body portion to be electrically connected to the substrate pad of the test substrate, and extending from the body portion in the opposite direction to the substrate connection portion. A portion of the tip is inserted into the moving space of the plunger and includes a semiconductor connecting portion that protrudes selectively through the open connection outlet of the moving space.

상기 제2플런저의 반도체연결부의 길이는 상기 제1플런저의 이동공간의 길이보다 길거나 같게 형성된다. The length of the semiconductor connecting portion of the second plunger is formed longer than or equal to the length of the moving space of the first plunger.

상기 제1플런저의 이동공간의 개구된 접속출구 가장자리에는 다수개의 지지레그가 돌출되어 형성된다. A plurality of support legs protrude from the edges of the open connection exits of the moving space of the first plunger.

상기 제1플런저는 절연성 재질로 만들어진다. The first plunger is made of an insulating material.

상기 제1플런저와 상기 제2플런저에는 각각 압입부가 구비되어, 상기 탄성부재의 양단에 각각 압입되어 결합된다. The first plunger and the second plunger are provided with press-fitting portions, respectively, and are pressed into and coupled to both ends of the elastic member.

상기 제2플런저의 몸체부에는 안착플랜지가 구비되어 상기 제2플런저가 테스트 소켓 하우징의 일측에 걸어진다. A mounting flange is provided at the body of the second plunger so that the second plunger is hooked to one side of the test socket housing.

상기 제1플런저의 이동공간 내면과 상기 이동공간으로 삽입되는 상기 제2플런저의 외면에는 서로 대응되는 가이드돌기와 가이드채널이 형성되어 상기 제1플런저와 제2플런저의 조립 및 상대이동이 안내된다. Guide protrusions and guide channels corresponding to each other are formed on an inner surface of the moving space of the first plunger and an outer surface of the second plunger inserted into the moving space to guide assembly and relative movement of the first plunger and the second plunger.

상기 가이드채널은 상기 가이드돌기의 삽입이 안내되도록 상기 이동공간의 입구로부터 상기 제1플런저 및 제2플런저의 상대이동방향으로 연장되는 도입부와, 상기 도입부의 일단으로부터 직교한 방향으로 연장되는 연결부와, 상기 연결부의 일단으로부터 상기 도입부와 나란한 방향으로 연장되어 상기 제1플런저와 제2플런저가 일정경로를 따라 상대이동되도록 하는 안내부를 포함하여 구성된다. The guide channel may include an introduction part extending in a relative movement direction of the first plunger and the second plunger from an inlet of the moving space to guide the insertion of the guide protrusion, a connection part extending in a direction orthogonal from one end of the introduction part; And a guide part extending from one end of the connection part in a direction parallel to the introduction part to allow the first plunger and the second plunger to move relatively along a predetermined path.

상기 안내부는 상기 연결부의 일단으로부터 양측으로 연장되어 형성된다. The guide portion extends from both ends of one end of the connecting portion.

상기 연결부의 일측에는 그 폭이 좁아지는 걸이턱이 형성되어, 상기 제1플런저와 제2플런저가 임의로 분리된다. On one side of the connecting portion is formed a hanger that narrows the width, the first plunger and the second plunger is arbitrarily separated.

상기 가이드돌기 및 가이드채널은 서로 반대되는 면에 각각 쌍을 이루어 구비된다.
The guide protrusion and the guide channel are provided in pairs on opposite surfaces.

본 발명에 의한 반도체 디바이스 테스트용 포고핀에 의하면 다음과 같은 효과를 기대할 수 있다. According to the pogo pin for semiconductor device test by this invention, the following effects can be anticipated.

본 발명에서는 테스트대상물과 테스트기판 사이의 전기적 연결이, 다수개의 부품을 거치거나 권선된 스프링에 의하여 이루어지지 않고, 포고핀의 부품 중 제2플런저 하나에 의해 이루어지게 되므로, 테스트대상물과 테스트기판 사이에서 전기적 노이즈가 작아지게 된다. 이에 따라 테스트과정에서 예측하기 어려운 외부요인이 줄어들고, 보다 정확한 측정이 가능해지는 효과가 있다. In the present invention, since the electrical connection between the test object and the test substrate is made by a second plunger of the parts of the pogo pin, not through a plurality of parts or wound springs, between the test object and the test substrate The electrical noise is reduced at. As a result, external factors that are difficult to predict during the test process are reduced and more accurate measurement is possible.

그리고, 본 발명에서는 포고핀을 구성하는 제2플런저의 접속단이 평소에는 제1플런저의 이동공간 내부에 존재하여 노출되지 않으므로, 비교적 날카로운 접속단에 의해 다른 부품이 손상되거나 접속단 자체가 손상되는 것이 방지될 수 있어 안정성 및 내구성이 좋아지는 효과가 있다. In the present invention, since the connecting end of the second plunger constituting the pogo pin is normally present inside the moving space of the first plunger, the other end is damaged or the connecting end itself is damaged by the relatively sharp connecting end. Can be prevented so that stability and durability are improved.

또한, 포고핀을 구성하는 제1플런저와 제2플런저에 구비된 가이드돌기와 가이드채널에 의해 두 플런저 사이가 결합되는 경우에는, 조립과정이 단순해짐과 동시에 두 플런저가 임의로 분리되는 것을 방지할 수 있고, 분리하는 경우에도 포고핀을 파손하지 않고 조립의 역순으로 용이하게 분리가 가능하므로 포고핀의 유지보수성이 좋아지는 효과도 있다. In addition, when the two plungers are coupled between the guide plunger and the guide channel provided in the first and second plungers constituting the pogo pin, the assembling process can be simplified and the two plungers can be prevented from being separated at random. In addition, even if the separation does not damage the pogo pin can be easily separated in the reverse order of assembly, so the maintenance of the pogo pin is also improved.

그리고, 본 발명에서는 제1플런저에 구비된 지지레그가 테스트 대상물인 반도체디바이스의 외부접속단자를 가이드하여 제2플런저의 접속단과 안정적으로 접속할 수 있도록 하므로, 테스트 신뢰성이 향상되는 효과를 기대할 수 있다.
Further, in the present invention, since the support leg provided in the first plunger guides the external connection terminal of the semiconductor device as the test object to be stably connected to the connection end of the second plunger, the test reliability can be improved.

도 1은 종래기술에 의한 일반적인 포고핀에 의한 반도체 디바이스의 테스트 모습을 개략적으로 보인 예시도.
도 2는 본 발명에 의한 반도체 디바이스 테스트용 포고핀의 바람직한 실시예의 모습을 보인 사시도.
도 3은 본 발명 실시예의 구성을 보인 분해사시도.
도 4는 본 발명 실시예의 구성을 보인 단면도.
도 5 및 도 6은 본 발명 실시예를 이용하여 반도체 디바이스를 테스트하는 모습을 순차적으로 보인 작업상태도.
도 7은 본 발명에 의한 반도체 디바이스 테스트용 포고핀의 다른 실시예의 모습을 보인 분해사시도.
도 8은 도 7에 도시된 실시예를 구성하는 제1플런저의 내부구성을 보인 요부단면도.1 is an exemplary view schematically showing a test state of a semiconductor device by a general pogo pin according to the prior art.
Figure 2 is a perspective view showing a preferred embodiment of the pogo pin for testing a semiconductor device according to the present invention.
Figure 3 is an exploded perspective view showing the configuration of the embodiment of the present invention.
4 is a cross-sectional view showing the configuration of an embodiment of the present invention.
5 and 6 are working state diagrams showing sequentially the state of testing a semiconductor device using an embodiment of the present invention.
7 is an exploded perspective view showing another embodiment of a pogo pin for testing a semiconductor device according to the present invention.
FIG. 8 is a cross-sectional view illustrating main parts of the first plunger of the embodiment shown in FIG. 7; FIG.

이하 본 발명에 의한 반도체 디바이스 테스트용 포고핀의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.Hereinafter, a preferred embodiment of a pogo pin for testing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 의한 반도체 디바이스 테스트용 포고핀의 바람직한 실시예의 모습이 사시도로 도시되어 있고, 도 3에는 본 발명 실시예의 구성이 분해사시도로 도시되어 있으며, 도 4에는 본 발명 실시예의 구성이 단면도로 도시되어 있다. Figure 2 is a perspective view of a preferred embodiment of a pogo pin for testing a semiconductor device according to the present invention, Figure 3 is an exploded perspective view of the configuration of the embodiment of the present invention, Figure 4 is a configuration of the embodiment of the present invention Shown in cross section.

이들 도면에 도시된 바에 따르면, 반도체 디바이스 테스트용 포고핀(이하 '포고핀'이라 한다)의 골격은 제1플런저(20)가 형성한다. 상기 제1플런저(20)는 대략 원통형상 몸체(21)로 형성되고, 그 내부에는 이동공간(22)이 형성된다. 물론, 상기 제1플런저(20)는 원통형상이 아닌, 다각형상으로 형성될 수도 있으며, 다만 그 내부에는 이동공간(22)이 형성되어야 한다. As shown in these figures, the first plunger 20 forms a skeleton of a pogo pin (hereinafter referred to as a 'pogo pin') for testing a semiconductor device. The first plunger 20 is formed as a substantially cylindrical body 21, the moving space 22 is formed therein. Of course, the first plunger 20 may be formed in a polygonal shape instead of a cylindrical shape, but a moving space 22 should be formed therein.

상기 제1플런저(20)의 형상은 도 3 및 도 4에 잘 도시되어 있는데, 이에 보듯이 상기 제1플런저(20)는 양측으로 개구되어 형성되고, 개구된 양단 중 상측에는 접속출구(22', 도 4참조)가 형성된다. 상기 접속출구(22')는 아래에서 설명될 제2플런저(30)의 반도체연결부(38)가 선택적으로 돌출되는 부분이다. The shape of the first plunger 20 is well illustrated in FIGS. 3 and 4, and as shown in the drawing, the first plunger 20 is formed to be open at both sides, and a connection outlet 22 ′ is formed at an upper side of the opened ends. , See FIG. 4). The connection outlet 22 ′ is a portion where the semiconductor connecting portion 38 of the second plunger 30 to be described below selectively protrudes.

상기 제1플런저(20)에는 압입부(23,24)가 형성된다. 상기 압입부(23,24)는 상기 제1플런저(20)의 일단이 단차지게 형성되는 부분으로, 아래에서 설명될 탄성부재(40)에 압입을 통해 결합된다. Indentation parts 23 and 24 are formed in the first plunger 20. The press-fitting parts 23 and 24 are portions in which one end of the first plunger 20 is stepped, and are coupled through press-fit to the elastic member 40 to be described below.

이때, 상기 압입부(23,24)는 서로 직경을 달리하는 제1압입부(23)와 제2압입부(24)로 구성된다. 상기 제1압입부(23)는 상대적으로 제2압입부(24) 보다 직경이 크게 형성되어, 제2압입부(24)에 의해 상기 제1플런저(20)가 탄성부재(40)에 보다 원활하게 삽입되고, 삽입된 후에는 제1플런저(20)에 의해 견고하게 결합된 상태를 유지할 수 있다. In this case, the press-fitting parts 23 and 24 are configured of the first press-fitting part 23 and the second press-fitting part 24 having different diameters from each other. The first press part 23 is relatively larger in diameter than the second press part 24, so that the first plunger 20 is smoother to the elastic member 40 by the second press part 24. It is inserted into, and after being inserted can remain firmly coupled by the first plunger 20.

상기 제1플런저(20)에는 걸림턱(25)이 구비된다. 상기 걸림턱(25)은 탄성부재(40)의 일단이 안착되는 부분으로, 상기 제1플런저(20)의 외면이 요입되어 단차지게 형성된다. The first plunger 20 is provided with a locking jaw 25. The catching jaw 25 is a portion at which one end of the elastic member 40 is seated, and an outer surface of the first plunger 20 is recessed to form a stepped portion.

상기 제1플런저(20)의 일단에는 지지레그(26)가 구비된다. 상기 지지레그(26)는 상기 제1플런저(20)의 이동공간(22) 일측에 개구된 접속출구(22') 가장자리에 형성되는 것으로, 테스트 기판(50)의 기판패드(60)와 접하게 된다.(도 6참조)One end of the first plunger 20 is provided with a support leg 26. The support leg 26 is formed at an edge of the connection outlet 22 ′ opened at one side of the moving space 22 of the first plunger 20, and comes into contact with the substrate pad 60 of the test substrate 50. (See Figure 6)

이때, 상기 지지레그(26)는 상기 접속출구(22') 주변이 요철형상으로 돌출되어 형성되는 것으로, 본 실시예에서는 총 3개의 지지레그(26)가 구비되나, 반드시 이에 한정될 필요는 없다. In this case, the support leg 26 is formed by protruding the concave-convex shape around the connection outlet 22 '. In this embodiment, a total of three support legs 26 are provided, but the present invention is not necessarily limited thereto. .

상기 제1플런저(20)는 절연성 재질로 만들어질 수 있다. 즉, 상기 제1플런저(20)는 전기의 전도를 방지하기 위해, 합성수지를 비롯한 절연성 재질로 만들어질 수 있는데, 이는 제2플런저(30)에 의해서만 반도체 디바이스(70)와 테스트 기판(50) 사이가 전기적으로 연결되도록 하기 위함이다. 물론, 상기 제1플런저(20)는 도전성 재질로 만들어질 수도 있다. The first plunger 20 may be made of an insulating material. That is, the first plunger 20 may be made of an insulating material including synthetic resin to prevent conduction of electricity, which may be formed between the semiconductor device 70 and the test substrate 50 only by the second plunger 30. Is to be electrically connected. Of course, the first plunger 20 may be made of a conductive material.

한편, 상기 제1플런저(20)에는 제2플런저(30)가 결합된다. 상기 제2플런저(30)는 상기 제1플런저(20)에 조립되어 제1플런저(20)와 상대이동하는 것으로, 반도체 디바이스(70)와 테스트 기판(50) 사이를 실질적으로 연결하는 매개체가 된다. Meanwhile, a second plunger 30 is coupled to the first plunger 20. The second plunger 30 is assembled to the first plunger 20 to move relative to the first plunger 20, and is a medium for substantially connecting the semiconductor device 70 and the test substrate 50. .

이를 위해, 상기 제2플런저(30)는 도전성 재질로 만들어지는데, 일반적인 금속은 물론, 베릴륨동과 같은 동계합금재질을 비롯하여 각종 합금재질로 만들어질 수도 있다. To this end, the second plunger 30 is made of a conductive material, as well as a general metal, may be made of various alloy materials, including copper alloy material such as beryllium copper.

도 3에서 보듯이, 상기 제2플런저(30)는 골격을 형성하는 몸체부(31)와, 상기 몸체부(31)의 양측으로 각각 연장되는 기판연결부(32) 및 반도체연결부(38)로 구성된다. 그리고 이들은 각각 원형의 횡단면을 갖도록 형성된다. As shown in FIG. 3, the second plunger 30 includes a body part 31 forming a skeleton, a substrate connection part 32 and a semiconductor connection part 38 extending to both sides of the body part 31, respectively. do. And they are each formed to have circular cross sections.

상기 몸체부(31)는 상기 제2플런저(30)에서 직경이 상대적으로 큰 부분으로, 테스트 소켓(미도시) 내부에 삽입되는 부분이다.The body portion 31 is a portion having a relatively large diameter in the second plunger 30 and is inserted into a test socket (not shown).

상기 몸체부(31)에는 기판연결부(32)가 구비된다. 상기 기판연결부(32)는 상기 몸체부(31)로터 일방으로 연장되어 테스트 기판(50)의 기판패드(60)에 접하여 전기적으로 연결되는 부분으로, 도시된 바와 같이 그 선단에 형성된 패드접속단(32')이 반구형상으로 형성된다. The body part 31 is provided with a substrate connection part 32. The substrate connection part 32 extends to one side of the body part 31 and is electrically connected to the substrate pad 60 of the test substrate 50. The pad connection end formed at the front end thereof is illustrated in FIG. 32 ') is formed in a hemispherical shape.

상기 몸체부(31)에는 압입부(33)가 구비된다. 상기 압입부(33)는 상기 제1플런저(20)의 압입부(23,24)와 마찬가지로 탄성부재(40)의 일단에 압입되어, 제2플런저(30)와 탄성부재(40)의 결합을 유도하는 부분이다. The body part 31 is provided with a press-fit part 33. The press-fitting part 33 is press-fitted into one end of the elastic member 40 like the press-fitting parts 23 and 24 of the first plunger 20, thereby coupling the second plunger 30 and the elastic member 40. It's a derivation part.

상기 몸체부(31)에는 안착플랜지(36)가 구비된다. 상기 안착플랜지(36)는 상기 제2플런저(30)의 몸체부(31) 외면을 둘러 돌출되어 형성되는 것으로, 제2플런저(30)가 테스트 소켓 하우징(D2, 도 5참조)의 일측에 걸어지도록 하기 위한 것이다. 상기 안착플랜지(36)를 통해 상기 제2플런저(30)의 이동범위가 제한되어, 과도하게 돌출되는 것이 방지된다. The body portion 31 is provided with a mounting flange (36). The seating flange 36 is formed to protrude around the outer surface of the body portion 31 of the second plunger 30, and the second plunger 30 hangs on one side of the test socket housing D2 (see FIG. 5). To lose. The movement range of the second plunger 30 is limited through the seating flange 36, thereby preventing excessive protrusion.

상기 몸체부(31)에는 걸림단(35)이 구비된다. 상기 걸림단(35)은 탄성부재(40)의 일단이 걸어지는 부분으로, 상기 제1플런저(20)의 걸림턱(25)과 함께 탄성부재(40)의 양단에 각각 접하여 탄성력을 제공받게 된다. The body portion 31 is provided with a locking end 35. The locking end 35 is a portion at which one end of the elastic member 40 is hooked, and is provided with an elastic force in contact with both ends of the elastic member 40 together with the locking jaw 25 of the first plunger 20. .

상기 제2플런저(30)에는 반도체연결부(38)가 구비된다. 상기 반도체연결부(38)는 상기 제2플런저(30)로부터 상기 기판연결부(32) 반대방향으로 돌출되는 것으로, 상기 기판연결부(32) 보다 상대적으로 길게 형성된다. The second plunger 30 is provided with a semiconductor connector 38. The semiconductor connector 38 protrudes from the second plunger 30 in the opposite direction to the substrate connector 32 and is formed to be relatively longer than the substrate connector 32.

보다 정확하게는 상기 반도체연결부(38)는 상기 제1플런저(20)의 이동공간(22)의 길이보다 길거나 같게 형성된다. 이는 상기 반도체연결부(38)의 일단에 형성되는 접속단(39)이 상기 이동공간(22)의 접속출구(22')를 통해 선택적으로 돌출될 수 있도록 하기 위함이다. More precisely, the semiconductor connector 38 is formed to be equal to or longer than the length of the moving space 22 of the first plunger 20. This is to allow the connection end 39 formed at one end of the semiconductor connection part 38 to protrude selectively through the connection outlet 22 ′ of the moving space 22.

상기 반도체연결부(38)의 접속단(39)은 대략 반구형상으로 라운드지게 형성되는데, 이에 따라 상기 접속단(39)은 반도체 디바이스(70)의 외부접속단자(80)와의 사이에서 점접촉을 하게 된다. The connection end 39 of the semiconductor connection part 38 is formed to be rounded in a substantially hemispherical shape, so that the connection end 39 makes point contact with the external connection terminal 80 of the semiconductor device 70. do.

상기 제1플런저(20)와 제2플런저(30) 사이에는 탄성부재(40)가 구비된다. 상기 탄성부재(40)는 상기 제1플런저(20)와 제2플런저(30)에 서로 멀어지는 방향으로 탄성력을 제공하게 되는데, 이는 상기 제2플런저(30)의 접속단(39)이 평소에는 노출되지 않고 제1플런저(20)의 이동공간(22) 내부에 위치할 수 있도록 하기 위한 것이다. 이에 따라 상기 접속단(39)은 평소 어느 정도 보호될 수 있다. An elastic member 40 is provided between the first plunger 20 and the second plunger 30. The elastic member 40 provides an elastic force to the first plunger 20 and the second plunger 30 in a direction away from each other, which is exposed to the connecting end 39 of the second plunger 30 normally It is to be able to be located in the moving space 22 of the first plunger 20 without being. Accordingly, the connection end 39 may be protected to some extent.

상기 탄성부재(40)는 내부에 관통공간(41)이 형성되는 코일스프링으로 구비되어, 상기 관통공간(41) 양단이 각각 제1플런저(20)의 걸림턱(25)과 제2플런저(30)의 걸림단(35)에 각각 안착된다. 이에 따라 상기 탄성부재(40)는 제1플런저(20)와 제2플런저(30)에 안정적으로 탄성력을 제공할 수 있다.
The elastic member 40 is provided with a coil spring having a through space 41 formed therein, and both ends of the through space 41 have a latching jaw 25 and a second plunger 30 of the first plunger 20, respectively. Are respectively seated on the engaging ends 35 of. Accordingly, the elastic member 40 can stably provide the elastic force to the first plunger 20 and the second plunger 30.

이하 본 발명에 의한 반도체 디바이스 테스트용 포고핀를 이용하여 반도체 디바이스를 테스트하는 과정을 도면을 참조하여 상세하게 설명하기로 한다. Hereinafter, a process of testing a semiconductor device using a pogo pin for testing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 5 및 도 6에는 본 발명 실시예를 이용하여 반도체 디바이스를 테스트하는 모습이 작업상태도로 도시되어 있다. 5 and 6 illustrate working state diagrams of testing a semiconductor device using an embodiment of the present invention.

설명의 편의를 위해 반도체 디바이스(70)와 테스트 기판(50)에 대해 간단히 살펴보면, 상기 반도체 디바이스(70)와 테스트 기판(50)은 서로 마주보도록 설치되는데, 보다 정확하게는 고정된 테스트 기판(50)의 상방으로 테스트될 반도체 디바이스(70)가 이동하게 된다. For convenience of description, the semiconductor device 70 and the test substrate 50 will be briefly described. The semiconductor device 70 and the test substrate 50 are installed to face each other, more precisely, the fixed test substrate 50. The semiconductor device 70 to be tested is moved above.

상기 테스트 기판(50)에는 기판패드(60)가 구비되고, 상기 반도체 디바이스(70)에는 외부접속단자(80)가 각각 구비되어 이들 사이가 전기적으로 연결된다. 즉, 상기 외부접속단자(80)로부터 포고핀을 거쳐 상기 테스트 기판(50)의 기판패드(60)로 전기신호가 전달되어 반도체 디바이스(70)의 각종 상태가 점검될 수 있는 것이다. The test substrate 50 is provided with a substrate pad 60, and the semiconductor device 70 is provided with an external connection terminal 80, and electrically connected therebetween. That is, electrical signals are transmitted from the external connection terminal 80 to the substrate pad 60 of the test substrate 50 through the pogo pins so that various states of the semiconductor device 70 may be checked.

다시 본 발명에 의한 반도체 디바이스 테스트용 포고핀(이하 '포고핀')을 이용하여 반도체 디바이스를 테스트 하는 과정을 살펴보면, 먼저 상기 포고핀은 테스트소켓의 하우징에 삽입된다. Referring to the process of testing a semiconductor device using the pogo pin for testing a semiconductor device (hereinafter 'pogo pin') according to the present invention, the pogo pin is first inserted into the housing of the test socket.

상기 하우징은 도 5에서 보듯이 제1하우징(D1)과 제2하우징(D2)으로 구성되고, 상기 제1하우징(D1)과 제2하우징(D2)에 형성된 관통공(도면부호 부여 않음)에 상기 포고핀이 삽입되는 것이다. The housing is composed of a first housing (D1) and a second housing (D2), as shown in Figure 5, in the through hole (not shown) formed in the first housing (D1) and the second housing (D2) The pogo pin is inserted.

이때, 상기 포고핀의 제2플런저(30)에 형성된 안착플랜지(36)에 의해 상기 포고핀의 이동경로가 제한된다. 보다 정확하게는 상기 안착플랜지(36)가 상기 제1하우징(D1)과 제2하우징(D2) 사이에 형성된 빈공간에 위치하여, 상기 포고핀의 이동되는 과정에서 제1하우징(D1)과 제2하우징(D2)의 관통공 가장자리에 각각 걸어짐으로써 이동경로가 제한되는 것이다. At this time, the movement path of the pogo pin is limited by the mounting flange 36 formed on the second plunger 30 of the pogo pin. More precisely, the seating flange 36 is located in an empty space formed between the first housing D1 and the second housing D2, and the first housing D1 and the second housing are moved in the process of moving the pogo pins. The movement paths are limited by being walked on the edges of the through holes of the housing D2, respectively.

상기 포고핀은 탄성부재(40)의 양단에 각각 제1플런저(20)와 제2플런저(30)의 압입부(23,24)가 압입된 상태이므로, 이들 부품 사이는 조립된 상태를 유지할 수 있게 된다. Since the pogo pin is in a state in which the indentation portions 23 and 24 of the first plunger 20 and the second plunger 30 are pressed into both ends of the elastic member 40, the parts can be assembled between these parts. Will be.

그리고, 이와 같이 포고핀이 설치된 상기 테스트소켓은 상기 테스트 기판(50)의 상방에 설치된다.The test socket in which the pogo pins are installed in this way is installed above the test substrate 50.

이에 따라, 상기 테스트 기판(50)의 기판패드(60)에는 상기 포고핀의 제2플런저(30)가 접하게 된다. 보다 정확하게는 상기 기판패드(60)에 제2플런저(30)의 기판연결부(32) 선단에 형성된 패드접속단(32')이 안착되어 서로 전기적으로 연결되는 것이다. Accordingly, the second plunger 30 of the pogo pin is in contact with the substrate pad 60 of the test substrate 50. More precisely, the pad connection end 32 ′ formed at the front end of the substrate connection part 32 of the second plunger 30 is seated on the substrate pad 60 and electrically connected to each other.

이와 같은 상태에서 테스트될 반도체 디바이스(70)(일반적으로 반도체 패키지)가 하방으로 이동하게 된다. 그리고, 이와 같이 반도체 디바이스(70)가 하강하는 과정에서 반도체 디바이스(70)의 외부접속단자(80)는 상기 포고핀을 가압하게 된다. In this state, the semiconductor device 70 (generally a semiconductor package) to be tested is moved downward. As the semiconductor device 70 descends as described above, the external connection terminal 80 of the semiconductor device 70 presses the pogo pins.

즉, 상기 외부접속단자(80)가 상기 포고핀의 제1플런저(20)를 누르게 되는데, 이때 외부접속단자(80)가 누르기 직전에는, 상기 탄성부재(40)가 상기 제1플런저(20)를 눌러 제1플런저(20)가 상방으로 이동된 상태이므로, 제2플런저(30)의 반도체연결부(38)의 접속단(39)은 외부로 노출되지 않은 상태이다. That is, the external connection terminal 80 presses the first plunger 20 of the pogo pin. At this time, just before the external connection terminal 80 is pressed, the elastic member 40 is the first plunger 20. Since the first plunger 20 is moved upward by pressing, the connection end 39 of the semiconductor connecting portion 38 of the second plunger 30 is not exposed to the outside.

이 상태에서 외부접속단자(80)가 제1플런저(20)의 지지레그(26)를 누르게 되면, 상기 제1플런저(20)는 하강하게 되고 제2플런저(30)가 상대적으로 상승하여 제2플런저(30)의 반도체연결부(38)의 접속단(39)이 제1플런저(20)의 접속출구(22') 외측으로 돌출된다. 이와 같은 모습이 도 6에 도시되어 있다. In this state, when the external connection terminal 80 presses the support leg 26 of the first plunger 20, the first plunger 20 is lowered and the second plunger 30 is relatively raised to the second. The connection end 39 of the semiconductor connecting portion 38 of the plunger 30 protrudes outward from the connection outlet 22 ′ of the first plunger 20. This is shown in FIG. 6.

이와 동시에, 상기 반도체연결부(38)의 접속단(39)은 상기 외부접속단자(80)와 접하여 전기적으로 연결된다. 이때, 상기 외부접속단자(80)가 상기 제1플런저(20)를 누르게 되더라도, 제1플런저(20)는 탄성부재(40)의 탄성력을 극복하면서 하강할 수 있어, 부품의 손상이 방지될 수 있다. At the same time, the connection terminal 39 of the semiconductor connector 38 is electrically connected to the external connection terminal 80. At this time, even if the external connection terminal 80 is pressed by the first plunger 20, the first plunger 20 can be lowered while overcoming the elastic force of the elastic member 40, thereby preventing damage to parts have.

그리고, 상기 제1플런저(20)의 지지레그(26)가 상기 외부접속단자(80)의 외측을 자연스럽게 감싸면서 제2플런저(30)의 접속단(39) 중앙으로 안내하게 되므로, 보다 정확한 접속이 이루어질 수 있다. In addition, since the support leg 26 of the first plunger 20 guides the center of the connection end 39 of the second plunger 30 while naturally surrounding the outside of the external connection terminal 80, a more accurate connection is possible. This can be done.

이와 같이 상기 포고핀은 제2플런저(30)의 양단이 각각 외부접속단자(80)와 기판패드(60)에 접하게 되므로, 반도체 디바이스(70)와 테스트 기판(50)은 제2플런저(30) 하나를 매개로 전기적으로 연결된 상태에서 테스트가 이루어진다. As described above, since both ends of the second plunger 30 are in contact with the external connection terminal 80 and the substrate pad 60, the pogo pins have the second plunger 30 connected to the semiconductor device 70 and the test substrate 50. The test is carried out with one connected electrically.

이에 따라, 별도의 부품과 함께 전기적 연결을 수행하거나, 권선된 스프링에 의하여 전기적 연결이 이루어지지 않으므로, 반도체 디바이스(70)와 테스트 기판(50) 사이의 전기적 연결에 있어 노이즈가 작아지고, 예측하기 어려운 외부요인이 줄어들 수 있게 된다.
Accordingly, the electrical connection is performed together with a separate component, or because the electrical connection is not made by the wound spring, the noise is reduced in the electrical connection between the semiconductor device 70 and the test substrate 50, and to predict Difficult external factors can be reduced.

다음으로, 도 7 및 도 8을 참조하여 본 발명에 의한 반도체 디바이스 테스트용 포고핀의 다른 실시예의 구성을 살펴보기로 한다. 이하에서는 앞선 실시예와 동일한 부분에 대해서는 설명을 생략하고, 구별되는 부분에 대해서 자세히 설명하기로 한다.Next, a configuration of another embodiment of a pogo pin for testing a semiconductor device according to the present invention will be described with reference to FIGS. 7 and 8. In the following description, the same parts as in the previous embodiment will be omitted, and the distinct parts will be described in detail.

도 7에는 본 발명에 의한 반도체 디바이스 테스트용 포고핀의 다른 실시예의 모습이 분해사시도로 도시되어 있고, 도 8에는 도 7에 도시된 실시예를 구성하는 제1플런저의 내부구성이 요부단면도로 도시되어 있다.7 is an exploded perspective view of another embodiment of a pogo pin for testing a semiconductor device according to the present invention, and FIG. 8 is an internal configuration of a first plunger constituting the embodiment shown in FIG. It is.

도 7에서 보듯이, 제1플런저(20)의 외면에는 안내화살표(A)가 형성된다. 상기 안내화살표(A)는 상기 제1플런저(20)와 제2플런저(30)의 결합방향을 안내하기 위한 것으로, 양각이나 음각으로 표시될 수 있다.As shown in FIG. 7, the guide arrow A is formed on the outer surface of the first plunger 20. The guide arrow (A) is for guiding the coupling direction of the first plunger 20 and the second plunger 30, it may be displayed as embossed or engraved.

그리고, 상기 제2플런저(30)의 외면에는 가이드돌기(P)가 구비되는데, 상기 가이드돌기(P)는 후술할 제1플런저(20)의 가이드채널(28)과 대응하여 제1플런저(20)와 제2플런저(30)의 결합을 안내하게 된다. In addition, a guide protrusion P is provided on an outer surface of the second plunger 30, and the guide protrusion P corresponds to the guide channel 28 of the first plunger 20, which will be described later. ) And guide the coupling of the second plunger 30.

상기 가이드돌기(P)는 상기 제2플런저(30)의 반도체연결부(38) 외면에 반구형상으로 돌출되는 것으로, 본 실시예에서는 한 개가 구비되나, 상기 반도체연결부(38)의 외면에 2개가 구비될 수도 있다. The guide protrusions P protrude in a hemispherical shape on the outer surface of the semiconductor connecting portion 38 of the second plunger 30. In this embodiment, one is provided, but two are provided on the outer surface of the semiconductor connecting portion 38. May be

한편, 도 8에서 보듯이, 상기 제1플런저(20)의 이동공간(22) 내면에는 가이드채널(28)이 형성된다. 상기 가이드채널(28)은 상기 가이드돌기(P)가 삽입되어 이동하게 되는 경로에 해당하는 것으로, 상기 이동공간(22) 내면이 요입되어 형성된다. On the other hand, as shown in Figure 8, the guide channel 28 is formed on the inner surface of the moving space 22 of the first plunger 20. The guide channel 28 corresponds to a path through which the guide protrusion P is inserted and moved, and is formed by recessing an inner surface of the moving space 22.

상기 가이드채널(28)은 크게 도입부(28a)와 연결부(28b) 그리고 안내부(28c)로 구성되는데, 상기 도입부(28a)는 상기 가이드돌기(P)의 삽입이 안내되도록 상기 이동공간(22)의 입구로부터 상기 제1플런저(20) 및 제2플런저(30)의 상대이동방향으로 연장된다. The guide channel 28 is largely composed of an introduction portion 28a, a connection portion 28b and a guide portion 28c, the introduction portion 28a is the movement space 22 to guide the insertion of the guide protrusion (P). It extends from the inlet of the first plunger 20 and the second plunger 30 in the relative movement direction.

그리고, 상기 연결부(28b)는 상기 도입부(28a)의 일단으로부터 직교한 방향으로 연장되는 것으로, 제1플런저(20)와 제2플런저(30)의 결합방향을 가변시키는 부분이다. 물론, 상기 연결부(28b)는 반드시 도입부(28a)에 직교할 필요는 없으며, 경사지게 연장되거나 또는 도입부(28a)와 연결부(28b)가 하나의 곡선형태로 형성될 수도 있다. In addition, the connecting portion 28b extends in a direction orthogonal from one end of the introduction portion 28a, and is a portion for varying the coupling direction of the first plunger 20 and the second plunger 30. Of course, the connecting portion 28b does not necessarily need to be orthogonal to the introduction portion 28a, or may be inclinedly extended or the introduction portion 28a and the connection portion 28b may be formed in one curved shape.

한편, 상기 안내부(28c)는 상기 연결부(28b)의 일단으로부터 상기 도입부(28a)와 나란한 방향으로 연장되어 상기 제1플런저(20)와 제2플런저(30)가 일정경로를 따라 상대이동되도록 한다. On the other hand, the guide portion 28c extends in a direction parallel to the introduction portion 28a from one end of the connecting portion 28b so that the first plunger 20 and the second plunger 30 move relatively along a predetermined path. do.

이때, 상기 안내부(28c)는 상기 연결부(28b)의 일단으로부터 양측으로 연장되어 형성됨으로써 상기 가이드돌기(P)가 상기 안내부(28c)로부터 쉽게 이탈하는 것을 방지할 수 있다. 물론, 이를 보다 확실하게 방지하기 위해서, 상기 연결부(28b)의 일측에는 그 폭이 좁아지는 걸이턱(29)이 형성되어, 상기 제1플런저(20)와 제2플런저(30)가 임의로 분리되는 것을 방지할 수도 있다.At this time, the guide portion 28c is formed extending from both ends of the one end of the connecting portion 28b can prevent the guide protrusion (P) from easily separated from the guide portion (28c). Of course, in order to more reliably prevent this, one side of the connecting portion 28b is formed with a hook jaw 29 is narrowed, the first plunger 20 and the second plunger 30 is separated arbitrarily It can also be prevented.

그리고, 상기 가이드돌기(P) 및 가이드채널(28)은 서로 반대되는 면에 각각 쌍을 이루어 구비되어, 이들 사이의 결합이 보다 안정적으로 이루어지도록 할 수도 있다. In addition, the guide protrusions P and the guide channel 28 are provided in pairs on opposite surfaces, respectively, so that the coupling therebetween can be made more stable.

본 실시예에서는 가이드돌기(P)와 가이드채널(28)에 의해 제1플런저(20)와 제2플런저(30) 사이가 조립되므로, 압입부(23,24)가 생략될 수 있다. In the present exemplary embodiment, since the guide protrusion P and the guide channel 28 are assembled between the first plunger 20 and the second plunger 30, the press-in parts 23 and 24 may be omitted.

다음으로, 본 실시예에 의한 반도체 디바이스 테스트용 포고핀이 조립되는 과정을 살펴보면, 먼저 작업자는 상기 제2플런저(30)의 반도체연결부(38) 외면에 탄성부재(40)를 삽입한다. Next, referring to the process of assembling the pogo pin for the semiconductor device test according to the present embodiment, first, the operator inserts the elastic member 40 on the outer surface of the semiconductor connection portion 38 of the second plunger 30.

이와 같은 상태에서 상기 반도체연결부(38)를 제1플런저(20)의 이동공간(22) 내부로 삽입하게 되는데, 이때 상기 반도체연결부(38)의 외면에 구비된 가이드돌기(P)가 안내화살표(A)와 대응되는 위치에서 삽입되도록 한다. In this state, the semiconductor connecting portion 38 is inserted into the moving space 22 of the first plunger 20, wherein the guide protrusion P provided on the outer surface of the semiconductor connecting portion 38 is a guide arrow ( Insert it in the position corresponding to A).

상기 반도체연결부(38)가 제1플런저(20)의 이동공간(22) 내부로 삽입되는 과정에서 가이드돌기(P)는 이동공간(22) 내면의 가이드채널(28) 도입부(28a)에 안착되어 이를 따라 이동하게 된다. In the process of inserting the semiconductor connector 38 into the moving space 22 of the first plunger 20, the guide protrusion P is seated on the guide channel 28 introducing part 28a of the inner surface of the moving space 22. This will move along.

그리고, 상기 도입부(28a)의 말단에 다다른 가이드돌기(P)에 의해 상기 제2플런저(30)의 반도체연결부(38)는 더 이상 이동공간(22) 내부로 삽입될 수 없는 상태가 되는데, 이때 작업자는 상기 제2플런저(30)를 제1플런저(20)에 대해 비트는 방향으로 회전시키게 된다. In addition, the semiconductor connecting portion 38 of the second plunger 30 is no longer inserted into the moving space 22 by the guide protrusion P reaching the end of the introduction portion 28a. At this time, the worker rotates the second plunger 30 in the direction of twisting with respect to the first plunger 20.

보다 정확하게는 제2플런저(30)를 이동시키던 방향과 직교한 방향으로 이를 회전시키면, 상기 가이드돌기(P)는 가이드채널(28)의 연결부(28b)를 따라 이동하게 되는 것이다. 이 과정에서 가이드돌기(P)는 탄성력을 극복하면서 걸이턱(29)을 통과하게 된다. More precisely, when the second plunger 30 is rotated in a direction orthogonal to the direction in which the second plunger 30 is moved, the guide protrusion P moves along the connection portion 28b of the guide channel 28. In this process, the guide protrusion P passes through the hooking jaw 29 while overcoming the elastic force.

상기 걸이턱(29)을 통과한 가이드돌기(P)는 상기 가이드채널(28)의 안내부(28c)에 도달하게 되고, 상기 제1플런저(20)와 제2플런저(30)의 조립이 완성된다. The guide protrusion P passing through the hanging jaw 29 reaches the guide portion 28c of the guide channel 28, and the assembly of the first plunger 20 and the second plunger 30 is completed. do.

이와 같이 되면, 상기 제2플런저(30)는 상기 제1플런저(20)의 이동공간(22) 내부에서 일정경로를 따라 이동하게 되고, 임의로 분리되는 것이 방지될 수 있다. In this case, the second plunger 30 moves along a predetermined path in the moving space 22 of the first plunger 20, and can be prevented from being separated arbitrarily.

그리고, 상기 제1플런저(20)와 제2플런저(30)의 분리는 상기한 방법의 역순으로 이루어질 수 있다. 즉, 작업자는 상기 포고핀을 파손하지 않고도, 필요에 따라 상기 제1플런저(20)와 제2플런저(30)를 분리할 수 있는 것이다. The separation of the first plunger 20 and the second plunger 30 may be performed in the reverse order of the above-described method. That is, the worker can separate the first plunger 20 and the second plunger 30 as necessary without damaging the pogo pin.

상기한 실시예에서는 상기 가이드돌기(P)가 제2플런저(30)에 구비되고 가이드채널(28)이 제1플런저(20)에 형성되었으나, 이와 반대로 상기 가이드돌기(P)가 제1플런저(20)에 구비되고 가이드채널(28)이 제2플런저(30)에 형성될 수도 있다.
In the above-described embodiment, the guide protrusion P is provided in the second plunger 30 and the guide channel 28 is formed in the first plunger 20. On the contrary, the guide protrusion P is formed in the first plunger ( 20 and a guide channel 28 may be formed in the second plunger 30.

본 발명의 권리범위는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 기술분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
The scope of the present invention is not limited to the embodiments described above, but may be defined by the scope of the claims, and those skilled in the art may make various modifications and alterations within the scope of the claims It is self-evident.

20: 제1플런저 22: 이동공간
22': 접속출구 23,24: 압입부
25: 걸림턱 26: 지지레그
28: 가이드채널 28a: 도입부
28b: 연결부 28c: 안내부
30: 제2플런저 31: 몸체부
32: 기판연결부 33: 압입부
35: 걸림단 36: 안착플랜지
38: 반도체연결부 39: 접속단
40: 탄성부재 50: 테스트기판
60: 기판패드 70: 반도체디바이스
80: 외부접속단자 A: 안내화살표
P: 가이드돌기20: first plunger 22: moving space
22 ': connection outlet 23,24: press-fitting part
25: engaging jaw 26: support leg
28: guide channel 28a: introduction
28b: connection portion 28c: guide portion
30: second plunger 31: body
32: substrate connection portion 33: press-fit portion
35: engaging end 36: seating flange
38: semiconductor connection part 39: connection end
40: elastic member 50: test substrate
60: substrate pad 70: semiconductor device
80: external connection terminal A: guide arrow
P: Guide protrusion

Claims (12)

반도체 디바이스의 테스트를 위해 반도체 디바이스와 테스트 기판 사이를 전기적으로 연결하는 반도체 디바이스 테스트용 포고핀에 있어서,
양측으로 관통된 이동공간이 내부에 형성되는 제1플런저와,
도전성 재질로 만들어지고 상기 제1플런저의 이동공간에 삽입되어 그 일단이 상기 이동공간의 일측 접속출구를 통해 선택적으로 돌출되는 제2플런저와,
상기 제1플런저 및 제2플런저 사이에 삽입되어 상기 제1플런저와 제2플런저에 서로 멀어지는 방향으로 탄성력을 제공하는 탄성부재를 포함하여 구성되어,
상기 제2플런저의 일단은 상기 테스트 기판의 기판패드에 연결되고, 타단은 상기 제1플런저와 제2플런저의 상대이동을 통해 상기 제1플런저의 이동공간 일측에 형성된 접속출구 외측으로 노출되어 상기 반도체 디바이스의 외부접속단자에 연결되고, 상기 제1플런저와 상기 제2플런저에는 각각 압입부가 구비되어 상기 탄성부재의 양단에 각각 압입되어 결합됨을 특징으로 하는 반도체 디바이스 테스트용 포고핀.
In the pogo pin for testing a semiconductor device electrically connected between the semiconductor device and the test substrate for the test of the semiconductor device,
A first plunger having a moving space penetrated to both sides therein;
A second plunger made of a conductive material and inserted into the moving space of the first plunger, one end of which is selectively protruded through one side connection exit of the moving space;
And an elastic member inserted between the first plunger and the second plunger to provide an elastic force in a direction away from each other to the first plunger and the second plunger,
One end of the second plunger is connected to the substrate pad of the test substrate, and the other end is exposed to the outside of the connection outlet formed at one side of the moving space of the first plunger through the relative movement of the first plunger and the second plunger. A pogo pin for connecting to an external connection terminal of the device, wherein the first plunger and the second plunger are provided with press-fitting portions, respectively, and press-fit to both ends of the elastic member.
제 1 항에 있어서, 상기 제2플런저는
원기둥형상으로 형성되는 몸체부와
상기 몸체부의 일측으로 연장되어 상기 테스트 기판의 기판패드와 전기적으로 연결되는 기판연결부와,
상기 몸체부로부터 상기 기판연결부의 반대방향으로 연장되어 상기 제1플런저의 이동공간으로 삽입되고 일부가 상기 이동공간의 개구된 접속출구를 통해 선택적으로 돌출되는 반도체연결부를 포함하여 구성되는 반도체 디바이스 테스트용 포고핀.
The method of claim 1, wherein the second plunger
Body portion formed in a cylindrical shape
A substrate connection part extending to one side of the body part and electrically connected to the substrate pad of the test substrate;
And a semiconductor connection part extending from the body part in the opposite direction to the substrate connection part and inserted into the moving space of the first plunger and partially protruding through the open connection outlet of the moving space. Pogo pin.
제 2 항에 있어서, 상기 제2플런저의 반도체연결부의 길이는 상기 제1플런저의 이동공간의 길이보다 길거나 같게 형성됨을 특징으로 하는 반도체 디바이스 테스트용 포고핀.
The pogo pin of claim 2, wherein the length of the semiconductor connection portion of the second plunger is longer than or equal to the length of the moving space of the first plunger.
제 3 항에 있어서, 상기 제1플런저의 이동공간의 개구된 접속출구 가장자리에는 다수개의 지지레그가 돌출되어 형성됨을 특징으로 하는 반도체 디바이스 테스트용 포고핀.
The pogo pin for testing a semiconductor device according to claim 3, wherein a plurality of support legs protrude from the edges of the open connection exits of the moving space of the first plunger.
삭제delete 삭제delete 제 4 항에 있어서, 상기 제2플런저의 몸체부에는 안착플랜지가 구비되어 상기 제2플런저가 테스트 소켓 하우징의 일측에 걸어짐을 특징으로 하는 반도체 디바이스 테스트용 포고핀.
5. The pogo pin of claim 4, wherein a mounting flange is provided on a body of the second plunger such that the second plunger is hooked to one side of the test socket housing.
제 1 항, 제 2 항, 제 3 항, 제 4 항 또는 제 7 항 중 어느 한 항에 있어서 상기 제1플런저의 이동공간 내면과 상기 이동공간으로 삽입되는 상기 제2플런저의 외면에는 서로 대응되는 가이드돌기와 가이드채널이 형성되어 상기 제1플런저와 제2플런저의 조립 및 상대이동이 안내됨을 특징으로 하는 반도체 디바이스 테스트용 포고핀.
8. The inner surface of the moving space of the first plunger and the outer surface of the second plunger inserted into the moving space correspond to each other according to any one of claims 1, 2, 3, 4 or 7. And a guide protrusion and a guide channel are formed to guide assembly and relative movement of the first plunger and the second plunger.
제 8 항에 있어서, 상기 가이드채널은
상기 가이드돌기의 삽입이 안내되도록 상기 이동공간의 입구로부터 상기 제1플런저 및 제2플런저의 상대이동방향으로 연장되는 도입부와,
상기 도입부의 일단으로부터 직교한 방향으로 연장되는 연결부와,
상기 연결부의 일단으로부터 상기 도입부와 나란한 방향으로 연장되어 상기 제1플런저와 제2플런저가 일정경로를 따라 상대이동되도록 하는 안내부를 포함하여 구성됨을 반도체 디바이스 테스트용 포고핀.
The method of claim 8, wherein the guide channel
An introduction portion extending from the inlet of the moving space in the relative movement direction of the first plunger and the second plunger to guide the insertion of the guide protrusion;
A connection part extending in a direction orthogonal from one end of the introduction part,
And a guide part extending from one end of the connecting part in a direction parallel to the inlet part so that the first plunger and the second plunger move relative to each other along a predetermined path.
제 9 항에 있어서, 상기 안내부는 상기 연결부의 일단으로부터 양측으로 연장되어 형성됨을 특징으로 하는 반도체 디바이스 테스트용 포고핀.
10. The pogo pin of claim 9, wherein the guide portion extends from one end of the connection portion to both sides.
제 10 항에 있어서, 상기 연결부의 일측에는 상기 연결부의 폭이 좁아지도록 하는 걸이턱이 형성됨을 특징으로 하는 반도체 디바이스 테스트용 포고핀.
The pogo pin of claim 10, wherein a hooking jaw is formed at one side of the connector to narrow the width of the connector.
제 11 항에 있어서, 상기 가이드돌기 및 가이드채널은 서로 반대되는 면에 각각 쌍을 이루어 구비됨을 특징으로 하는 반도체 디바이스 테스트용 포고핀.

12. The pogo pin for testing a semiconductor device according to claim 11, wherein the guide protrusion and the guide channel are provided in pairs on opposite surfaces.

KR1020100046615A 2010-05-18 2010-05-18 Pogo pin for testing semiconductor package KR101163092B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100046615A KR101163092B1 (en) 2010-05-18 2010-05-18 Pogo pin for testing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100046615A KR101163092B1 (en) 2010-05-18 2010-05-18 Pogo pin for testing semiconductor package

Publications (2)

Publication Number Publication Date
KR20110127010A KR20110127010A (en) 2011-11-24
KR101163092B1 true KR101163092B1 (en) 2012-07-06

Family

ID=45395868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100046615A KR101163092B1 (en) 2010-05-18 2010-05-18 Pogo pin for testing semiconductor package

Country Status (1)

Country Link
KR (1) KR101163092B1 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103765227B (en) 2011-08-30 2016-08-17 李诺工业股份有限公司 Coaxial probe
KR101299071B1 (en) * 2011-08-30 2013-08-27 리노공업주식회사 Coaxial probe
KR101299087B1 (en) * 2011-09-01 2013-08-27 리노공업주식회사 Coaxial probe
KR101310290B1 (en) * 2013-02-05 2013-09-23 주식회사 세미콘테스트 Pogo pin and apparatus for inspecting circuit using the same
KR101439342B1 (en) 2013-04-18 2014-09-16 주식회사 아이에스시 Probe member for pogo pin
KR101439343B1 (en) * 2013-04-18 2014-09-16 주식회사 아이에스시 Probe member for pogo pin
JP6084591B2 (en) * 2014-08-05 2017-02-22 株式会社アイエスシーＩｓｃ Ｃｏ．， Ｌｔｄ． Probe member for pogo pins
KR200481194Y1 (en) 2015-01-06 2016-08-29 주식회사 아이에스시 Contact device for electrical test
KR102122596B1 (en) * 2019-07-17 2020-06-12 박상량 Pogo Pin Module Separable
KR102214091B1 (en) * 2020-03-20 2021-02-09 주식회사 메가터치 Plunger of pogo pin and pogo pin having the plunger
KR102356882B1 (en) * 2021-07-26 2022-02-08 주식회사 기가레인 Pogopins for transmitting signal

Also Published As

Publication number Publication date
KR20110127010A (en) 2011-11-24

Similar Documents

Publication Publication Date Title
KR101163092B1 (en) Pogo pin for testing semiconductor package
KR101012712B1 (en) Compliant electrical interconnect and electrical contact probe
JP5591401B2 (en) Probe (PROBE)
TWI686612B (en) Probe
US20110312215A1 (en) Coaxial Connector
US20070018666A1 (en) Spring contact pin for an IC chip tester
JP6084592B2 (en) Probe member for pogo pins
KR101330198B1 (en) Probe apparatus for test and fabrication method thereof
TW201935010A (en) Probe
WO2017056879A1 (en) Contactor
KR102271503B1 (en) Data signal transmission connector
KR101485433B1 (en) Insert and Apparatus for testing semiconductor package including the same
KR20050087300A (en) Test socket for semiconductor package
JPWO2020122006A1 (en) probe
US20190157780A1 (en) Electrical conductor connection
JP6211861B2 (en) Contact pin and socket for electrical parts
US8493085B2 (en) Spring contact pin for an ic test socket and the like
KR101471652B1 (en) Insert and Apparatus for testing semiconductor package including the same
KR20170000572A (en) Probe apparatus for test of electronic device
KR20140005775U (en) Probe And Test Socket Including The Same
KR101827860B1 (en) Pin block assembly
KR101375093B1 (en) Socket, socket board, and electronic component testing apparatus
JP2001337128A (en) Semiconductor tester
KR102080592B1 (en) device for test pin in which the contact characteristics between the three plungers are improved using the S-type elastic piece
KR101323293B1 (en) Test apparatus for integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150427

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160829

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee