KR101162120B1 - 발광 칩이 실장될 수 있는 칩 온 보드 - Google Patents

발광 칩이 실장될 수 있는 칩 온 보드 Download PDF

Info

Publication number
KR101162120B1
KR101162120B1 KR1020110004761A KR20110004761A KR101162120B1 KR 101162120 B1 KR101162120 B1 KR 101162120B1 KR 1020110004761 A KR1020110004761 A KR 1020110004761A KR 20110004761 A KR20110004761 A KR 20110004761A KR 101162120 B1 KR101162120 B1 KR 101162120B1
Authority
KR
South Korea
Prior art keywords
light emitting
chip
conductive layer
board
parts
Prior art date
Application number
KR1020110004761A
Other languages
English (en)
Inventor
정철훈
Original Assignee
솔레즈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔레즈 주식회사 filed Critical 솔레즈 주식회사
Priority to KR1020110004761A priority Critical patent/KR101162120B1/ko
Application granted granted Critical
Publication of KR101162120B1 publication Critical patent/KR101162120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

발광 칩이 실장된 칩 온 보드 및 발광 칩이 실장될 수 있는 칩 온 보드가 제공된다. 발광 칩이 실장된 칩 온 보드의 제1안착부에는 제1발광 칩이 구비되고, 제2안착부에는 제2발광 칩이 구비되며, 제1발광 칩의 제1-1전극은 전극 레이어의 제1파트로 연결되고, 제1발광 칩의 제1-2전극은 전극 레이어의 제2파트로 연결되며, 제2발광 칩의 제2-1전극은 제2파트로 연결되고, 제2발광 칩의 제2-2전극은 전극 레이어의 제3파트로 연결되며, 제1내지 제3파트는 서로 전기적으로 절연되어 있다.

Description

발광 칩이 실장될 수 있는 칩 온 보드{Chip On Board capable of having Light-Emitting Chip}
본 발명은 발광 칩이 실장될 수 있는 칩 온 보드에 관한 것으로, 보다 상세하게는 봉지재를 칩 온 보드의 상부 중 일부에만 형성하여, 원하는 형태로 발광 패키지들을 커팅할 수 있는 발광 칩이 실장될 수 있는 칩 온 보드에 관한 것이다.
적어도 하나의 발광 다이오드(LED: Light Emitting Diode)로 이루어진 발광 칩은 전압을 가하면 전자와 정공의 결합으로 반도체의 밴드갭에 해당하는 에너지를 빛의 형태로 방출한다. LED 기술이 발달함에 따라 한 개 이상의 발광 칩을 리드 프레임에 실장하고 봉지재를 주입한 LED 패키지에 대한 연구가 진행되고 있으며, LED 패키지들의 조합은 고휘도 광원, 액정 디스플레이의 후 광원(Back Light), 전광판용 광원, 조명 및 스위치 조명의 광원 등 다양한 분야에서 사용된다.
한편, LED 패키지를 기판에 본딩하는 방식 중 하나로 COB(Chip On Board) 방식이 있다. COB 방식은, PCB(Printed Circuit Board) 기판 위에 패키징되지 않은 LED 패키지들을 직접 본딩하여 조명용 모듈을 제조하는 방식으로서, 열 전달률이 우수하다. 그러나, 발광을 위한 제품이 수십개 이상의 LED 패키지를 필요로 하는 경우, LED 패키지들을 각각 PCB 기판에 본딩하고 와이어를 연결하여야 한다. 따라서, LED 패키지들을 이용하여 하나의 모듈을 제조하기까지 상당한 시간을 필요로 한다.
본 발명은 발광 패키지들을 일일이 본딩 및 조합하여 원하는 조명용 모듈을 제작하지 않고, 칩온보드 상의 발광 패키지들을 원하는 형태로 커팅하여 원하는 조명용 모듈을 손쉽게 제작할 수 있도록 하는 발광 칩이 실장된 칩 온 보드 및 발광 칩이 실장될 수 있는 칩 온 보드를 제공함을 목적으로 한다.
본 발명의 일 실시예에 따르면, 발광 칩이 실장될 수 있는 칩 온 보드는, 상기 발광 칩이 구비될 수 있는 안착부; 상기 안착부를 둘러싸며, 상기 안착부가 삽입되는 제1홀을 가지는 제1비전도성 레이어; 및 상기 제1비전도성 레이어의 상부에 위치하고, 상기 제1홀에 대응되는 위치에 제2홀을 가지는 제2비전도성 레이어;를 포함하며, 상기 발광 칩이 구비되는 안착부에 봉지재가 형성된다.
상기 봉지재는 상기 안착부의 상부에 마련되는 상기 제2홀에 더 형성된다.
상호 전기적으로 도통되지 않도록 분리되어 있는 복수 개의 파트들을 포함하며, 상기 제1비전도성 레이어 상에 위치하는 전극 레이어;를 더 포함하며, 상기 발광 칩은 상기 복수 개의 파트들 중 한 개 이상과 와이어에 의해 전기적으로 연결된다.
한편, 본 발명의 다른 실시예에 따르면, 발광 칩들이 실장되는 칩 온 보드는, 상기 발광 칩들이 구비될 수 있는 m×n 개(여기서, m은 행의 개수이고, n은 열의 개수)의 안착부들; 상기 안착부들이 각각 삽입되는 제1홀들을 가지는 제1비전도성 레이어; 및 상기 제1비전도성 레이어 상에 위치되는 전극 레이어;를 포함하며, 상기 안착부들에 발광 칩들이 구비된 후 상기 안착부들 및 상기 발광 칩들에 봉지재가 형성되며, 상기 전극 레이어는, 행 방향을 따라 복수 개의 열로 정렬되는 복수 개의 파트들을 포함하며, 상기 복수 개의 파트들은 서로 이격되어 상호 전기적으로 분리된다.
상기 전극 레이어의 상부에 위치하고, 상기 제1홀들에 대응되는 위치에 제2홀들을 가지는 제2비전도성 레이어;를 더 포함하며, 상기 봉지재는 상기 제2비전도성 레이어의 상부에 형성되지 않는다.
상기 안착부들에 상기 발광 칩들이 안착되는 경우, 안착된 발광 칩들 중 행방향으로 인접한 칩들은, 상기 복수 개의 파트들 중, 상기 행방향으로 인접한 칩들 사이에 위치한 파트에 의해 전기적으로 연결된다.
상기 안착부들에 상기 발광 칩들이 안착되는 경우, 안착된 발광 칩들 중 열방향으로 인접한 칩들은 동일한 파트에 연결된다.
상기 발광 칩들 중 적어도 하나의 양 전극은 각각 상기 복수 개의 파트들 중 서로 이웃하는 두 개의 파트들에 전기적으로 연결된다.
본 발명의 실시예에 따르면, 봉지재를 COB의 상부 전면에 형성하지 않고, 발광 칩 또는 발광 패키지의 상부에만 형성할 수 있으며, 이로써, 칩온보드 상의 발광 패키지들을 원하는 형태로 커팅하여 고객이 원하는 조명용 모듈을 손쉽게 제작할 수 있다.
또한, 본 발명의 실시예에 따르면, COB 타입의 발광 패키지들을 배열하는 형태를 수평선상으로 한정하지 않고, 고객의 요구에 따라 다양한 형태로 배열이 가능하며, 소비 전력을 쉽게 조절할 수 있다.
또한, 본 발명의 실시예에 따르면, COB 타입의 발광 패키지들을 배열하는 형태를 수평선상으로 한정하지 않음으로써, 발광 칩들 간의 간섭을 제거하거나 최소화할 수 있으며, 따라서, 광 추출 효율을 높일 수 있다.
또한, 본 발명의 실시예에 따르면 COB 타입의 발광 패키지에 멀티 발광 칩들이 실장될 수 있으며, 이는, 단일 발광 칩이 실장되는 경우보다 또는 기존의 방식에 비해 향상된 광효율을 가질 수 있다.
도 1은 본 발명의 실시예에 따른 발광 칩이 실장될 수 있는 칩온보드의 구성도,
도 2는 도 1을 참조하여 설명한 칩온보드의 사시도,
도 3은 칩온보드의 평면도,
도 4는 본 발명의 실시예에 따른 기준 블록의 단면도,
도 5는 본 발명의 실시예에 따른 칩온보드를 형성하는 레이어들을 도시한 도면, 그리고,
도 6은 본 발명의 실시예에 따른 발광 칩이 실장된 칩온보드를 커팅하는 실시예들을 설명하기 위한 도면이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다. 아래의 특정 실시예들을 기술하는데 있어서, 여러 가지의 특정적인 내용들은 발명을 더 구체적으로 설명하고 이해를 돕기 위해 작성되었다. 하지만 본 발명을 이해할 수 있을 정도로 이 분야의 지식을 갖고 있는 독자는 이러한 여러 가지의 특정적인 내용들이 없어도 사용될 수 있다는 것을 인지할 수 있다. 어떤 경우에는, 발명을 기술하는 데 있어서 흔히 알려졌으면서 발명과 크게 관련 없는 부분들은 본 발명을 설명하는 데 있어 별 이유 없이 혼돈이 오는 것을 막기 위해 기술하지 않음을 미리 언급해 둔다.
도 1은 본 발명의 실시예에 따른 발광 칩이 실장될 수 있는 칩온보드의 구성도이다.
도 1을 참조하면, 칩온보드(10')은 4개의 발광 패키지를 포함하며, 발광 패키지들 또는 제1 내지 제4봉지재들(51, 52, 53, 54)은 2×2 형태로 배열되어 있다. 2×2 형태는 일 예로서, m×n 형태도 가능하다. m은 행의 개수, n은 열의 개수이다.
본 발명의 실시예에 따른 칩온보드(10')는 방열 기판(100), 제1비전도성 레이어(200), 전극 레이어(300) 및 제2비전도성 레이어(400)를 포함할 수 있다. 도 1에 도시된 제1비전도성 레이어(200), 전극 레이어(300) 및 제2비전도성 레이어(400)는 도 5에 도시된 제1비전도성 레이어(200), 전극 레이어(300) 및 제2비전도성 레이어(400)의 일부이다.
방열 기판(100)은 제1 내지 제4안착부들(251, 252, 253, 254)과 열적으로 연결된다. 따라서, 방열 기판(100)은 제1 내지 제4발광 칩들(21, 22, 23, 24)로부터 방출되는 열을 각각 제1 내지 제4안착부들(251, 252, 253, 254)을 통해 전달받아 열을 발산한다.
방열 기판(100)의 제1기판(115)에는 제1 및 제2비아 홀들(111, 112)이 마련되고, 제2기판(116)에는 제3 및 제4비아 홀들(113, 114)이 마련된다. 제1기판(115)과 제2기판(116)은 칩온보드(10')의 우측과 좌측에 대응하는 위치이므로, 제1 내지 제4비아 홀들(111, 112, 113, 114)은 칩온보드(10')의 우측과 좌측에 마련될 수 있다.
또한, 제3기판(117) 상에는 제1비전도성 레이어(200) 중 제1 내지 제4홀들(201, 202, 203, 204)을 포함하는 부분이 위치한다. 방열 기판(100)의 제1 내지 제4홀들(201, 202, 203, 204)은 선택사양으로서, 구비되지 않을 수도 있다.
제1 내지 제4안착부들(251, 252, 253, 254)을 둘러싸는 제1비전도성 레이어(200)는 전기가 통하지 않는 레이어이며, 제1 내지 제4홀들(201, 202, 203, 204)과 제1 내지 제4비아 홀들(211, 212, 213, 214)이 마련될 수 있다.
제1 내지 제4비아 홀들(211, 212, 213, 214)은 칩온보드(10')의 우측과 좌측에 마련되며, 제1 내지 제4비아 홀들(111, 112, 113, 114)과 전기적으로 도통할 수 있는 위치에 마련된다. 제1비전도성 레이어(200)의 제1 내지 제4비아 홀들(211, 212, 213, 214)은 선택사양으로서, 실시예에 따라 구비되지 않을 수도 있다.
제1 내지 제4홀들(201, 202, 203, 204) 각각에는 제1 내지 제4안착부들(251, 252, 253, 254)이 삽입될 수 있다. 제1 내지 제4안착부들(251, 252, 253, 254)의 저면에는 각각 제1 내지 제4발광 칩들(21, 22, 23, 24)이 안착되며, 이를 위해, 제1 내지 제4안착부들(251, 252, 253, 254)은 하부가 폐쇄된 원통형상을 갖는다.
제1 내지 제4안착부들(251, 252, 253, 254)은 구리와 같은 전도성 재질로 형성되어, 제1 내지 제4발광 칩들(21, 22, 23, 24)로부터 발산되는 열을 방열 기판(100)으로 전도시킨다. 또한, 제1 내지 제4안착부들(251, 252, 253, 254)의 내면은 은도금으로 코팅되어, 제1 내지 제4발광 칩들(21, 22, 23, 24)로부터 방출되는 빛을 반사시킬 수 있다.
본 발명의 실시예에 따르면, 도 1에서 h'는 제1 내지 제4홀들(201, 202, 203, 204)의 높이, h는 제1 내지 제4안착부들(251, 252, 253, 254)의 높이로서, h=h'이거나, h>h'일 수 있다. 또한, r'는 제1 내지 제4홀들(201, 202, 203, 204)의 원지름, r은 제1 내지 제4안착부들(251, 252, 253, 254)의 원지름으로서, r=r'이거나, r'>r일 수 있다. 이에 의해, 제1 내지 제4안착부들(251, 252, 253, 254)은 제1 내지 제4홀들(201, 202, 203, 204)에 삽입될 수 있다.
한편, 전극 레이어(300)는 제1비전도성 레이어(200) 상에 위치하며, 행 방향 을 따라 복수 개의 열로 정렬되는 복수 개의 파트들을 포함하며, 복수 개의 파트들은 서로 이격되어 상호 전기적으로 분리될 수 있다. 복수 개의 파트들은 제1 내지 제3파트들(301, 302, 303)일 수 있다. 전도성 소재로 만들어진 제1 내지 제3파트들(301, 302, 303)은 절연되도록 물리적으로 이격되어 있으며, 제3파트(303) 옆에 위치하는, 제4파트(미도시)는 제3파트(303)와 이격되지 않고 접촉되도록 구비되어 전기적으로 도통될 수 있다.
또한, 제1파트(301)에는 제1 및 제2비아 홀들(311, 312)이 마련되며, 제3파트(303)에는 제3 및 제4비아 홀들(313, 314)이 마련될 수 있다.
한편, 제2비전도성 레이어(400)는 제1비전도성 레이어(200)의 상부 또는 전극 레이어(300) 상에 위치하며, 제1 내지 제4봉지재들(51, 52, 53, 54)이 형성될 수 있는 제1 내지 제4비아 홀들(411, 412, 413, 414)을 가질 수 있다. 제1 내지 제4비아 홀들(411, 412, 413, 414)은 상대적으로 제1 내지 제4비아 홀들(211, 212, 213, 214)에 대응되는 위치에 마련될 수 있다.
제1 내지 제4발광 칩들(21, 22, 23, 24)은 각각 제1 내지 제4비아 홀들(411, 412, 413, 414), 제1 내지 제3파트들(301, 302, 303) 사이에 형성되는 공간을 통해 제1 내지 제4안착부들(251, 252, 253, 254)의 저면에 안착될 수 있다.
제1 내지 제4발광 칩들(21, 22, 23, 24)이 제1 내지 제4안착부들(251, 252, 253, 254)에 안착되는 경우, 안착된 발광 칩들(21, 22, 23, 24) 중 행방향으로 인접한 칩들(예를 들어, 21, 23)은, 제1 내지 제3파트들(301, 302, 303) 중, 행방향으로 인접한 칩들 사이에 위치한 파트(예를 들어, 302)에 의해 전기적으로 연결될 수 있다. 또한, 제1 내지 제4안착부들(251, 252, 253, 254)에 발광 칩들(21, 22, 23, 24)이 안착되는 경우, 안착된 발광 칩들(21, 22, 23, 24) 중 열방향으로 인접한 칩들(예를 들어, 21, 22)은 동일한 파트(예를 들어, 301)에 와이어에 의해 연결될 수 있다.
또한, 발광 칩들(21, 22, 23, 24) 중 적어도 하나의 양 전극은 각각 제1 내지 제3파트들(301, 302, 303) 중 서로 이웃하는 두 개의 파트들에 전기적으로 연결될 수 있다. 예를 들어, 제1발광 칩(21)의 양 전극은 각각 제1파트(301)와 제2파트(302)에 전기적으로 연결된다.
제1 내지 제4발광 칩들(21, 22, 23, 24)이 안착되면, 제1 내지 제4발광 칩들(21, 22, 23, 24)의 상부에 제1 내지 제4봉지재들(51, 52, 53, 54)이 형성될 수 있다. 또는, 제1 내지 제4봉지재들(51, 52, 53, 54)은 제1 내지 제4안착부들(251, 252, 253, 254)의 상부에 마련되는 제1 내지 제4비아 홀들(411, 412, 413, 414)에 더 형성될 수 있다. 따라서, 제1 내지 제4봉지재들(51, 52, 53, 54)은 제2비전도성 레이어(400)의 상부에는 형성되지 않으며, 이로써, 칩온보드(10')는 발광 패키지 단위 또는 기준 블록 단위로 커팅 수 있다. 커팅된 발광 패키지 또는 한 개 이상의 기준 블록은 고객이 원하는 형태의 모듈로 구현될 수 있다.
제1 내지 제4봉지재들(51, 52, 53, 54)에는 광학적 특성을 위한 확산제가 포함되거나, 백색광을 발생시키기 위한 형광체 또는 발광 칩의 발광 파장과 다른 파장의 광을 발광하기 위한 형광체가 주입될 수 있다. 제1 내지 제4봉지재들(51, 52, 53, 54)은 볼록형, 오목형 또는 평면형 등 다양한 형태로 형성될 수 있다.
또한, 제2비전도성 레이어(400)의 우측과 좌측에는 제1 내지 제4비아 홀들(411, 412, 413, 414)이 마련될 수 있다. 제1파트(301)의 제1 및 제2비아 홀들(311, 312)은 제1 및 제2비아 홀들(211, 212, 411, 412)과 전기적으로 도통가능한 위치에 마련되고, 제3 및 제4비아 홀들(313, 314)은 제3 및 제4비아 홀들(213, 214, 413, 414)과 전기적으로 도통가능한 위치에 마련된다. 따라서, 와이어들(21a, 21b, 22a, 22b, 23a, 23b, 24a, 24b)을 통해 흐르는 전류는 전기적으로 제1 내지 제4비아 홀들(311~314, 411~414)을 통해 지속적으로 도통될 수 있다.
도 2는 도 1을 참조하여 설명한 칩온보드의 사시도, 도 3은 칩온보드의 평면도이다.
도 2 및 도 3의 구성요소들에 참조번호를 부여함에 있어서, 동일한 구성요소들에 있어서는 비록 다른 도면상에 표시되거나, 그 크기 또는 표시되는 위치가 다르더라도 동일한 번호를 가지도록 한다.
도 2 및 도 3을 참조하면, 제1 내지 제4봉지재들(51, 52, 53, 54)이 제2비전도성 레이어(400)의 제1 내지 제4비아 홀들(411, 412, 413, 414)에 형성되어 있다. 이에 의해, 제1비전도성 레이어(200), 제1 내지 제4발광 칩들(21, 22, 23, 24), 제1 내지 제4안착부들(251, 252, 253, 254) 및 제1 내지 제3파트들(301, 302, 303)은 점선으로 도시된다.
또한, 본 발명의 실시예에 따른 칩온보드(10')의 제2비전도성 레이어(400)에 마련된 제1비아 홀(411)의 원지름이 가장 크고, 제1비전도성 레이어(200)에 마련된 제1비아 홀(211) 또는 제1안착부(251)의 원지름이 가장 작다. 따라서, 칩온보드(10')를 위에서 바라볼 경우, 제2비전도성 레이어(400), 제1 내지 제4비아 홀들(411, 412, 413, 414), 제1 내지 제3파트들(301, 302, 303)의 일부, 제1비전도성 레이어(200)의 일부, 제1 내지 제4안착부들(251, 252, 253, 254)의 상부와 하면 및 제1 내지 제4발광 칩들(21, 22, 23, 24)이 보여진다.
또한, 제1발광 칩(21)이 제1안착부(251)에 안착되면, 제1발광 칩(21)의 제1-1전극은 제1파트(301)와 제1-1와이어(21a)에 의해 전기적으로 연결될 수 있고, 제1발광 칩(21)의 제1-2전극은 제2파트(302)와 제1-2와이어(21b)에 의해 전기적으로 연결될 수 있다. 제2발광 칩(22)이 제2안착부(252)에 안착되면, 제2발광 칩(22)의 제2-1전극은 제1파트(301)와 제2-1와이어(22a)에 의해 전기적으로 연결될 수 있고, 제2발광 칩(22)의 제2-2전극은 제2파트(302)와 제2-2와이어(22b)에 의해 전기적으로 연결될 수 있다.
또한, 제3발광 칩(23)이 제3안착부(253)에 안착되면, 제3발광 칩(23)의 제3-1전극은 제2파트(302)와 제3-1와이어(23a)에 의해 전기적으로 연결될 수 있고, 제3발광 칩의 제3-2전극은 제3파트(303)와 제3-2와이어(23b)에 의해 전기적으로 연결될 수 있다. 또한, 제4발광 칩(24)의 제4-1전극은 제2파트(302)와 제4-1와이어(24a)에 의해 전기적으로 연결될 수 있고, 제4발광 칩(24)의 제4-2전극은 제3파트(303)와 제4-2와이어(24b)에 의해 전기적으로 연결될 수 있다.
도 4는 본 발명의 실시예에 따른 칩온보드의 단면도이다.
도 4에는, 본 발명의 실시예에 따른 칩온보드(10') 중 제1 및 제3발광 칩들(21, 23)의 단면과, 제1 및 제3봉지재들(51, 53)이 도시된다. 제1봉지재(51)는 제1발광 칩(21)과 제1비아 홀(411)을 중심으로 형성되며, 제2비전도성 레이어(400)의 상부에는 미형성된다. 제3봉지재(53)는 제3발광 칩(23)과 제3비아 홀(413)을 중심으로 형성되며, 제2비전도성 레이어(400)의 상부에는 미형성된다.
한편, 상술한 실시예들에서, 비아 홀은 1)방열 기판(100), 제1비전도성 레이어(200), 전극 레이어(300) 및 제2비전도성 레이어(400)에 모두 형성되거나, 2)전극 레이어(300) 및 제2비전도성 레이어(400)에만 형성되거나, 3)방열 기판(100), 제1비전도성 레이어(200) 및 전극 레이어(300)에만 형성되거나, 4)제1비전도성 레이어(200), 전극 레이어(300) 및 제2비전도성 레이어(400)형성될 수 있다.
도 5는 본 발명의 실시예에 따른 칩온보드를 형성하는 레이어들을 도시한 도면이다.
도 5에 도시된 칩온보드(10)는 전술한 도면들에서 설명한 칩온보드(10')가 복수 개 배열된 형태를 갖는다. 따라서, 도 5의 구성요소들에 참조번호를 부여함에 있어서, 동일한 구성요소들에 있어서는 비록 다른 도면상에 표시되거나, 그 크기 또는 표시되는 위치가 다르더라도 동일한 번호를 가지도록 하며, 상세한 설명은 생략한다.
다만, 방열 기판(100)에는 마련되는 복수 개의 비아 홀들은 식별번호 '101, 102, 103, 104'를 가지는 홀들을 포함할 수 있다. 식별번호 '105'는 사용자가 원하는 형태로 칩온보드(10)를 커팅하는 경우, 커팅되는 위치를 나타내는 것으로서, '105'위치에서 커팅이 될 수도 있고, 되지 않을 수도 있다.
또한, 제1 내지 제4발광 칩들(21, 22, 23, 24)을 포함하는 모든 발광 칩들은 제2비전도성 레이어(400)에 마련되는 홀들(401~404를 포함함) 및 제1 내지 제3파트들(301, 302, 303) 사이에 형성되는 공간을 통해 안착부들(250)의 저면에 안착될 수 있다. 모든 발광 칩들이 안착되면, 안착부들(250)의 상부에 봉지재들(50)이 형성될 수 있다. 또한, 봉지재들(50)은 제2비전도성 레이어(400)의 홀들에도 형성되며, 제2비전도성 레이어(400)의 표면에는 형성되지 않을 수 있다. 이로써, 칩온보드(10)는 발광 패키지 단위 또는 기준 블록 단위로 커팅 수 있다. 기준 블록 단위는 도 1에 도시된 2×2 형태 또는 m×n 형태일 수 있다. 커팅된 발광 패키지 또는 한 개 이상의 기준 블록은 고객이 원하는 형태의 모듈로 구현될 수 있다.
상술한 도 5에 의하면, 칩온보드(10)의 제조를 위하여, 안착부들(250)을 방열 기판(100)에 실장하여 PCB를 만든 후, 발광 칩들을 안착부들(250)에 올려놓음으로써 발광 패키지 공정을 진행할 수 있다.
도 6은 본 발명의 실시예에 따른 발광 칩이 실장된 칩온보드를 커팅하는 실시예들을 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 실시예에 따른 칩온보드(10)에는 방열 기판 상에 복수 개의 레이어들이 형성되고, 복수 개의 레이어들에는 홀(hole)(11), 비아 홀(미도시) 또는 홈이 마련될 수 있다. 홀(11)은 예를 들어, 제1 내지 제4홀들(201~204, 401~404)을 포함하며, 홈은 예를 들어, 안착부들(50)을 포함한다. 적어도 한 개의 발광 칩은 홈의 바닥에 안착될 수 있다.
도 6에 도시된 칩온보드(10)에서 점선방향을 따라 커팅된 하나의 블록을 하나의 발광용 패키지(20)라 할 수 있다. 따라서, 칩온보드(10)에는 복수 개의 발광용 패키지들이 (m×n)의 매트릭스 형태로 배열될 수 있다. 발광 칩은 LED와 같은 발광 소자로서, 각 발광용 패키지(20)에는 소형의 발광 칩이 1개 이상 실장될 수 있다. 발광 칩이 복수 개 실장되는 경우, 광효율은 단일 발광 칩이 실장되는 경우에 비해 향상된다. 예를 들어, 멀티 발광 칩이 실장되는 경우, 광효율은 단일 발광칩 또는 기존의 멀티 발광 칩에 비해 최소 20%이상 향상될 수 있다.
한편, 도 6에서 굵은 실선은 커팅되는 선을 의미하는 가상선으로서, 실시예에 따라 변경가능하다. A~D는 커팅에 의해 획득된 발광용 패키지들을 포함하는 블록이다. 발광용 패키지가 (2×2) 형태로 배열된 블록을 기준 블록이라고 하는 경우, 칩온보드(10)를 십자 형태로 커팅하여 획득된 블록(A)는 5개의 기준 블록, 즉, 20개의 발광용 패키지로 이루어져 있으며, 블록(B)는 1개의 기준 블록으로 이루어져 있다.
블록(A)의 경우, 20개의 발광용 패키지는 전기적으로 도통가능하도록 실장 또는 배선되어 있다. 또한, 홀(11)의 내부에는 봉지재들이 형성되며, 상부 레이어의 표면에는 봉지재들이 형성되지 않도록 구현된다. 따라서, 기존에는 십자 형태의 블록(A)을 획득하기 위하여, 사용자는 20개의 발광용 패키지를 각각 와이어를 이용하여 연결하고, 실장하는 작업을 필요로 하였으나, 본 발명에서는 20개의 발광용 패키지를 다시 연결하는 작업을 수행하지 않고도 블록(A)를 획득할 수 있다.
한편, 상술한 기준 블록의 크기는 변경가능하다. 예를 들어, 발광용 패키지가 (1×2) 형태로 배열된 블록을 기준 블록이라고 하는 경우, 블록(C)는 8개의 기준 블록으로 이루어져 있으며, 블록(D)는 12개의 기준 블록으로 이루어져 있다.
상술한 본 발명의 실시예에 따르면, 발광용 패키지들 또는 발광용 칩들은 행방향을 기준으로 전기적으로 도통가능하도록 설계될 수 있다. 따라서, 칩온보드(10)의 발광용 패키지들을 이용하여 원하는 조명 모듈을 제조하려는 경우, 설계자 또는 사용자는 칩온보드(10)를 원하는 디자인에 따라 커팅하여 원하는 형태를 획득할 수 있다.
또한, 상술한 본 발명의 실시예에서는, 예를 들어, 제2발광 칩(22)과 제4발광 칩(24)이 내부적으로 제2파트(302)를 통해서 전기적으로 연결되어 있고, 제1발광 칩(21)과 제3발광 칩(23)도 내부적으로 제2파트(302)를 통해서 전기적으로 연결되어 있다. 또한, m×n개의 내부 발광 칩들은 전극 레이어(200)의 파트들에 의해 전기적으로 연결되어 있으며, 필요에 따라 도 6에 도시된 실시예 또는 다른 실시예에 따라 커팅이 되도록 연결되어 있다. 또한, 전극 레이어(200)를 구성하는 복수개의 파트들 중 서로 다른 극성을 가지는 파트는 이격되어 있을 수 있다. 제1 내지 제3파트들(301, 302, 303)의 경우, 제1파트(301)와 제3파트(303)가 + 극성이면, 서로 동일한 극성을 가지므로 제1파트(301)와 제3파트(303)는 이격되어 있다.
상기와 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10: 칩온보드 11: 홀(hole)
20: 발광용 패키지 100: 방열 기판
200: 제1비전도성 레이어 300: 전극 레이어
400: 제2비전도성 레이어

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 발광 칩들이 실장되는 칩 온 보드에 있어서,
    상기 발광 칩들이 구비될 수 있는 m×n 개(여기서, m은 행의 개수이고, n은 열의 개수)의 안착부들;
    상기 안착부들이 각각 삽입되는 제1홀들을 가지는 제1비전도성 레이어; 및
    상기 제1비전도성 레이어 상에 위치되는 전극 레이어; 및
    상기 전극 레이어의 상부에 위치하고, 상기 제1홀들에 대응되는 위치에 제2홀들을 가지는 제2비전도성 레이어;를 포함하며,
    상기 안착부들에 발광 칩들이 구비된 후 상기 안착부들 및 상기 발광 칩들에 봉지재가 형성되며,
    상기 전극 레이어는, 행 방향을 따라 복수 개의 열로 정렬되는 복수 개의 파트들을 포함하며, 상기 복수 개의 파트들은 서로 이격되어 상호 전기적으로 분리되며,
    상기 봉지재는 상기 제2비전도성 레이어의 상부에 형성되지 않는 것을 특징으로 하는 칩 온 보드.
  5. 삭제
  6. 제4항에 있어서,
    상기 안착부들에 상기 발광 칩들이 안착되는 경우, 안착된 발광 칩들 중 행방향으로 인접한 칩들은, 상기 복수 개의 파트들 중, 상기 행방향으로 인접한 칩들 사이에 위치한 파트에 의해 전기적으로 연결되는 것을 특징으로 하는 칩 온 보드.
  7. 제4항에 있어서,
    상기 안착부들에 상기 발광 칩들이 안착되는 경우, 안착된 발광 칩들 중 열방향으로 인접한 칩들은 동일한 파트에 연결되는 것을 특징으로 하는 칩 온 보드.
  8. 제4항에 있어서,
    상기 발광 칩들 중 적어도 하나의 양 전극은 각각 상기 복수 개의 파트들 중 서로 이웃하는 두 개의 파트들에 전기적으로 연결되는 것을 특징으로 하는 실장된 칩 온 보드.
KR1020110004761A 2011-01-18 2011-01-18 발광 칩이 실장될 수 있는 칩 온 보드 KR101162120B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110004761A KR101162120B1 (ko) 2011-01-18 2011-01-18 발광 칩이 실장될 수 있는 칩 온 보드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110004761A KR101162120B1 (ko) 2011-01-18 2011-01-18 발광 칩이 실장될 수 있는 칩 온 보드

Publications (1)

Publication Number Publication Date
KR101162120B1 true KR101162120B1 (ko) 2012-07-09

Family

ID=46716199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110004761A KR101162120B1 (ko) 2011-01-18 2011-01-18 발광 칩이 실장될 수 있는 칩 온 보드

Country Status (1)

Country Link
KR (1) KR101162120B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729825B1 (ko) * 2005-12-27 2007-06-18 럭스피아(주) 발광 유니트

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729825B1 (ko) * 2005-12-27 2007-06-18 럭스피아(주) 발광 유니트

Similar Documents

Publication Publication Date Title
US8872198B2 (en) Luminaire and light-emitting apparatus with light-emitting device
TWI289366B (en) Light source unit, illumination device using the same, and display device using the same
US20100320483A1 (en) Light-emitting diode apparatus
US20110309379A1 (en) Light-emitting device and luminare
US8766536B2 (en) Light-emitting module having light-emitting elements sealed with sealing member and luminaire having same
KR20130128841A (ko) 멀티셀 어레이를 갖는 반도체 발광장치 및 그 제조방법, 그리고 발광모듈 및 조명장치
CN107689408A (zh) 发光二极管覆晶晶粒及显示器
JP5347515B2 (ja) 照明装置
US9374909B2 (en) Method of manufacturing LED module
JP2009141370A (ja) 発光ダイオードパッケージ
JP2013196833A (ja) Ｌｅｄランプ
KR101412743B1 (ko) 칩led 모듈
JP7307874B2 (ja) 発光装置及び発光モジュール
KR20140099659A (ko) 조명 장치
US9228726B2 (en) Globular illuminant device
KR101162120B1 (ko) 발광 칩이 실장될 수 있는 칩 온 보드
JP5656051B2 (ja) 発光装置及び照明装置
KR101162118B1 (ko) 발광 칩이 실장된 칩 온 보드 및 발광 칩이 실장될 수 있는 칩 온 보드
US20170051906A1 (en) Connector, light source module including the connector, and light source module array including the light source module
JP2013069837A (ja) 発光モジュール
JP2011166036A (ja) 発光装置及び照明装置
JP5835799B2 (ja) 発光モジュール
JP6026315B2 (ja) 発光素子モジュール
KR20130106726A (ko) 발광 칩이 실장된 칩 온 보드 및 발광 칩이 실장될 수 있는 칩 온 보드
TWM495626U (zh) 具透光平板之發光裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160623

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170622

Year of fee payment: 6

R401 Registration of restoration