KR101160456B1 - 질화물계 반도체 기판의 열처리 방법 및 이에 의해 열처리된 질화물계 반도체 기판 - Google Patents

질화물계 반도체 기판의 열처리 방법 및 이에 의해 열처리된 질화물계 반도체 기판 Download PDF

Info

Publication number
KR101160456B1
KR101160456B1 KR1020120038377A KR20120038377A KR101160456B1 KR 101160456 B1 KR101160456 B1 KR 101160456B1 KR 1020120038377 A KR1020120038377 A KR 1020120038377A KR 20120038377 A KR20120038377 A KR 20120038377A KR 101160456 B1 KR101160456 B1 KR 101160456B1
Authority
KR
South Korea
Prior art keywords
less
nitride
semiconductor substrate
substrate
heat treatment
Prior art date
Application number
KR1020120038377A
Other languages
English (en)
Other versions
KR20120053994A (ko
Inventor
김정돈
공선환
신현민
정진석
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020120038377A priority Critical patent/KR101160456B1/ko
Publication of KR20120053994A publication Critical patent/KR20120053994A/ko
Application granted granted Critical
Publication of KR101160456B1 publication Critical patent/KR101160456B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 질화물계 반도체 기판의 열처리 방법 및 이에 의해 열처리된 질화물계 반도체 기판에 관한 것으로, 질소 함유 가스 및 질화물계 반도체 분말의 존재하에 기판의 열처리를 수행하는 본 발명에 따르면, 성장 및 연마 공정에서 발생하는 표면결함이 현저히 개선된 질화물계 반도체 기판을 얻을 수 있다.

Description

질화물계 반도체 기판의 열처리 방법 및 이에 의해 열처리된 질화물계 반도체 기판 {HEAT-TREATMENT OF NITRIDE SEMICONDUCTOR SUBSTRATE AND THE SUBSTRATE OBTAINED THEREBY}
본 발명은 질화물계 반도체 기판의 열처리 방법 및 이에 의해 열처리된 질화물계 반도체 기판에 관한 것으로, 구체적으로 질화물계 반도체 기판의 성장 또는 연마과정에서 발생한 기판의 여러 가지 결함을 개선시키며 기판의 무게 변화를 방지할 수 있는 열처리 방법 및 열처리된 기판에 관한 것이다.
일반식 AlxGayIn1 -x- yN (여기에서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)로 표시되는 질화물계 반도체는 에너지 밴드갭이 크고 직접 천이형 반도체 물질로서, 단파장 영역의 발광소자, 넓은 파장 영역의 발광 소자 등을 제작하는데 유용하게 사용되고 있다. 이러한 질화물계 반도체 성장용 기판으로서 사파이어 등의 이종 기판을 사용하게 되면 전위결함(dislocation) 밀도가 높아져 크랙이 발생하는 등의 문제점이 있어, 사파이어(sapphire; Al2O3)상에 GaN 단결정 후막을 다양한 방법으로 성장시킨 다음 이를 분리하여 얻는 GaN 단결정 후막을 프리스탠딩 기판으로서 질화물계 반도체 성장용으로 사용하려는 방법들이 이용되고 있다. 또한, 분리된 GaN 단결정 프리스탠딩 기판은 양면에 경면가공을 거쳐 특정의 표면거칠기를 갖는 GaN 웨이퍼를 얻을 수 있다.
그러나, 이러한 GaN 단결정 후막은 이종 기판인 사파이어 상에서 성장된 것이므로, 사파이어와의 계면간 응력변화에 의해 일정 두께 이상 성장할 경우 휨이 발생하게 되며, 이러한 휨은 사파이어로부터의 분리후 인위적인 표면연마 공정에 의해 평탄한 모양으로 만들 수는 있으나, 근본적으로 사파이어와의 계면상에서 야기된 위치별 격자 휨은 제거하기가 어렵다.
따라서, 최근에는 이러한 문제점을 해결하기 위해 사파이어로부터 분리된 GaN 단결정 기판을 열처리하는 방법이 시도되고 있다. 예를 들어, 한국 공개특허공보 제2003-77423호에서는 성장후 사파이어로부터의 분리를 통해 얻어진 프리스탠딩 GaN 기판을 암모니아(NH3) 분위기하에 1150℃ 이상의 온도에서 24시간 동안 열처리함으로써 기판 표면상의 전위결함밀도 및 기판의 휨 정도를 대폭 감소시킬 수 있음을 개시하고 있다. 또한, 한국 공개특허공보 제2003-88336호에는 연마 등에 의해 다수의 미소결함이 형성되어 있는 GaN 단결정 기판을 NH3 기체 함유 분위하에서 1020℃에서 10분 이상 열처리함에 따라 기판의 표면에 걸쳐 고온에서 Ga 원자가 표면결함 부분으로 이동하여 그 위치에서 다시 Ga 원자가 NH3와 반응하여 GaN을 형성함으로써 기판 표면을 평탄화하는 기술을 개시하고 있다.
상기 방법들은 GaN 기판의 열처리시 GaN이 Ga와 N으로 고온에서 분해되는 것을 방지하기 위해 기판 열처리를 NH3 또는 N2 분위기하에서 수행하고 있으나, 900℃ 이상의 고온에서는 GaN의 분해를 완전히 막을 수 없을 뿐만 아니라 분해된 Ga이 증발되면서 다른 표면결함을 초래할 우려가 있다.
본 발명의 목적은 GaN 단결정 기판을 비롯한 여러 가지 질화물계 반도체 기판에 있어서, 무게 변화를 최소화하면서 표면 결함을 개선시킬 수 있는 열처리 방법 및 이에 의해 열처리된 질화물계 반도체 기판을 제공하는 것이다.
본 발명은 열처리로 내에 질화물계 반도체 기판을 두장의 사파이어 기판 중 어느 하나의 일면에 위치시키고, 두장의 사파이어 기판 사이에 질화물계 반도체 분말을 위치시킨 상태에서, 질소 함유 가스를 주입하여 상기 질화물계 반도체 기판을 열처리하는 것을 특징으로 하는 질화물계 반도체 기판의 열처리 방법을 제공한다.
또한, 본 발명은 질화물계 반도체 분말이 배치된 열처리로 내에 질화물계 반도체 기판을 장입한 후, 질소 함유 가스를 주입하여 상기 질화물계 반도체 기판을 열처리하고, 상기 질화물계 반도체 분말 또는 기판은 AlxGayIn1 -x- yN (여기에서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)로 이루어지며, 상기 질화물계 반도체 기판의 다른 면에 하중 인가 기판을 위치시키는 것을 특징으로 하는 질화물계 반도체 기판의 열처리 방법을 제공한다.
또한, 본 발명은 질화물계 반도체 기판으로서, 질화물계 반도체 분말이 배치된 열처리로 내에 질화물계 반도체 기판을 장입한 후, 질소 함유 가스를 주입하여 열처리되며, 무게 감소율이 1% 이하인 AlxGayIn1 -x-yN (여기에서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)의 질화물계 반도체 기판을 제공한다.
본 발명에 따른 질화물계 반도체 분말을 이용한 질화물계 반도체 기판의 열처리 공정에 의하면, 기존 고온 열처리 방법에서 야기될 수 있는 기판 표면상에서의 Ga 결손 문제를 방지함에 따라 기판의 표면결함을 효율적으로 감소시킬 수 있으며, 이러한 본 발명에 따라 열처리된 기판은 고품질의 반도체 기판으로서 유용하게 사용될 수 있다.
도 1a 및 1b는 본 발명에 따른 질화물계 반도체 기판의 열처리 공정을 개략적으로 나타낸 것이고,
도 2은 실시예 1 및 비교예 1에 따라 열처리된 GaN 프리스탠딩 기판의 열처리 온도에 따른 무게 손실율을 나타낸 것이고,
도 3a 및 3b는 각각 GaN 성장 박막 기판의 162㎛×122㎛ 면적의 영역에 대한 본 발명의 실시예 3에 따른 열처리 전과 후의 3D 표면상태 촬영사진이고,
도 4a 및 4b는 각각 GaN 연마 기판의 100㎛×100㎛ 면적의 영역에 대한 본 발명의 실시예 4에 따른 열처리 전과 후의 3D 표면상태 촬영사진이고,
도 5a 및 5b는 각각 GaN 연마 기판의 20㎛×20㎛ 면적의 영역에 대한 본 발명의 실시예 4에 따른 열처리 전과 후의 3D 표면상태 촬영사진이며,
도 6 및 7은 본 발명의 실시예 4에 따라 열처리된 후의 GaN 연마 기판의, 50㎛×50㎛ 면적 및 10㎛×10㎛ 면적의 영역에 대한 3D 표면상태 촬영사진이다.
본 발명에서는, 질소 함유 가스 및 질화물계 반도체 분말의 존재하에 질화물계 반도체 기판을 열처리하는 것을 특징으로 하는 방법을 제공한다.
이하 본 발명에 대하여 보다 상세히 설명한다.
본 발명에 따른 질화물계 반도체 기판의 열처리 공정은 질화물계 반도체 분말이 배치된 열처리로 내에 질화물계 반도체 기판을 장입한 후, 질소 함유 가스를 주입하여 수행하는 것을 특징으로 한다.
이러한 본 발명의 열처리 공정은 이종 기판상에서 성장후 분리된 휨이 있는 GaN 단결정 후막, 이종 기판상에서 에피택셜 성장 후 분리된 GaN 단결정 박막 및 이종 기판으로부터의 분리 후 연마공정을 거쳐 얻은 GaN 웨이퍼를 포함하여, 일반식 AlxGayIn1 -x- yN (여기에서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)으로 표시되는 다양한 질화물계 반도체 기판에 적용될 수 있다.
본 발명의 한 가지 양태에서는 GaN 기판의 열처리를 위해, 열처리로내에 일반식 AlxGayIn1 -x- yN (여기에서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)으로 표시되는 분말을 두장의 사파이어 기판 사이에 위치시킨 후, GaN 단결정 기판을 상기 사파이어 기판 중 어느 하나의 일면에 위치시킨다. 예를 들어 GaN 분말은 GaN 단결정 후막을 분쇄하여 얻을 수 있으며, 열처리하고자 하는 GaN 기판 중량을 기준으로 0.2 내지 1의 중량비로 사용하는 것이 바람직하다.
본 발명에서, 질소 함유 가스로는 N2 및 NH3를 각각 단독으로 사용하거나, Ar 또는 He과 혼합하여 사용할 수 있으며, 혼합 가스의 경우 질소 성분 가스와 그 외 성분을 1:1로 혼합하는 것이 바람직하다.
도 1a 및 1b는 각각 휨이 있는 GaN 단결정 프리스탠딩 기판 및 연마 공정을 거친 GaN 웨이퍼에 대한 본 발명의 열처리 공정의 예를 개략적으로 나타낸 것으로서, 이를 구체적으로 설명하면 다음과 같다.
먼저, 사파이어 기판, GaN 분말, 사파이어 기판, 열처리하려는 GaN 기판, 및 필요한 경우 하중을 인가할 수 있는 사파이어 기판을 순서대로 올려놓은 후, 보호용 알루미나 커버를 덮은 다음 열처리용 관형 로내에 장입하며, 이때 GaN 기판은 Ga-면(성장면)이 위로 향하도록 놓는 것이 바람직하다. 다음, 상기 관형 로내의 온도를 900 내지 1300℃로 10분 이상 유지하면서 암모니아 또는 질소 함유 가스를 공급하여 GaN 기판의 열처리를 수행한다. 한편, 상기 열처리 로는 GaN 분위기 형성을 위해 알루미나 커버를 사용하여 보호할 수 있다.
상기의 열처리 과정에서 일어나게 되는 반응 메카니즘을 살펴보면, 하기 반응식 1 내지 3에 나타낸 바와 같다. 구체적으로, 열처리로내에 공급되는 분위기 가스, 예컨대 NH3는 900℃ 이상의 고온에서 N2 및 H2로 분해되고, 생성된 H2는 열처리로내에 장입된 GaN 분말과 반응하여 Ga 액적(droplets) 및 NH3를 생성하며, 상기 GaN 분말로부터 유도된 Ga 액적은 기화되어 고에너지를 갖는 결함부분의 에너지를 낮추기 위해 결함 부분으로 이동한 후 결함 부위에서 다시 NH3와 반응하여 GaN을 형성함으로써 기판 표면의 형상, 평탄도 및 결정성에 큰 영향을 미치게 되는 것이다.
[반응식 1]
NH3 ↔ 1/2 N2 + 3/2 H2
[반응식 2]
3/2 H2 + GaN ↔ Ga + NH3
[반응식 3]
Ga + NH3 ↔ GaN + 3/2 H2
상기와 같은 본 발명의 원리에 따르면, 열처리 과정이 900℃ 이상에서 수행되어 기판 자체의 Ga가 분해증발되더라도, 공급된 질화물계 반도체 분말로부터 유도된 Ga가 Ga 결함부위를 채워 다시 GaN을 형성함으로써, 열처리에 따른 기판의 무게 변화를 1% 이내로 감소시키면서, 기판 표면에서의 고에너지로 인해 발생되는 에치 피트(etch pit), 힐록(hillock) 등을 감소시키고, 연마 도중에 야기되는 스크래치(scratch)와 관련된 기판 표면의 거칠기 정도, 표면에서의 조성 불균일성 등을 넓은 영역에서도 균일하게 개선시킬 수 있다.
예컨대, 본 발명에 따라 약 10 내지 20㎛ 두께의 2" GaN 성장 기판을 열처리하는 경우, 에치 피트의 깊이를 50nm 이하로, 힐록의 높이 및 크기를 각각 10nm 이하 및 50nm 이하로 감소시킬 수 있으며, 160㎛×120㎛ 이하의 영역에서 중심선 평균 조도(centerline average roughness; Ra)가 5.0㎚ 이하, 중심선 표준편차 조도(root-mean square roughness; Rq)가 6.0㎚ 이하, 10점 평균 조도(ten point median height; Rz)가 32㎚ 이하, 최대 높이 조도(maximum height roughness; Rt)가 35㎚ 이하인 표면 상태를 얻을 수 있다.
또한, 사파이어 기판으로부터 분리한 후 연마 공정을 거친 연마 기판을 본 발명에 따라 열처리하는 경우, 100㎛×100㎛ 영역에 대해서 Ra가 0.2nm 이하, Rq가 0.2nm 이하, Rz가 1.2nm 이하, Rt가 1.4nm 이하인 표면상태; 50㎛×50㎛ 영역에 대해서 Ra가 0.1nm 이하, Rq가 0.2nm 이하, Rz가 1.0nm 이하, Rt가 1.3nm 이하인 표면상태; 20㎛×20㎛ 영역에 대해서 Ra가 0.1nm 이하, Rq가 0.2nm 이하, Rz가 0.8nm 이하, Rt가 0.9nm 이하인 표면상태; 및 10㎛×10㎛ 영역에 대해서 Ra가 0.1nm 이하, Rq가 0.2nm 이하, Rz가 0.6nm 이하, Rt가 0.8nm 이하인 표면상태를 수득할 수 있다.
또한, 본 발명의 열처리 공정에 따르면 성장 과정에서 발생한 기판 표면상의 전위결함밀도를 5×106 개/㎠ 이하, 바람직하게는 3.6×106 개/㎠ 이하로 낮추고, 결정성을 120 arcsec 이하로 개선시킬 수 있을 뿐만 아니라, 휨이 있는 프리스탠딩 기판의 열처리시에는 필요에 따라 기판상에 하중을 인가함으로써 기판의 휨 정도를 감소시켜, 4m 이상의 곡률반경을 얻을 수 있으며, 이러한 프리스탠딩 기판을 재성장시키는 경우에도 곡률반경은 1.5m 이상으로 유지될 수 있다. 아울러, 연마 기판 및 그 위의 성장 기판에 대해서 중심과 에지간의 평균 오프 앵글(off angle) 차이는 θ<0.5°의 수준을 확보할 수 있다.
본 발명에 따라 열처리된 다양한 질화물계 반도체 기판은 반도체 소자의 제조에 있어서 중요한 영향을 미치게 된다. 예를 들어, 열처리된 GaN 박막 위에 n-클래드층, p-클래드층 및 p-GaN 층이 순차적으로 적층되는 경우 발광효율이 높아질 뿐만 아니라, 불균일한 노광을 감소시키고, 수명을 길게 하며, 리소그래피시 휘어짐을 감소시켜 제품 품질을 현저히 향상시킬 수 있다.
이하, 본 발명을 하기 실시예에 의거하여 좀더 상세하게 설명하고자 한다. 단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐 한정하지는 않는다.
실시예 1
사파이어 기판으로부터 분리하여 얻은, 2" 직경 및 약 470㎛ 두께의 GaN 프리스탠딩 기판을 준비하였다.
도 1b에 도시된 바와 같이, 사파이어 기판, GaN 분말 4.5g, 사파이어 기판 및 상기에서 준비한 GaN 프리스탠딩 기판을 순서대로 올려놓은 후, 보호용 알루미나 커버를 덮은 다음 열처리용 튜브로내에 넣었다. 상기 튜브로내의 온도를 100 0℃로 조절한 후, 튜브로내에 열처리 분위기 가스로서 NH3를 500 sccm의 유량으로 공급하면서 30분 동안 열처리를 수행하였다.
상기에서 사용한 것과 동일한 수준의 GaN 프리스탠딩 기판 3개를 추가 준비하여, 각각에 대해서 열처리 온도를 1100℃, 1200℃ 및 1300℃로 조절하는 것을 제외하고는 상기와 동일한 방법으로 열처리를 수행하였다.
비교예 1
열처리시에 GaN 분말을 사용하지 않는 것을 제외하고는 상기 실시예 1과 동일한 방법으로 1000℃, 1100℃, 1200℃ 및 1300℃에서 GaN 프리스탠딩 기판을 열처리하였다.
상기 실시예 1 및 비교예 1에 따라 열처리된 GaN 프리스탠딩 기판의 열처리 온도에 따른 무게 손실율을 산출하여 도 2에 도시하였으며, 그 결과, 열처리시에 분위기 가스로서 NH3 뿐만 아니라 GaN 분말을 사용한 실시예 1의 경우 GaN 분말을 사용하지 않은 비교예 1의 비해 무게 손실율이 1% 이하로 현저히 감소하였음을 알 수 있다.
실시예 2
사파이어 기판으로부터 분리하여 얻은, 5×106/㎤ 이하의 Si 불순물 함량, 400 내지 450㎛의 두께, 2.0m의 곡률반경 및 6×106 (개/㎠)의 전위결함밀도를 갖는 GaN 프리스탠딩 기판 9개를 준비하였다.
각각의 GaN 프리스탠딩 기판에 대해서, 도 1a에 도시된 바와 같이, 사파이어 기판, GaN 분말, 사파이어 기판, 상기 GaN 프리스탠딩 기판, 및 하중 인가를 위해 200g 중량의 사파이어 기판을 순서대로 올려놓은 후, 보호용 알루미나 커버를 덮은 다음 열처리용 튜브로내에 넣고, 상기 튜브로내의 온도, 온도 유지 시간 및 튜브로내에 공급되는 분위기 가스 종류를 하기 표 1에 제시된 바와 같이 변화시켜 열처리를 수행하였다. 이때, GaN 분말은 GaN 단결정 후막을 분쇄하여 얻은 것을 사용하였다.
열처리된 각각의 GaN 프리스탠딩 기판의 곡률반경 및 전위결함밀도를 측정하여 하기 표 1에 나타내었다. 이때, GaN 프리스탠딩 기판의 곡률반경은 기판의 휨높이 편차(ΔH) 및 직경(D)를 측정한 후 계산식 (R=D2/8ΔH)를 이용하여 산출하였으며, 전위결함밀도는 PL(photo luminecence)를 이용하여 측정하였다.
Figure 112012029367251-pat00001
상기 표 1로부터 볼 수 있는 바와 같이, 본 발명에 따라 GaN 프리스탠딩 기판의 열처리시에 GaN 분말을 사용하는 경우, 표면상의 전위결함밀도가 열처리전(6×106 (개/㎠))과 비교하여 현저히 감소하였으며, 곡률반경의 경우에도 최고 11.7m까지 증가하였다. 특히, 열처리 온도 및 시간이 증가할수록 보다 현저한 효과를 얻었다.
실시예 3
2" 직경 및 약 20㎛ 두께의 GaN 박막을 준비하여, 1200℃에서 30분 동안 실시예 1과 같은 방식으로 열처리 공정을 수행하였으며, 이때 GaN 분말은 2g 중량으로 사용하였다.
기판의 162㎛×122㎛ 영역에 대해서 열처리 전과 후의 3D 표면상태를 사진촬영하여 도 3에 도시하였다. 도 3으로부터, 열처리 전(도 3a)에 비해 열처리 후(도 3b)의 표면 통계치(Ra, Rq, Rz, Rt 등)가 낮아졌음을 확인할 수 있다.
또한, 열처리에 의해, 기판의 표면상에 존재하였던 에치 피트(etch pit)는 깊이가 약 100㎚에서 50㎚ 이하로, 힐록(hillok)은 높이가 50nm에서 10nm 이하 및 크기는 200 내지 400nm에서 50nm 이하로 감소하였다.
실시예 4
연마공정을 통해 평탄화된, 2" 직경, 200㎛ 두께 및 2.1g 중량의 GaN 기판(결정성 100 내지 150 arcsec, 전위결함밀도 5×106 (개/㎠)) 10개를 준비하였다.
도 1b에 도시된 바와 같이, 사파이어 기판, GaN 분말, 사파이어 기판 및 상기 GaN 기판을 순서대로 올려놓은 후, 보호용 알루미나 커버를 덮은 다음 열처리용 튜브로내에 넣고, 상기 튜브로내의 온도, 온도 유지 시간 및 튜브로내에 공급되는 분위기 가스 종류를 하기 표 2에 제시된 바와 같이 변화시켜 열처리를 수행하였다.
*열처리된 각각의 GaN 기판의 결정성 및 전위결함밀도를 각각 DXRD (double-crystal X-ray diffraction) 및 PL(photo luminecence)를 이용하여 측정하여 하기 표 2에 나타내었다.
Figure 112012029367251-pat00002
상기 표 2로부터 볼 수 있는 바와 같이, 연마로 인해 표면결함을 갖는 GaN 기판을 본 발명에 따라 GaN 분말을 사용하여 열처리함으로써 결정성이 120 arcsec 이하로 되었으며, 전위결함밀도 또한 열처리전에 비해 현저히 개선되었다.
또한, 열처리된 연마 기판의 중심과 에지의 (0002)면 평균 오프 앵글을 DXRD 로 측정한 결과, 중심에서는 θ=16.997°이고 에지에서는 평균 θ=17.496°의 값으로서, 평균 오프 앵글 차이는 0.499°로 얻어졌다.
추가로, 상기 연마된 기판(3-9)에 있어서, 100㎛×100㎛ 및 20㎛×20㎛ 면적의 영역에 대한 열처리전과 후의 3D 표면상태를 사진촬영하여 각각 도 4 및 도 5에 도시하였다. 본 발명에 따라 열처리를 수행함에 따라, 열처리 전(도 4a 및 도 5a)에 비해 열처리 후(도 4b 및 도 5b)의 표면 통계치(Ra, Rq, Rz, Rt 등)가 낮아졌을 뿐만 아니라 열처리 전에 있었던 여러 가지 표면 결함의 크기가 감소됨으로써 표면특성이 개선되었음을 확인할 수 있다. 또한, 50㎛×50㎛ 및 10㎛×10㎛ 면적의 영역에 대한 열처리후의 3D 표면상태를 도시한 도 6 및 도 7로부터는 표면특성 값이 더욱 개선되었음을 알 수 있다.

Claims (18)

  1. 열처리로 내에 질화물계 반도체 기판을 두장의 사파이어 기판 중 어느 하나의 일면에 위치시키고, 두장의 사파이어 기판 사이에 질화물계 반도체 분말을 위치시킨 상태에서, 질소 함유 가스를 주입하여 상기 질화물계 반도체 기판을 열처리하는 것을 특징으로 하는 질화물계 반도체 기판의 열처리 방법.
  2. 제1항에 있어서,
    질화물계 반도체 분말 또는 기판이 AlxGayIn1 -x- yN (여기에서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)로 이루어진 것임을 특징으로 하는 질화물계 반도체 기판의 열처리 방법.
  3. 질화물계 반도체 분말이 배치된 열처리로 내에 질화물계 반도체 기판을 장입한 후, 질소 함유 가스를 주입하여 상기 질화물계 반도체 기판을 열처리하고,
    상기 질화물계 반도체 분말 또는 기판은 AlxGayIn1 -x- yN (여기에서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)로 이루어지며,
    상기 질화물계 반도체 기판의 다른 면에 하중 인가 기판을 위치시키는 것을 특징으로 하는 질화물계 반도체 기판의 열처리 방법.
  4. 제1항 또는 제3항에 있어서,
    상기 질화물계 반도체 분말은 열처리될 기판 중량을 기준으로 0.2 내지 1의 중량비로 사용되는 것을 특징으로 하는 질화물계 반도체 기판의 열처리 방법.
  5. 제1항 또는 제3항에 있어서,
    상기 열처리 공정이 900 내지 1300℃에서 10분 이상 수행되는 것을 특징으로 하는 질화물계 반도체 기판의 열처리 방법.
  6. 제1항 또는 제3항에 있어서,
    상기 질소 함유 가스가 NH3 또는 N2인 것을 특징으로 하는 질화물계 반도체 기판의 열처리 방법.
  7. 제6항에 있어서,
    상기 질소 함유 가스가 Ar 또는 He을 포함하는 것을 특징으로 하는 질화물계 반도체 기판의 열처리 방법.
  8. 제1항 또는 제3항에 있어서,
    상기 질화물계 반도체 기판이 GaN 단결정 후막, GaN 단결정 성장 박막 또는 GaN 웨이퍼인 것을 특징으로 하는 질화물계 반도체 기판의 열처리 방법.
  9. 질화물계 반도체 기판으로서,
    질화물계 반도체 분말이 배치된 열처리로 내에 질화물계 반도체 기판을 장입한 후, 질소 함유 가스를 주입하여 열처리되며, 무게 감소율이 1% 이하인 AlxGayIn1 -x- yN (여기에서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)의 질화물계 반도체 기판.
  10. 제9항에 있어서,
    표면상에 형성된 에치 피트(etch pit)의 깊이가 50nm 이하이고, 힐록(hillock)의 높이 및 크기가 각각 10nm 이하 및 50nm 이하인 질화물계 성장 박막임을 특징으로 하는 반도체 기판.
  11. 제9항에 있어서,
    곡률반경이 4m 이상인 것을 특징으로 하는 반도체 기판.
  12. 제9항에 있어서,
    중심과 에지간의 평균 오프 앵글(off angle) 차이가 θ<0.5°인 것을 특징으로 하는 반도체 기판.
  13. 제9항에 있어서,
    결정성이 120 arcsec 이하인 것을 특징으로 하는 반도체 기판.
  14. 제9항에 있어서,
    160㎛×120㎛ 이하의 영역에서 중심선 평균 조도(Ra)가 5.0㎚ 이하이고, 중심선 표준편차 조도(Rq)가 6.0㎚ 이하이고, 10점 평균 조도(Rz)가 32㎚ 이하이며, 최대높이조도(Rt)가 35㎚ 이하인 질화물계 성장 박막임을 특징으로 하는 반도체 기판.
  15. 제9항에 있어서,
    100㎛×100㎛ 이하의 영역에서 중심선 평균 조도(Ra)가 0.2㎚ 이하이고, 중심선 표준 편차조도(Rq)가 0.2㎚ 이하이고, 10점 평균 조도(Rz)가 1.2㎚ 이하이며, 최대높이조도(Rt)가 1.4㎚ 이하인 질화물계 연마 웨이퍼임을 특징으로 하는 반도체 기판.
  16. 제9항에 있어서,
    50㎛×50㎛ 이하의 영역에서 중심선 평균 조도(Ra)가 0.1㎚ 이하이고, 중심선 표준편차 조도(Rq)가 0.2㎚ 이하이고, 10점 평균 조도(Rz)가 1.0㎚ 이하이며, 최대높이조도(Rt)가 1.3㎚ 이하인 질화물계 연마 웨이퍼임을 특징으로 하는 반도체 기판.
  17. 제9항에 있어서,
    20㎛×20㎛ 이하의 영역에서 중심선 평균 조도(Ra)가 0.1㎚ 이하이고, 중심선 표준편차 조도(Rq)가 0.2㎚ 이하이고, 10점 평균 조도(Rz)가 0.8㎚ 이하이며, 최대높이조도(Rt)가 0.9㎚ 이하인 질화물계 연마 웨이퍼임을 특징으로 하는 반도체 기판.
  18. 제9항에 있어서,
    10㎛×10㎛ 이하의 영역에서 중심선 평균 조도(Ra)가 0.1㎚ 이하이고, 중심선 표준편차 조도(Rq)가 0.2㎚ 이하이고, 10점 평균 조도(Rz)가 0.6㎚ 이하이며, 최대높이조도(Rt)가 0.8㎚ 이하인 질화물계 연마 웨이퍼임을 특징으로 하는 반도체 기판.
KR1020120038377A 2012-04-13 2012-04-13 질화물계 반도체 기판의 열처리 방법 및 이에 의해 열처리된 질화물계 반도체 기판 KR101160456B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120038377A KR101160456B1 (ko) 2012-04-13 2012-04-13 질화물계 반도체 기판의 열처리 방법 및 이에 의해 열처리된 질화물계 반도체 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120038377A KR101160456B1 (ko) 2012-04-13 2012-04-13 질화물계 반도체 기판의 열처리 방법 및 이에 의해 열처리된 질화물계 반도체 기판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060042738A Division KR20070109581A (ko) 2006-05-12 2006-05-12 질화물계 반도체 기판의 열처리 방법 및 이에 의해열처리된 질화물계 반도체 기판

Publications (2)

Publication Number Publication Date
KR20120053994A KR20120053994A (ko) 2012-05-29
KR101160456B1 true KR101160456B1 (ko) 2012-06-27

Family

ID=46270017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120038377A KR101160456B1 (ko) 2012-04-13 2012-04-13 질화물계 반도체 기판의 열처리 방법 및 이에 의해 열처리된 질화물계 반도체 기판

Country Status (1)

Country Link
KR (1) KR101160456B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040069525A (ko) * 2003-01-29 2004-08-06 엘지전자 주식회사 질화물 기판 제조 장치 및 그 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040069525A (ko) * 2003-01-29 2004-08-06 엘지전자 주식회사 질화물 기판 제조 장치 및 그 방법

Also Published As

Publication number Publication date
KR20120053994A (ko) 2012-05-29

Similar Documents

Publication Publication Date Title
JP5607781B2 (ja) 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス
KR100959084B1 (ko) 표면질이 우수한 ｇａｎ 웨이퍼 및 이의 제조 방법
KR100810554B1 (ko) 광전자 및 전자 디바이스용 자립형 (알루미늄, 인듐,갈륨) 질화물 기재 상의 에피택시 품질(표면 조직 및 결함밀도)을 향상시키는 방법
JP4712450B2 (ja) ＡｌＮ結晶の表面平坦性改善方法
KR100277968B1 (ko) 질화갈륨 기판 제조방법
KR101172549B1 (ko) 질화물 결정, 질화물 결정 기판, 에피택셜층 부착 질화물결정 기판, 반도체 장치 및 그 제조 방법
JP4787891B2 (ja) エピタキシャル層形成用ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
JP2006310362A (ja) Ｉｉｉ族窒化物結晶の表面処理方法、ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
JP4555340B2 (ja) ＧａＮ系窒化膜を形成する方法
EP3026693B1 (en) Pretreatment method for base substrate, and method for manufacturing laminate using pretreated base substrate
JP2001525121A (ja) 表面調整された炭化ケイ素基板の回収
JP2005072572A (ja) Ｉｉｉ族窒化物結晶基板の製造方法、それに用いるエッチング液、ｉｉｉ族窒化物結晶基板、ならびにそれを用いた半導体素子
CN101724910A (zh) 消除GaN厚膜材料表面缺陷的方法
JP2006062931A (ja) サファイア基板とその熱処理方法、及び結晶成長方法
KR101160456B1 (ko) 질화물계 반도체 기판의 열처리 방법 및 이에 의해 열처리된 질화물계 반도체 기판
EP3435407A1 (en) Method for producing group iii nitride laminate
KR20070109581A (ko) 질화물계 반도체 기판의 열처리 방법 및 이에 의해열처리된 질화물계 반도체 기판
JP5696734B2 (ja) Ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
JP4233894B2 (ja) 半導体単結晶の製造方法
JP2011077547A (ja) 半導体デバイスの製造方法およびｉｉｉ族窒化物結晶基板
KR100858923B1 (ko) 질화갈륨 박막 제조용 단결정 기판, 질화갈륨 박막제조방법 및 질화갈륨 박막 제조용 단결정 기판으로 제조된질화갈륨 박막을 포함하는 발광다이오드 및레이저다이오드
JP2007073975A (ja) Ｉｉｉ族窒化物結晶の品質改善方法、エピタキシャル成長用基板、および半導体素子
Traversa et al. Homoepitaxy of ZnTe on (100) oriented substrates: Technology issues and MOVPE growth aspects
KR20060101585A (ko) 질화물계 반도체 단결정 기판의 제조방법
JP2023184577A (ja) Ｇａ２Ｏ３系単結晶基板並びにＧａ２Ｏ３系単結晶基板の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee