KR101148829B1 - 박막 트랜지스터 - Google Patents
박막 트랜지스터 Download PDFInfo
- Publication number
- KR101148829B1 KR101148829B1 KR1020080104272A KR20080104272A KR101148829B1 KR 101148829 B1 KR101148829 B1 KR 101148829B1 KR 1020080104272 A KR1020080104272 A KR 1020080104272A KR 20080104272 A KR20080104272 A KR 20080104272A KR 101148829 B1 KR101148829 B1 KR 101148829B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- thin film
- film transistor
- gate
- drain
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 293
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 14
- 229910052750 molybdenum Inorganic materials 0.000 claims description 14
- 239000011733 molybdenum Substances 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims 1
- 229910052758 niobium Inorganic materials 0.000 claims 1
- 239000010955 niobium Substances 0.000 claims 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
박막 트랜지스터에 관해 개시되어 있다. 개시된 본 발명은 게이트, 상기 게이트에 접촉된 게이트 절연층, 상기 게이트 절연층과 접촉되고 상기 게이트 절연층을 사이에 두고 상기 게이트와 마주하는 채널층, 상기 채널층의 일단에 접촉된 소오스 및 상기 채널층의 타단에 접촉된 드레인을 포함하되, 상기 채널층은 비정질 산화물 반도체층이고, 상기 소오스 및 드레인은 전도성 산화물층과 저저항 금속층을 포함하여 형성된 박막 트랜지스터를 제공한다.
Description
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서, 보다 자세하게는 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 평판 디스플레이에 관한 것이다.
박막 트랜지스터(Thin Film Transistor)는 액정표시장치(Liquid Crystalline Display) 또는 OLED(Organic Light Emitting Diode) 디스플레이와 같은 평판 디스플레이에 사용되고 있다. 상기 평판 디스플레이에서 각 화소(pixel)의 구동에는 도 1에 도시한 바와 같이 제1 및 제2 TFT(10, 12)와 한 개의 커패시터(14)가 관여한다. 도 1에서 제1 TFT(10)는 스위칭 소자이고, 제2 TFT(12)는 구동 소자이다. 제1 및 제2 TFT(10, 12)의 구성은 동일하다. 도 2는 제2 TFT(12)가 바텀 게이트 구조일 때의 일반적 구성을 보여주는 단면도이다. 도 2를 참조하면, 기판(10) 상에 게이트(12)가 존재하고, 기판(10) 상에 게이트(12)를 덮는 게이트 절연층(14)이 존재한다. 게이트 절연층(14) 상에 채널층(16)이 존재한다. 채널층(16)은 게이트(12) 위쪽에 존재한다. 채널층(16)은 비정질 실리콘층 또는 폴리 실리콘층이다. 게이트 절연층(14) 상에 채널층(16)에 접촉된 소오스 및 드레인(18, 20)이 존재한다. 소오스 및 드레인(18, 20)는 금속층이고, 서로 이격되어 있으며, 채널층(16)의 서로 다른 부분과 접촉되어 있다.
도 1의 제2 TFT(12)는 전류 스트레스에 영향을 받지 않는, 안정도(stability)가 높은 TFT이면서 디스플레이의 백 플레인(back plane) 전체에 걸쳐 균일한 소자 특성을 나타내어야 한다. 이러한 TFT의 특성은 채널층과 밀접한 관계가 있다.
제2 TFT(12)의 채널층이 비정질 실리콘층일 때, 제2 TFT(12)는 균일한 소자 특성을 가질 수 있다. 그러므로 디스플레이의 전체 영역에서 각 화소는 동일한 색감을 나타낼 수 있으나 전류 스트레스에 매우 민감하다. 따라서 제2 TFT(12)가 장시간 구동될 경우, 제2 TFT(12)의 문턱전압(threshold voltage)(Vth)은 증가하게 된다. 도 3은 그 일예를 보여준다.
구체적으로, 도 3은 채널층이 비정질 실리콘층인 TFT의 구동시간에 대한 문턱전압의 변화를 나타낸 것으로, 해당 TFT를 100시간(hour)동안 구동하면서 측정한 결과를 보여준다. 측정동안 TFT는 50℃로 유지하였다.
도 3을 참조하면, 100시간 구동 후에 채널층이 비정질 실리콘층인 TFT의 문턱전압(Vth)은 2.1V 정도 높아진 것을 알 수 있다.
한편, 제2 TFT(12)의 채널층이 폴리 실리콘층일 때, 제2 TFT(12)는 전류 스트레스에 의한 영향은 작으나 채널층이 비정질 실리콘층일 때에 비해 균일한 소자 특성은 저하된다.
채널층이 비정질 실리콘층일 때와 폴리 실리콘층일 때, TFT가 갖는 특성상의 단점은 각 화소별로 보상회로를 구성함으로써 어느 정도 개선은 될 수 있다. 그러나 상기 보상회로를 구성한다고 해도 상기 특성상의 단점의 개선 정도는 낮다. 그리고 무엇보다 상기 보상회로는 수 개의 TFT와 수 개의 커패시터를 포함하기 때문에, 도 1의 경우에 비해 소자 수가 훨씬 많아진다. 제조 공정면에서도 하나의 화소 영역에 수 개의 TFT와 수 개의 커패시터를 형성해야하기 때문에, 제조 공정이 복잡해지는 것은 불가피한 바, 불량률과 함께 공정비가 높아질 수 있다.
본 발명이 이루고자하는 기술적 과제는 각 화소의 구동과 관련해서 보상회로를 구비함이 없이 균일한 소자 특성을 확보하면서 안정도도 높일 수 있는 박막 트랜지스터를 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 게이트, 상기 게이트에 접촉된 게이트 절연층, 상기 게이트 절연층과 접촉되고 상기 게이트 절연층을 사이에 두고 상기 게이트와 마주하는 채널층, 상기 채널층의 일단에 접촉된 소오스 및 상기 채널층의 타단에 접촉된 드레인을 포함하되, 상기 채널층은 비정질 산화물 반도체층이고, 상기 소오스 및 드레인은 전도성 산화물층과 저저항 금속층을 포함하여 형성된 박막 트랜지스터를 제공한다.
상기 소오스 및 드레인에 관계된 상기 전도성 산화물층의 기본 조성은 상기 채널층을 이루는 상기 비정질 산화물 반도체층의 기본 조성과 동일하거나 다를 수 있다. 상기 채널층은 ZnO 계열의 산화물 반도체인 ZnO층, IZO층 및 G-I-Z-O층중 어느 하나일 수 있다. 상기 소오스 및 드레인은 G-I-Z-O층, ITO층, IZO층, ZnO층 및 TiO층 중 어느 하나일 수 있다.
상기 게이트는 순차적으로 적층된 제1 몰리브데늄(Mo)층, 금속층 및 제2 몰리브데늄(Mo)층을 포함하는 다층일 수 있다. 여기서, 상기 금속층은 알루미늄(Al)층 또는 알루미늄-네오디뮴(Al-Nd)층일 수 있다.
본 발명의 TFT에서 채널층은 비정질 산화물 반도체층으로 형성되고, 소오스 및 드레인은 전도성 산화물층으로 형성된다. 이때, 상기 전도성 산화물층의 기본 조성은 상기 채널층을 이루는 상기 산화물 반도체층과 동일하다. 다만, 상기 전도성 산화물층은 상기 산화물 반도체층에 포함되지 않은 소정의 도전성 불순물들을 포함하고 있다.
이와 같이 본 발명의 TFT의 채널층은 비정질의 산화물 반도체층인 바, LCD나 OLED 디스플레이 등과 같은 평판 디스플레이에 본 발명의 TFT를 적용하면, 해당 평판 디스플레이의 균일성 특성을 확보할 수 있다. 또한, 본 발명의 TFT의 소오스 및 드레인은 전도성 산화물층을 기본으로 하는 바, TFT의 안정도를 높일 수 있다. 그러므로 본 발명의 TFT가 적용된 평판 디스플레이의 경우, 그 수명이 종래의 TFT가 적용되었을 때보다 연장될 수 있다.
또한, 본 발명의 TFT의 경우, 채널층이 비정질이고, 도 11에서 볼 수 있듯이 문턱 전압의 변화량이 0.2V 정도로 매우 낮은 바, 두 개의 TFT와 한 개의 커패시터 로 구성되는 단위 화소 구동 회로의 상기 두 개의 TFT를 본 발명의 TFT로 대체하면, 별도의 보정회로 없이도 평판 디스플레이의 안정도 및 소자 균일도 특성을 우수하게 확보할 수 있다.
따라서 본 발명의 TFT를 평판 디스플레이에 적용하면, 평판 디스플레이의 공정을 단순화할 수 있고, 공정비를 줄일 수 있는 바, 최종 제품의 단가를 줄일 수 있다.
이하, 본 발명의 실시예에 의한 박막 트랜지스터 및 그 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이와 함께 본 발명의 박막 트랜지스터를 포함하는 평판 디스플레이에 대해서 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, 본 발명의 실시예에 의한 박막 트랜지스터(TFT)에 대해 설명한다.
도 4를 참조하면, 기판(40) 상에 게이트(42)가 존재한다. 기판(40)은 절연 기판, 예를 들면 유리 기판일 수 있다. 게이트(42)는 단일층 혹은 다층일 수 있다. 게이트(42)가 단일층일 때, 게이트(42)는 몰리브덴(Mo)층일 수 있으나, 몰리브덴층외의 다른 금속층일 수도 있다. 게이트(42)가 다층일 때, 게이트(42)는 두 개 또는 세 개의 금속층을 순차적으로 적층한 것일 수 있다. 예를 들면, 게이트(42)는 알루미늄층과 몰리드덴층이 순차적으로 적층된 구조이거나 제1 몰리브덴층, 알루미늄층 및 제2 몰리브덴층이 순차적으로 적층된 구조일 수 있다. 이때, 상기 알루미늄층은 알루미늄-네오디뮴(Al-Nd)층으로 대체될 수도 있다. 기판(40) 상에 게이트(42)의 측면과 상부면을 덮는 게이트 절연층(44)이 존재한다. 게이트 절연층(44)은 실리콘 산화물층 또는 실리콘 질화물층일 수 있다. 게이트 절연층(44) 상에 채널층(46)이 존재한다. 채널층(46)은 게이트(42) 위에 존재하고, 게이트(42) 양측으로 확장되어 있다. 채널층(46)은 비정질 산화물 반도체층일 수 있는데, 예를 들면 ZnO층, IZO층 및 G-I-Z-O층중 어느 하나일 수 있다. 채널층(46)의 상부면 상에 식각 정지층(48)이 존재한다. 채널층(46) 상에서 식각 정지층(48)의 폭은 채널층(46)의 상부면의 폭보다 좁게 할 수 있다. 식각 정지층(48)은 제조 공정에서 채널층(46)의 손상을 방지하기 위한 것으로, 예를 들면 실리콘 산화물층일 수 있다. 식각 정지층(48)의 존재는 선택적일 수 있다. 식각 정지층(48) 양측에 소오스 및 드레인(52a, 52b)이 존재한다. 소오스 및 드레인(52a, 52b)은 이격되어 있다. 소오스 및 드레인(52a, 52b)은 식각 정지층(48)으로 덮인 부분을 제외한 채널층(46)의 나머지를 덮고 있다. 소오스 및 드레인(52a, 52b) 각각의 상단은 식각 정지층(48)과 접촉되어 있고, 하단은 게이트 절연층(44)과 접촉되어 있다. 소오스 및 드레인(52a, 52b)은 기본 조성이 채널층(46)과 동일한 전도성 산화물층, 예를 들면 ZnO층, TiO층, GaO층 또는 G-I-Z-O층 등일 수 있다. 그러나 이러한 전도성 산화물층은 채널층(46)을 형성하는데 사용되는 산화물 반도체층에 포함되지 않은 소정의 도전성 불순물을 더 포함하고 있다. 상기 도전성 불순물은 채널층(46)을 형성하는데 사용되는 상기 산화물 반도체층을 전도성 물질층으로 변화시킬 수 있는 성분이면 어느 것이나 가능한데, 예를 들면 Al, B, Si 또는 In 일 수 있다.
한편, 소오스 및 드레인(52a, 52b)은 채널층(46)을 형성하는데 사용되는 산 화물 반도체층과 기본 조성이 다른 전도성 산화물층일 수도 있다. 예를 들면, 소오스 및 드레인(52a, 52b)은 ITO(Indium Tin Oxide)층 또는 IZO(Indium Zinc Oxide)층 등일 수 있다.
계속해서, 소오스 및 드레인(52a, 52b) 상에는 각각 도 10에 도시한 바와 같이 저 저항의 제1 및 제2 금속층(54a, 54b)이 더 구비될 수 있다. 제1 및 제2 금속층(54a, 54b)은 전도성 산화물층을 소오스 및 드레인(52a, 52b)으로 사용함에 따라 소오스 및 드레인(52a, 52b)의 저항이 증가할 경우, 저항 증가를 완화하거나 방지하는 역할을 한다. 제1 및 제2 금속층(54a, 54b)은 단층 혹은 다층일 수 있다. 제1 및 제2 금속층(54a, 54b)이 단층일 때, 제1 및 제2 금속층(54a, 54b)은 몰리브덴(Mo)층 또는 몰리브덴층과 다른 금속층일 수 있다. 제1 및 제2 금속층(54a, 54b)이 다층일 때, 제1 및 제2 금속층(54a, 54b)은 두 개 또는 세 개의 금속층을 순차적으로 적층한 것일 수 있다. 예를 들면, 제1 금속층(54a)은 알루미늄층과 몰리드덴층이 순차적으로 적층된 구조일 수 있다. 또한, 제1 금속층(54a)은 제1 몰리브덴층, 알루미늄층 및 제2 몰리브덴층이 순차적으로 적층된 구조일 수 있다. 이때, 상기 알루미늄층은 알루미늄-네오디뮴(Al-Nd)층으로 대체될 수도 있다. 이와 같은 제1 금속층(54a)의 다층 구성은 제2 금속층(54b)에도 그대로 적용될 수 있다.
다음에는 상술한 본 발명의 TFT에 대한 제조 방법을 도 5 내지 10을 참조하여 설명한다. 이때, TFT을 구성하는 각 요소들을 구성하는 재료에 대해서는 도 4의 설명에서 언급하였는 바, 하기 제조 방법의 설명에서 상기 각 요소들의 구성 재료에 대한 설명은 생략한다.
도 5를 참조하면, 기판(40) 상에 게이트(42)를 형성한다. 게이트(42)는 단일층 또는 다층으로 형성할 수 있는데, 각 층을 스퍼터링(sputtering)법을 이용하여 순차적으로 적층한 다음 패터닝할 수 있다.
도 6을 참조하면, 기판(40) 상에 게이트(42)의 측면과 상부면을 덮는 게이트 절연층(44)을 형성한다. 게이트 절연층(44)은 스퍼터링법 또는 화학기상증착(Chemical Vapor Deposition)(CVD)법으로 형성할 수 있다. 게이트 절연층(44) 상에 채널층(46)을 형성한다. 채널층(46)은 그 중심이 게이트(42) 위에 위치하도록 형성할 수 있다. 채널층(46)은 게이트(42)를 덮는 형태로 형성하고, 양단이 게이트(42)에 인접한 게이트 절연층(44) 상으로 확장되도록 형성할 수 있다. 채널층(46)은 스퍼터링법으로 증착할 수 있으나, 다른 방법으로 증착할 수도 있다. 채널층(46) 상에 식각 정지층(48)을 형성한다. 식각 정지층(48)은 채널층(46)의 전체 영역 중 후속 공정에서 소오스 및 드레인으로 덮이는 부분을 제외한 나머지 부분을 식각 등으로부터 보호하기 위한 수단의 하나이다. 그러므로 식각 정지층(48)은 채널층(46) 중에서 소오스 및 드레인 사이로 노출될 영역 상에 형성한다. 식각 정지층(48)은 채널층(46)의 상부면에 형성하되, 채널층(46)의 상부면의 폭보다 좁은 폭으로 형성할 수 있다. 식각 정지층(48)은 스퍼터링법 또는 CVD법으로 형성할 수 있다.
게이트 절연층(44), 채널층(46) 및 식각 정지층(48)을 형성하는 과정은 다양하게 변형할 수 있다.
예를 들면, 게이트 절연층(44), 채널층(46)으로 패터닝될 산화물 반도체층 (미도시) 및 식각 정지층(48)으로 패터닝될 절연층(미도시)을 순차적으로 적층한 다음, 하프톤(halftone) 마스크 또는 슬릿 포토 마스크를 이용하여 상기 절연층 및 상기 산화물 반도체층을 순차적으로 패터닝한다. 이어서 패터닝된 상기 절연층에서 상기 패터닝된 산화물 반도체층의 소오스 및 드레인과 접촉될 영역을 덮는 부분을 제거한다. 이렇게 해서 도 6에 도시한 바와 같은 형태의 채널층(46) 및 식각 정지층(48)이 형성된다. 상기 식각 정지층(48)으로 패터닝될 절연층을 형성하기 전에 채널층(46)으로 패터닝될 상기 산화물 반도체층을 산소 플라즈마 처리할 수도 있다.
다른 예를 들면, 게이트 절연층(44) 및 채널층(46)으로 패터닝될 산화물 반도체층(미도시)을 순차적으로 적층한다. 이후, 상기 산화물 반도체층을 패터닝하여 도 6의 채널층(46)을 형성한다. 다음, 게이트 절연층(44) 상에 채널층(46)을 덮는, 식각 정지층(48)으로 패터닝될 절연층(미도시)을 형성한다. 다음, 상기 절연층 상에 채널층(46)의 형태를 한정하는 감광막 패턴(미도시)을 형성한 다음, 상기 감광막 패턴 둘레의 상기 절연층을 식각한다. 이후, 상기 감광막 패턴을 제거한다. 이렇게 해서 도 6에 도시한 형태의 식각 정지층(48)이 형성된다. 채널층(46)으로 패터닝될 상기 산화물 반도체층을 증착하기 전에 상기 산화물 반도체층이 증착될 영역, 곧 게이트 절연층(44)의 상부면을 세정할 수 있다. 이때 세정은 이소프로필 알콜(IPA)과 순수(DI)를 이용하여 연속적으로 실시하거나 아세톤(aceton), IPA 및 DI를 이용하여 연속적으로 실시할 수 있다.
한편, 식각 정지층(48)으로 패터닝될 절연층을 형성하기 전에 채널층(46)이 형성된 결과물을 산소 플라즈마 처리할 수 있다. 이러한 산소 플라즈마 처리 후에도 상기 세정을 실시할 수 있다.
계속해서, 도 7을 참조하면, 식각 정지층(48)을 형성한 다음, 게이트 절연층(44) 상에 식각 정지층(48), 채널층(46)을 덮는 전도성 산화물층(52)을 증착한다. 전도성 산화물층(52)은 스퍼터링법으로 형성할 수 있으나 사용되는 물질에 따라 다른 증착 방법으로 형성할 수 있다. 전도성 산화물층(52)은 상기한 채널층(46)으로 패터닝될 산화물 반도체층과 동일한 물질층(이하, 제1 물질층)에 소정의 도전성 불순물을 주입하여 형성할 수 있다. 상기 도전성 불순물은 코-스퍼터링(co-sputtering)법을 이용하여 상기 제1 물질층에 주입할 수 있고, 이온 주입 공정을 이용하여 주입할 수도 있다. 상기 도전성 불순물을 이온 주입 공정으로 주입할 경우, 전도성 산화물층(52)의 형성 공정은 상기 제1 물질층을 형성하는 공정과 상기 제1 물질층에 상기 도전성 불순물을 이온 주입하는 공정을 포함할 수 있다. 전도성 산화물층(52)은 무 산소 분위기의 스퍼터링법으로 형성된 n+GIZO 금속층일 수 있다.
전도성 산화물층(52) 상에 소오스 및 드레인이 형성될 영역을 한정하는 감광막 패턴(P1)을 형성한다. 감광막 패턴(P1)을 식각 마스크로 하여 전도성 산화물층(52)의 노출된 부분을 식각한다. 이 식각은 습식 또는 건식일 수 있다. 상기 식각은 게이트 절연층(44) 및 식각 정지층(48)이 노출될 때까지 실시한다. 이러한 식각 결과 도 8에 도시한 바와 같이 채널층(46)의 서로 다른 부분과 접촉되는, 이격된 전도성 산화물 패턴, 곧 소오스 및 드레인(52a, 52b)이 형성된다. 상기 식각 후, 감광막 패턴(P1)을 제거한다. 도 9는 감광막 패턴(P1)을 제거한 후의 결과물, 곧 본 발명의 TFT를 보여준다.
한편, 도 10에 도시한 바와 같이, 전도성 산화물로 형성된 소오스 및 드레인(52a, 52b) 상에 저 저항 금속층(54a, 54b)을 더 형성할 수 있다. 저 저항 금속층(54a, 54b)은 단층 또는 다층으로 형성할 수 있다. 소오스 및 드레인(52a, 52b) 상에 저 저항 금속층(54a, 54b)이 더 형성될 경우, 도 7에 도시한 단계에서 저 저항 금속층(54a, 54b)으로 패터닝될 금속층(미도시)을 전도성 산화물층(52) 상에 증착한 다음, 상기 금속층과 전도성 산화물층(52)을 습식 또는 건식으로 순차적으로 식각할 수 있다. 습식식각의 경우, 상기 금속층의 식각액으로 상기 금속층과 전도성 산화물층(52)을 순차적으로 식각할 수 있다. 예를 들면, 전도성 산화물층(52)이 ITO층이고, 상기 금속층이 제1 Mo층, Al층 및 제2 Mo층으로 형성된 다층일 때, 상기 금속층을 식각할 수 있는 습식 식각액으로 전도성 산화물층(52)을 식각할 수 있다.
상술한 바와 같은 제조 방법으로 제조한 본 발명의 TFT는 동작 후 문턱전압 변화율이 크게 낮아지는 바, TFT의 동작 특성의 안정도가 높아진다. 이러한 사실을 입증하기 위해 본 발명자는 다음과 같은 실험을 실시하였다.
상기 실험에서 본 발명자는 제1 실험용 TFT와 제2 실험용 TFT를 제조하였다. 상기 제1 실험용 TFT는 종래의 TFT에 해당하는 것으로 소오스 및 드레인을 금속층, 예컨대 Mo층으로 형성하였다. 그리고 상기 제2 실험용 TFT는 본 발명의 TFT에 해당하는 것으로 소오스 및 드레인을 전도성 산화물층, 예를 들면 n+GIZO층으로 형성하 였다. 다만, 상기 제2 실험용 TFT의 경우, 상기 소오스 및 드레인 상에 보조적으로 Mo층을 더 형성하였다. 상기 제1 및 제2 실험용 TFT의 다른 구성은 동일하게 하였다.
다음, 동작에 따른 전류 스트레스에 대한 상기 제1 및 제2 실험용 TFT의 내성을 측정하기 위해, 곧 동작에 따른 문턱 전압 변화를 측정하기 위해, 상기 제1 및 제2 실험용 TFT를 100시간(h)을 동작시키면서 각 TFT의 문턱 전압 변화를 측정하였다. 상기 문턱 전압 변화를 측정한 결과는 도 11에 도시하였다.
도 11에서 제1 그래프(G1)는 상기 제1 실험용 TFT의 측정 결과를 나타내고, 제2 그래프(G2)는 상기 제2 실험용 TFT의 측정 결과를 나타낸다.
도 11의 제1 및 제2 그래프(G1, G2)를 비교하면, 종래와 같이 소오스 및 드레인이 금속층인 상기 제1 실험용 TFT의 경우, 100시간 동작 후에 문턱 전압은 2.5V 증가한 것을 알 수 있다.
그러나 소오스 및 드레인이 전도성 산화물층의 일예인 n+GIZO층인 상기 제2 실험용 TFT의 경우, 동작 100시간이 지난 후, 문턱 전압의 변화량은 0.2V 정도에 불과하였다.
도 11의 결과로부터 전도성 산화물층을 소오스 및 드레인으로 사용하는 본 발명의 TFT의 안정도는 종래의 TFT보다 훨씬 높은 것을 알 수 있다.
한편, 상술한 설명들은 게이트가 채널층 아래에 구비된 바텀 게이트(bottom gate) 구조의 TFT에 대한 것이지만, 게이트가 채널층 위에 위치하는 탑 게이트(top gate) 구조의 TFT에 대해서도 동일하게 적용될 수 있다. 그 중에서도 특히, 상술한 바텀 게이트 구조의 TFT의 소오스 및 드레인에 대한 구조적 및 제조 방법적 주요 특징은 탑 게이트 구조의 TFT에도 그대로 적용할 수 있다. 탑 게이트 구조의 TFT 자체에 대해서는 널리 알려져 있는 바, 여기서 그에 대한 별도의 설명은 생략한다.
다른 한편으로, 상술한 본 발명의 TFT는 LCD나 OLED 디스플레이 등과 같은 평판 디스플레이의 화소별 구동회로(도 1 참조)를 이루는 TFT(10, 12)를 대체할 수 있다. LCD나 OLED 디스플레이와 같은 평판 디스플레이의 구성은 널리 알려져 있는 바, 여기서 그에 대한 자세한 설명은 생략한다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, TFT의 각 구성 요소들을 다양한 형태로 변형하거나 각 구성 요소들 사이에 단순히 새로운 부재를 삽입하거나 어느 한 요소를 단일층에서 복층으로 형성할 수도 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
도 1은 평판 디스플레이(flat panel display)의 단위 화소의 일반적 구동 회로도이다.
도 2는 도 1에 도시된 구동 회로에 포함된 박막 트랜지스터의 단면도이다.
도 3은 채널층이 비정질 실리콘층인 종래의 박막 트랜지스터의 구동시간에 따른 문턱전압 변화를 나타낸 그래프이다.
도 4는 본 발명의 실시예에 의한 박막 트랜지스터의 단면도이다.
도 5 내지 도 10은 도 4에 도시한 박막 트랜지스터의 제조 방법을 단계별로 나타낸 단면도들이다.
도 11은 본 발명의 실시예에 의한 박막 트랜지스터의 구동 시간에 따른 문턱전압의 변화를 나타낸 그래프이다.
*도면의 주요부분에 대한 부호의 설명*
40:기판 42:기판
44:게이트 절연층 46:채널층
48:식각 정지층(etch stopper) 52:전도성 산화물층
52a, 52b:소오스 및 드레인 54a, 54b:제1 및 제2 금속층
P1:감광막 패턴
Claims (13)
- 게이트,상기 게이트에 접촉된 게이트 절연층;상기 게이트 절연층과 접촉되고 상기 게이트 절연층을 사이에 두고 상기 게이트와 마주하는 채널층;상기 채널층의 일단에 접촉된 소오스; 및상기 채널층의 타단에 접촉된 드레인을 포함하되,상기 채널층은 비정질 산화물 반도체층이고,상기 소오스 및 드레인은 전도성 산화물층과 저저항 금속층을 포함하여 형성된 박막 트랜지스터.
- 제 1 항에 있어서, 상기 전도성 산화물층의 기본 조성은 상기 채널층을 이루는 상기 비정질 산화물 반도체층의 기본 조성과 동일한 박막 트랜지스터.
- 제 1 항에 있어서, 상기 소오스 및 드레인에 관계된 상기 전도성 산화물층의 기본 조성과 상기 채널층을 이루는 상기 비정질 산화물 반도체층의 기본 조성은 다른 박막 트랜지스터.
- 제 1 항, 제 2 항 및 제 3 항 중 어느 한 항에 있어서, 상기 채널층은 ZnO 계열의 산화물 반도체인 ZnO층, IZO층 및 G-I-Z-O층 중 어느 하나인 박막 트랜지스터.
- 제 1 항에 있어서, 상기 소스 및 드레인에 관계된 상기 전도성 산화물층은 G-I-Z-O층, ITO층, IZO층, ZnO층 및 TiO층 중 어느 하나인 박막 트랜지스터.
- 제 1 항에 있어서, 상기 소오스 및 드레인에 관계된 상기 전도성 산화물층은 도전성 불순물이 추가로 포함된 것을 특징으로 하는 박막 트랜지스터.
- 제 6 항에 있어서, 상기 도전성 불순물은 Al, B, Si 또는 In인 것을 특징으로 하는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 저 저항 금속층은 다층인 박막 트랜지스터.
- 제 1 항에 있어서, 상기 게이트는 상기 채널층 위 또는 아래에 구비된 박막 트랜지스터.
- 제 1 항에 있어서, 상기 소오스 및 드레인 사이의 상기 채널층 상에 식각 정지층(etch stopper)이 더 구비되어 있는 박막 트랜지스터.
- 제 1 항에 있어서, 상기 게이트는 단일층 또는 다층인 박막 트랜지스터.
- 제 11 항에 있어서, 상기 게이트는 순차적으로 적층된 제1 몰리브데늄(Mo)층, 금속층 및 제2 몰리브데늄(Mo)층을 포함하는 다층인 박막 트랜지스터.
- 제 12 항에 있어서, 상기 금속층은 알루미늄(Al)층 또는 니오브뮴(Nd)층인 박막 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080104272A KR101148829B1 (ko) | 2008-10-23 | 2008-10-23 | 박막 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080104272A KR101148829B1 (ko) | 2008-10-23 | 2008-10-23 | 박막 트랜지스터 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070038537A Division KR20080094300A (ko) | 2007-04-19 | 2007-04-19 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080106148A KR20080106148A (ko) | 2008-12-04 |
| KR101148829B1 true KR101148829B1 (ko) | 2012-05-29 |
Family
ID=40367175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080104272A KR101148829B1 (ko) | 2008-10-23 | 2008-10-23 | 박막 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101148829B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11594185B2 (en) | 2020-12-17 | 2023-02-28 | Samsung Display Co., Ltd. | Display device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101697588B1 (ko) * | 2009-12-02 | 2017-01-18 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| US8759917B2 (en) | 2010-01-04 | 2014-06-24 | Samsung Electronics Co., Ltd. | Thin-film transistor having etch stop multi-layer and method of manufacturing the same |
| KR101597214B1 (ko) | 2010-01-14 | 2016-02-25 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| WO2011087514A1 (en) * | 2010-01-18 | 2011-07-21 | Applied Materials, Inc. | Etch stop microcrystalline thin film transistor |
| KR101781532B1 (ko) | 2011-03-14 | 2017-10-24 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치와 그 제조방법 |
| KR102035004B1 (ko) * | 2012-08-20 | 2019-10-22 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 이의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| KR20060123765A (ko) * | 2004-03-12 | 2006-12-04 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 아몰퍼스 산화물 및 박막 트랜지스터 |
| JP2007073701A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | アモルファス酸化物層を用いた薄膜トランジスタ |
| JP2007073703A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 薄膜トランジスタ及び薄膜ダイオード |
-
2008
- 2008-10-23 KR KR1020080104272A patent/KR101148829B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| KR20060123765A (ko) * | 2004-03-12 | 2006-12-04 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 아몰퍼스 산화물 및 박막 트랜지스터 |
| JP2007073701A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | アモルファス酸化物層を用いた薄膜トランジスタ |
| JP2007073703A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 薄膜トランジスタ及び薄膜ダイオード |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11594185B2 (en) | 2020-12-17 | 2023-02-28 | Samsung Display Co., Ltd. | Display device |
| US11948516B2 (en) | 2020-12-17 | 2024-04-02 | Samsung Display Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080106148A (ko) | 2008-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8188472B2 (en) | Thin film transistor, method of manufacturing the same, and flat panel display having the same | |
| KR101919212B1 (ko) | 박막 트랜지스터 | |
| US8481373B2 (en) | Method for manufacturing thin film transistor substrate | |
| JP4958253B2 (ja) | 薄膜トランジスタ | |
| KR101148829B1 (ko) | 박막 트랜지스터 | |
| KR101623956B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| EP2506308B1 (en) | Method for manufacturing amorphous oxide thin film transistor | |
| KR101510212B1 (ko) | 산화물 반도체 박막 트랜지스터의 제조방법 | |
| US20110140095A1 (en) | Oxide semiconductor thin film transistor, method of manufacturing the same, and organic electroluminescent device including the same | |
| US20130017648A1 (en) | Methods of manufacturing thin film transistor devices | |
| US8410479B2 (en) | Transistors, electronic devices including a transistor and methods of manufacturing the same | |
| US9076721B2 (en) | Oxynitride channel layer, transistor including the same and method of manufacturing the same | |
| KR20130004836A (ko) | 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법 | |
| KR20120021454A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| US20090127622A1 (en) | Transparent thin-film transistor and manufacturing method of the transistor | |
| KR20130111873A (ko) | 박막 트랜지스터 표시판 제조 방법 | |
| US10283645B2 (en) | Semiconductor device and method for manufacturing same | |
| KR20170080047A (ko) | 산화물 박막 트랜지스터와 그를 포함하는 표시 장치 및 그 제조방법 | |
| KR102099860B1 (ko) | 박막 트랜지스터의 제작 방법 | |
| US20170018646A1 (en) | Semiconductor device and method of manufacturing same | |
| KR20160137129A (ko) | 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법 | |
| KR20110080118A (ko) | 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법 | |
| US20130140551A1 (en) | Transistors, methods of manufacturing the same, and electronic devices including transistors | |
| US20150048360A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| KR20150068746A (ko) | 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 디스플레이 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150422 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160420 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170418 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180423 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190422 Year of fee payment: 8 |