KR101142782B1 - 수신기에서 통신 신호를 처리하기 위한 방법 및 장치 - Google Patents

수신기에서 통신 신호를 처리하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR101142782B1
KR101142782B1 KR1020107025530A KR20107025530A KR101142782B1 KR 101142782 B1 KR101142782 B1 KR 101142782B1 KR 1020107025530 A KR1020107025530 A KR 1020107025530A KR 20107025530 A KR20107025530 A KR 20107025530A KR 101142782 B1 KR101142782 B1 KR 101142782B1
Authority
KR
South Korea
Prior art keywords
reception mode
communication signal
gain
linearity reception
amplifier
Prior art date
Application number
KR1020107025530A
Other languages
English (en)
Other versions
KR20100133013A (ko
Inventor
프라사드 에스 구뎀
호세 카바닐라스
리청 창
리 류
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20100133013A publication Critical patent/KR20100133013A/ko
Application granted granted Critical
Publication of KR101142782B1 publication Critical patent/KR101142782B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Noise Elimination (AREA)
  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

수신기는 이득 상태 내에서 통신 신호의 재밍의 존재 또는 부존재를 검출하도록 구성된 재머 검출기를 포함한다. 수신기는 고 선형성 수신 모드 또는 저 선형성 수신 모드에서 통신 신호를 증폭시키기도록 구성된 증폭기를 더 포함하고, 고 선형성 수신 모드는 저 선형성 수신 모드의 이득에 비해 증폭기에서의 이득 상태에 있어서 더 낮은 이득에 대응한다. 또한, 수신기는 재머 검출기에 커플링된 프로세싱 유닛을 포함하고, 프로세싱 유닛은 통신 신호에서의 재밍의 존재 또는 부존재를 검출하는 재머 검출기의 출력에 기초하여 고 선형성 수신 모드 또는 저 선형성 수신 모드 중 어느 하나에서 통신 신호를 증폭시키도록 증폭기를 제어하도록 구성된다. 수신기에서 통신 신호를 처리하기 위한 방법이 또한 제공된다.

Description

수신기에서 통신 신호를 처리하기 위한 방법 및 장치{METHOD AND APPARATUS FOR PROCESSING A COMMUNICATION SIGNAL IN A RECEIVER}
본 출원은 METHOD AND APPARATUS FOR PROCESSING A COMMUNICATION SIGNAL IN A RECEIVER 로서 2008 년 4 월 15 일에 출원된 미국 가특허출원 제 61/044,971 호에 대하여 우선권을 주장하고, 이와 관련된다.
본 발명은 전자 디바이스 및 통신에 관한 것이고, 보다 구체적으로는 수신기에서 통신 신호를 처리하기 위한 방법 및 장치에 관한 것이다.
잡음 지수 (noise figure; NF) 및 선형성 (linearity) 은 수신기의 특성이고, 수신기의 성능을 지정하는데 이용될 수 있다. NF 는 통신 신호 체인의 컴포넌트에 의해 야기된 신호 대 잡음비 (SNR) 의 열화의 측정값이다. 보다 구체적으로, NF 는 표준 잡음 온도 T0 (예를 들어, 290 °K) 에서 입력 종단 내 열적 잡음에 기인하는 부분에 대한 디바이스의 출력 잡음 전력의 비율이다. 다시 말하면, NF 는 디바이스 자체가 잡음을 도입하지 않는 경우 남게되는 출력 잡음에 대한 실제 출력 잡음의 비율이다. 그것은 넘버이고, 이에 의해 라디오 수신기의 성능이 지정될 수 있다.
한편, 수신기의 선형성은 입력 참조 3 차 인터셉트 포인트 (input-referred third-order intercept point; IIP3) 에 의해 특징지어질 수 있다. 통상적으로, 출력 통신 신호 (예를 들어, RF 신호) 및 3 차 상호변조 프로덕트 (third-order intermodulation product) 는 입력 통신 신호 (예를 들어, RF 신호) 에 대하여 그려진다. 입력 통신 신호가 증가함에 따라, IIP3 는 원하는 출력 통신 신호 및 3 차 프로덕트가 진폭 면에서 동등해지는 이론상의 포인트이다. 통상적으로 능동 디바이스는 IIP3 포인트가 도달되기 전에 압축되기 때문에, IIP3 는 외삽 (extrapolate) 된 값이다.
셀룰러 애플리케이션에서, 동일한 지리적 커버리지 영역 내에서 동작하는 1 초과의 통신 시스템을 갖는 것이 일반적이다. 또한, 이들 시스템은 동일한 주파수 대역에서 또는 그 부근에서 동작할 수 있다. 이것이 발생할 때, 일 시스템으로부터의 송신은 다른 시스템의 수신된 신호에서의 열화를 야기할 수 있다. 예를 들어, CDMA 는 전체의 1.2288 MHz 신호 대역폭에 걸쳐 각 사용자에게 송신 전력을 확산시키는 확산 스펙트럼 통신 시스템이다. FM-기반 송신의 스펙트럼 응답 (spectral response) 은 중심 주파수에 더 집중될 수 있다. 따라서, FM-기반 송신은, 할당된 CDMA 대역 내에 나타나고 수신된 통신 신호에 매우 가까운 재밍 (jamming) 을 야기할 수 있다. 또한, 재밍의 진폭은 통신 신호의 진폭보다 몇 배 더 클 수 있다. 이 재밍은 CDMA 시스템의 성능을 열화시킬 수 있는 3 차 상호변조 프로덕트를 야기할 수 있다.
재밍에 의해 야기된 상호변조 프로덕트로 인한 열화를 최소화하기 위해서, 수신기는 높은 IIP3 를 갖도록 설계될 수 있다. 그러나, 높은 IIP3 수신기의 설계는 통상적으로 수신기 내의 능동 디바이스가 높은 DC 전류로 바이어스되어 많은 양의 전력을 소모하는 것을 필요로 한다. 이 설계 접근은, 수신기가 배터리에 의해 전력이 공급된 휴대용 유닛이고 전력이 제한되는 셀룰러 애플리케이션에 바람직하지 않다.
따라서, 향상된 선형성 및 잡음 지수, 및 감소된 전력 소모를 갖는 수신기가 요구된다.
본 개시물의 일 양태에서, 수신기가 제공된다. 수신기는 이득 상태 (gain state) 내에서 통신 신호의 재밍 (jamming) 의 존재 또는 부존재를 검출하도록 구성된 재머 검출기를 포함한다. 수신기는 고 선형성 수신 모드 또는 저 선형성 수신 모드에서 통신 신호를 증폭시키도록 구성된 증폭기를 더 포함하고, 여기서 고 선형성 수신 모드는 증폭기에서의 고 이득 상태에 있어서 저 선형성 수신 모드의 고 이득에 비해 더 낮은 이득에 대응한다. 또한, 수신기는 재머 검출기에 커플링된 프로세싱 유닛을 포함하고, 프로세싱 유닛은 통신 신호에서 재밍의 존재 또는 부존재를 검출하는 재머 검출기의 출력에 기초하여 고 선형성 수신 모드 또는 저 선형성 수신 모드 중 어느 하나에서 통신 신호를 증폭시키기 위해 증폭기를 제어하도록 구성된다.
개시물의 다른 양태에서, 수신기에서 통신 신호를 처리하기 위한 방법이 제공된다. 방법은 이득 상태 내에서 통신 신호의 재밍의 존재 또는 부존재를 검출하는 단계를 포함한다. 방법은 통신 신호에서 재밍의 존재 또는 부존재 검출의 출력에 기초하여 고 선형성 수신 모드 또는 저 선형성 수신 모드 중 어느 하나에서 통신 신호를 증폭시키는 단계를 더 포함한다. 고 선형성 수신 모드는 저 선형성 수신 모드의 이득에 비해 이득 상태에 있어서 더 낮은 이득에 대응한다.
개시물의 또 다른 양태에서, 수신기에서 통신 신호를 처리하기 위한 장치가 제공된다. 장치는 이득 상태 내에서 통신 신호의 재밍의 존재 또는 부존재를 검출하기 위한 수단을 포함한다. 장치는 통신 신호에서 재밍의 존재 또는 부존재 검출의 출력에 기초하여 고 선형성 수신 모드 또는 저 선형성 수신 모드 중 어느 하나에서 통신 신호를 증폭시키기 위한 수단을 더 포함한다. 고 선형성 수신 모드는 저 선형성 수신 모드의 이득에 비해 이득 상태에 있어서 더 낮은 이득에 대응한다.
개시물의 다른 양태에서, 수신기에서 통신 신호를 처리하기 위한 프로세싱 시스템이 제공된다. 프로세싱 시스템은 이득 상태 내에서 통신 신호의 재밍의 존재 또는 부존재를 검출하도록 구성된 모듈을 포함한다. 모듈은 통신 신호에서 재밍의 존재 또는 부존재 검출의 출력에 기초하여 고 선형성 수신 모드 또는 저 선형성 수신 모드 중 어느 하나에서 통신 신호를 증폭시키도록 또한 구성된다. 고 선형성 수신 모드는 저 선형성 수신 모드의 이득에 비해 이득 상태에 있어서 더 낮은 이득에 대응한다.
본 개시물의 또 다른 양태에서, 수신기에서 통신 신호를 처리하는 명령들로 인코딩된 머신 판독가능 매체가 제공된다. 명령들은 이득 상태 내에서 통신 신호의 재밍의 존재 또는 부존재의 검출에 기초하여 고 선형성 수신 모드 또는 저 선형성 수신 모드 중 어느 하나에서 통신 신호를 증폭시키기 위한 코드를 포함한다. 고 선형성 수신 모드는 저 선형성 수신 모드의 이득에 비해 이득 상태에 있어서 더 낮은 이득에 대응한다.
이하의 상세한 설명으로부터 주제 기술의 다른 구성들이 당업자에게 용이하게 명백해질 것이고, 주제 기술의 각종 구성들이 예시의 방식으로 도시 및 설명된다. 실현되는 바와 같이, 주제 기술은 주제 기술의 범위를 모두 벗어나지 않고 다른 그리고 상이한 구성들이 가능할 수 있고, 그 몇몇 상세들이 각종 다른 방면에서 변형될 수 있다. 따라서, 도면 및 상세한 설명은 사실상 예시적인 것으로 간주되고, 한정적인 것으로서 간주되지 않는다.
도 1 은 수신기가 이용될 수 있는 무선 통신 시스템의 예를 나타내는 도면이다.
도 2 는 도 1 의 액세스 단말기들 중 하나의 예를 나타내는 개념적인 블록도이다.
도 3 은 상이한 이득 상태를 통해 스텝핑할 때 이득 전이의 예를 나타내는 그래프이다.
도 4a 는 저 잡음 증폭기 (LNA) 가 LNA 의 출력부에서의 통신 신호를 증폭시키도록 구성되는 예시의 수신기 시스템을 나타내는 개념적인 블록도이다.
도 4b 는 본 개시물에 따른 예시의 수신기의 블록도이다.
도 5 는 도 4a 의 LNA 를 위한 예시의 회로를 나타내는 개념적인 블록도이다.
도 6 은 LNA 가 LNA 의 입력부에서의 통신 신호를 증폭시키도록 구성되는 예시의 수신기 시스템을 나타내는 개념적인 블록도이다.
도 7 은 도 6 의 LNA 를 위한 예시의 회로를 나타내는 개념적인 블록도이다.
도 8 은 통신 신호를 증폭시키기 위해 상이한 LNA 구성을 갖는 예시의 수신기 시스템을 나타내는 개념적인 블록도이다.
도 9a 및 도 9b 는 통신 신호를 증폭시키기 위한 추가의 LNA 구성을 갖는 예시의 수신기 시스템을 나타내는 개념적인 블록도이다.
도 10 은 통신 신호를 증폭시키기 위해 상이한 LNA 구성을 갖는 예시의 수신기 시스템을 나타내는 개념적인 블록도이다.
도 11 은 수신기에서 통신 신호를 처리하는 예시의 동작을 나타내는 흐름도이다.
도 12 는 수신기에서 통신 신호를 처리하는 디바이스의 기능성의 예를 나타내는 개념적인 블록도이다.
도 1 은 수신기가 이용될 수 있는 무선 통신 시스템의 예를 나타내는 도면이다. 무선 통신 시스템 (100) 은 다수의 액세스 단말기들 (1041 내지 104N) 과 통신할 수 있는 액세스 네트워크 (102) 를 포함한다. 액세스 단말기 (1041 내지 104N) 는 액세스 네트워크 (102) 를 통해 서로 통신할 수 있다. 액세스 네트워크로부터 액세스 단말기 (1041 내지 104N) 중 하나로의 통신 링크는 통상적으로 순방향 링크로서 지칭되고, 액세스 단말기 (1041 내지 104N) 중 하나로부터 액세스 네트워크 (102) 로의 통신 링크는 통상적으로 역방향 링크로서 지칭된다.
액세스 단말기 (1041 내지 104N) 중 어느 하나는 모바일 전화기, 컴퓨터, 랩톱 컴퓨터, 전화기, 개인 휴대용 정보 단말기 (PDA), 오디오 플레이어, 게임 콘솔, 카메라, 캠코더, 오디오 디바이스, 비디오 디바이스, 멀티미디어 디바이스, 전술된 것 중 어느 하나의 컴포넌트(들)(예컨대, 인쇄 회로 기판(들), 집적 회로(들), 및/또는 회로 컴포넌트(들)), 또는 무선 통신을 지원할 수 있는 임의의 다른 디바이스를 나타낼 수 있다. 또한, 액세스 단말기 (1041 내지 104N) 는 정지 또는 이동할 수 있고, 디지털 디바이스, 아날로그 디바이스 또는 양자의 조합을 포함할 수 있다.
통신 시스템 (100) 은 근거리 무선 개인통신망 (Wireless Personal Area Network; WPAN) 을 위한 무선 기술인 울트라-와이드밴드 (Ultra-Wideband; UWB) 시스템에 대응할 수 있다. 통신 시스템 (100) 은 많은 다른 통신 프로토콜 중 하나를 이용할 수도 있다. 예시의 방식에 의해, 통신 시스템 (100) 은 EV-DO (Evolution-Data Optimized) 및/또는 UMB (Ultra Mobile Broadband) 를 지원할 수도 있다. EV-DO 및 UMB 는 CDMA2000 패밀리 표준의 일부로서 3 세대 파트너쉽 프로젝트 2 (3GPP2) 에 의해 발표된 무선 인터페이스 표준이고, 브로드 밴드 인터넷 액세스를 모바일 가입자에게 제공하기 위해 코드 분할 다중 액세스 (CDMA) 와 같은 다중 액세스 기술을 이용한다. 다르게는, 통신 시스템 (100) 은 LTE (Long Term Evolution) 를 지원할 수 있는데, LTE 는 와이드밴드 CDMA (W-CDMA) 무선 인터페이스에 주로 기초하여 UMTS (Universal Mobile Telecommunications System) 모바일 전화기 표준을 향상시키기 위한 3GPP2 내의 프로젝트이다. 통신 시스템 (100) 은 또한 WiMAX 포럼과 연관된 WiMAX 표준을 지원할 수도 있다. 이들은 단지 예시의 프로토콜이고, 통신 시스템 (100) 은 이들 예에 한정되지 않는다.
통신 시스템 (100) 에 의해 이용된 실제의 통신 프로토콜(들)은 시스템 상에 부과된 특정 애플리케이션 및 전체 설계 제약에 의존할 것이다. 본 개시물 전체에 나타나는 각종 기술들은 이종 또는 동종의 통신 프로토콜의 임의의 조합에 동등하게 적용 가능하고, 무선 또는 유선 통신 시스템, 또는 다른 유형의 시스템이나 디바이스에 적용될 수 있다.
도 2 는 도 1 의 액세스 단말기 중 하나의 예를 나타내는 개념적인 블록도이다. 액세스 단말기 (104) 는 버스 (204) 또는 다른 구조체나 디바이스를 통해 수신기 (206) 및 송신기 (208) 와 통신할 수 있는 프로세싱 시스템 (202) 을 포함한다. 버스 이외의 통신 수단이 개시된 구성과 함께 이용될 수 있는 것으로 이해되어야 한다. 프로세싱 시스템 (202) 은 송신을 위해 송신기 (208) 로 제공될 오디오, 비디오, 멀티미디어, 및/또는 다른 유형의 데이터를 생성할 수 있다. 또한, 오디오, 비디오, 멀티미디어, 및/또는 다른 유형의 데이터는 수신기 (206) 에서 수신될 수 있고, 프로세싱 시스템 (202) 에 의해 처리될 수 있다.
프로세싱 시스템 (202) 은 범용 프로세서 및 소프트웨어 프로그램에 대한 데이터 및 명령들을 저장하기 위한 휘발성 또는 비휘발성 메모리를 포함할 수도 있다. 메모리 (210) 에 저장될 수도 있는 소프트웨어 프로그램이 프로세싱 시스템 (202) 에 의해 이용되어 각종 네트워크에 대한 액세스를 제어 및 관리하고, 뿐만 아니라 다른 통신 및 프로세싱 기능을 제공할 수도 있다. 소프트웨어 프로그램은 또한, 디스플레이 (212) 및 키패드 (214) 와 같은 각종 사용자 인터페이스 디바이스를 위해 프로세싱 시스템 (202) 에 인터페이스를 제공할 수도 있다. 프로세싱 시스템 (202) 은 또한, 콘볼루션 인코딩, 변조 및 확산 스펙트럼 프로세싱과 같은 각종 신호 프로세싱 기능을 오프부하 (offload) 하도록 임베딩된 소프트웨어 계층을 갖는 디지털 신호 프로세서 (DSP) 를 포함할 수도 있다. DSP 는 또한 전화통신 애플리케이션을 지원하도록 인코더 기능을 수행할 수도 있다.
IS-98 표준과 같은 표준은 수신기 (206) 와 같은 수신기에 대해 엄격한 선형성 및 잡음 지수 사양을 가질 수도 있다. 이러한 사양에 따르기 위해, Rx 인터스테이지 (interstage) SAW 필터가 수신기 내의 LNA 와 하향 변환기 사이에 이용될 수 있다. 이 구성은 하향 변환기 앞에 고 이득, 저 잡음 증폭기의 이용으로 인해 저 잡음 지수를 달성할 수 있다. 또한, 인터스테이지 SAW 필터는 송신 누설을 감소시키고 하향 변환기의 선형성 요건을 완화시킬 수 있다. 그러나, 통상적으로 SAW 필터의 사용은 추가의 비용, 넓은 공간 및 핀을 필요로 한다. 따라서, SAW 필터의 사용 없이 저 잡음 지수 및 고 선형성을 제공하는 수신기 아키텍처가 바람직하다.
도 3 은 상이한 이득 상태를 통해 스텝핑 (stepping) 할 때 이득 전이 (gain transition) 의 예를 나타내는 그래프이다. 수신기 (예를 들어, 도 2 의 수신기 (206)) 는 통상적으로 GO, G1, G2, G3 로 지칭될 수도 있는 상이한 이득 상태를 갖는다. 도 3 에서 볼 수 있는 바와 같이, 수신기 이득은 통상적으로 GO→G1→G2→G3 를 지나 스텝핑할 때마다 이득 상태에서 ~15 dB 만큼 감소된다. 이 점에 관하여, Rx 신호에 대한 통상의 이득 상태 전압은 다음과 같다:
GO: Rx 신호는 -11OdBm 내지 -9OdBm 사이
G1: Rx 신호는 -9OdBm 내지 -75dBm 사이
G2: Rx 신호는 -75dBm 내지 -6OdBm 사이
G3: Rx 신호는 -6OdBm 내지 -45dBm 사이
G4: Rx 신호 > -45dBm
x 축은 수신기가 입력 전력을 수신하는 CDMA 입력 전력을 나타낸다. y 축은 수신기가 아날로그 대 디지털 변환기 (ADC) 에 접속되는 수신기의 출력에서의 전압을 나타낸다. 도 3 을 이용하여, 수신기에 대한 입력 전력이 -100 dBm 이면, 수신기의 출력에서의 전압은 -62dB-volt 이다. 입력 전력이 -9OdBm 를 칠 때, 이득 상태는 G0 에서 G1 으로 변화된다. 증폭기의 이득은 재머가 검출되는지 아닌지 여부에 따라 변경된다. 또한, 도면에서 G0 의 이용 (예를 들어, 도 7 내지 도 10 에서 GO-HL, GO-LL) 을 나타내었지만, 임의의 다른 이득 상태 (예를 들어, G1, G2 또는 G3) 가 이용될 수도 있다.
도 4a 는 저 잡음 증폭기 (LNA) 가 LNA 의 출력부에서 통신 신호를 증폭시키도록 구성되는 예시의 수신기 시스템을 나타내는 개념적인 블록도이다. LNA 는 저 선형성 수신 모드 또는 고 선형성 수신 모드에서 통신 신호를 증폭시킬 수 있다. 주제 기술의 일 구성에 따르면, 수신기 시스템 (400) 은 도 2 의 수신기 (206) 또는 액세스 단말기 (104) 에 대응할 수 있다. 수신기 시스템 (400) 은 수신기 (206) 또는 액세스 단말기 (104) 에 한정되지 않고, 다른 유형의 전자 시스템 또는 다른 유형의 수신기에 대응될 수 있다.
도 4a 에서 볼 수 있는 바와 같이, LNA (402) 는 결합기 (combiner; 414) 에 또한 커플링되는 전류 버퍼 (406 및 408) 에 커플링된 증폭기 (404)(예를 들어, 고 이득 증폭기) 를 포함한다. 전류 버퍼 (406) 는 스위치 (410 및 412) 에 또한 커플링된다. 증폭기 (404) 는 LNA (402) 의 입력에 커플링된다. 증폭기 (406 및 408) 는 LNA (402) 의 출력에 커플링된다.
재밍 신호 (이후에 설명됨) 의 존재에 기초하는 고 선형성 수신 모드에서, 스위치 (410) 는 닫히고 스위치 (412) 는 열린다. 이 구성은 닫힌 스위치 (410) 에 의해 제공된 경로를 통해 전류 버퍼 (406) 로부터의 전류를 결합기 (414) 로부터 멀리 돌려, 단지 전류 버퍼 (408) 로부터의 전류 만이 결합기 (414) 로 들어간다. 이 구성은 수신기의 잡음 지수 (NF) 를 열화시키는 (예를 들어, NF 를 3 dB 에서 5 dB 로 증가시키는) 저 이득에 대응하는 것으로 보여질 수 있다. 따라서, (예를 들어, 증폭기 (404) 의 사용을 통해) 저 이득 및 고 선형성이 달성될 수 있다.
재밍 신호의 부존재 (이후에 설명됨) 에 기초하는 저 선형성 수신 모드에서, 스위치 (412) 는 닫히고 스위치 (410) 는 열린다. 이 구성은 전류 버퍼 (406) 로부터의 전류를 결합기 (414) 로 향하게 하여, 전류 버퍼 (406 및 408) 양자 모두로부터의 전류가 결합기 (414) 로 들어간다. 따라서, 저 선형성의 희생으로 (트랜지스터 회로 (406 및 408) 양자 모두의 사용을 통해) 고 이득 및 낮은 잡음 지수가 달성될 수 있다. 따라서, (2 개의 증폭기 (406 및 408) 의 이용을 통해) 저 선형성이 트레이드오프된다.
따라서, 고 선형성 수신 모드는 저 이득 및 열화된 NF 에 대응할 수 있고, 저 선형성 수신 모드는 고 이득에 대응할 수 있다. 수신기 시스템 (400) 은, 수신기 시스템 (400) 이 낮은 NF 를 달성하는 한 재머의 부존재 시 열화된 선형성을 가질 수도 있다. 또한, 수신기 시스템 (400) 은, 수신기 시스템 (400) 이 고 선형성을 달성하는 한 재머의 존재 시 열화된 NF 를 가질 수도 있다. 다시 말하면, 재머의 존재/부존재가 검출되는 경우 낮은 NF 및 고 선형성은 반드시 동시에 달성되어야 하는 것은 아니다. 따라서, 재머의 존재 또는 부존재가 검출될 수 있기 때문에, 강건한 수신기 설계가 필요하지 않다. 신호 내 재밍의 존재 또는 부존재를 검출하는 것은 이득 상태 내에서 발생할 수 있고, 고 선형성 수신 모드는 저 선형성 수신 모드의 이득에 비해 그 이득 상태에 있어서 더 낮은 이득에 대응할 수 있다.
예를 들어, (고 선형성 수신 모드에 대응하는) 재머의 존재 시, 신호 레벨은 -110 dBm 에서 -90 dBm 로 올라갈 수 있는 한편, 수신기 NF 는 3 dB max 에서 5 dB max 로 증가하도록 허용된다. 그러나, 저 및 고 선형성 수신 모드 양자 모두에서, 소정 표준 (예를 들어, IS-98 표준) 에 대한 사양을 따르기에 충분히 고 이득이 여전히 실현될 수 있다. 또한, LNA 의 (출력 보다는) 입력부에서 저 선형성 수신 모드와 고 선형성 수신 모드 간의 전이를 제어하는 것은 완화된 NF 의 유리함을 취할 수 있고, LNA 및 하향 변환기 (DnC) 믹서의 트리플-비트 (triple-beat) IIP3 (TB_IIP3) 를 향상시킬 수 있다. LNA (402) 의 입력 (예컨대, 404) 및 LNA (402) 의 출력 (예컨대, 406 및 408) 양자 모두에서 증폭기를 이용하는 것은 LNA (402) 의 입력부 및 출력부 양자 모두에서 저 선형성 수신 모드와 고 선형성 수신 모드 간의 전이를 제어하게 한다.
결합기 (414) 는, 통신 신호 (예를 들어, RF 신호) 를 하향변환하도록 구성되는 믹서 (416) 에 커플링될 수도 있다. 믹서 (416) 는 하향변환된 신호를 필터링하도록 구성되는 기저대역 필터 (418) 에 커플링될 수도 있다. 기저대역 신호는 수신기 시스템 (400) 에 대한 출력 (예를 들어, Rx 출력) 에 대응할 수 있다.
믹서 (416) 는 또한 재머 검출기 (420) 에 커플링될 수도 있다. 재머 검출기 (420) 는 통신 신호에서 재밍의 존재를 검출하도록 구성된다. 이에 관하여, 통신 신호에서 "재밍 (jamming)" 은 통신 신호에서의 간섭에 대응할 수 있다. 재머 검출기의 사용은 또한 미국 특허 제 7,130,602, (" '602 특허") 에 설명되고, 이의 내용들은 본 명세서에 참조로서 통합된다.
예를 들어, 도 4b 는 '602 특허의 도면 1 이고 듀얼-밴드, 쿼드-모드 송수신기에 대한 블록도의 일부분을 나타내지만, 본 개시물에 따르면 개시된 시스템 및 방법은 CDMA, TDMA, GSM, 단일 밴드, 기타 등등과 같은 임의의 구성의 셀룰러 디바이스와 이용될 수도 있고, 일반적으로 본 명세서에 수신기로서 지칭될 수도 있다. 수신기는 RF 필터에 커플링된 안테나 (101) 를 갖고 도시된다. 예시의 방식으로, RF 필터는 칩 세트 (106) 에 커플링된 출력을 갖는 무선 주파수 SAW (surface acoustic wave) 필터일 수도 있다. 칩 세트 (106) 의 내부는 저 잡음 증폭기 (LNA) 이고, 이는 적응형 필터 (110) 에 커플링될 수도 있지만, 적응형 필터 (110) 가 요구되지 않는다. 적응형 필터 (110) 는 RF 대역통과 필터 (bandpass filter) 일 수도 있다. 믹서 (112) 는 적응형 필터 (110) 에 커플링되고, 오실레이터 (114) 는 믹서 (112) 에 커플링된다. 예시의 방식으로, 믹서의 출력은 대략 0 Hz 에 있을 수도 있다. 노드는 프로그래머블 가변 감쇠기를 갖는 믹서 (112) 의 출력을 분기하고, 프로그래머블 가변 감쇠기를 (예시의 40 dB pad 방식으로) 노드 뒤이지만 재머 검출기 (118) 앞에 위치할 수도 있다. 재머 검출기 (118) 의 출력은 비교기 (120) 또는 확립된 전압 임계값을 갖는 아날로그 대 디지털 변환기에 커플링된다. 비교기에 대한 임계 전압은 예시의 방식으로 40 dB 커플링에 대해 30 mV 일 수도 있다. 프로그래머블 가변 감쇠기는 재머 검출기 (118) 로부터 믹서 (112) 로 돌아오는 임의의 신호 누설을 제거한다. 믹서 (112) 의 출력은 또한 로우 패스 필터 (LPF; 122) 와 커플링된다. 이 구성은 LPF (122) 가 RF 신호의 재밍 엘리먼트 출력을 필터링하기 전에 재머 검출기 (118) 가 RF 신호에서 재밍의 존재를 검출하는 것을 허용한다. RF 신호 및 수신기에서의 간섭은 RF 신호에서의 재밍으로 정의될 수도 있고, 본 개시물은 RF 신호에서 재밍의 존재를 검출하기 위해 재머 검출기를 이용한다.
도 4a 에서, 재머 검출기 (420) 는 프로세싱 유닛 (422) 에 커플링되는데, 프로세싱 유닛은 수신기 (400) 가 저 선형성 수신 모드 또는 고 선형성 수신 모드에 있는지 아닌지 여부를 결정할 수 있다. 전술된 바와 같이, 통신 신호 내 재밍의 존재는 어느 선형 수신 모드 (고 또는 저) 의 LNA (402) 가 이용될 지에 대한 기초로서 이용될 수 있다. 특히, LNA (402) 는 재밍이 검출될 때 고 이득, 저 선형성 수신 모드에 있을 수 있고, 또는 재밍이 검출되지 않을 때 저 이득, 고 선형성 수신 모드에 있을 수 있다. 프로세싱 유닛 (422) 은 재머 검출기 (420) 의 출력에 기초하여 모드들 간의 전이를 결정 및 제어할 수 있다.
주제 기술의 일 구성에 따르면, 프로세싱 유닛 (422) 은 디지털 신호 프로세서 (DSP) 일 수 있다. 또한, 프로세싱 유닛 (422) 은 프로세싱 시스템 (202) 의 적어도 일부에 대응할 수 있고, 또는 별개의 프로세서에 대응할 수 있다.
도 5 는 도 4a 의 LNA (402) 의 예시적 회로를 나타내는 개념적인 블록도이다. 도 4a 의 증폭기 (404) 는 통신 신호의 고 이득 증폭을 위해 도 5 의 박스 (404) 에 포함된 회로로 구현될 수 있다. 도 5 의 하부는 차동 증폭기 (404) 이다. 차동 쌍 증폭기 (404) 는 2 개의 입력, 회로 (402) 로 입력된 신호를 수신하는 각 트랜지스터 (414, 415) 의 게이트를 갖는다. 입력 트랜지스터 (414, 415) 는 입력 신호 (VRF+ 및 VRF-) 를 개별적으로 수신한다. 작은 값의 VRF + 에 대해, iRF + = gmn1 * VRF + 이다. 차동 쌍 증폭기 (404) 는 작은 신호에 대해 선형 증폭기로서 이용될 수도 있다. 차동 쌍은 상이한 모드 또는 차동 신호에 응답한다. 또한, 회로 (404) 는, 2 개의 입력 NMOS 증폭기가 (도 5 에서 그라운드에 연결된 인덕터를 통해) 함께 연결된 그 소스를 갖고, 이 입력들이 그 게이트이기 때문에 공통 소스 차동 증폭기로서 알려진다. 차동 아키텍처를 이용하는 하나의 이점은 공통 모드 신호가 이상적으로 거절될 거라는 것이다. 양 게이트에서 공통 모드 신호가 나타나기 때문에, 그 차이는 0 이고 이들은 거절된다. LNA (402) 의 입력에 연결되는 증폭기 (404) 와 달리, 트랜지스터 회로 (408) 는 LNA (402) 의 출력에 연결된다. 트랜지스터 회로 (408) 는 트랜지스터 회로 (404) 에 대한 차동의 캐스코드 (cascode) 스테이지이다. 트랜지스터 회로 (408) 는 차동 출력 Vout+, Vout- 각각에 접속된 바이어스 트랜지스터 (409, 411) 를 포함한다. 트랜지스터 (409, 411) 의 입력 또는 게이트는 바이어스 전압 Vbias+, Vbias- 에 접속된다. 트랜지스터 (409, 411) 는 공통 게이트 구성으로 연결되고, 트랜지스터 (414, 415) 에 대해 낮은 임피던스를 제공한다. 캐스코드는 종종 2 개의 트랜지스터로부터 구성된다. 캐스코드는, 출력으로부터 입력으로 직접 커플링이 존재하지 않기 때문에 입-출력 고립 (또는 역방향 송신) 을 향상시킨다. 이는 밀러 효과 (Miller effect) 를 제거하고, 이에 따라 더높은 대역폭에 기여한다. 또한, 회로 (502, 503) 내 가장 왼쪽의 트랜지스터의 드레인은 수동 믹서 (416) 에 동작 가능하게 접속되는 제 1 출력 (135; Vout+) 에 접속된다. 유사하게, 회로 (502, 504) 내 가장 오른쪽의 트랜지스터의 드레인은 수동 믹서 (416) 에 동작 가능하게 접속되는 제 2 출력 (136; Vout-) 에 접속된다. 또한, 도 4a 의 전류 버퍼 (406) 는 도 5 의 박스 (406) 내에 포함된 회로로 구현될 수 있다. 도 4a 의 스위치 (410) 가 닫힐 때, 이는 통신 신호를 믹서 (416) 로부터 멀리 돌린다. 이 신호의 전환은 이득을 감소시키고 높은 선형성, 더 낮은 이득 수신 모드에 대응하는 것으로 보여진다 (예를 들어, 수신 시스템 (400) 에 대해 NF 를 열화시킴). 또한, 도 4a 의 전류 버퍼 (408) 는, 전술된 바와 같이 증폭기 (408) 로부터의 전류가 모든 시나리오에서 합산되기 때문에 낮은 선형 수신 모드나 높은 선형 수신 모드에서 통신 신호를 프로세싱하기 위한 도 5 의 박스 (408) 내에 포함된 회로로 구현될 수도 있다. 즉, 408 은 항상 온이다. 반면, 증폭기 (406) 로부터의 전류는 스위치 (412) 가 닫히고 스위치 (410) 가 열릴 때 낮은 선형 모드에서만 합산된다. 이득 컨트롤 (Vcontrol) 은 증폭기 (406) 가 바이어스 온 또는 오프되는지를 결정한다. Vcontrol "온 (on)" 에서 스위치 (410) 가 닫히고 스위치 (412) 가 열리면, 증폭기 (406) 로부터의 전류는 VDD 로 분로 (shunt) 된다. Vcontrol "오프 (off)" 에서 스위치 (410) 가 열리고 스위치 (412) 가 닫히면, 406 으로부터의 전류는 증폭기 (408) 로부터의 전류와 합산된다.
또한, 도 5 의 엘리먼트 (502) 는 LNA (402) 에 대한 부하에 대응할 수 있다. 본 도면에서 차동 회로가 도시되었으나, 단일 종단형 (single-ended) 회로가 또한 이용될 수도 있다. 도 5 의 상부에는 2 개의 PMOS 트랜지스터를 포함하는 회로 (502) 가 있다. 이 트랜지스터들은 능동 부하이다. 회로 (502) 의 2 개의 트랜지스터들은 박스 (404) 내의 2 개의 NMOS 디바이스 (414, 415) 를 바이어싱하도록 기능한다. 박스 (502) 내의 2 개의 트랜지스터의 소스는 공급 전압 VDD 에 접속된다. 회로 (502) 내의 가장 왼쪽의 트랜지스터 (503) 의 드레인은 트랜지스터 (409) 의 드레인에 접속된다. 유사하게, 회로 (502) 내의 가장 오른쪽의 트랜지스터 (504) 의 드레인은 트랜지스터 (411) 의 드레인에 연결된다.
따라서, 수신기 (400) 에 대한 NF 는 재밍의 존재 시 열화될 수 있는 한편, 재밍의 부존재 시 낮은 잡음 지수가 달성될 수 있다. 수신기 (400) 는 더 높은 선형성을 달성하기 위해 재머의 존재 시 더 낮은 프론트 엔드 (front end)(그러나 IS-98 표준과 같은 표준에 여전히 순응하는) 이득을 갖고, 낮은 NF 를 달성하기 위해 재밍의 부존재 시 더 높은 프론트 엔드 이득으로 스위치백하도록 구성된다. 수신기 (400) 를 재구성하는 능력은 수신기가 인터스테이지 SAW 필터의 사용을 제거하면서 특정 표준 (예를 들어, IS-98 표준) 의 선형성 및 잡음 지수 사양에 순응하게 한다.
도 6 은 예시의 수신기 시스템을 나타내는 개념적인 블록도이고, 여기서 저 잡음 증폭기 (LNA) 는 LNA 의 입력부에서 통신 신호를 증폭하도록 구성된다. LNA (602) 는 저 선형성 수신 모드 또는 고 선형성 수신 모드에서 통신 신호를 증폭시킬 수 있다. 주제 기술의 일 구성에 따라, 수신기 시스템 (600) 은 도 2 의 수신기 (206) 또는 액세스 단말기 (104) 에 대응할 수 있다. 수신기 시스템 (600) 은 수신기 (206) 또는 액세스 단말기 (104) 에 한정되지 않고, 다른 유형의 전자 시스템 또는 다른 유형의 수신기에 대응할 수 있다.
도 6 에서 볼 수 있는 바와 같이, LNA (602) 는 선택기 (614) 에 커플링된 증폭기 (606 및 608) 을 포함한다. 재밍 신호의 존재에 기초하는 고 선형성, 저 이득 수신 모드에서, 선택기 (614) 는 증폭기 (608) 에 대응하는 브랜치를 선택할 수 있고, 전류는 증폭기 (608) 를 지나 믹서 (616) 로 향할 수 있다. 이 구성은 수신기의 잡음 지수 (NF) 를 열화시키는 것에 대응하는 것으로 보여질 수 있다 (예를 들어, NF 는 3 dB 에서 5 dB 로 증가될 수 있음). 따라서, (예를 들어, 증폭기 (608) 의 이용을 통해) 저 이득 및 고 선형성이 달성될 수 있다.
재밍 신호의 결핍에 기초하는 저 선형성, 고 이득 수신 모드에서, 선택기 (614) 는 증폭기 (606) 에 대응하는 브랜치에 설정될 수 있고, 전류는 증폭기 (606) 를 지나 믹서 (616) 로 향할 수 있다. 따라서, 고 이득 및 저 선형성이 달성될 수 있다. 증폭기 (606 및 608) 는 절대로 동시에 양자 모두가 온이 아니다. 증폭기 (608) 가 온일 때, 증폭기 (606) 는 오프이다. 이는 이득 상태 GO, 고 선형성 상태이다. 증폭기 (606) 가 온일 때, 증폭기 (608) 는 오프이다. 이는 이득 상태 GO, 저 선형성 상태이다. 이는 도 7 에 도시된다.
따라서, 고 선형성 수신 모드는 저 이득 및 열화된 NF 에 대응할 수 있고, 저 선형성 수신 모드는 고 이득에 대응할 수 있다. 수신기 시스템 (600) 은, 수신기 시스템 (600) 이 낮은 NF 를 달성할 수 있는 한 재머의 부존재 시 열화된 선형성을 가질 수도 있다. 또한, 수신기 시스템 (600) 은, 수신기 시스템 (600) 이 고 선형성을 달성할 수 있는 한 재머의 존재 시 열화된 NF 를 가질 수도 있다. 다시 말하면, 낮은 NF 및 고 선형성은 재머의 존재/부존재가 검출될 수 있는 경우 반드시 동시에 달성될 필요는 없다. 신호에서 재밍의 존재 또는 부존재를 검출하는 것은 이득 상태 내에서 발생할 수 있고, 고 선형성 수신 모드는 저 선형성 수신 모드의 이득에 비해 그 이득 상태에 있어서 더 낮은 이득에 대응할 수 있다.
예를 들어, (고 선형성 수신 모드에 대응하는) 재머의 존재 시, 신호 레벨은 -110 dBm 에서 -90 dBm 로 증강될 수 있고, 동시에 수신기 NF 는 3 dB max 에서 5 dB max 로 증가하도록 허용된다. 그러나, 저 및 고 선형성 수신 모드 모두에서, 특정 표준 (예를 들어, IS-98 표준) 에 대한 사양에 순응하기에 충분히 고 이득이 여전히 실현될 수 있다. 또한, LNA 의 입력부에서 저 선형성 수신 모드와 고 선형성 수신 모드 간의 전이를 제어하는 것은 완화된 NF 의 유리함을 취할 수 있고, LNA 및 DnC 믹서의 TB_IIP3 를 향상시킬 수 있다.
믹서 (616) 는 통신 신호를 복조하도록 구성될 수 있고, 기저대역 필터 (618) 에 커플링될 수 있다. 기저대역 필터 (618) 는 복조된 신호로부터 기저대역 신호를 제공하도록 구성된다. 기저대역 신호는 수신기 시스템 (600) 에 대한 출력 (예를 들어, Rx 출력) 에 대응할 수 있다.
믹서 (616) 는 또한 재머 검출기 (620) 에 커플링될 수도 있다. 재머 검출기 (620) 는 통신 신호에서 재밍의 존재를 검출하도록 구성된다.
재머 검출기 (620) 는 프로세싱 유닛 (622) 에 커플링되고, 프로세싱 유닛은 수신기 (600) 가 저 선형성 수신 모드 또는 고 선형성 수신 모드에 있는지 없는지 여부를 결정할 수 있다. 언급된 바와 같이, 통신 신호 내 재밍의 존재는 (고 또는 저) 선형성 수신 모드 LNA (402) 가 이용될 기초로서 이용될 수 있다. 특히, LNA (602) 는 재밍이 검출될 때 저 이득, 고 선형성 수신 모드에 있을 수 있고, 재밍이 검출되지 않을 때 고 이득, 저 선형성 수신 모드에 있을 수 있다. 프로세싱 유닛 (622) 은 재머 검출기 (620) 의 출력에 기초하여 결정을 행할 수 있고, 모드들 간의 전이를 제어할 수 있다.
주제 기술의 일 구성에 따르면, 프로세싱 유닛 (622) 은 디지털 신호 프로세서 (DSP) 일 수 있다. 또한, 프로세싱 유닛 (622) 은 프로세싱 시스템 (202) 의 적어도 일 부분에 대응할 수 있고, 또는 다른 유형의 프로세서에 대응할 수 있다.
도 7 은 도 6 의 LNA (602) 에 대한 예시의 회로를 나타내는 개념적인 블록도이다. 도 7 에서, LNA 의 피처 (feature) 들은 선형성을 조정하도록 조정된다. 예를 들어, 도 6 의 트랜지스터 회로 (606) 는 도 7 의 박스 (606) 에 포함된 회로로 구현될 수 있다. 박스 (606) 내 회로는 고 선형성, 저 이득 수신 모드 (예를 들어, 수신기 시스템 (600) 에 대해 NF 를 열화시킴) 에 대응할 수 있다. 증폭기 (606) 는 2 개의 입력, 신호들 (Vrf+ 및 Vrf-) 를 각각 수신하는 각 트랜지스터 (614, 615) 의 게이트를 갖는 차동 증폭기이다. 입력 트랜지스터 (614, 615) 는 개별적으로 입력 신호 (Vrf+ 및 Vrf-) 를 수신한다. 또한, 회로 (606) 는, 2 개의 입력 NMOS 증폭기가 (도 5 의 그라운드에 접속된 인덕터 L1 을 통해) 함께 접속된 그 소스를 갖고 이 입력들이 증폭기의 게이트이기 때문에 공통 소스 차동 증폭기로서 알려져 있다. 2 개의 차동 인덕터 값 (L1 및 L2) 는 트랜지스터 회로 (606 및 608) 에 대해 2 개의 상이한 부하를 나타낸다. 트랜지스터들 (614, 627, 615 및 619) 은 상호컨덕턴스 (gm) 스테이지이다. Gm 디바이스는 전압을 입력받고 전류를 출력한다. (LNA 로의 입력은 전압이고, 반면 출력은 전류이다). 또한, 도 6 의 증폭기 (608) 는 도 7 의 박스 (608) 내에 포함된 회로로 구현될 수 있다. 박스 (606) 내 회로는 저 선형성, 고 이득 수신 모드에 대응할 수 있다. 증폭기 (608) 는 또한, 각 레그 (leg) 가 캐스코드 구성을 갖는 차동 증폭기이다. 하위의 2 개의 증폭기 (627, 619) 의 게이트는 신호 입력이고, 상위의 2 개의 증폭기 (621, 623) 의 게이트는 바이어스 입력이다. 트랜지스터 (621, 623) 는 "캐스코드" 디바이스로서 기능하고, 트랜지스터들 (614, 627, 및 619, 615) 에 대해 낮은 임피던스를 제공한다. 캐스코드 트랜지스터 (621) 의 소스는 트랜지스터 (614 및 627) 의 드레인에 묶인다. 유사하게, 캐스코드 트랜지스터 (623) 의 소스는 트랜지스터 (615 및 619) 의 드레인에 묶인다. 캐패시터 (628 및 629) 는 커플링 캐피시터이다. 또한, 도 7 의 엘리먼트 (702) 는 LNA (602) 에 대한 부하에 대응할 수 있다. 2 개의 PMOS 트랜지스터 (712, 713) 는 캐스코드 트랜지스터 (621 및 623) 각각의 드레인의 능동 부하 및 바이어스로서 기능한다. 언급된 바와 같이, 게이트 상태 GO 가 도 7 에 의해 도시 및 설명되었으나, 임의의 다른 이득 상태 (예를 들어, G1, G2 또는 G3) 가 이용될 수도 있다. 본 도면에서 차동 회로가 도시되었으나, 단일 종단형 회로가 또한 이용될 수도 있다. 따라서, 증폭기 (606) 는, 이득 상태 0, 저 선형성 및 고 이득 동안 도전하는 전류인 것을 의미하는 GO-LL 로 마크된다. GO-LL 모드에서, 트랜지스터 (614, 615) 는 온이고, 트랜지스터 (627, 619) 는 오프이다. 트랜지스터 (614, 615) 는 1/2 L1 의 퇴행성 인덕턴스 (degenerative inductance) 를 경험한다 (614 또는 615 중 어느 하나의 소스로부터 625 로 그라운드로의 경로 참조). 더 낮은 퇴행성 인덕턴스는 저 선형성, 고 이득 및 우수한 NF 를 초래한다. 증폭기 (608) 는, 이득 상태 0, 고 선형성 및 저 이득 동안 도전하는 전류인 것을 의미하는 GO-HL 로 마크된다. GO-HL 모드에서, 우수한 선형성은 열등한 잡음 지수의 희생 또는 트레이드오프로 달성된다. 트랜지스터 (627 및 619) 는 온이고, 트랜지스터 (614 및 615) 는 오프이다. GO-HL 모드에서는, 트랜지스터 회로 (614, 615) 가 저 선형성 증폭기이기 때문에 트랜지스터 회로 (614, 615) 를 턴오프한다. 따라서, 트랜지스터 회로 (608) 는 온이고 트랜지스터 회로 (606) 는 오프이다. 트랜지스터 (627 및 619) 는 높은 퇴행성 인덕턴스 (L2 더하기 1/2 L1, 624 와 1/2 625) 를 경험한다. 더 높은 퇴행성 인덕턴스는 고 선형성, 저 이득 및 열등한 NF 를 초래한다. 선형성을 변경하는 이득을 변경하기 위해 퇴행성 인덕턴스를 변경한다.
따라서, 수신기 (600) 에 대한 NF 는 재밍의 존재 시 열화될 수 있고 (고 잡음 지수), 반면에 재밍의 부존재시 저 잡음 지수가 달성될 수 있다. 수신기 (600) 는 재머의 존재 시 더 높은 선형성을 달성하기 위해 더 낮은 프론트 엔드 (그러나 IS-98 표준과 같은 표준에 여전히 순응하는) 이득을 갖고, 저 NF 를 달성하기 위해 재밍의 부존재 시 더 높은 프론트 엔드 이득으로 스위치백하도록 구성된다. 수신기 (600) 를 재구성하기 위한 능력은 수신기가 인터스테이지 SAW 필터의 이용을 제거하면서 특정 표준 (예를 들어, IS-98 표준) 의 선형성 및 잡음 지수 사양에 순응하게 한다.
도 8 은 통신 신호를 증폭시키기 위해 상이한 LNA 구성을 갖는 예시의 수신기 시스템을 나타내는 개념적인 블록도이다. 도 8 은 믹서에 적용된 신호 세기를 제어함으로써 저 선형성 수신 모드와 고 선형성 수신 모드 간의 전이를 위한 3 개의 구성을 도시한다. 이들 3 개의 구성은 도 8 의 GO-HL 1 내지 3 으로서 도시된다. 도 8 에 도시된 회로는 차동 모드에 있고, 회로의 좌측에 대하여 설명된 GO-HL 동작은 회로의 우측에 적용된다. 본 도면에서 차동 회로가 도시되었으나, 단일-종단형 회로가 또한 이용될 수도 있다. 또한, 전술된 바와 같이 도 8 에는 GO 가 도시 및 설명되었으나, 임의의 다른 이득 상태 (예를 들어, G1, G2 또는 G3) 가 이용될 수도 있다.
이에 관하여, GO-HL 1 에 대한 구성은 LNA 의 입력부에서의 모드들 간의 전이에 대응한다. 고 선형성 수신 모드에서, NMOS 트랜지스터 (818_MN1 및 829 MN2) 는 크로스 변조 (XMOD) 프로덕트 소거를 위한 것이다. GO-HL 1 에서, 믹서 (416) 에 인가된 전류는 NMOS 트랜지스터 (818 MNl 및 829 MN2) 에 의해 사이펀 (siphone) 오프되고, 이에 의해 선형성이 증가한다. 저 선형성 수신 모드에서, 트랜지스터 (818 MN1) 는 오프이고 트랜지스터 (829 MN2) 는 온이며 L1~O.45(L1+L2) 이다. 더 많은 전류가 믹서로 흐르고, 선형성을 감소시킨다. 또한, 도 8 의 GO-HL 1 은 임의의 주파수 대역 (예를 들어, 450 MHz 주파수 대역) 에서 구현될 수 있다.
GO-HL 2 에 대한 구성은 LNA 의 출력부에서의 모드들 간의 전이에 대응한다. GO-HL 2 에서, 믹서에 인가된 전류는 사이펀 오프되고, 이에 의해 선형성이 증가한다. 이 구성에서, PMOS 트랜지스터 (805 MP2) 가 온일 때, LNA 는 전류 블리딩 (bleeding) 을 위해 레지스터 (808 R1) 를 조정하고 동시에 몇몇 이득 디부스트 (deboost) 를 제공함으로써 저 선형성 수신 모드에서 고 선형성 수신 모드로 전이할 수 있다. R1 은 질높은 튜닝을 제공한다. R1 은 트랜지스터 (805) 로부터 블리딩되는 전류를 조절한다. R1 의 값이 높을 수록, 믹서로 흐르는 전류가 많아지고 믹서의 선형성이 낮아진다. R1 의 값이 낮을 수록, 믹서로 흐르는 전류가 적어지고 믹서의 선형성이 높아진다. 믹서에 대한 전류의 흐름을 제어함으로써, 전류의 선형성을 제어한다. 믹서에 대한 전류를 감소시킴으로써, 이득을 디부스트한다. 도 8 의 우측 상의 대응하는 트랜지스터 (806) 와 함께 트랜지스터 (803 MP1) 는 도 5 의 박스 (502) 내의 트랜지스터에 대응하는 것으로 보여질 수 있다. 도 8 의 상부에는 PMOS 트랜지스터 (803 및 806) 를 포함하는 회로 (802) 가 있다. 트랜지스터는 또한 능동 부하로서 설명될 수도 있다. 회로 (802) 의 트랜지스터 (803, 806) 는 포화 영역에서 2 개의 NMOS 디바이스 (818, 819) 를 바이어싱하도록 기능한다. 박스 (802) 내의 트랜지스터 (803-806) 의 소스는 공급 전압 VDD 에 연결된다. 회로 (802) 내 가장 왼쪽의 트랜지스터 (803, 805) 의 드레인은 트랜지스터 (821) 의 드레인에 연결된다. 유사하게, 회로 (802) 내 가장 오른쪽의 트랜지스터 (804, 806) 의 드레인은 트랜지스터 (823) 의 드레인에 연결된다. 또한, 회로 (802) 내 가장 왼쪽의 트랜지스터 (803, 805) 의 드레인은 제 1 출력, Vout 의 양극, Vop (735) 에 연결되고, Vop (735) 는 수동 믹서 (416) 에 동작 가능하게 연결된다. 유사하게, 회로 (802) 내 가장 오른쪽 트랜지스터 (804, 806) 의 드레인은 제 2 출력, Vout 의 음극, Vom (736) 에 연결되고, Vom (736) 은 수동 믹서 (416) 에 동작 가능하게 연결된다. 도 8 의 GO-HL 2 는 임의의 주파수 대역 (예를 들어, 450 MHz 주파수 대역) 에서 구현될 수 있다.
GO-HL 3 에 대한 구성은 LNA 의 출력부에서의 모드들 간의 전이에 대응한다. 이 구성에서, LNA 는 스플릿 캐스코드 트랜지스터를 이용하고 AC 전류를 Vdd 에 블리딩함으로써 저 선형성 수신 모드로부터 고 선형성 수신 모드로 전이될 수 있다. Vdd 로 전류를 블리딩하는 것은 믹서 (416) 에 대한 전류를 감소시키고, 이에 의해 선형성을 향상시킨다. 도 8 의 GO-HL 3 는 도 5 의 박스 (406) 내의 트랜지스터에 대응하는 것으로 보여질 수 있다. 도 9a 및 도 9b 는 통신 신호를 증폭시키기 위해 추가의 LNA 구성을 갖는 예시의 수신기 시스템을 나타내는 개념적인 블록도이다. 도 9a 의 상부에는 2 개의 PMOS 트랜지스터 (903, 904) 를 포함하는 회로 (902) 가 있다. 트랜지스터는 "다이오드 연결형 (diode connected)" 트랜지스터이고, 또한 능동 부하로서 설명될 수도 있다. 회로 (902) 의 2 개의 트랜지스터 (903, 904) 는 포화 영역에서 2 개의 NMOS 디바이스 (915, 920) 를 바이어싱하도록 기능한다. 박스 (902) 내 2 개의 트랜지스터의 소스는 공급 전압 Vdd 에 연결된다. 회로 (902) 내 가장 왼쪽의 트랜지스터 (903) 의 드레인은 트랜지스터 (930) 의 드레인에 연결된다. 유사하게, 회로 (902) 내 가장 오른쪽의 트랜지스터 (904) 의 드레인은 트랜지스터 (935) 의 드레인에 연결된다. 트랜지스터 (930 및 935) 는 트랜지스터 (915 및 920) 각각에 대한 캐스코드 트랜지스터로서 작용한다. 트랜지스터 (915 및 920) 는 공통 소스 구성으로 배열되고, 그 소스들은 인덕터 (906 및 909) 를 통해 각각 접지된다. 바이어스 전압 (Vb) 는 캐스코드 트랜지스터 (930 및 935) 의 게이트에 연결된다. 또한, 회로 (902) 내 가장 왼쪽의 트랜지스터의 드레인은 양의 값을 출력하는 제 1 출력 ("Outp") 에 연결되고, Outp 은 수동 믹서 (416) 에 동작 가능하게 연결된다. 유사하게, 회로 (902) 내 가장 오른쪽 트랜지스터 (904) 의 드레인은 음의 값을 출력하는 제 2 출력 ("Outm") 에 연결되고, Outm 은 수동 믹서 (416) 에 동작 가능하게 연결된다. 레지스터 (965 및 970) 와 함께 연산 증폭기 (975) 는 공통 모드 피드백 루프를 형성하여 PMOS 디바이스 (903, 904) 를 바이어싱한다. 이는 PMOS 디바이스 (903, 904) 의 출력 임피던스를 향상시킨다. 트랜지스터 (945 및 950) 은 보조 트랜지스터이다. 메인 전류 (IMAIN) 의 비선형성은 캐스코드 NMOS 트랜지스터 (930) 에 의해 감지된다. 보다 구체적으로, 캐스코드 NMOS 트랜지스터 (930 및 935) 는 메인 트랜지스터 (915 및 920) 로 인해 IMAIN 에서의 비선형성을 감지한다. 이 비선형성은 피드 포워드 (feed forward)(또는 보조) 트랜지스터 (945 및 950) 로 입력된다. 이들 보조 트랜지스터 (945, 950) 는 비선형 입력에 응답하여 전류 IAUX 를 생성한다. 유효 전류 ISUM 은 IAUX 및 IMAIN 의 합계이다. 전류 IAUX 는 IMAIN 내의 비선형 컴포넌트를 소거하고 이에 의해 전체 회로의 상호변조 성능을 향상시킨다. 보조 트랜지스터 쌍의 보조 디바이스 (945 및 950) 는 약한 인버전 영역에서 바이어싱되어 IMAIN 내의 비선형성의 최적의 소거를 제공한다. 트랜지스터 (930) 의 소스에서의 전압은 트랜지스터 (915) 로부터의 비선형 전류에 응답한다. 비선형 전류로 인한 전압에서의 이 변화는 보조 트랜지스터 (945) 에 의해 감지되고, 피드는 출력 노드에서 합산되도록 에러 전류를 포워딩한다. 메인 차동 쌍 디바이스 (915 및 920) 및 보조 디바이스 (945 및 950) 는 최적의 상호변조 성능을 위해 적합한 영역에서 바이어싱된다.
도 9a 를 참조하여, gm 입력에서 디부스트는 상위 선형성 메인 경로를 제공할 수 있고, 크로스 변조 프로덕트 XMOD 가 보조 경로로부터 소거되는 것을 용이하게 할 수 있다. 그러나, gm 입력에서의 디부스트는 더 많은 DC 소모를 필요로 할 수도 있다. 트랜지스터 (930, 935) 는 인젝터 전류 (injector current) 를 제공한다. 트랜지스터 (920, 933) 가 바이어스 온 될 때, 고 선형성 상태가 달성된다 (GOHL). 추가된 전류는 퇴행성 인덕터 (906) 로 하여금 더 크게 보이게 한다. 퇴행성 인덕터를 조정하는 것은 트랜지스터 (915, 945 및 920, 950) 로부터의 원하지 않는 전류, 예를 들어 간섭의 소거를 생성할 수도 있다. 따라서, 더 깨끗한 신호 및 이에 따른 더 좋은 선형성을 생성한다. 트랜지스터 (920, 933) 가 바이어스 오프될 때, 저 선형성 상태가 달성된다 (GOLL). 도 9b 에 관하여, NF 는 더 강한 초기 LNA 상호컨덕턴스 gm 으로 인해 gm 출력에서의 디부스트를 구현하기에 더 좋을 수 있다. 트랜지스터 (980, 985) 는 인젝터 전류를 제공한다. 추가된 전류는 퇴행성 인덕터 (922) 로 하여금 더 크게 보이게 한다. 퇴행성 인덕터를 조정하는 것은 트랜지스터 (916, 995 및 921, 998) 로부터의 원하지 않는 전류, 예를 들어 간섭의 소거를 생성할 수도 있다. 이는 더 깨끗한 신호 및 이에 따른 더 좋은 선형성을 생성한다. 도 9a 의 GO-HL 은 도 7 의 GO-HL 의 변형에 대응하는 것으로 보여질 수 있고, 도 9b 의 GO-HL 은 도 5 의 박스 (406) 내의 트랜지스터에 대응하는 것으로 보여질 수 있다. 전술된 바와 같이, GO 는 도 9a 및 도 9b 에 의해 도시 및 설명되었으나, 임의의 다른 이득 상태 (예를 들어, G1, G2 또는 G3) 가 이용될 수도 있다. 이들 도면에서는 차동 회로가 도시되었으나, 단일-종단형 회로가 또한 이용될 수도 있다.
도 10 은 통신 신호를 증폭시키기 위해 상이한 LNA 구성을 갖는 예시의 수신기 시스템을 나타내는 개념적인 블록도이다.
도 6 은 LNA (110) 를 더 상세히 보여주는 회로도이다. LNA (110) 는 2 개의 차동 입력 신호 단자 (200 및 201), DC 바이어스 회로 M (202), DC 바이어싱 회로 C (203), M1_메인 전계 효과 트랜지스터 (FET; 204), M2_메인 FET (205), Ml_소거 FET (206), M2_소거 FET (207), 2 개의 FET (209 및 210) 를 포함하는 제 1 캐스코드 회로 (208), 2 개의 FET (212 및 213) 을 포함하는 제 2 캐스코드 회로 (211), 2 개의 캐패시터 (214 및 215), 제 1 퇴행성 인덕터 (L1; 216), 제 2 퇴행성 인덕터 (L2; 217), 2 개의 인덕터 (219 및 220) 및 캐패시터 (221) 를 포함하는 LNA 부하 (218), 2 개의 차동 출력 신호 노드 (222 및 223) 을 포함한다. 모든 트랜지스터들 (204-207, 209, 210, 212 및 213) 은 N-채널 FET 이다. 인덕터 (216, 217, 219 및 220) 및 캐패시터 (214, 215 및 221) 는 반도체 제조 프로세스를 이용하여 RF 송수신기 집적 회로 (103) 상에 형성된 집적된 컴포넌트들이다.
바이어싱 전류 (M; 202) 는 캐스코드 FET (209 및 213) 의 게이트 위에 DC 바이어스 전압 (VBIASl) 을 공급한다. 바이어싱 회로 (M; 202) 는 또한, 도시된 바와 같이 메인 FET (204) 의 게이트 위에 DC 바이어스 전압 (VBIAS3) 을 공급하고, 메인 FET (205) 의 게이트 위에 DC 바이어스 전압 (VBIAS4) 을 공급한다. 이들 바이어스 전압은, 메인 FET (204 및 205) 들이 그 포화 동작 영역에서 바이어스되도록 설정된다. 바이어싱 회로 C (203) 는 캐스코드 FET (210 및 212) 의 게이트 위에 DC 바이어스 전압 (VBIAS2) 을 공급한다. 바이어싱 회로 C (203) 는 또한 소거 FET (206) 의 게이트 위에 DC 바이어스 전압 (VBIAS5) 을 공급하고 소거 FET (207) 의 게이트 위에 DC 바이어스 전압 (VBIAS6) 을 공급한다. 이들 바이어스 전압은, 소거 FET (206 및 207) 가 그 서브-임계 동작 영역에서 바이어싱되도록 설정된다. 서브-임계 동작 영역은 때때로 약한 인버전 동작 영역으로서 지칭된다. 도 6 의 예에서, 바이어스 캐스코드 트랜지스터 (209, 213, 210 및 212) 에 이용된 2 개의 바이어스 전압이 존재하지만, 다른 실시형태에서 모든 캐스코드 트랜지스터의 게이트가 함께 연결되고 단일 DC 바이어스 전압이 이용되어 모든 캐스코드 트랜지스터를 바이어싱한다.
도 10 은 고 선형성 수신 모드와 저 선형성 수신 모드 간의 LNA 를 전이를 위한 2 개의 구성을 도시한다. 이들 2 개의 구성은 도 10 에서 GO-HL 1 및 2 로 도시된다. 또한, GO 는 도 10 에 의해 도시 및 설명되었으나, 임의의 다른 이득 상태 (예를 들어, G1, G2 또는 G3) 가 이용될 수도 있다. 본 도면에서 차동 회로가 도시되었으나, 단일-종단형 회로가 또한 이용될 수도 있다.
도 10 은 전체 수신기의 성능을 최적화하기 위해 시스템 요건 (예를 들어, 이득 모드) 에 따라 선형화된 LNA 의 이득, 잡음 지수 및 선형성이 동적으로 조정될 수 있는 것을 나타낸다. 이 LNA 는 2 개를 갖는다. 메인 경로의 주 기능은 입력 신호 (또한, LNA 잡음 지수를 주로 정의함) 및 전체 LNA 선형성을 강화시키기 위해 메인 경로의 IM3 전류를 소거하는 소거 경로 (또는 선형화) 를 증폭시키는 것이다. 메인 소거 경로는 디바이스 (1050,1052 1062 및 1064) 에 의해 구성된다. 나머지 디바이스는 메인 경로 또는 양자 모두에 공통으로 속한다.
메인 경로는 상이한 퇴행성 인덕터를 이용하는 병렬로 연결된 2 개의 차동 입력 쌍을 갖는다. 개념적으로, 이들 입력 쌍 중 단지 하나가 한 번에 활성화되지만, 이 LNA 가 동시 동작하도록 구성하는 것이 가능하다. 1016 및 1017 에 의해 구성된 차동 쌍은 더 작은 퇴행성 인덕터 (L3 및 L4) 를 이용하고, 낮은 LNA 선형성의 희생으로 더 큰 LNA 이득 및 더 낮은 잡음 지수를 초래한다. 따라서, 이 차동 쌍은 저 선형 모드 (GO-LL) 에서 이용된다. 1014 및 1015 에 의해 구성된 차동 쌍은 더 큰 퇴행성 인덕터 (L1 및 L2) 를 이용하고 증가된 잡음 지수의 희생으로 더 작은 LNA 이득 및 향상된 선형성을 제공한다; GO-HL 에서 이용됨. 차동 쌍들 (1014-1015 및 1016-1017) 양자 모두는 포화 영역에서 바이어싱되지만 그 바이어스 전류는 상이할 수 있다.
디바이스 (1050 및 1052) 의 역할은 입력 차동 쌍들 (1014-1015 또는 1016-1017) 에 의해 생성된 IM3 전류를 소거하는 IM3 를 제공함으로써 전체 LNA 선형성을 향상시키는 것이다. 이 목적을 달성하기 위해, 디바이스 (1050 및 1052) 는 서브-임계 영역에서 바이어싱되고 반면 입력 차동 쌍들은 포화 영역에서 바이어싱된다. 메인 및 소거 경로로부터의 신호 및 IM3 전류는 출력 캐스코드 디바이스 (1060,1064,1062 및 1066) 의 드레인에서 함께 추가된다; 신호 전류는 구조적으로 추가되고 반면 IM3 전류는 소거하여 전체적으로 향상된 LNA 선형성을 초래한다. 1050 및 1052 의 바이어스 전류 및 크기를 적절히 선택함으로써, LNA 선형성을 최적화하기 위해 IM3 전류의 크기 및 위상을 정렬하는 것이 가능하다.
디바이스 (1081 및 1086) 는 블리딩 스테이지를 구성한다. 턴 오프될 때, 이들 디바이스는 LNA 성능에 매우 적은 영향을 준다. 그러나, 턴 온 될 때, 이들은 전체 RX 체인 선형성이 제한된 믹서 선형성의 경우에서 믹서에 대해 LNA 에 의해 제공된 전류의 양을 감소시키는데 이용될 수 있다. 1060 와 1081 (또는 1066 과 1086) 간의 크기 비율은 최종적으로 믹서에 전달되는 입력 차동 쌍들에 의해 제공된 전류의 양을 제어한다.
GO-HL 1 에 대한 구성은 LNA 의 입력부에서의 모드들 간의 전이에 대응한다. 이 구성에서, LNA 는 저 선형성 수신 모드로부터 고 선형성 수신 모드로 전이될 수 있다. 이렇게 함으로써, 퇴행성 인덕터가 증가될 수 있다. 이는 증가된 NF 의 희생으로 더 좋은 선형성을 달성하는 것으로 보여진다. 예를 들어, 이득 디부스트는 5 dB 에서 구현될 수 있다. 또한, 인덕터 부하에 대해, NF 는 1.87 dB 에서 2.86 dB 로 갈 수 있다. p-채널 MOSFET (PMOS) 부하에 대해, NF 는 2.52 dB 에서 4.18 dB 로 갈 수 있다. 도 10 의 GO-HL 1 은 도 7 의 GO-HL 의 변형에 대응하는 것으로 보여질 수 있다.
도 10 에서 볼 수 있는 바와 같이, L1 및 L2 및 대응하는 트랜지스터들은 고 선형성 수신 모드에서 이용될 수도 있다. 또한, L3 및 L4 및 대응하는 트랜지스터들은 저 선형성 수신 모드에서 이용될 수도 있다.
GO-HL 2 에 대한 구성은 LNA 의 출력부에서의 모드들 간의 전이에 대응한다. 이 구성에서, LNA 는 스플릿 캐스코드 트랜지스터를 이용하고 AC 전류를 VDD 로 블리딩함으로써 저 선형성 수신 모드에서 고 선형성 수신 모드로 전이될 수 있다. 전체 관찰된 NF 열화는 도 10 의 GO-HL 1 에 대한 구성의 NF 열화와 유사할 수 있다. 도 10 의 GO-HL 2 는 도 5 의 박스 (406) 내의 트랜지스터에 대응하는 것으로 보여질 수 있다.
도 11 은 수신기에서 통신 신호를 처리하는 예시의 동작을 나타내는 흐름도이다. 단계 1102 에서, 통신 신호에서의 재밍의 존재 또는 부존재가 검출된다. 단계 1104 에서, 고 선형성 수신 모드 또는 저 선형성 수신 모드 중 어느 하나에서 통신 신호를 증폭시키는 것은 통신 신호에서의 재밍의 존재 또는 부존재 검출의 출력에 기초하여 제어된다. 고 선형성 수신 모드는 저 선형성 수신 모드의 이득에 비해 이득 상태에 있어서 더 낮은 이득에 대응한다.
도 12 는 수신기에서 통신 신호를 처리하는 디바이스의 기능성의 예를 나타내는 개념적인 블록도이다. 디바이스 (1200) 는 통신 신호에서 재밍의 존재 또는 부존재를 검출하기 위한 모듈 (1202) 을 포함한다. 디바이스 (1200) 는 또한 통신 신호에서의 재밍의 존재 또는 부존재 검출의 출력에 기초하여 고 선형성 수신 모드 또는 저 선형성 수신 모드 중 어느 하나에서 통신 신호를 증폭시키기도록 제어하기 위한 모듈을 포함한다. 고 선형성 수신 모드는 저 선형성 수신 모드의 이득에 비해 이득 상태에 있어서 더 낮은 이득에 대응한다.
다시 도 2 를 참조하면, 프로세싱 시스템 (202) 은 소프트웨어, 하드웨어, 또는 양자의 조합을 이용하여 구현될 수도 있다. 예시의 방식에 의해, 프로세싱 시스템 (202) 은 하나 이상의 프로세서로 구현될 수도 있다. 프로세서는 범용 마이크로프로세서, 마이크로제어기, 디지털 신호 처리기 (DSP), 주문형 집적 회로 (ASIC), 필드 프로그래머블 게이트 어레이 (FPGA), 프로그래머블 논리 디바이스 (PLD), 제어기, 상태 머신, 게이트 로직, 이산 하드웨어 컴포넌트, 또는 정보의 다른 조작 또는 계산을 수행할 수 있는 임의의 다른 적합한 디바이스를 포함할 수도 있다. 프로세싱 시스템 (202) 은 또한, 소프트웨어를 저장하기 위한 하나 이상의 머신-판독가능 매체를 포함할 수도 있다. 소프트웨어는 명령들, 데이터, 또는 이들의 임의의 조합, 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 하드웨어 설명 언어로 지칭되는지, 또는 그렇지 않은지 여부를 광범위하게 의미하는 것으로 구성될 것이다. 명령들은 (예를 들어, 소스 코드 포맷, 2 진 코드 포맷, 실행가능한 코드 포맷, 또는 임의의 다른 적합한 코드의 포맷으로의) 코드를 포함할 수도 있다.
머신 판독가능 매체는 ASIC 의 경우와 같이 프로세서 내에 집적된 스토리지를 포함할 수도 있다. 머신 판독가능 매체는 또한 랜덤 액세스 메모리 (RAM)), 플래시 메모리, 판독 전용 메모리 (ROM), 프로그래머블 판독 전용 메모리 (PROM), EPROM (erasable PROM), 레지스터, 하드 디스크, 착탈형 디스크, CD-ROM, DVD 와 같은 프로세서 외부의 스토리지, 또는 임의의 다른 적합한 스토리지 디바이스를 포함할 수도 있다. 또한, 머신 판독가능 매체는 데이터 신호를 인코드하는 송신선 또는 반송파를 포함할 수도 있다. 당업자는 프로세싱 시스템 (202) 에 대해 설명된 기능성을 어떻게 최상으로 구현할 것인지를 알 것이다. 본 개시물의 일 양태에 따르면, 머신-판독가능 매체는 명령들로 인코딩되거나 이와 함께 저장된 컴퓨터 판독가능 매체이고, 명령들과 이 명령들의 기능성이 실현되는 것을 허용하는 시스템의 나머지 부분들 간의 구조적 및 기능적 상호관계를 정의하는 컴퓨팅 엘리먼트이다. 예를 들어, 명령들은 액세스 단말기 또는 프로세싱 시스템에 의해 실행가능해질 수도 있다. 예를 들어, 명령들은 코드를 포함하는 컴퓨터 프로그램일 수 있다. 머신-판독가능 매체는 하나 이상의 매체를 포함할 수도 있다.
본 명세서에 설명된 각종 예시의 블록, 모듈, 엘리먼트, 컴포넌트, 방법, 및 알고리즘은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양자의 조합으로서 구현될 수도 있음을 당업자는 알 것이다. 당업자는 각각의 특정 애플리케이션에 대해 변하는 방식으로 설명된 기능성을 구현할 수도 있다. 또한, 각종 컴포넌트 및 블록은 주제 기술의 범위를 벗어나지 않고 모두 상이하게 배열될 수도 있다 (예를 들어, 상이한 순서로 배열됨, 또는 상이한 방식으로 위치함).
주제 기술의 일 양태에서, LNA 는 증폭기를 지칭할 수도 있다. 주제 기술은 n-채널 MOSFET (NMOS) 및 p-채널 MOSFET (PMOS) 트랜지스터 (즉, CMOS) 를 이용하여 설명되었으나, 주제 기술은 다른 유형의 트랜지스터들 (예를 들어, 바이폴라 트랜지스터 또는 바이폴라 및 CMOS 트랜지스터의 조합) 을 이용하여 실시될 수도 있다. MOSFET 의 게이트, 소스, 및 드레인은 바이폴라 트랜지스터의 베이스, 에미터, 및 콜렉터에 대응할 수도 있다. MOSFET 의 게이트, 소스, 및 드레인은 각각 라벨 G, S, 및 D 로 도 10 에 도시된다.
개시된 프로세스에서 단계들의 특정 순서 또는 계층은 예시의 접근법의 설명인 것으로 이해되어야 한다. 선호 설계에 따라, 프로세스에서 단계들의 특정 순서 또는 계층은 재배열될 수도 있다. 첨부된 방법 청구항은 샘플 순서에서 각종 단계들의 엘리먼트를 나타내고, 제시된 계층 또는 특정 순서에 한정되는 것을 의미하지 않는다.
당업자는 정보 및 신호들이 각종 상이한 기술 및 기법들 중 어느 하나를 이용하여 표현될 수도 있다는 것을 이해하여야 한다. 예를 들어, 상기 설명 전체에 걸쳐 참고될 수도 있는 데이터, 명령들, 커맨드, 정보, 신호, 비트, 심볼, 및 칩은 전압, 전류, 전자기파, 자계 또는 입자, 광학 필드 또는 입자, 또는 이들의 조합에 의해 표현될 수도 있다.
이전 설명은 당업자가 본 명세서에 설명된 각종 구성들을 실시할 수 있도록 제공된다. 이들 구성에 대한 각종 변형들은 당업자에게 용이하게 명백할 것이고, 본 명세서에 정의된 일반적 원리들은 다른 구성에 적용될 수도 있다. 따라서, 청구범위는 본 명세서에 도시된 구성들에 제한되지 않고 청구범위와 일치하는 최광의 범위를 따르려는 것이며, 여기서 단일의 엘리먼트에 대한 참조는 구체적으로 언급되지 않는다면 "하나 및 단지 하나" 가 아니고 "하나 이상" 을 의미하려는 것이다. 구체적으로 언급되지 않는 경우, "몇몇" 이란 용어는 하나 이상을 지칭한다. 남성 대명사 (예를 들어, 그) 는 여성 및 중성 (예를 들어, 그녀 및 그것) 그리고 그 반대의 경우를 포함한다. 만약 있다면, 표제 및 작은 표제는 단지 편의를 위해 이용되고, 본 발명을 한정하지 않는다.
본 명세서에 이용된 용어들, 예컨대 "예를 들어" 는 "실례로", "예", "실례", "예시의 방식으로", "예컨대" 등은 제한의 방식이 아닌 예시의 방식에 의한 예를 의미한다. 당업자에게 알려져 있거나 또는 이후에 알려지게 되는 본 개시물 전체에 설명된 각종 구성의 엘리먼트에 대한 모든 구조적 및 기능적 등가물은 참조로서 본 명세서에 명확하게 통합되고 청구범위에 의해 포함되는 것으로 의도된다. 또한, 본 명세서에 개시된 것들은 이러한 개시물이 청구범위에서 명백히 인용되는지 여부에 관계없이 대중에게 제공되고자 하지 않는다. "하기 위한 수단" 이란 문구를 이용하여 엘리먼트가 특별히 인용되지 않는다면 청구범위의 엘리먼트는 35 U.S.C.§112 의 조항의 6 번째 단락 하에서 해석되지 않을 것이고, 또는 방법 청구항의 경우에서 그 엘리먼트는 "하는 단계" 라는 문구를 이용하여 인용된다.

Claims (25)

  1. 이득 상태 (gain state) 내에서 통신 신호의 재밍 (jamming) 의 존재 또는 부존재를 검출하도록 구성된 재머 검출기;
    고 선형성 수신 모드 또는 저 선형성 수신 모드에서 상기 통신 신호를 증폭시키도록 구성된 증폭기; 및
    상기 재머 검출기에 커플링된 프로세싱 유닛을 포함하고,
    상기 고 선형성 수신 모드는 상기 증폭기에서의 이득 상태에 있어서 상기 저 선형성 수신 모드의 이득에 비해 더 낮은 이득에 대응하고,
    상기 프로세싱 유닛은, 상기 통신 신호에서의 재밍의 존재 또는 부존재를 검출하는 상기 재머 검출기의 출력에 기초하여, 상기 고 선형성 수신 모드 또는 상기 저 선형성 수신 모드 중 어느 하나에서 상기 통신 신호를 증폭시키도록 상기 증폭기를 제어하도록 구성되고,
    상기 증폭기는 고 이득 증폭기, 상기 고 이득 증폭기에 커플링된 2 개의 전류 버퍼들, 상기 전류 버퍼들 중 하나에 커플링된 2 개의 스위치들, 및 결합기를 포함하고, 상기 2 개의 스위치들 및 상기 2 개의 전류 버퍼들은 상기 고 선형성 수신 모드 또는 상기 저 선형성 수신 모드 중 어느 하나에서 상기 통신 신호를 증폭시키는 것에 대응하는, 수신기.
  2. 제 1 항에 있어서,
    상기 프로세싱 유닛은, 상기 재머 검출기가 상기 통신 신호에서 재밍의 존재를 검출하지 않는 경우, 상기 저 선형성 수신 모드에서 상기 통신 신호를 증폭시키도록 상기 증폭기를 제어하도록 구성되는, 수신기.
  3. 제 1 항에 있어서,
    상기 프로세싱 유닛은, 상기 재머 검출기가 상기 통신 신호에서 재밍의 존재를 검출하는 경우, 상기 고 선형성 수신 모드에서 상기 통신 신호를 증폭시키도록 상기 증폭기를 제어하도록 구성되는, 수신기.
  4. 제 1 항에 있어서,
    상기 고 선형성 수신 모드에서 상기 증폭기의 더 낮은 이득은 상기 수신기의 열화된 잡음 지수 (noise figure; NF) 와 연관되는, 수신기.
  5. 제 1 항에 있어서,
    상기 프로세싱 유닛은 디지털 신호 프로세서 (digital signal processor; DSP) 인, 수신기.
  6. 제 1 항에 있어서,
    상기 프로세싱 유닛은, 상기 증폭기의 입력부에서 상기 고 선형성 수신 모드 또는 상기 저 선형성 수신 모드 중 어느 하나에서 상기 통신 신호를 증폭시키도록 상기 증폭기를 제어하도록 구성되는, 수신기.
  7. 제 6 항에 있어서,
    상기 증폭기는 2 개의 증폭기들을 포함하고,
    상기 2 개의 증폭기들은 상기 고 선형성 수신 모드 또는 상기 저 선형성 수신 모드 중 어느 하나에서 상기 통신 신호를 증폭시키는 것에 대응하는, 수신기.
  8. 제 1 항에 있어서,
    상기 프로세싱 유닛은, 상기 증폭기의 출력부에서 상기 고 선형성 수신 모드 또는 상기 저 선형성 수신 모드 중 어느 하나에서 상기 통신 신호를 증폭시키도록 상기 증폭기를 제어하도록 구성되는, 수신기.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 증폭기로부터 출력되는 신호를 하향변환하도록 구성된 믹서를 더 포함하는, 수신기.
  11. 제 10 항에 있어서,
    상기 하향변환된 신호를 필터링하도록 구성된 기저대역 필터를 더 포함하는, 수신기.
  12. 수신기에서 통신 신호를 프로세싱하는 방법으로서,
    이득 상태 (gain state) 내에서 상기 통신 신호의 재밍 (jamming) 의 존재 또는 부존재를 검출하는 단계; 및
    상기 통신 신호에서의 재밍의 존재 또는 부존재에 기초하여, 고 선형성 수신 모드 또는 저 선형성 수신 모드 중 어느 하나에서 상기 통신 신호를 증폭시키는 단계를 포함하고,
    상기 고 선형성 수신 모드는 상기 이득 상태에 있어서 상기 저 선형성 수신 모드의 이득에 비해 더 낮은 이득에 대응하고,
    상기 통신 신호를 증폭시키는 단계는 증폭기를 제어하는 단계를 포함하고,
    상기 증폭기는 고 이득 증폭기, 상기 고 이득 증폭기에 커플링된 2 개의 전류 버퍼들, 상기 전류 버퍼들 중 하나에 커플링된 2 개의 스위치들, 및 결합기를 포함하고, 상기 2 개의 스위치들 및 상기 2 개의 전류 버퍼들은 상기 고 선형성 수신 모드 또는 상기 저 선형성 수신 모드 중 어느 하나에서 상기 통신 신호를 증폭시키는 것에 대응하는, 수신기에서 통신 신호를 프로세싱하는 방법.
  13. 제 12 항에 있어서,
    상기 통신 신호에서 재밍의 존재가 검출되지 않는 경우, 상기 저 선형성 수신 모드에서 상기 통신 신호를 증폭시키는 단계가 수행되는, 수신기에서 통신 신호를 프로세싱하는 방법.
  14. 제 12 항에 있어서,
    상기 통신 신호에서 재밍의 존재가 검출되는 경우, 상기 고 선형성 수신 모드에서 상기 통신 신호를 증폭시키는 단계가 수행되는, 수신기에서 통신 신호를 프로세싱하는 방법.
  15. 제 12 항에 있어서,
    상기 고 선형성 수신 모드에서의 더 낮은 이득은 상기 수신기의 열화된 잡음 지수 (noise figure; NF) 와 연관되는, 수신기에서 통신 신호를 프로세싱하는 방법.
  16. 제 12 항에 있어서,
    상기 통신 신호를 증폭시키는 단계는 디지털 신호 프로세서 (digital signal processor; DSP) 에 의해 수행되는, 수신기에서 통신 신호를 프로세싱하는 방법.
  17. 제 12 항에 있어서,
    상기 증폭된 신호를 하향변환하는 단계; 및
    상기 하향변환된 신호를 필터링하는 단계를 더 포함하는, 수신기에서 통신 신호를 프로세싱하는 방법.
  18. 수신기에서 통신 신호를 프로세싱하기 위한 장치로서,
    이득 상태 (gain state) 내에서 상기 통신 신호의 재밍 (jamming) 의 존재 또는 부존재를 검출하기 위한 수단; 및
    상기 통신 신호에서의 재밍의 존재 또는 부존재의 검출의 출력에 기초하여, 고 선형성 수신 모드 또는 저 선형성 수신 모드 중 어느 하나에서 상기 통신 신호를 증폭시키기 위한 수단을 포함하고,
    상기 고 선형성 수신 모드는 상기 이득 상태에 있어서 상기 저 선형성 수신 모드의 이득에 비해 더 낮은 이득에 대응하고,
    상기 통신 신호를 증폭시키기 위한 수단은 고 이득 증폭기, 상기 고 이득 증폭기에 커플링된 2 개의 전류 버퍼들, 상기 전류 버퍼들 중 하나에 커플링된 2 개의 스위치들, 및 결합기를 포함하고, 상기 2 개의 스위치들 및 상기 2 개의 전류 버퍼들은 상기 고 선형성 수신 모드 또는 상기 저 선형성 수신 모드 중 어느 하나에서 상기 통신 신호를 증폭시키는 것에 대응하는, 수신기에서 통신 신호를 프로세싱하기 위한 장치.
  19. 제 18 항에 있어서,
    상기 통신 신호에서 재밍의 존재가 검출되지 않는 경우, 상기 증폭시키기 위한 수단은 상기 저 선형성 수신 모드에서 상기 통신 신호를 증폭시키는, 수신기에서 통신 신호를 프로세싱하기 위한 장치.
  20. 제 18 항에 있어서,
    상기 통신 신호에서 재밍의 존재가 검출되는 경우, 상기 증폭시키기 위한 수단은 상기 고 선형성 수신 모드에서 상기 통신 신호를 증폭시키는, 수신기에서 통신 신호를 프로세싱하기 위한 장치.
  21. 제 18 항에 있어서,
    상기 고 선형성 수신 모드에서의 더 낮은 이득은 상기 수신기의 열화된 잡음 지수 (noise figure; NF) 와 연관되는, 수신기에서 통신 신호를 프로세싱하기 위한 장치.
  22. 제 18 항에 있어서,
    상기 증폭시키기 위한 수단은 디지털 신호 프로세서 (digital signal processor; DSP) 인, 수신기에서 통신 신호를 프로세싱하기 위한 장치.
  23. 제 18 항에 있어서,
    상기 증폭된 신호를 하향변환하기 위한 수단; 및
    상기 하향변환된 신호를 필터링하기 위한 수단을 더 포함하는, 수신기에서 통신 신호를 프로세싱하기 위한 장치.
  24. 수신기에서 통신 신호를 처리하기 위한 프로세싱 시스템으로서,
    이득 상태 (gain state) 내에서 상기 통신 신호의 재밍 (jamming) 의 존재 또는 부존재를 검출하고;
    상기 통신 신호에서의 재밍의 존재 또는 부존재의 검출에 기초하여 고 선형성 수신 모드 또는 저 선형성 수신 모드 중 어느 하나에서 상기 통신 신호를 증폭시키도록 구성된 모듈을 포함하고,
    상기 고 선형성 수신 모드는 상기 이득 상태에 있어서 상기 저 선형성 수신 모드의 이득에 비해 더 낮은 이득에 대응하고,
    상기 모듈은 고 이득 증폭기, 상기 고 이득 증폭기에 커플링된 2 개의 전류 버퍼들, 상기 전류 버퍼들 중 하나에 커플링된 2 개의 스위치들, 및 결합기를 포함하고, 상기 2 개의 스위치들 및 상기 2 개의 전류 버퍼들은 상기 고 선형성 수신 모드 또는 상기 저 선형성 수신 모드 중 어느 하나에서 상기 통신 신호를 증폭시키는 것에 대응하는, 프로세싱 시스템.
  25. 수신기에서 통신 신호를 처리하기 위한 명령들로 인코딩된 머신 판독가능 매체로서,
    상기 명령들은,
    이득 상태 (gain state) 내에서 상기 통신 신호의 재밍 (jamming) 의 존재 또는 부존재의 검출에 기초하여, 고 선형성 수신 모드 또는 저 선형성 수신 모드 중 어느 하나에서 상기 통신 신호를 증폭시키도록 제어하기 위한 코드를 포함하고,
    상기 고 선형성 수신 모드는 상기 이득 상태에 있어서 상기 저 선형성 수신 모드의 이득에 비해 더 낮은 이득에 대응하고,
    상기 통신 신호를 증폭시키도록 제어하는 것은 증폭기를 제어하는 것을 포함하고,
    상기 증폭기는 고 이득 증폭기, 상기 고 이득 증폭기에 커플링된 2 개의 전류 버퍼들, 상기 전류 버퍼들 중 하나에 커플링된 2 개의 스위치들, 및 결합기를 포함하고, 상기 2 개의 스위치들 및 상기 2 개의 전류 버퍼들은 상기 고 선형성 수신 모드 또는 상기 저 선형성 수신 모드 중 어느 하나에서 상기 통신 신호를 증폭시키는 것에 대응하는, 머신 판독가능 매체.












KR1020107025530A 2008-04-15 2009-04-15 수신기에서 통신 신호를 처리하기 위한 방법 및 장치 KR101142782B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US4497108P 2008-04-15 2008-04-15
US61/044,971 2008-04-15
US12/233,420 US8433272B2 (en) 2008-04-15 2008-09-18 Reconfigurable high linearity low noise figure receiver requiring no interstage saw filter
US12/233,420 2008-09-18
PCT/US2009/040701 WO2009129330A1 (en) 2008-04-15 2009-04-15 Method and apparatus for processing a communication signal in a receiver

Publications (2)

Publication Number Publication Date
KR20100133013A KR20100133013A (ko) 2010-12-20
KR101142782B1 true KR101142782B1 (ko) 2012-05-14

Family

ID=41164417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107025530A KR101142782B1 (ko) 2008-04-15 2009-04-15 수신기에서 통신 신호를 처리하기 위한 방법 및 장치

Country Status (7)

Country Link
US (1) US8433272B2 (ko)
EP (1) EP2294699B1 (ko)
JP (2) JP2011517258A (ko)
KR (1) KR101142782B1 (ko)
CN (1) CN102007701B (ko)
TW (1) TW200950357A (ko)
WO (1) WO2009129330A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090104873A1 (en) * 2007-10-18 2009-04-23 Broadcom Corporation Fully integrated compact cross-coupled low noise amplifier
US8433272B2 (en) 2008-04-15 2013-04-30 Qualcomm Incorporated Reconfigurable high linearity low noise figure receiver requiring no interstage saw filter
US20110021168A1 (en) * 2009-07-23 2011-01-27 Qual Comm Incorporated Method and apparatus for receiver with dual mode automatic gain control (agc)
US7948294B2 (en) * 2009-05-29 2011-05-24 Mediatek Inc. Mixer with high linearity
US8903340B2 (en) * 2011-06-27 2014-12-02 Broadcom Corporation Low noise amplifier protection using a peak detector
US9398615B1 (en) * 2011-09-07 2016-07-19 Marvell International Ltd. Carrier sensing and symbol timing in a WLAN system
CN103248392B (zh) * 2012-02-14 2015-12-23 英特尔移动通信有限责任公司 用于消除rf二阶互调失真的收发器系统和方法
US8718587B2 (en) 2012-04-18 2014-05-06 Qualcomm Incorporated Reconfigurable LNA for increased jammer rejection
US8761707B1 (en) * 2013-03-11 2014-06-24 Futurewei Technologies, Inc. Radio frequency low noise amplifier load circuit
US9035697B2 (en) 2013-03-15 2015-05-19 Qualcomm Incorporated Split amplifiers with improved linearity
US9350310B2 (en) 2013-05-24 2016-05-24 Qualcomm Incorporated Receiver front end for carrier aggregation
US9319009B2 (en) 2013-07-31 2016-04-19 Futurewei Technologies, Inc. Tunable radio frequency low noise amplifier
US9154087B2 (en) 2013-08-01 2015-10-06 Qualcomm Incorporated Amplifiers with configurable mutually-coupled source degeneration inductors
US9307549B2 (en) * 2013-09-30 2016-04-05 Qualcomm Incorporated Dynamic SNR adjustment in a receiver supporting 256QAM
US9124315B2 (en) 2013-11-05 2015-09-01 At&T Mobility Ii Llc Compressed amplitude wireless signal and compression function
KR101662697B1 (ko) * 2013-12-31 2016-10-06 한양대학교 산학협력단 고이득을 실현하는 제한 증폭기
US9723560B2 (en) 2014-05-22 2017-08-01 Qualcomm Incorporated Multi-stage amplifier with RC network
US9628031B2 (en) 2014-10-29 2017-04-18 Qualcomm Incorporated Transformer feedback amplifier
US9450626B2 (en) * 2014-11-14 2016-09-20 Qualcomm Incorporated Sawless architecture for receivers
US9748993B2 (en) * 2015-09-08 2017-08-29 Mediatek Inc. Radio frequency receiver front-end with gain control capability as well as improved impedance matching control capability
US9755678B2 (en) 2015-12-01 2017-09-05 Analog Devices Global Low noise transconductance amplifiers
US9712113B2 (en) 2015-12-01 2017-07-18 Analog Devices Global Local oscillator paths
US9698838B1 (en) * 2015-12-23 2017-07-04 Intel Corporation Real-time blocker-adaptive broadband wireless receiver for low-power operation under co-existence in 5G and beyond
US9984188B2 (en) * 2016-02-18 2018-05-29 International Business Machines Corporation Single ended-mode to mixed-mode transformer spice circuit model for high-speed system signal integrity simulations
CN106026957B (zh) * 2016-05-09 2019-04-02 复旦大学 一种可变增益放大器的增益dB-linear实现方法
GB201701391D0 (en) * 2017-01-27 2017-03-15 Nordic Semiconductor Asa Radio receivers
EP3602091B1 (en) * 2017-03-27 2023-01-04 Waveguide Corporation Sensor interfaces
TWI639840B (zh) * 2017-04-07 2018-11-01 莊晴光 電磁訊號偵測電路與偵測方法
CN108183718B (zh) * 2017-12-19 2019-09-24 重庆湃芯微电子有限公司 一种面向NB_loT的低功耗无线射频前端集成电路
US10756772B1 (en) * 2019-05-21 2020-08-25 Qualcomm Incorporated Multi-mode mixer
US11177849B2 (en) * 2019-10-01 2021-11-16 Qualcomm Incorporated Multimode transceiving
US20230073817A1 (en) * 2021-09-07 2023-03-09 Qualcomm Incorporated Jammer detection system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050071A (ja) * 1996-07-31 1998-02-20 Nec Corp 半導体装置
US20070262817A1 (en) * 2006-05-12 2007-11-15 Ciccarelli Steven C Dynamic lna switch points based on channel conditions

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04129407A (ja) * 1990-09-20 1992-04-30 Alps Electric Co Ltd ミキサ回路
JP4215304B2 (ja) * 1998-08-07 2009-01-28 パナソニック株式会社 ミキサー回路
JP2003017957A (ja) * 2001-07-04 2003-01-17 Clarion Co Ltd 高周波増幅装置及びそれを用いた受信機
JP2003298441A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 低消費電力受信装置
JP4170052B2 (ja) * 2002-09-10 2008-10-22 シャープ株式会社 ミキサ回路
US7130602B2 (en) * 2002-10-31 2006-10-31 Qualcomm Incorporated Dynamically programmable receiver
US7283851B2 (en) * 2004-04-05 2007-10-16 Qualcomm Incorporated Power saving mode for receiver circuit blocks based on transmitter activity
US7248847B2 (en) * 2004-04-22 2007-07-24 Kyocera Wireless Corp. System and method for adaptively controlling receiver gain switch points
US8781426B2 (en) 2006-05-15 2014-07-15 Qualcomm Incorporated Techniques for controlling operation of control loops in a receiver
JP2008206004A (ja) * 2007-02-22 2008-09-04 Sharp Corp ミキサ回路
US8086207B2 (en) * 2007-03-19 2011-12-27 Qualcomm Incorporated Linear transconductor for RF communications
US8433272B2 (en) 2008-04-15 2013-04-30 Qualcomm Incorporated Reconfigurable high linearity low noise figure receiver requiring no interstage saw filter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050071A (ja) * 1996-07-31 1998-02-20 Nec Corp 半導体装置
US20070262817A1 (en) * 2006-05-12 2007-11-15 Ciccarelli Steven C Dynamic lna switch points based on channel conditions

Also Published As

Publication number Publication date
US8433272B2 (en) 2013-04-30
CN102007701B (zh) 2013-09-25
TW200950357A (en) 2009-12-01
WO2009129330A1 (en) 2009-10-22
US20090258624A1 (en) 2009-10-15
CN102007701A (zh) 2011-04-06
EP2294699B1 (en) 2016-09-14
JP2014057331A (ja) 2014-03-27
JP5792255B2 (ja) 2015-10-07
JP2011517258A (ja) 2011-05-26
EP2294699A1 (en) 2011-03-16
KR20100133013A (ko) 2010-12-20

Similar Documents

Publication Publication Date Title
KR101142782B1 (ko) 수신기에서 통신 신호를 처리하기 위한 방법 및 장치
US7911269B2 (en) Ultra low noise high linearity LNA for multi-mode transceiver
US8310312B2 (en) Amplifiers with improved linearity and noise performance
US7746169B2 (en) LNA having a post-distortion mode and a high-gain mode
US7474158B1 (en) Dynamic match low noise amplifier with reduced current consumption in low gain mode
US7952430B1 (en) Amplifier circuit, integrated circuit and radio frequency communication unit
US9166632B1 (en) Mixer circuits with programmable characteristics
Liang et al. A new linearization technique for CMOS RF mixer using third-order transconductance cancellation
JP2009124189A (ja) 自動利得制御回路
US8588726B2 (en) Low noise mixer
Manstretta et al. A 0.18/spl mu/m CMOS direct-conversion receiver front-end for UMTS
US8761703B2 (en) Variable-gain mixer for a wireless receiver with current compensation
JP2007295146A (ja) 自動利得制御回路および低雑音増幅回路
Im A+ 9-dBm Output P 1db Active Feedback CMOS Wideband LNA for SAW-Less Receivers
KR101722093B1 (ko) 무선 통신 시스템에서 부정합을 제거하는 수신 장치 및 방법과 이를 위한 저전력 증폭기
KR101123211B1 (ko) 저잡음 증폭기 및 무선수신기
US8754710B2 (en) Low-noise amplifiers for RF receiver
Parapari et al. A low power 102 dB reconfigurable variable gain amplifier for multistandard receivers
Shams et al. Reconfigurable ir-uwb current mode switched receiver for iot applications
JP5567983B2 (ja) デモジュレータ回路
JP3983511B2 (ja) 利得可変増幅回路およびそれを用いた受信機ならびに送信機
Zhang et al. A UHF RFID Reader Receiver SoC in 0.18 µm CMOS Technology.

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee