KR101138837B1 - 씨모스이미지센서 제조 방법 - Google Patents

씨모스이미지센서 제조 방법 Download PDF

Info

Publication number
KR101138837B1
KR101138837B1 KR1020100066814A KR20100066814A KR101138837B1 KR 101138837 B1 KR101138837 B1 KR 101138837B1 KR 1020100066814 A KR1020100066814 A KR 1020100066814A KR 20100066814 A KR20100066814 A KR 20100066814A KR 101138837 B1 KR101138837 B1 KR 101138837B1
Authority
KR
South Korea
Prior art keywords
etching
insulating film
image sensor
cmos image
photodiode
Prior art date
Application number
KR1020100066814A
Other languages
English (en)
Other versions
KR20120006203A (ko
Inventor
임성원
김진웅
이효석
염승진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100066814A priority Critical patent/KR101138837B1/ko
Publication of KR20120006203A publication Critical patent/KR20120006203A/ko
Application granted granted Critical
Publication of KR101138837B1 publication Critical patent/KR101138837B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 라이트박스 형성을 위한 식각 공정시 플라즈마에 의한 식각 손상을 최소화할 수 있는 씨모스이미지센서 제조 방법을 제공하기 위한 것으로, 본 발명의 씨모스이미지센서 제조 방법은 포토다이오드가 형성된 기판 상부에 절연막을 형성하는 단계; 상기 포토다이오드 상부에 상기 절연막이 일부 잔류하도록 상기 절연막을 플라즈마 방식으로 1차 식각하는 단계; 상기 잔류 절연막에 불순물을 이온주입하여 도핑영역을 형성하는 단계; 및 상기 도핑영역을 비플라즈마 방식으로 2차 식각하여 상기 포토다이오드 상부를 노출시키는 라이트박스를 형성하는 단계를 포함하고, 상술한 본 발명은 라이트박스 형성시 건식식각을 단독으로 사용하지 않고 건식식각, 도핑 및 습식식각으로 진행하므로써 플라즈마에 의한 식각 손상을 최소화할 수 있는 효과가 있다.

Description

씨모스이미지센서 제조 방법{METHOD FOR MANUFACTURING CMOS IMAGE SENSOR}
본 발명은 반도체장치 제조 방법에 관한 것으로서, 특히 씨모스이미지센서 제조 방법에 관한 것이다.
씨모스이미지센서(CMOS Image Sensor; CIS)에서 광효율(Optical Efficiency) 특성 향상 목적으로 포토다이오드(Photo Diode) 상부의 층간절연막들(ILD 및 IMD)을 제거하여 라이트박스(Light Box)를 형성하고 투과율이 좋은 물질을 채워 새로운 구조를 형성시키려는 노력이 진행되고 있다. 그러나, 라이트박스 형성을 위한 식각 공정 진행중 사용되는 플라즈마(Plasma)에 의한 기판손상(Substrate Damage)이 발생하고, 이에 따라 다크결함(Dark Defect)이 증가되는 문제가 발생되고 있다.
도 1은 종래기술에 따른 씨모스이미지센서 제조 방법을 도시한 도면이다.
도 1에 도시된 바와 같이, 기판(11) 상부에 트랜지스터의 게이트(12)를 형성한다. 기판(11) 내에 포토다이오드(PD, 13)를 형성한다.
게이트(12)가 형성된 기판(11) 상부에 층간절연막(ILD, 17A)을 형성한 후, 층간절연막(17A) 상에 제1금속배선(14)을 형성한다. 계속해서, 제1금속배선(14) 상에 제1금속간절연막(IMD, 17B), 제2금속배선(15), 제2금속간절연막(17C), 제3금속배선(16) 및 제3금속간절연막(17D)을 순차적으로 형성한다.
라이트박스(18)를 형성하기 위해 플라즈마를 이용하여 건식 식각 공정을 실시한다. 즉, 제3금속간절연막(17D), 제2금속간절연막(17C), 제1금속간절연막(17B) 및 층간절연막(17A)을 순차적으로 식각하여 포토다이오드(13)의 상부를 노출시키는 라이트박스(18)를 형성한다.
종래기술에서, 층간절연막(17A) 및 제1 내지 제3금속간절연막(17B, 17C, 17D)은 투과율이 좋지 않은 물질이므로, 이들을 제거하여 라이트박스(18)를 형성하고 있다.
그러나, 종래기술은 라이트박스(18) 형성을 위한 식각 공정시, 플라즈마에 의한 식각손상(Etch Damage, 19)이 발생하고, 이에 따라 암전류 등의 다크결함(Dark defect) 제어가 어렵다.
다크결함을 제어하기 위해 후면 수광(Back-Side Illumination) 기술이 제안된 바 있다. 즉, 회로부와 수광부를 나누어 각각의 웨이퍼에 진행하고 웨이퍼를 접합함으로써 수광부 상부에 절연막들(ILD/IMD)없이 진행되는 기술이다.
이와 같은 후면 수광 기술은 광효율 측면에서는 가장 좋은 특성을 보이나, 웨이퍼 접합시 공정 진행이 어렵다. 또한, 두 장의 웨이퍼를 사용해야 하는 근본적인 한계로 인해 단가 상승이 초래되고, 이에 따라 현재 양산 단계의 기술로는 사용되지 못하고 있는 실정이다.
본 발명은 라이트박스 형성을 위한 식각 공정시 플라즈마에 의한 식각 손상을 최소화할 수 있는 씨모스이미지센서 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 씨모스이미지센서 제조 방법은 포토다이오드가 형성된 기판 상부에 절연막을 형성하는 단계; 상기 포토다이오드 상부에 상기 절연막이 일부 잔류하도록 상기 절연막을 플라즈마 방식으로 1차 식각하는 단계; 상기 잔류 절연막을 비플라즈마 방식으로 2차 식각하여 상기 포토다이오드 상부를 노출시키는 라이트박스를 형성하는 단계; 및 어닐을 실시하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 씨모스이미지센서 제조 방법은 포토다이오드가 형성된 기판 상부에 절연막을 형성하는 단계; 상기 포토다이오드 상부에 상기 절연막이 일부 잔류하도록 상기 절연막을 플라즈마 방식으로 1차 식각하는 단계; 상기 잔류 절연막에 불순물을 이온주입하여 도핑영역을 형성하는 단계; 및 상기 도핑영역을 비플라즈마 방식으로 2차 식각하여 상기 포토다이오드 상부를 노출시키는 라이트박스를 형성하는 단계를 포함하는 것을 특징으로 한다. 상기 도핑영역을 형성하는 단계에서 상기 불순물은 비활성원소를 포함하는 것을 특징으로 하고, 상기 불순물은 아르곤 또는 크세논을 포함하는 것을 특징으로 한다.
상술한 본 발명은 라이트박스 형성시 건식식각을 단독으로 사용하지 않고 건식식각, 도핑 및 습식식각으로 진행하므로써 플라즈마에 의한 식각 손상을 최소화할 수 있는 효과가 있다.
이에 따라, 광효율(Optical Efficiency) 향상시키면서 다크결함레벨도 양호한 수준을 확보할 수 있는 효과가 있다.
도 1은 종래기술에 따른 씨모스이미지센서 제조 방법을 도시한 도면이다.
도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 씨모스이미지센서 제조 방법을 도시한 도면이다.
도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 씨모스이미지센서 제조 방법을 도시한 도면이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 씨모스이미지센서 제조 방법을 도시한 도면이다.
도 2a에 도시된 바와 같이, 기판(21) 상부에 트랜지스터의 게이트(22)를 형성한다. 기판(21) 내에 포토다이오드(PD, 23)를 형성한다.
게이트(22)를 포함한 기판(21) 상부에 층간절연막(ILD, 24)을 형성한 후, 층간절연막(24) 상에 제1금속배선(25)을 형성한다. 계속해서, 제1금속배선(25) 상에 제1금속간절연막(IMD, 26), 제2금속배선(27), 제2금속간절연막(28), 제3금속배선(29) 및 제3금속간절연막(30)을 순차적으로 형성한다. 제3금속간절연막(30)은 보호막의 역할을 한다.
이어서, 라이트박스를 형성하기 위한 식각 공정을 실시한다. 본 발명의 제1실시예에서는, 라이트박스를 형성하기 위해 한 번의 건식식각으로 진행하지 않고, 건식식각, 습식식각의 순서로 나누어 진행한다.
먼저, 라이트박스마스크(31)를 형성한다. 라이트박스마스크(31)는 감광막을 이용하여 형성한다.
이어서, 플라즈마를 이용한 건식식각(101)을 진행하여 예비 라이트박스(32)를 형성한다. 예비 라이트박스(32)는 포토다이오드(23)를 노출시키지 않고 포토다이오드(23) 상부에 일정 두께의 절연막을 잔류시킨다. 이때, 잔류하는 절연막은 층간절연막(24)이 될 수 있다. 예비 라이트박스(32) 형성을 위한 건식식각(101)은 플라즈마를 이용하며, 식각타겟은 금속간절연막만 제거하는 타겟으로 진행할 수 있다. 즉, 건식식각(101)은 제3금속간절연막(30), 제2금속간절연막(28) 및 제2금속간절연막(26)을 식각한다.
이와 같이, 층간절연막(24)을 일정 두께로 잔류시키므로써 포토다이오드(23) 표면에 플라즈마에 의한 식각손상이 발생하지 않는다.
도 2b에 도시된 바와 같이, 비플라즈마 방식의 식각을 진행한다. 바람직하게, 습식식각(102)을 실시한다. 이에 따라, 잔류 층간절연막(24)을 제거하게 되고, 포토다이오드(23) 상부를 노출시키는 라이트박스(32A)가 형성된다. 잔류 층간절연막(24)을 제거하는 공정이 습식식각(102)이므로, 플라즈마에 의한 식각 손상이 근본적으로 발생하지 않는다.
도 2c에 도시된 바와 같이, 라이트박스마스크(31)를 스트립한다. 후속하여 폴리머 등의 식각잔류물을 제거하고, 세정 공정을 진행한다. 세정공정은 BOE(Buffered Oxide Etchant) 용액을 이용한다. BOE 용액을 이용하여 세정공정을 진행하면 포토다이오드(23) 상부의 잔류물을 모두 제거할 수 있다. 세정 공정이 습식 방식이므로 플라즈마에 의한 손상이 근본적으로 발생하지 않는다.
이어서, 고유전막(33)을 형성한다. 고유전막(33)은 라이트박스(32A)로 유입되는 빛의 전반사를 통한 광효율 향상 목적으로 사용된다.
이어서, 어닐(103)을 진행한다. 어닐(103)은 H2와 N2의 혼합분위기(H2/N2)에서 진행하며, 플라즈마에 의한 손상을 더욱 감소시키는 역할을 한다.
도 2d에 도시된 바와 같이, 유기스페이서(Organic spacer, 34)를 도포한다. 유기스페이서(34)는 투과율이 좋은 물질을 포함한다. 예컨대, 유기스페이서(34)는 감광막을 포함한다.
이어서, 칼라필터를 형성한다. 칼라필터는 레드칼라필터(R), 그린칼라필터(G) 및 블루칼라필터(B)를 포함한다.
도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 씨모스이미지센서 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 기판(41) 상부에 트랜지스터의 게이트(42)를 형성한다. 기판(41) 내에 포토다이오드(PD, 43)를 형성한다.
이어서, 게이트(42)를 포함한 기판(41) 상부에 층간절연막(ILD, 44)을 형성한 후, 층간절연막(44) 상에 제1금속배선(45)을 형성한다. 계속해서, 제1금속배선(45) 상에 제1금속간절연막(IMD, 46), 제2금속배선(47), 제2금속간절연막(48), 제3금속배선(49) 및 제3금속간절연막(50)을 순차적으로 형성한다.
이어서, 라이트박스를 형성하기 위한 식각 공정을 실시한다. 제2실시예에서는, 라이트박스를 형성하기 위해 한 번의 건식식각으로 진행하지 않고, 건식식각, 도핑, 습식식각의 순서로 나누어 진행한다.
먼저, 제3금속간절연막(50) 상에 라이트박스마스크(51)를 형성한다. 라이트박스마스크(51)는 감광막을 이용하여 형성한다.
이어서, 플라즈마를 이용하여 건식식각(201)을 진행하여 예비 라이트박스(52)를 형성한다. 예비 라이트박스(52)는 포토다이오드(43)를 노출시키지 않고 포토다이오드(43) 상부에 일정 두께의 절연막을 잔류시킨다. 이때, 잔류하는 절연막은 층간절연막(44)이 될 수 있다. 예비 라이트박스(52) 형성을 위한 건식식각(201)은 플라즈마를 이용하며, 식각타겟은 금속간절연막만 제거하는 타겟으로 진행할 수 있다. 즉, 건식식각(201)은 제3금속간절연막(50), 제2금속간절연막(48) 및 제2금속간절연막(46)을 식각한다.
이와 같이, 층간절연막(44)을 일정 두께로 잔류시키므로써 포토다이오드(43) 표면에 플라즈마에 의한 식각손상이 발생하지 않는다.
도 3b에 도시된 바와 같이, 불순물의 이온주입(202)을 진행한다. 이에 따라, 잔류하는 층간절연막(44)에 불순물이 도핑되어 도핑영역(53)이 형성된다. 도핑영역(53)은 예비 라이트박스(52) 아래의 절연막, 즉 포토다이오드(43) 상부의 층간절연막(44)에만 형성된다. 이온주입(202)에서 불순물은 아르곤(Ar) 또는 크세논(Ze) 등의 비활성 원소를 포함한다.
층간절연막(44)은 실리콘산화막 등의 산화막을 포함한다. 산화막은 불순물의 도핑 여부에 따라 습식식각속도의 차이가 발생한다. 예컨대, 불순물이 도핑된 산화막은 불순물이 도핑되지 않은 산화막에 비해 습식식각 속도가 현저히 빠르다. 따라서, 아르곤 또는 크세논 등의 불순물이 도핑되면 후속 습식식각 진행시 빠르게 식각이 진행된다. 아르곤 또는 크세논은 포토다이오드(43)의 접합에 영향을 주지 않는 불순물이다.
위와 같이, 불순물의 이온주입(202)은 포토다이오드(43) 상부의 층간절연막(44)을 선택적으로 식각하기 위한 과정이다.
도 3c에 도시된 바와 같이, 도핑영역(53)을 선택적으로 제거한다. 이를 위해 비플라즈마 방식의 식각을 실시한다. 바람직하게, 습식식각(203)을 실시한다. 전술한 바와 같이, 불순물이 도핑된 산화막은 불순물이 도핑되지 않은 산화막에 비해 습식식각 속도가 빠르므로, 주변의 손상없이 도핑영역(53)만을 선택적으로 제거할 수 있다.
도핑영역(53)을 제거하므로서 포토다이오드(43) 상부를 노출시키는 라이트박스(52A)가 형성된다. 도핑영역(53)을 제거하는 공정이 습식식각(203)이므로, 플라즈마에 의한 식각손상이 근본적으로 발생하지 않는다.
도 3d에 도시된 바와 같이, 라이트박스마스크(51)를 스트립한다. 후속하여 폴리머 등의 식각잔류물을 제거하고, 세정 공정을 진행한다. 세정공정은 BOE 용액을 이용한다. BOE 용액을 이용하여 세정공정을 진행하면 잔류물을 모두 제거할 수 있다. 세정 공정이 습식 방식이므로 플라즈마에 의한 손상이 근본적으로 발생하지 않는다.
이어서, 고유전막(54)을 형성한다. 고유전막(54)은 라이트박스(52A)로 유입되는 빛의 전반사를 통한 광효율 향상 목적으로 사용된다.
이어서, 어닐(204)을 진행한다. 어닐은 H2와 N2의 혼합분위기에서 진행하며, 플라즈마에 의한 손상을 더욱 감소시키는 역할을 한다.
도 3e에 도시된 바와 같이, 유기스페이서(55)를 도포한다. 유기스페이서(55)는 투과율이 좋은 물질을 포함한다. 예컨대, 유기스페이서(55)는 감광막을 포함한다.
이어서, 칼라필터를 형성한다. 칼라필터는 레드칼라필터(R), 그린칼라필터(G) 및 블루칼라필터(B)를 포함한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
41 : 기판 42 : 게이트
43 : 포토다이오드 44 : 층간절연막
46 : 제1금속간절연막 48 : 제2금속간절연막
50 : 제3금속간절연막 52A : 라이트박스

Claims (13)

  1. 포토다이오드가 형성된 기판 상부에 절연막을 형성하는 단계;
    상기 포토다이오드 상부에 상기 절연막이 일부 잔류하도록 상기 절연막을 플라즈마 방식으로 1차 식각하는 단계;
    상기 잔류 절연막을 비플라즈마 방식으로 2차 식각하여 상기 포토다이오드 상부를 노출시키는 라이트박스를 형성하는 단계; 및
    어닐을 실시하는 단계
    를 포함하는 씨모스이미지센서 제조 방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 1차 식각하는 단계 및 2차 식각하는 단계는,
    감광막패턴을 식각장벽으로 이용하는 씨모스이미지센서 제조 방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제2항에 있어서,
    상기 2차 식각하는 단계 이후에,
    상기 감광막패턴을 스트립하는 단계; 및
    세정 공정을 진행하는 단계
    를 더 포함하는 씨모스이미지센서 제조 방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제3항에 있어서,
    상기 세정 공정은 BOE 용액을 이용하여 진행하는 씨모스이미지센서 제조 방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 2차 식각하는 단계는,
    습식식각으로 진행하는 씨모스이미지센서 제조 방법.
  6. 포토다이오드가 형성된 기판 상부에 절연막을 형성하는 단계;
    상기 포토다이오드 상부에 상기 절연막이 일부 잔류하도록 상기 절연막을 플라즈마 방식으로 1차 식각하는 단계;
    상기 잔류 절연막에 불순물을 이온주입하여 도핑영역을 형성하는 단계; 및
    상기 도핑영역을 비플라즈마 방식으로 2차 식각하여 상기 포토다이오드 상부를 노출시키는 라이트박스를 형성하는 단계
    를 포함하는 씨모스이미지센서 제조 방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제6항에 있어서,
    상기 도핑영역을 형성하는 단계에서,
    상기 불순물은 비활성원소를 포함하는 씨모스이미지센서 제조 방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제6항에 있어서,
    상기 도핑영역을 형성하는 단계에서,
    상기 불순물은 아르곤 또는 크세논을 포함하는 씨모스이미지센서 제조 방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제6항에 있어서,
    상기 1차 식각하는 단계 및 2차 식각하는 단계는,
    감광막패턴을 식각장벽으로 이용하는 씨모스이미지센서 제조 방법.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제9항에 있어서,
    상기 2차 식각하는 단계 이후에,
    상기 감광막패턴을 스트립하는 단계; 및
    세정 공정을 진행하는 단계
    를 더 포함하는 씨모스이미지센서 제조 방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제10항에 있어서,
    상기 세정 공정은 BOE 용액을 이용하여 진행하는 씨모스이미지센서 제조 방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제6항 내지 제11항 중 어느 한 항에 있어서,
    상기 2차 식각하는 단계는,
    습식식각으로 진행하는 씨모스이미지센서 제조 방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제12항에 있어서,
    상기 절연막은 다층의 산화막을 포함하는 씨모스이미지센서 제조 방법.
KR1020100066814A 2010-07-12 2010-07-12 씨모스이미지센서 제조 방법 KR101138837B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100066814A KR101138837B1 (ko) 2010-07-12 2010-07-12 씨모스이미지센서 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100066814A KR101138837B1 (ko) 2010-07-12 2010-07-12 씨모스이미지센서 제조 방법

Publications (2)

Publication Number Publication Date
KR20120006203A KR20120006203A (ko) 2012-01-18
KR101138837B1 true KR101138837B1 (ko) 2012-05-10

Family

ID=45611992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100066814A KR101138837B1 (ko) 2010-07-12 2010-07-12 씨모스이미지센서 제조 방법

Country Status (1)

Country Link
KR (1) KR101138837B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112087B2 (en) * 2012-09-16 2015-08-18 Shalom Wretsberger Waveguide-based energy converters, and energy conversion cells using same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004175A (ko) * 1999-06-28 2001-01-15 김영환 광감도 개선을 위한 이미지센서 제조방법
KR20090003711A (ko) * 2007-07-03 2009-01-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR20100077363A (ko) * 2008-12-29 2010-07-08 주식회사 동부하이텍 씨모스 이미지 센서의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004175A (ko) * 1999-06-28 2001-01-15 김영환 광감도 개선을 위한 이미지센서 제조방법
KR20090003711A (ko) * 2007-07-03 2009-01-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR20100077363A (ko) * 2008-12-29 2010-07-08 주식회사 동부하이텍 씨모스 이미지 센서의 제조 방법

Also Published As

Publication number Publication date
KR20120006203A (ko) 2012-01-18

Similar Documents

Publication Publication Date Title
JP2008060572A (ja) イメージセンサ
KR100654052B1 (ko) Ｃｍｏｓ 이미지 센서의 제조방법
WO2018176766A1 (zh) 显示基板的制备方法、阵列基板及显示装置
JP2015029011A (ja) 固体撮像装置およびその製造方法、並びに電子機器
KR100654051B1 (ko) Ｃｍｏｓ 이미지 센서의 제조방법
TW201904040A (zh) 固態成像裝置及其製造方法
KR100843968B1 (ko) 이미지센서의 제조방법
KR100731133B1 (ko) Ｃｍｏｓ 이미지 센서의 제조 방법
KR100868636B1 (ko) 이미지센서의 제조방법
JP2008288570A (ja) イメージセンサの製造方法
US6531266B1 (en) Rework procedure for the microlens element of a CMOS image sensor
KR100900869B1 (ko) 이미지센서 및 그 제조방법
KR101138837B1 (ko) 씨모스이미지센서 제조 방법
JP2014003333A5 (ja) 固体撮像装置の製造方法
US7687305B2 (en) Image sensor and method for manufacturing the same
KR100771378B1 (ko) 반도체 소자 및 그 제조 방법
JP2006351787A (ja) 固体撮像素子およびその製造方法
CN109308993A (zh) 集成电路制造工艺的返工方法
US9502285B1 (en) Method of forming trenches
KR100851753B1 (ko) 이미지센서의 제조방법
KR100915766B1 (ko) 반도체 소자의 제조 방법 및 그 구조
KR100789623B1 (ko) 씨모스 이미지센서 및 그 제조방법
KR101379844B1 (ko) 후면 수광 이미지 센서의 제조방법
TWI309474B (en) Image sensor and method of forming the same
US20080157146A1 (en) Image sensor and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee