KR101136311B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101136311B1
KR101136311B1 KR1020050053712A KR20050053712A KR101136311B1 KR 101136311 B1 KR101136311 B1 KR 101136311B1 KR 1020050053712 A KR1020050053712 A KR 1020050053712A KR 20050053712 A KR20050053712 A KR 20050053712A KR 101136311 B1 KR101136311 B1 KR 101136311B1
Authority
KR
South Korea
Prior art keywords
channel
thin film
film transistor
grain boundary
active layer
Prior art date
Application number
KR1020050053712A
Other languages
English (en)
Other versions
KR20060133843A (ko
Inventor
유재성
윤진모
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050053712A priority Critical patent/KR101136311B1/ko
Priority to US11/455,707 priority patent/US7492419B2/en
Publication of KR20060133843A publication Critical patent/KR20060133843A/ko
Application granted granted Critical
Publication of KR101136311B1 publication Critical patent/KR101136311B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막트랜지스터의 채널 방향 자유도를 증가시킴으로써 해상도를 높일 수 있으며 컴팩트한 액정표시장치에 관한 것이다.
본 발명의 실시 예에 따른 액정표시장치는 그레인 바운더리를 가지는 폴리 실리콘으로 이루어진 채널을 포함하는 액티브층과, 상기 박막 트랜지스터의 게이트 전압을 공급함과 아울러 상기 채널과 중첩되는 게이트 전극과, 상기 액티브층과 접속되는 소스 전극과, 상기 액티브층과 접속되어 상기 소스 전극과 함께 채널을 형성함과 아울러 상기 게이트 전극과 부분적으로 중첩되는 드레인 전극을 구비하는 박막트랜지스터를 포함하는 액정표시장치에 있어서, 상기 소스 전극에서 드레인 전극으로의 채널 방향이 상기 폴리 실리콘의 그레인 바운더리의 방향과 소정 각도를 이루는 것을 특징으로 한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
도 1은 종래의 액정표시장치의 액티브층의 폴리 실리콘을 나타내는 도면이다.
도 2는 도 1에 도시된 폴리 실리콘의 그레인 바운더리와 박막트랜지스터의 채널이 이루는 세 가지 경우의 전압에 대한 전류 특성을 나타내는 그래프이다.
도 3은 종래의 액정표시장치의 박막트랜지스터의 배치를 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 액정표시장치의 박막트랜지스터의 배치를 나타내는 도면이다.
도 5는 도 4에 도시된 폴리 실리콘의 그레인 바운더리와 박막트랜지스터의 채널이 이루는 세 가지 경우의 전압에 대한 전류 특성을 나타내는 그래프이다.
< 도면의 주요 부분에 대한 부호의 간단한 설명 >
2 : 소스 전극 4 : 드레인 전극
6 : 게이트 전극 8 : 액티브층
10, 12 : 컨택홀
본 발명은 액정표시장치에 관한 것으로 특히, 박막트랜지스터의 채널 방향 자유도를 증가시킴으로써 해상도를 높일 수 있으며 컴팩트한 액정표시장치에 관한 것이다.
실리콘은 결정상태에 따라 비정질 실리콘(Amorphous siliscon)과 결정질 실리콘(Crystaline silicon)으로 대별된다.
비정질 실리콘은 350℃ 이하의 낮은 온도에서 박막으로 증착 가능하다. 이 때문에 비정질 실리콘은 액정표시소자의 박막트랜지스터(Thin Fim Transistor : 이하, "TFT"라 한다)에 주로 이용되고 있다.
그런데 비정질 실리콘은 0.5 cm2/Vs 이하의 낮은 이동도로 인하여 우수한 전기적 특성이 요구되는 대화면 액정표시소자에 적용되기가 곤란하다.
이에 비하여 폴리 실리콘은 이동도가 수십에서 수백 cm2/Vs 이하의 높은 이동도를 가진다. 이러한 폴리 실리콘을 TFT의 반도체층으로 적용함으로써 고품위, 대화면의 액정표시소자를 구현하기 위한 연구가 활발히 진행되고 있다. 특히 폴리 실리콘 TFT를 액정표시소자에 적용하면 표시영역의 TFT 어레이 기판과 구동 드라이브 집적회로를 함께 기판 상에 집적시킬 수 있는 장점이 있다.
이러한 폴리 실리콘층을 형성하기 위한 방법으로 최근 엑시머 레이저를 비정 질 실리콘 박막에 조사하여 그 박막을 완전히 녹이고(Complete melting), 냉각과정에서 결정이 측면으로부터 수직으로 성장되게 하는 순차적 측면 고상화법(Sequential lateral solidification : 이하, "SLS"라 한다)이 주로 이용되고 있다.
폴리 실리콘을 이용한 TFT의 경우, 전기적인 특성은 TFT의 채널 영역에서 그레인 바운더리(grain boundary)에 의해 채널의 이동도(mobility)가 제한된다. 따라서, 폴리 실리콘을 이용한 TFT의 전기적인 특성을 향상시키기 위해서는 채널 영역에서의 그레인 바운더리의 위치를 조절하거나 그레인 바운더리의 수를 감소시켜야 하는데, 이는 SLS 방법에 의해 비정질 실리콘을 방향성있게 결정화함으로써 가능하게 된다. 다시 말하면, SLS 공정을 이용하여 비정질 실리콘을 방향성을 가지게끔 결정화함으로써 채널의 이동도를 증가시키고, 결과적으로 폴리 실리콘을 이용한 TFT의 전기적 특성을 향상시킨다.
TFT의 전기적인 특성은 채널의 형성 방향에 따라 심하게 변하는데, 이를 도 1 및 도 2를 결부하여 상세히 설명하면 다음과 같다.
도 1은 TFT 채널 방향이 그레인 바운더리 방향과 평행하게 얼라인된 경우(①)와, TFT 채널 방향이 그레인 바운더리 방향과 45°각도를 이루는 경우(②)와, TFT 채널 방향이 그레인 바운더리 방향과 직각을 이루는 경우(③)를 나타낸다.
도 1에 도시된 TFT 채널과 그레인 바운더리 방향이 이루는 3가지 경우의 TFT 특성은 표 1과 같다.
Solid Line Dotted Line Dashed Line
Channel Orient Parallel 45 Degree
MisOriented		 90 Degree
MisOriented
Mobility 340cm2/v.sec 230cm2/v.sec 140cm2/v.sec
Vth 1.3V 1.3V 2.0V
S-Factor 0.45V/dec 0.44V/dec 1.56V/dec
표 1에 나타난 바와 같이 결정 방향이 일정한 폴리 실리콘 기반의 TFT에서는 그레인 바운더리의 영향으로 채널 방향에 따라 TFT의 전기적 특성이 다르다는 것을 알 수 있다. 이에 따라, 패널 내의 모드 TFT의 채널 방향을 일정하게 해 주어야 동일한 특성의 TFT를 얻을 수 있다. 표 1에서 채널 방향이 그레인 바운더리 방향과 평행하게 얼라인되었을 때 이동도가 가장 우수므로 이 경우 TFT 전기적 특성이 가장 우수하다는 것을 알 수 있다. 이는 이동도가 그레인 바운더리의 수 혹은 그레인 바운더리의 밀도에 의존하고 있음을 나타낸다.
도 2는 TFT 채널과 그레인 바운더리 방향이 이루는 3가지 경우의 전압에 대한 전류의 특성을 나타내는 그래프이다.
도 2에서 TFT 채널 방향이 그레인 바운더리 방향과 평행하게 얼라인된 경우(①)는 실선으로, 45°각도를 이루는 경우(②)는 점선(Dotted Line)으로, 직각을 이루는 경우(③)는 대쉬라인(Dashed Line)으로 표현되었으며 각각에 대한 드레인 전압(Vd)이 10V일 때와 0.1V일 때의 특성을 나타낸다. 이때, x축은 게이트 전압(Vg)을 나타내며, y축은 드레인 전압(Id)을 나타낸다.
도 2를 참조하면, 서브스레쉬홀드 슬로프(subthreshold slope)와 문턱전압(Vth)이 그레인 바운더리의 밀도에 의존하는 것을 알 수 있다. 여기서, 서브스레쉬홀드 슬로프는 표 1에서 S-Factor를 의미한다. 실제 TFT에서 게이트 전압을 서서히 올리게 되면 문턱전압 아래의 전압에서부터 전류가 증가하여 결국 TFT를 구동시키는 온-전류(Ion)까지 증가하게 되는데, 이 서브스레쉬홀드 슬로프는 문턱전압 이하의 전압에서 전류가 10배 증가할 때 게이트 전압의 증가량을 말한다.
채널 영역에서 그레인 바운더리의 수가 최소화되는 TFT 채널 방향이 그레인 바운더리 방향과 평행하게 얼라인된 경우, 문턱전압은 1.1V, 서브스레쉬홀드 슬로프는 0.46V/dec가 된다. 또한, 채널 영역에서 그레인 바운더리의 수는 최대화되는 채널 방향과 그레인 바운더리의 방향이 수직인 경우, 문턱전압은 2.0V, 서브스레쉬홀드 슬로프는 0.56V/dec가 된다. 채널 영역에서 그레인 바운더리의 수가 상기 두 경우의 중간값을 가지게 되는 채널 방향과 그레인 바운더리 방향이 45°각도를 이루는 경우, 문턱전압은 1.4V, 서브스레쉬홀드 슬로프는 0.47V/dec된다. 이는, 서브스레쉬홀드 슬로프와 문턱전압이 채널 영역에서 그레인 바운더리의 밀도에 의존하는 것을 알 수 있다.
이에 따라, 패널 내의 모든 TFT의 채널 방향을 도 3에 도시된 바와 같이 모두 그레인 바운더리의 방향, 즉 결정 성장 방향과 동일하게 형성한다.
그러나, TFT의 채널 방향을 일정하게 형성하는 것은 레이아웃(layout)의 자유도를 감소시키는 결과를 가져오게 되고, 레이아웃의 자유도 감소는 동일 면적 내에 집적할 수 있는 디바이스(device)의 수를 감소시킨다. 결국, 표시패널 내에 집적되는 구동회로부의 면적이 증가하게 되고, 고해상도 패널의 경우 픽셀의 개구율이 감소하게 되는 문제점을 가지게 된다.
따라서, 본 발명의 목적은 박막트랜지스터의 채널 방향 자유도를 증가시킴으로써 해상도를 높일 수 있으며 컴팩트한 액정표시장치를 제공하는데 있다.
상기의 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 그레인 바운더리를 가지는 폴리 실리콘으로 이루어진 채널을 포함하는 액티브층과, 상기 박막 트랜지스터의 게이트 전압을 공급함과 아울러 상기 채널과 중첩되는 게이트 전극과, 상기 액티브층과 접속되는 소스 전극과, 상기 액티브층과 접속되어 상기 소스 전극과 함께 채널을 형성함과 아울러 상기 게이트 전극과 부분적으로 중첩되는 드레인 전극을 구비하는 박막트랜지스터를 포함하는 액정표시장치에 있어서, 상기 소스 전극에서 드레인 전극으로의 채널 방향이 상기 폴리 실리콘의 그레인 바운더리의 방향과 소정 각도를 이루는 것을 특징으로 한다.
상기 채널 방향과 상기 그레인 바운더리의 방향이 45°각도를 이루는 것을 특징으로 한다.
상기 채널 방향과 상기 그레인 바운더리의 방향이 수직을 이루는 것을 특징으로 한다.
상기 채널 방향과 상기 그레인 바운더리의 방향이 소정 각도를 이루는 박막 트랜지스터의 채널길이에 대한 채널폭의 비는 다음 수식을 만족하는 것을 특징으로 한다.
Figure 112005032993511-pat00001
여기서, W는 상기 박막트랜지스터의 채널폭, L은 상기 박막트랜지스터의 채널길이, Id는 상기 박막트랜지스터의 온전류, Idp는 채널 방향과 그레인 바운더리의 방향이 일치하는 경우의 박막트랜지스터의 온전류, Wp는 채널 방향과 그레인 바운더리의 방향이 일치하는 경우의 박막트랜지스터의 채널폭, Lp는 채널 방향과 그레인 바운더리의 방향이 일치하는 경우의 박막트랜지스터의 채널길이를 나타낸다.
이하, 도 4 및 도 5를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4를 참조하면, 본 발명의 실시 예에 따른 액정표시장치는 TFT 채널 방향을 그레인 바운더리의 방향과 소정 각도를 가지도록 형성한다.
특히, 종래의 TFT에서 채널 방향이 액티브층(8)의 폴리 실리콘 그레인 바운더리 방향과 평행하게 얼라인된 경우(a)와, TFT 채널 방향이 그레인 바운더리 방향과 45°각도를 이루는 경우(b)와, TFT 채널 방향이 그레인 바운더리 방향과 직각을 이루는 경우(c)를 살펴보자.
먼저, 하나의 TFT로 이루어진 구동소자는 도 5에 도시된 바와 같이 도시되지 않은 하부기판 상에 n형 또는 p형 불순물이 주입되도록 형성된 액티브층(8)과, 도시되지 않은 게이트 절연막을 사이에 두고 액티브층(8)의 채널영역과 중첩되게 형성되는 게이트 전극(6)과, 게이트 전극(6)과 도시되지 않은 층간 절연막을 사이에 두고 절연되게 형성되는 소스 및 드레인 전극(2, 4)과, 소스 및 드레인 전극(2, 4) 상에 형성되는 도시되지 않은 보호막을 구비한다.
소스 및 드레인 전극(2, 4)은 게이트 절연막 및 층간 절연막을 관통하는 소스 및 드레인 컨택홀(10, 12)을 통해 소정의 불순물이 주입된 액티브층(8)의 소스영역 및 드레인 영역에 각각 접속된다.
이와 같은 구성을 가지는 TFT는 소스 전극(2)에서 드레인 전극(4)으로 전류가 흐르는 채널 방향을 기준으로 폴리 실리콘의 그레인 바운더리 방향과 소정 각도를 이루게끔 표시패널 상에 배치된다. 특히, TFT 채널 방향을 폴리 실리콘의 그레인 바운더리 방향과 45°각도를 이루게 형성하고, TFT 채널 방향을 그레인 바운더리 방향과 직각을 이루게 형성한다.
이러한 폴리 실리콘 TFT 구동소자를 가지는 액정표시장치는 TFT 어레이부와 회로부를 함께 집적시킬 수 있는데, 여기서 회로부는 디지털 블록(digital block)과 아날로그 블록(analog block)으로 구분된다. 디지털 인터페이스 패널의 경우, 입력되는 데이터신호는 모두 디지털 형태를 가지게 된다. 그러나, 디지털신호를 인간이 인지하기 위해서는 아날로그신호를 변환시켜야 하므로 디지털 인터페이서 패널은 아날로그 블록과 디지털 블록을 모두 포함하게 된다.
여기서, 디지털 블록의 출력과 입력은 하이전압과 로우전압으로만 구성되는데, 하이전압에 해당하는 전압이 Vdd이고, 로우전압에 해당하는 전압이 Vss이다. 다시 말하면, TFT는 온전류(Ion)와 오프전류(Ioff)만으로 구동된다. 반면에, 아날로그 블록의 입출력은 하이전압과 로우전압 사이의 모든 전압이 될 수 있다. 아나로그 블록의 경우 입력에 대한 출력 결과는 TFT의 특성에 따라 결과가 바뀔 수 있 기 때문에 동일한 특성의 TFT 사용이 요구된다.
이에 따라, 본 발명에 따른 그레인 바운더리 방향과 소정 각도를 이루게끔 채널 방향이 형성된 TFT의 소자 특성이 종래의 TFT 소자 특성과 다르더라도 채널폭(channel width)와 채널길이(channel length)의 비를 수정하여 동작 전압에서의 특성을 종래의 TFT 소자 특성과 일치시키면 종래의 TFT 소자와 동일한 성능을 가지게 된다.
이를 상세히 설명하면, 도 4에 도시된 세 가지 경우(a, b, c)의 TFT의 온전류(Ion)를 각각 Id,a, Id,b, Id,c, 라고 할 때, (b)의 채널폭과 채널길이의 비를 다음 수학식 1과 같이 (a)의 채널폭과 채널길이의 비에 온전류의 비, 즉 (Id,b/Id,a)를 곱하게 되면 (b)의 TFT 소자의 전기적인 특성은 (a)의 TFT 소자의 전기적인 특성과 동일하게 나타나게 된다.
Figure 112005032993511-pat00002
여기서, Wb는 (b)의 채널폭, Lb는 (b)의 채널길이, Wa는 (a)의 채널폭, La는 (a)의 채널길이를 나타낸다.
이와 마찬가지로, (c)의 경우에 있어서도 (c)의 채널폭과 채널길이의 비를 다음 수학식 2와 같이 (a)의 채널폭과 채널길이의 비에 온전류의 비, 즉 (Id,c/Id,a)를 곱하게 되면 (c)의 TFT 소자의 전기적인 특성은 (a)의 TFT 소자의 전기적인 특성과 동일하게 나타나게 된다.
Figure 112005032993511-pat00003
여기서, Wc는 (c)의 채널폭, Lc는 (c)의 채널길이를 나타낸다.
이와 같이, 본 발명에 따른 액정표시장치의 TFT는 액티브층의 폴리 실리콘의 결정 방향과 상관없이 TFT 채널 방향을 형성시킬 수 있으므로 고개구율 혹은 고해상도에 필요한 작은 크기의 픽셀을 제작할 수 있다. 특히, AMOLED 패널의 경우 다수의 TFT가 집적될 수 있으므로 더 큰 효과를 가질 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시장치는 박막트랜지스터의 채널 방향을 폴리 실리콘의 결정 방향과 상관없이 형성시킬 수 있으므로 레이아웃의 자유도가 증가하게 된다. 이에 따라, 본 발명에 따른 액정표시장치는 작은 크기의 픽셀을 제작할 수 있으므로 해상도를 높일 수 있으며, 컴팩트화될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (4)

  1. 그레인 바운더리를 가지는 폴리 실리콘으로 이루어진 액티브층과, 박막 트랜지스터에 게이트 전압을 공급함과 아울러 상기 액티브층의 일부와 중첩되는 게이트 전극과, 상기 액티브층과 접속되는 소스 전극과, 상기 액티브층과 접속되어 상기 소스 전극과 함께 채널을 형성하는 드레인 전극을 구비하는 박막트랜지스터를 포함하는 액정표시장치에 있어서,
    상기 소스 전극에서 드레인 전극으로의 채널 방향과 상기 폴리 실리콘의 그레인 바운더리의 방향은 0°보다 크고 90°보다 작은 각도의 범위에서 어느 하나의 각도를 이루는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 채널 방향과 상기 그레인 바운더리의 방향이 45°각도를 이루는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 채널 방향과 상기 그레인 바운더리의 방향이 수직을 이루는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 채널 방향과 상기 그레인 바운더리의 방향이 0°보다 크고 90°보다 작은 각도의 범위에서 어느 하나의 각도를 이루는 박막 트랜지스터의 채널길이에 대한 채널폭의 비는 다음 수식을 만족하는 것을 특징으로 하는 액정표시장치.
    Figure 112011081833807-pat00004
    여기서, W는 상기 박막트랜지스터의 채널폭, L은 상기 박막트랜지스터의 채널길이, Id는 상기 박막트랜지스터의 온전류, Idp는 채널 방향과 그레인 바운더리의 방향이 일치하는 경우의 박막트랜지스터의 온전류, Wp는 채널 방향과 그레인 바운더리의 방향이 일치하는 경우의 박막트랜지스터의 채널폭, Lp는 채널 방향과 그레인 바운더리의 방향이 일치하는 경우의 박막트랜지스터의 채널길이를 나타낸다.
KR1020050053712A 2005-06-21 2005-06-21 액정표시장치 KR101136311B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050053712A KR101136311B1 (ko) 2005-06-21 2005-06-21 액정표시장치
US11/455,707 US7492419B2 (en) 2005-06-21 2006-06-20 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050053712A KR101136311B1 (ko) 2005-06-21 2005-06-21 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060133843A KR20060133843A (ko) 2006-12-27
KR101136311B1 true KR101136311B1 (ko) 2012-04-19

Family

ID=37572529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050053712A KR101136311B1 (ko) 2005-06-21 2005-06-21 액정표시장치

Country Status (2)

Country Link
US (1) US7492419B2 (ko)
KR (1) KR101136311B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465673B (zh) * 2014-12-30 2018-02-23 京东方科技集团股份有限公司 阵列基板及其制造方法、以及显示装置
KR20170020571A (ko) * 2015-08-12 2017-02-23 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020006376A (ko) * 2000-07-12 2002-01-19 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법
JP2003519915A (ja) 2000-01-07 2003-06-24 セイコーエプソン株式会社 薄膜トランジスタおよびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100284809B1 (ko) * 1999-03-18 2001-03-15 구본준 다결정실리콘 박막트랜지스터
KR100885013B1 (ko) * 2002-01-03 2009-02-20 삼성전자주식회사 박막 트랜지스터 및 액정 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003519915A (ja) 2000-01-07 2003-06-24 セイコーエプソン株式会社 薄膜トランジスタおよびその製造方法
KR20020006376A (ko) * 2000-07-12 2002-01-19 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법

Also Published As

Publication number Publication date
KR20060133843A (ko) 2006-12-27
US20060284182A1 (en) 2006-12-21
US7492419B2 (en) 2009-02-17

Similar Documents

Publication Publication Date Title
US11696494B2 (en) Semiconductor device having multiple semiconductor layers
JP5088661B2 (ja) 半導体装置および電気光学装置
US8928564B2 (en) Pixel circuit of a flat panel display device and method of driving the same
US7256423B2 (en) Thin film semiconductor device
US6563136B2 (en) Thin-film semiconductor device having a thin-film transistor for circuits that differs from a thin-film transistor for pixels
US8987120B2 (en) Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
US7755142B2 (en) Thin-film transistor and image display device
JP2677167B2 (ja) 駆動回路内蔵型液晶表示装置の製造方法
KR100515357B1 (ko) 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법
KR101136311B1 (ko) 액정표시장치
US20050266594A1 (en) Manufacturing method for display device
KR100552958B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시소자 및 그의 제조 방법
KR20170098671A (ko) 산화물 반도체 트랜지스터 및 이의 제조 방법
US20060006467A1 (en) Transistor structure and circuit suitable for input/output protection of liquid crystal display device
JP2003197915A (ja) 薄膜トランジスタおよび液晶表示装置
JP4492065B2 (ja) 電気光学装置およびそれを用いた電子機器
KR100542991B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자
JP2004200648A (ja) Ｌｄｄ／オフセット構造を具備している薄膜トランジスター
KR100611747B1 (ko) 박막 트랜지스터의 제조방법
JP2008135605A (ja) 半導体装置および電気光学装置
JPH08274342A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタのオフ電流ばらつきの調整方法
JP2008153641A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置
KR101001983B1 (ko) 액정표시패널의 제조장치
JP2008153643A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置
Meng et al. P‐1: Peripherally Crystallized Polycrystalline Silicon (PCP) for Thin‐Film Transistors

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 8