KR101134535B1 - 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법 - Google Patents

광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR101134535B1
KR101134535B1 KR1020100080877A KR20100080877A KR101134535B1 KR 101134535 B1 KR101134535 B1 KR 101134535B1 KR 1020100080877 A KR1020100080877 A KR 1020100080877A KR 20100080877 A KR20100080877 A KR 20100080877A KR 101134535 B1 KR101134535 B1 KR 101134535B1
Authority
KR
South Korea
Prior art keywords
metal layer
gold
semiconductor device
film
insulating film
Prior art date
Application number
KR1020100080877A
Other languages
English (en)
Other versions
KR20120017925A (ko
Inventor
장순배
Original Assignee
장순배
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 장순배 filed Critical 장순배
Priority to KR1020100080877A priority Critical patent/KR101134535B1/ko
Publication of KR20120017925A publication Critical patent/KR20120017925A/ko
Application granted granted Critical
Publication of KR101134535B1 publication Critical patent/KR101134535B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/04—Coupling devices of the waveguide type with variable factor of coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/207—Hollow waveguide filters
    • H01P1/208—Cascaded cavities; Cascaded resonators inside a hollow waveguide structure
    • H01P1/2088—Integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P9/00—Delay lines of the waveguide type
    • H01P9/02—Helical lines

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법에 관한 것으로서, 반도체 기판에 제1 절연막을 도포하는 단계와, 상기 형성된 제1 절연막 상에 박막 저항(TFR: thin film resistor)을 형성하는 단계와, 상기 박막 저항의 접촉 단자, 전극 패드, 커패시터의 하부 금속판, 인덕터 및 금속 연결선을 생성하기 위해, 구리(Cu) 판 상의 금(Au) 막으로 구성되는 제1 금속층을 도금하여 증착하는 단계와, 상기 형성된 제1 금속층 상에 제2 절연막을 도포하고, 도포된 제2 절연막을 소정 패턴에 따라 식각하는 단계와, 상기 식각된 제2 절연막 상에 소정의 마스크 공정에 의한 포토 레지스트를 형성하고, 티타늄(Ti)/금(Au)으로 구성되는 시드 금속층(seed metal layer)을 스퍼터링(sputtering)하여 증착하는 단계와, 상기 증착된 시드 금속층 상에 에어 브릿지 메탈(ABM: air bridge metal)을 형성하기 위해 구리판 상의 금막으로 구성되는 제2 금속층을 도금하여 증착하는 단계와, 상기 증착된 제2 금속층 상에 제3 절연막을 도포하는 단계를 구성한다. 상기와 같은 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법에 따르면, 제1 금속층 및 제2 금속층을 구리(Cu)와 금(Au)의 이중층으로 형성함으로써, 공기 중에서 산화되는 문제점이 제거하고, 제1 금속층 및 제2 금속층의 두께를 두텁게 하여 전류 흐름을 증가시킴으로써, 고전력의 출력 제어를 할 수 있는 효과가 있다.

Description

광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE OF WIDEBAND WILKINSON POWER DIVIDER}
본 발명은 반도체 소자 제조 방법에 관한 것으로서, 좀 더 상세하게는 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법에 관한 것이다.
윌킨슨 전력 분배기(Wilkinson power divider)는 중계기(repeater)의 RF 출력단 등과 같은 통신 장치에 이용되는 대표적인 전력 분배 회로이며 수동 회로로 구성된다. 윌킨슨 전력 분배기는 기본적으로 각종 수동 소자로 구성되는 λ/4 전송선로와 격리 저항(isolation resistor)로 구성되는데, 주로 제한된 대역폭을 사용하는 장치의 RF 단에서 유용하게 이용된다.
한편, 윌킨슨 전력 분배기를 비롯하여 각종 수동 소자로 구성되는 수동 회로에는 필터, RF 스위치, 커플러(coupler), 듀플렉서(duplexer) 등이 있다. 이러한 수동 회로들이 반도체 소자로 제조되는 경우, 단일 주파수용으로는 용이하게 제조되고 있으나, 광대역 주파수용으로는 그 제조가 용이하지 않다. 특히, 광대역 주파수용으로 이용되는 수동 회로들은 주로 고전력으로 출력되어야 하는데, 기존의 제조 공정에 따른 수동 회로들은 고전력으로 출력하기가 쉽지 않다. 이에, 고전력 출력의 문제로 인해 광대역용 윌킨슨 전력 분배기는 반도체 소자로 거의 제조되지 못하고 있는 실정이다.
다른 한편, 윌킨슨 전력 분배기에 구현되는 각 수동 소자의 박막 저항(TFR: Thin Film Resistor)의 전극 패드, 금속 연결선(metal connecting line), 나선형 인덕터(spiral inductor), 커패시터의 하부 금속판 및 상부 금속판 등이 주로 구리(Cu) 또는 알루미늄(Al)로 형성되므로, 공기 중에서 쉽게 산화될 수 있다는 문제점도 안고 있다.
앞서 언급한 고전력 출력이나 산화와 같은 문제점들은 윌킨슨 분배기로 구성되는 반도체 소자뿐만 아니라 다른 수동 회로의 반도체 제조 공정에서도 동일하게 나타난다.
본 발명의 목적은 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은 수동 회로로 구성되는 반도체 소자의 제조 방법을 제공하는 데 있다.
상술한 본 발명의 목적에 따른 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법은, 반도체 기판에 제1 절연막을 도포하는 단계와, 상기 형성된 제1 절연막 상에 박막 저항(TFR: thin film resistor)을 형성하는 단계와, 상기 박막 저항의 접촉 단자, 전극 패드, 커패시터의 하부 금속판, 인덕터 및 금속 연결선을 생성하기 위해, 구리(Cu) 판 상의 금(Au) 막으로 구성되는 제1 금속층을 도금하여 증착하는 단계와, 상기 형성된 제1 금속층 상에 제2 절연막을 도포하고, 도포된 제2 절연막을 소정 패턴에 따라 식각하는 단계와, 상기 식각된 제2 절연막 상에 소정의 마스크 공정에 의한 포토 레지스트를 형성하고, 티타늄(Ti)/금(Au)으로 구성되는 시드 금속층(seed metal layer)을 스퍼터링(sputtering)하여 증착하는 단계와, 상기 증착된 시드 금속층 상에 에어 브릿지 메탈(ABM: air bridge metal)을 형성하기 위해 구리판 상의 금막으로 구성되는 제2 금속층을 도금하여 증착하는 단계와, 상기 증착된 제2 금속층 상에 제3 절연막을 도포하는 단계를 포함하도록 구성될 수 있다. 여기에서, 제1 금속층 및 상기 제2 금속층은, 상기 구리판 대 상기 금막의 두께 비율이 9 대 l인 것이 바람직하다. 또한, 상기 제1 금속층 및 상기 제2 금속층은, 각각 4.5 ㎛ 두께의 구리판 상에 0.5 ㎛ 두께의 금막으로 구성되는 것이 바람직하다. 한편, 상기 반도체 기판은, 반절연 갈륨비소(SI-GaAs: Semi Insulating - GaAs) 기판인 것이 바람직하다.
상술한 본 발명의 다른 목적에 따른 수동 회로로 구성되는 반도체 소자의 제조 방법은, 상기 형성된 제1 절연막 상에 박막 저항(TFR: thin film resistor)을 형성하는 단계와, 상기 박막 저항의 접촉 단자, 전극 패드, 커패시터의 하부 금속판, 인덕터 및 금속 연결선을 생성하기 위해, 구리(Cu) 판 상의 금(Au) 막으로 구성되는 제1 금속층을 도금하여 증착하는 단계와, 상기 형성된 제1 금속층 상에 제2 절연막을 도포하고, 도포된 제2 절연막을 소정 패턴에 따라 식각하는 단계와, 상기 식각된 제2 절연막 상에 소정의 마스크 공정에 의한 포토 레지스트를 형성하고, 티타늄(Ti)/금(Au)으로 구성되는 시드 금속층(seed metal layer)을 스퍼터링(sputtering)하여 증착하는 단계와, 상기 증착된 시드 금속층 상에 에어 브릿지 메탈(ABM: air bridge metal)을 형성하기 위해 구리판 상의 금막으로 구성되는 제2 금속층을 도금하여 증착하는 단계와, 상기 증착된 제2 금속층 상에 제3 절연막을 도포하는 단계를 포함하도록 구성될 수 있다. 여기에서, 상기, 수동 회로로 구성되는 반도체 소자는, 전력 분배기, 필터, RF 스위치, 커플러 또는 듀플렉서 중 어느 하나로 구성될 수 있다. 한편, 상기 제1 금속 층 및 상기 제2 금속층은, 상기 구리판 대 상기 금막의 두께 비율이 9 대 l인 것이 바람직하다. 그리고 상기 제1 금속층 및 상기 제2 금속층은, 각각 4.5 ㎛ 두께의 구리판 상에 0.5 ㎛ 두께의 금막으로 구성되는 것이 바람직하다.
상기와 같은 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법에 따르면, 종래와 달리 각종 수동 소자와 전극을 형성하기 위한 제1 금속층과 에어 브릿지 메탈을 형성하기 위한 제2 금속층을 구리(Cu)와 금(Au)의 이중층으로 형성함으로써, 공기 중에서 산화되는 문제점을 제거하는 효과가 있다.
다른 한편, 제1 금속층의 두께를 일반 반도체 공정 상 수동 소자를 형성하기 위한 금속층의 두께보다 2배 가량 두껍게 함으로써, 제1 금속층의 면저항을 감소시켜 금막을 통해 흐르는 전류의 양을 증가시키는 효과가 있다. 즉, 반도체 소자의 고전력 출력이 가능하게 된다.
도 1은 본 발명의 일 실시예에 따른 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법에 의해 제조된 반도체 소자의 회로 구성도이다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법의 공정도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법에 의해 제조된 반도체 소자의 회로 구성도이다.
도 1을 참조하면, 윌킨슨 전력 분배기의 반도체 소자(200)는 3 개의 격리 저항(130)을 포함하는 3단 윌킨슨 전력 분배기로 구현되어 있음을 알 수 있다. 윌킨슨 전력 분배기는 단일 주파수용으로는 1단으로 구현되지만, 광대역 주파수용으로 구현하기 위해서는 도 1과 같이 다단으로 형성되어야 한다. 하나의 반도체 소자에 윌킨슨 전력 분배기를 다단으로 구성함으로써, 중계기와 같은 통신 장치의 RF 단에서 광대역용 고전력 전력 분배가 이루어질 수 있다.
윌킨슨 전력 분배기는 기본적으로 λ/4 전송선로 및 격리 저항(130)(isolation resistor)와 같은 수동 회로만으로 구성된다. 윌킨슨 전력 분배기의 기본적인 회로는 이미 공지되어 있는 바와 같지만, 다단으로 구성된 광대역 윌킨슨 전력 분배기를 하나의 반도체 소자에 구현한 예는 없다. 통신 장비의 출력단에 이용될 광대역 윌킨슨 전력 분배기는 고전력을 취급할 수 있어야 하지만, 고전력 출력 분배를 구현하기가 쉽지 않다는 문제점이 있기 때문이다.
본 발명에서는 수동 소자만으로 구성된 반도체 소자에서 수동 소자를 생성하기 위해 형성하는 금속층을 구리(Cu) 판 상의 금(Au) 막으로 구성되도록 한다. 그리고 금속층의 두께가 기존의 해당 공정에서 구현되는 두께보다 2배 가량 두껍게 형성되도록 한다. 이처럼 에어 브릿지 메탈의 두께를 두껍게 형성하면 단면적이 증가하므로 전체적인 저항이 감소하게 되고, 전체적인 전류의 양이 증가한다. 한편, 전체 저항의 감소로 인해 면 저항(sheet resistance)도 감소하게 되는데, 이로 인해 금속층의 표면인 금막을 통해 더 많은 전류가 흐르게 된다. 상대적으로 전기 전도도가 매우 높은 금막이 전하의 흐름을 더 원활하게 한다. 이와 같은 금속층은 전류의 양을 현저하게 증가시키므로, 고전력 전력 분배기를 구현하는데 매우 유용하다.
아울러 인덕터나 커패시터의 상부 금속판을 형성하기 위한 에어 브릿지 메탈 역시 구리판과 금막의 이중층 구조로 형성되도록 하고 제2 금속층의 두께 역시 제1 금속층의 두께와 비슷한 두께를 갖도록 구성한다. 구리판 상의 금막은 구리가 공기 중에서 산화되는 종래의 문제점을 해소하고, 제2 금속층의 두꺼운 두께는 인덕터의 Q-팩터(Q-factor)를 증가시키고 커패시터의 시정수를 감소시켜 반도체 소자의 전체적인 안정도가 높아진다.
도 2는 본 발명의 일 실시예에 따른 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법의 공정도이다. 이하, 세부적인 구성에 대하여 설명한다.
먼저 도 2a는 반도체 기판(200) 상에 제1 절연막(210)을 도포하는 단계를 나타낸다.
여기에서, 반도체 기판(200)은 반절연 갈륨비소(SI-GaAs) 기판인 것이 바람직하다. 반도체 기판(200)은 0.625 ㎛ 정도의 두께를 갖는 것으로 구성될 수 있다. 반도체 기판(200)으로서 실리콘 기판이 이용될 수도 있으나, 본 발명의 반도체 소자는 고전력을 취급할 수 있어야 하므로, 전기 전도도가 비교적 높은 반절연 갈륨비소(SI-GaAs: Semi-Insulating GaAs) 기판을 이용하는 것이 바람직하다. 한편, 제1 절연막(210)은 반도체 기판(200)을 보호하기 위한 패시베이션(passivation) 막으로서, Si3N4 절연체를 이용하는 것이 바람직하다. 제1 절연막(210)은 2000 Å정도의 두께로 도포되는 것으로 구성될 수 있으며, 플라즈마 인핸스드 화학기상증착(PECVD: plasma enhanced chemical vapor deposition)법이 이용될 수 있다.
도 2b는 제1 절연막(210) 상에 박막 저항(220)(TFR: thin film resistror)을 형성하는 단계를 나타낸다.
박막 저항(220)은 마스크 공정에 의해 소정의 패턴에 따라 형성되며, 니켈 대 크롬의 비가 90% 대 10% 인 성분으로 구성됨이 바람직하다. 한편, 전자 빔 증착법(electron beam evaporation)에 의해 약 700 Å 두께로 형성되도록 구성될 수 있다.
도 2c는 여러 수동 소자들을 생성하기 위한 제1 금속층(230)을 형성하는 단계를 나타낸다.
도 2c의 (a)는 제1 금속층(230)을 형성하기 전에 포토 레지스트(232)(photo resist)를 형성하는 포토 마스크 공정을 나타낸다. 그리고 도 2c의 (b)에서 보듯이 제1 금속층(230)을 형성하고, 포토 레지스트(232)를 제거한다. 여기에서, 제1 금속층(230)은 윌킨슨 전력 분배기에 포함되는 저항의 접촉 단자, 전극 패드 커패시터의 하부 금속판(bottom plate), 인덕터 및 금속 연결선(connecting lines)을 생성하기 위한 구성이다. 종래에는 제1 금속층(230)으로서 주로 구리(Cu)나 알루미늄(Al)과 같은 단일 금속이 이용되었다. 비용이 적게 들고 전기 전도도도 비교적 우수하기 때문이다. 그러나, 본 발명의 제1 금속층(230)은 구리판 위에 얇은 금막을 입힌 이중층으로 구성되며, 구리판과 금막의 두께의 비는 대략 9:1 정도가 되도록 구성될 수 있다. 한편, 기존의 금속층은 대략 2.5 ㎛ 정도의 두께로 구성되었으나, 본 발명의 제1 금속층(230)은 대략 5 ㎛ 정도의 두께로 구성될 수 있다. 이에, 제1 금속층(230)은 구리판은 4.5 ㎛, 금막은 0.5 ㎛의 두께로 구성될 수 있다.
이처럼, 제1 금속층(230)의 두께를 기존보다 두껍게 형성하는 경우에는, 하기 수학식 1에서처럼 수동 소자들의 단면적 증가로 인해 저항이 감소하게 된다. 또한, 저항의 감소로 인한 전류의 증가는 고전력용 윌킨슨 전력 분배를 구현하는 데 매우 적합하다. 하기의 수학식 1을 이용하여 좀 더 구체적으로 설명한다.
Figure 112010053816389-pat00001
Figure 112010053816389-pat00002
여기에서, R은 저항, ρ는 비저항, L은 길이, A는 단면적, W는 폭, t는 두께, Rs는 면저항이다.
수학식 1에 따르면, 제1 금속층(230)의 두께 t가 증가함에 따라 저항 R이 감소하고, 저항 R의 감소에 따라 면저항 Rs도 감소하게 된다. 이에, 전류는 제1 금속층(230)의 표면인 금막을 통해 주로 흐르게 된다. 금(Au)의 전기 전도도가 가장 높기 때문에 제1 금속층(230)을 통해 흐르는 전류의 양이 증가하게 된다.
도 2d는 제1 금속층(230) 상에 제2 절연막(240)을 도포하고, 도포된 제2 절연막(240)을 소정 패턴에 따라 식각하는 단계를 나타낸다.
여기에서, 제1 금속층(230) 상에 제2 절연막(240)을 도포하기 전에 제1 금속층(230)의 상단면을 매끄럽게 하는 공정이 수행될 수 있다. 이러한 공정은 와이핑(wiping), 프리멜팅(premelting), 건식 식각 후처리 공정(dry etching post treatment) 등에 의해 진행될 수 있다. 제1 금속층(230)의 상단면을 매끄럽게 하는 것은 제1 금속층(230) 상에 도포될 제2 절연막(240)이 쉽게 제1 금속층(230)에 고착되도록 하기 위한 것이다. 그리고 제1 금속층(230)의 상단면의 고르기가 일정해지면, 면 저항(sheet resistance)의 변이(variation)가 줄어드는 효과가 있다. 면 저항의 변이 감소는 금막을 통해 흐르는 전류의 양이 일정하게 되는 효과가 있다.
도 2d의 (a)를 참조하면, 앞서 설명한 바와 같이 제1 금속층(230) 상에 제2 절연막(240)이 도포되는 것을 나타낸다. 그리고 나서, 마스크 공정에 따라 소정 패턴에 따른 포토 레지스트(242)를 형성한다. 마스크 공정은 인덕터나 커패시터 등을 생성하기 위한 에어 브릿지 메탈(ABM: air bridge metal)을 형성하기 전에 제2 절연막(240)의 불필요한 부분을 제거하도록 구성된다.
도 2d의 (b)는 포토 레지스트(242)를 반응성 이온 식각(RIE: reactive ion etching) 공정에 의해 식각한 상태를 나타낸다.
도 2e는 앞서 식각된 제2 절연막(240) 상에 소정의 마스크 공정에 의해 포토 레지스트(252)를 형성하고, 티타늄(Ti)/금(Au)으로 구성되는 시드 금속층(seed metal layer)(250)을 스퍼터링하여 증착하는 단계를 나타낸다.
도 2e에서 보듯이, 제2 절연막(240)은 도 2f에 나타난 바와 같이 에어 브릿지 메탈(ABM: air bridge metal)을 형성하기 위한 소정의 마스크 공정에 따라 식각되고, 식각된 제2 절연막(240) 상에 포토 레지스터(252)가 형성되도록 함으로써, 에어 브릿지 메탈의 형상을 만드는 작업이 수행된다. 시드 금속층(250)은 티타늄/금이 200 ㎛/800 ㎛ 정도의 두께로 형성되도록 구성될 수 있다. 시드 금속층(250)은 그 위에 도금될 에어 브릿지 메탈인 제2 금속층(260)이 잘 고착되도록 하기 위한 구성이다.
도 2f는 앞서 증착된 시드 금속층(250) 상에 에어 브릿지 메탈(ABM: air bridge metal)을 형성하기 위해 구리판 상의 금막으로 구성되는 제2 금속층(260)을 도금하여 증착하는 단계를 나타낸다.
여기에서, 에어 브릿지 메탈은 인덕터의 코일이나 MIM(metal-insulator-metal) 커패시터의 상부 금속판을 형성하기 위해 이용되는 것으로서, 도 2f에서 보듯이 제2 금속층(260)이 에어 브릿지 메탈을 형성하기 위해 도금 증착된다.
이때, 제2 금속층(260)은 제1 금속층(230)에서와 같은 공정에 의해 구현되는데, 제2 금속층(260) 역시 제1 금속층(230)처럼 구리판 위에 얇은 금막을 입힌 이중층으로 구성되며, 구리판과 금막의 두께의 비는 대략 9:1 정도가 바람직하다. 그리고 구리판과 금막의 두께는 4.5 ㎛와 0.5 ㎛로 구성되는 것이 바람직하다.
종래에는 구리만으로 구성되었기 때문에, 공기 중에서 산화되는 문제점이 있었으나, 제2 금속층(260)의 경우에는 구리판 위에 형성되는 금막에 의해 공기 중에서 산화되는 문제점이 해소된다. 한편, 제2 금속층(260) 역시 제1 금속층(230)처럼 그 두께가 매우 두꺼우므로 면저항의 감소로 인해 금막을 통해 흐르는 전류의 양이 증가하여 고전력 분배용 반도체 소자의 제조에 적합하다. 좀 더 부연하면, 앞서 수학식 1에서 살펴본 바와 같이, 제2 금속층(260)의 두께 t가 두꺼우므로 저항 R이 작아지고, 저항 R의 감소에 따라 면저항 Rs도 감소하게 된다. 이에, 전류가 제2 금속층(260)의 표면인 금막을 통해 주로 흐르게 된다. 금(Au)의 전기 전도도가 가장 높기 때문에 제2 금속층(260)을 통해 흐르는 전류의 양이 증가하여 고전력 취급에 유리하다.
도 2g는 앞서 증착된 제2 금속층(260) 상에 제3 절연막(270)을 도포하는 단계를 나타낸다.
도 2g를 참조하면, 제3 절연막(270)은 이전 단계들을 통해 형성된 수동 회로를 산화 및 습기로부터 보호하기 위한 보호막이다. 제3 절연막(270)의 두께는 3000 Å정도로 형성될 수 있으며, Si3N4 막으로 구성될 수 있다. 이때, 플라즈마 인핸스드 화학기상증착법이 이용될 수 있다.
여기에서, 제2 금속층(260) 상에 제3 절연막(270)을 도포하기 전에 제2 금속층(260)의 상단면을 매끄럽게 하는 공정이 수행될 수 있다. 앞서 언급되었듯이 와이핑(wiping), 프리멜팅(premelting), 건식 식각 후처리 공정(dry etching post treatment) 등에 의해 진행될 수 있다. 제2 금속층(260)의 상단면을 매끄럽게 하는 것은 제2 금속층(260) 상에 도포될 제3 절연막(270)이 쉽게 제2 금속층(260)에 고착되도록 하기 위한 것이다
이후, 접지 연결을 위한 비어 홀(via hole)의 형성 등과 같은 후속 단계가 뒤따른다.
앞서 살펴본 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법은 수동 회로로만 구성된 반도체 소자를 제조하는 데 모두 적용될 수 있는 공정들로 구성되어 있다. 특히, 광대역의 고전력용 반도체 소자의 제조에 모두 적용될 수 있으며, 다른 종류의 전력 분배기, 필터, RF 스위치, 커플러, 듀플렉서 등의 다양한 수동 회로에 그대로 적용될 수 있음은 자명하다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 광대역 윌킨슨 전력 분배기의 반도체 소자
110: 입력 포트 120: 접지 패드
130: 격리 저항 140: 커패시터
200: 반도체 기판 210: 제1 절연막
220: 박막 저항 230: 제1 금속층
232: 포토 레지스트 240: 제2 절연막
242: 포토 레지스트 250: 시드 금속층
252: 포토 레지스트 260: 제2 금속층
262: 포토 레지스트 270: 제3 절연막

Claims (8)

  1. 반도체 기판에 제1 절연막을 도포하는 단계;
    상기 형성된 제1 절연막 상에 박막 저항(TFR: thin film resistor)을 형성하는 단계;
    상기 박막 저항의 접촉 단자, 전극 패드, 커패시터의 하부 금속판, 인덕터 및 금속 연결선을 생성하기 위해, 구리(Cu) 판 상의 금(Au) 막으로 구성되는 제1 금속층을 도금하여 증착하는 단계;
    상기 형성된 제1 금속층 상에 제2 절연막을 도포하고, 도포된 제2 절연막을 소정 패턴에 따라 식각하는 단계;
    상기 식각된 제2 절연막 상에 소정의 마스크 공정에 의한 포토 레지스트를 형성하고, 티타늄(Ti)/금(Au)으로 구성되는 시드 금속층(seed metal layer)을 스퍼터링(sputtering)하여 증착하는 단계;
    상기 증착된 시드 금속층 상에 에어 브릿지 메탈(ABM: air bridge metal)을 형성하기 위해 구리판 상의 금막으로 구성되는 제2 금속층을 도금하여 증착하는 단계 및
    상기 증착된 제2 금속층 상에 제3 절연막을 도포하는 단계를 포함하는 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법.
  2. 제1항에 있어서, 상기 제1 금속층 및 상기 제2 금속층은,
    상기 구리판 대 상기 금막의 두께 비율이 9 대 l인 것을 특징으로 하는 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법.
  3. 제2항에 있어서, 상기 제1 금속층 및 상기 제2 금속층은,
    각각 4.5 ㎛ 두께의 구리판 상에 0.5 ㎛ 두께의 금막으로 구성되는 것을 특징으로 하는 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법.
  4. 제3항에 있어서, 상기 반도체 기판은,
    반절연 갈륨비소(SI-GaAs: Semi Insulating - GaAs) 기판인 것을 특징으로 하는 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법.
  5. 수동 회로로 구성되는 반도체 소자의 제조 방법에 있어서,
    반도체 기판에 형성된 제1 절연막 상에 박막 저항(TFR: thin film resistor)을 형성하는 단계;
    상기 박막 저항의 접촉 단자, 전극 패드, 커패시터의 하부 금속판, 인덕터 및 금속 연결선을 생성하기 위해, 구리(Cu) 판 상의 금(Au) 막으로 구성되는 제1 금속층을 도금하여 증착하는 단계;
    상기 형성된 제1 금속층 상에 제2 절연막을 도포하고, 도포된 제2 절연막을 소정 패턴에 따라 식각하는 단계;
    상기 식각된 제2 절연막 상에 소정의 마스크 공정에 의한 포토 레지스트를 형성하고, 티타늄(Ti)/금(Au)으로 구성되는 시드 금속층(seed metal layer)을 스퍼터링(sputtering)하여 증착하는 단계;
    상기 증착된 시드 금속층 상에 에어 브릿지 메탈(ABM: air bridge metal)을 형성하기 위해 구리판 상의 금막으로 구성되는 제2 금속층을 도금하여 증착하는 단계 및
    상기 증착된 제2 금속층 상에 제3 절연막을 도포하는 단계를 포함하는 수동 회로로 구성되는 반도체 소자의 제조 방법.
  6. 제5항에 있어서, 상기, 수동 회로로 구성되는 반도체 소자는,
    전력 분배기, 필터, RF 스위치, 커플러 또는 듀플렉서 중 어느 하나로 구성되는 반도체 소자인 것을 특징으로 하는 수동 회로로 구성되는 반도체 소자의 제조 방법.
  7. 제6항에 있어서, 상기 제1 금속 층 및 상기 제2 금속층은,
    상기 구리판 대 상기 금막의 두께 비율이 9 대 l인 것을 특징으로 하는 수동 회로로 구성되는 반도체 소자의 제조 방법.
  8. 제7항에 있어서, 상기 제1 금속층 및 상기 제2 금속층은,
    각각 4.5 ㎛ 두께의 구리판 상에 0.5 ㎛ 두께의 금막으로 구성되는 것을 특징으로 하는 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법.
KR1020100080877A 2010-08-20 2010-08-20 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법 KR101134535B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100080877A KR101134535B1 (ko) 2010-08-20 2010-08-20 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100080877A KR101134535B1 (ko) 2010-08-20 2010-08-20 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20120017925A KR20120017925A (ko) 2012-02-29
KR101134535B1 true KR101134535B1 (ko) 2012-04-13

Family

ID=45839756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100080877A KR101134535B1 (ko) 2010-08-20 2010-08-20 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR101134535B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172733B1 (ko) * 1995-12-29 1999-03-30 김주용 다층의 금속층을 포함하는 반도체 소자 제조 방법
KR100187685B1 (ko) 1996-03-29 1999-06-01 김영환 반도체 소자의 금속층 형성 방법
KR20040088733A (ko) * 2003-04-10 2004-10-20 주식회사 하이닉스반도체 반도체 소자 및 이의 제조 방법
KR20040093243A (ko) * 2003-04-22 2004-11-05 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172733B1 (ko) * 1995-12-29 1999-03-30 김주용 다층의 금속층을 포함하는 반도체 소자 제조 방법
KR100187685B1 (ko) 1996-03-29 1999-06-01 김영환 반도체 소자의 금속층 형성 방법
KR20040088733A (ko) * 2003-04-10 2004-10-20 주식회사 하이닉스반도체 반도체 소자 및 이의 제조 방법
KR20040093243A (ko) * 2003-04-22 2004-11-05 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20120017925A (ko) 2012-02-29

Similar Documents

Publication Publication Date Title
TWI389451B (zh) 使用電感器-電容器諧振器之薄膜帶通濾波器
US7956715B2 (en) Thin film structures with negative inductance and methods for fabricating inductors comprising the same
US7948056B2 (en) Integrated electronic device and method of making the same
KR100766213B1 (ko) 전자 부품
US20090236689A1 (en) Integrated passive device and method with low cost substrate
EP3146538B1 (en) Method of manufacturing a micro-fabricated wafer level integrated inductor for high frequency switch mode power supplies
US7935607B2 (en) Integrated passive device with a high resistivity substrate and method for forming the same
JP2007503107A5 (ko)
US20190164934A1 (en) Conductor design for integrated magnetic devices
JP6349079B2 (ja) 集積型受動素子を含む集積回路およびその製造方法
JP4502609B2 (ja) 可変コンデンサ
JP4566012B2 (ja) 可変容量コンデンサ，回路モジュールおよび通信装置
JP4749052B2 (ja) 可変容量コンデンサ，回路モジュールおよび通信装置
KR100881005B1 (ko) 전자 부품
KR101134535B1 (ko) 광대역 윌킨슨 전력 분배기의 반도체 소자 제조 방법
JP2008211064A (ja) 可変容量コンデンサアレイ及び可変容量コンデンサリレー
JP4106034B2 (ja) 可変減衰回路
Wang et al. Low cost RF MEMS switches using photodefinable mixed oxide dielectrics
JP4493405B2 (ja) 可変コンデンサ，回路モジュールおよび通信装置
Wu et al. A Magnetically Coupled All-Pass Phase Shifter Through Heterogeneous Integration
JP4307141B2 (ja) 容量可変コンデンサ回路、容量可変薄膜コンデンサ素子及び高周波部品
JP6766607B2 (ja) 薄膜デバイス
Yoon et al. Micro-fabricated multi-resonant capacitive switch for UWB applications
JP2005136607A (ja) 可変共振回路
JP2009246181A (ja) 電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee