KR101132754B1 - 엘이디 베어칩 제조방법 - Google Patents
엘이디 베어칩 제조방법 Download PDFInfo
- Publication number
- KR101132754B1 KR101132754B1 KR1020100046732A KR20100046732A KR101132754B1 KR 101132754 B1 KR101132754 B1 KR 101132754B1 KR 1020100046732 A KR1020100046732 A KR 1020100046732A KR 20100046732 A KR20100046732 A KR 20100046732A KR 101132754 B1 KR101132754 B1 KR 101132754B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- semiconductor layer
- semiconductor
- forming
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims description 134
- 238000000151 deposition Methods 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 37
- 230000008021 deposition Effects 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000000919 ceramic Substances 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000005679 Peltier effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/645—Heat extraction or cooling elements the elements being electrically controlled, e.g. Peltier elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
LED 베어 칩 제조방법이 개시된다. 본 발명의 실시예에 따른 LED 베어 칩 제조방법은, 열전 소자를 형성하는 과정; 상기 열전 소자가 형성된 후 광을 방출하는 발광소자를 형성하는 과정; 및 상기 형성된 열전 소자 및 발광 소자를 접합하는 과정을 포함한다.
Description
본 발명은 반도체 발광소자에 관한 것으로, 더욱 자세하게는 펠티어 효과를 이용하여 반도체 발광소자에서 발생하는 열을 효율적으로 방출하는 LED 베어칩을 제조하는 기술에 관한 것이다.
발광 다이오드(Light Emitting Diode;이하 LED라 함)는 화합물반도체 박막을 기판상에 증착하여 전계 효과로 발광을 실현하는 소자로서, 최근 조명용, 통신용 및 각종 전자기기의 표시부로 활발히 사용되고 있는 소자이다.
LED의 다양한 응용분야 중 LCD와 같은 박막형 TV에 사용되는 백라이트 유닛(Back Light Unit;BLU)과 형광등을 대체할 수 있는 조명용 분야에 대한 각 연구자들의 노력이 매우 활발하게 진행되고 있다. 이들의 응용분야에 LED가 적용되기 위하여 LED의 구조, 재료, 패키지(package)에 대한 연구가 매우 활발히 진행중이다. LED의 기능발현은 전자와 정공이 주입되고 이들이 결합, 해리 시 에너지를 빛의 형태로 발산하는 과정이다. 이때 다수의 에너지는 열로서 방출되는데 발생되는 열은 패키지 제조시 적절한 히트 싱크(heat sink)에 의해 완화될 수 있다. 그러나 근본적으로 LED 칩 내부에서의 발열을 억제하는 장치는 현재 없는 실정이고, 다만 이를 위해 배치와 구조 변화를 통하여 이를 해결하면서 고출력을 얻고자 하는 시도가 진행되고 있다. 이와 같은 발열 저감 장치가 완벽하지 못할 경우 LED 출력이 제한되고 패키지 설계의 자유도가 감소하며 각종 구조에 의해 발광 및 추출 효율이 감소되는 악영향을 미치기도 한다.
열전소자와 발광소자를 접합시켜 일체화하여 발광소자에서 발생하는 열을 열전소자를 통해 방출하는 LED 베어 칩 제조방법이 제안된다.
본 발명의 일 양상에 따른 LED 베어 칩 제조방법은, 열전 소자를 형성하는 과정; 상기 열전 소자가 형성된 후 광을 방출하는 발광소자를 형성하는 과정; 및 상기 형성된 열전 소자 및 발광 소자를 접합하는 과정을 포함한다.
상기 열전 소자를 형성하는 과정은, 제 1 기판 위에, 실리콘 메탈 또는 세라믹을 증착하여 바닥 배선 패턴 증착층을 형성하는 과정; 상기 형성된 바닥 배선 패턴 증착층의 일부를 제거하여, 바닥 배선 패턴을 형성하는 과정; 상기 바닥 배선 패턴 위에 제 1 반도체 층을 증착하는 과정; 상기 제 1 반도체 층의 증착이 완료되면 제 1 반도체 층 위에 제 1 반도체 포토 레지스트 패턴을 형성하는 과정; 상기 형성된 제 1 반도체 포토 레지스트 패턴에 따라 제 1 반도체 층의 일부를 제거하여, 제 1 반도체를 형성하는 과정; 상기 바닥 배선 패턴 위에 제 2 반도체 층을 증착하는 과정; 상기 제 2 반도체 층의 증착이 완료되면 제 2 반도체 층 위에 제 2 반도체 포토 레지스트 패턴을 형성하는 과정; 상기 형성된 제 2 반도체 포토 레지스트 패턴에 따라 제 2 반도체 층의 일부를 제거하여, 제 2 반도체를 형성하는 과정; 상기 형성된 제 1 반도체 및 제 2 반도체 위에 실리콘, 메탈, 세라믹 중 어느 하나를 증착하여, 상부 배선 패턴 증착층을 형성하는 과정; 상기 형성된 상부 배선 패턴 증착층의 일부를 제거하여, 상부 배선 패턴을 형성하는 과정; 및 상기 상부 배선 패턴 위에 실리콘, 메탈, 세라믹 중 어느 하나를 증착하여, 제 2 기판을 형성하는 과정을 포함할 수 있다.
상기 열전 소자가 형성된 후 광을 방출하는 발광소자를 형성하는 과정은, 제 3 기판 위에 제 1 금속층을 증착하는 과정; 상기 증착된 제 1 금속층 위에 제 3 반도체층 형성을 위한 제 3 반도체 패턴을 형성하는 과정; 상기 형성된 제 3 반도체 패턴 위에 제 3 반도체 층을 증착하는 과정; 상기 증착된 제 3 반도체 층 위에 발광층 패턴을 형성하는 과정; 상기 형성된 발광층 패턴 위에 발광층을 증착하는 과정; 상기 증착된 발광층 위에 제 4 반도체층 형성을 위한 제 4 반도체 패턴을 형성하는 과정; 및 상기 형성된 제 4 반도체 패턴 위에 제 4 반도체를 증착하는 과정을 포함할 수 있다.
상기 제 3 기판은 샤파이어 기판 또는 실리콘 기판일 수 있다.
상기 제 3 반도체 층이 P형 반도체 층인 경우 제 4 반도체 층은 N형 반도체 층이고, 제 3 반도체 층이 N형 반도체 층인 경우 제 4 반도체 층은 P형 반도체 층일 수 있다.
상기 형성된 열전 소자 및 발광 소자를 접합하는 과정은, 상기 형성된 열전 소자 및 발광 소자를 TSV(Through Silicon Via) 또는 솔더 볼(Solder Ball)로 접합하는 과정; 과 상기 접합된 열전 소자 및 발광 소자를 와이어로 발광 소자의 기판에 본딩하는 과정을 포함할 수 있다.
상기 형성된 열전 소자 및 발광 소자를 접합하는 과정은, 상기 형성된 열전 소자 및 발광 소자를 TSV 또는 솔더 볼로 접합하는 과정; 과 상기 접합된 열전 소자 및 발광 소자를 TSV 또는 솔더 볼로 발광 소자의 기판에 접합하는 과정을 포함할 수 있다.
본 발명의 다른 양상에 따른 LED 베어칩 제조방법은, 광을 방출하는 발광소자를 형성하는 과정; 상기 발광 소자가 형성된 후 열전 소자를 형성하는 과정; 및 상기 형성된 열전 소자 및 발광 소자를 접합하는 과정을 포함한다.
본 발명의 실시예에 따른 LED 베어 칩 방법에 따르면, 발광소자와 발광소자 구동 시 발생하는 열을 방출하는 열전 소자를 하나의 제조 공정에서 제조함으로써, 발광소자와 열전소자를 각각 별개로 제조하는 경우보다 제조 공정을 줄여 제조 원가를 줄일 수 있다.
도 1은 본 발명의 실시예에 따른 LED 베어 칩 제조방법에 대한 플로차트이다.
도 2는 본 발명의 실시예에 따른 열전소자 형성과정을 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 열전소자 형성과정을 나타낸 도면이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명의 실시예를 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 LED 베어 칩 제조공정에 대한 흐름도이다.
도시된 바와 같이, 본 발명의 일 실시예에 따른 LED 베어 칩 제조공정은 열전 소자를 형성하고(S1), 열전 소자가 형성된 후 광을 방출하는 발광소자를 형성하고(S2), 형성된 열전 소자 및 발광 소자를 접합하는 과정(S3)으로 이루어질 수 있다.
이때 열전 소자의 형성 과정을 도 2를 참조하여 살펴보기로 한다.
먼저, 도 2의 (a)에 도시된 제 1 기판(1) 위에, 실리콘 메탈 또는 세라믹을 증착하여 도 2의 (b)에 도시된 바닥 배선 패턴 증착층(2)을 형성한다. 이때, 제 1 기판(1)은 실리콘 기판, 메탈 기판, 세라믹 기판 중 어느 하나일 수 있다. 이렇게 형성된 바닥 배선 패턴 증착층(2)의 일부를 제거하여, 도 2의 (c)에 도시된 바와 같이 바닥 배선 패턴(3)을 형성한다.
바닥 배선 패턴(3)에 도 2의 (d)와 같이 P형 반도체 층(4)을 증착한다. P형 반도체 층(4)의 증착이 완료되면 P형 반도체 생성을 위한 P형 반도체 포토 레지스트 패턴(미도시)을 형성하고, 형성된 P형 반도체 포토 레지스트 패턴에 따라 P형 반도체 층(4)의 일부를 제거하여, 도 2의 (e)와 같이 P형 반도체(5)를 형성한다.
이후 바닥 배선 패턴(3)에 도 2의 (f)에 도시된 바와 같이 N형 반도체 층(6)을 증착한다. N형 반도체 층(6)의 증착이 완료되면 N형 반도체 생성을 위한 N형 반도체 포토 레지스트 패턴(미도시)을 형성하고, 형성된 N형 반도체 포토 레지스트 패턴에 따라 N형 반도체 층(6)의 일부를 제거하여, 도 2의 (g)에 도시된 바와 같이 N형 반도체(7)를 형성한다.
이후, 형성된 P형 반도체(5) 및 N형 반도체(7) 위에 실리콘, 메탈, 세라믹 중 어느 하나를 증착하여, 도 2의 (h)에 도시된 바와 같이 상부 배선 패턴 증착층(8)을 형성한다. 이렇게 형성된 상부 배선 패턴 증착층(8)의 일부를 제거하여, 도 2의 (i)에 도시된 바와 같이 상부 배선 패턴(9)을 형성한다. 상부 배선 패턴(9) 위에 실리콘, 메탈, 세라믹 중 어느 하나를 증착하여, 도 2의 (j)에 도시된 바와 같이 제 2 기판(10)을 형성한다. 이러한 과정을 통하여 열전 소자가 형성된다. 그리고 P형 반도체 및 N형 반도체는 상호 이격 되어 π형으로 결합 될 수 있다.
한편, 발광 소자는, 제 3 기판 위에 제 1 금속층을 증착하고, 증착된 제 1 금속층 위에 제 3 반도체 형성을 위한 제 3 반도체 패턴을 형성하고, 형성된 제 3 반도체 패턴 위에 제 3 반도체 층을 증착하고, 증착된 제 3 반도체 층 위에 발광층 패턴을 형성하고, 형성된 발광층 패턴 위에 발광층을 증착하고, 증착된 발광층 위에 제 4 반도체 형성을 위한 제 4 반도체 패턴을 형성하고, 형성된 제 4 반도체 패턴 위에 제 4 반도체를 증착하는 과정으로 형성될 수 있다. 이때 제 3 기판은 샤파이어 기판 또는 실리콘 기판일 수 있다. 그리고 제 3 반도체 층이 P형 반도체 층인 경우 제 4 반도체 층은 N형 반도체 층일 수 있고, 제 3 반도체 층이 N형 반도체 층인 경우 제 4 반도체 층은 P형 반도체 층일 수 있다.
나아가, 형성된 열전 소자 및 발광 소자는 TSV(Through Silicon Via) 또는 솔더 볼(Solder Ball)로 접합 되고, 접합된 열전 소자 및 발광 소자는 와이어 본딩을 통하여 발광 소자의 기판에 본딩될 수 있다. 또한, 형성된 열전 소자 및 발광 소자는 TSV 또는 솔더 볼로 접합 되고, 접합된 열전 소자 및 발광 소자는 TSV 또는 솔더 볼로 발광 소자의 기판에 본딩될 수 있다.
본 발명의 다른 실시예에 따른 LED 베어 칩 제조공정은, 광을 방출하는 발광소자를 형성하고, 발광 소자를 형성한 후 열전 소자를 형성하고, 형성된 열전 소자 및 발광 소자를 접합하는 과정의 순서로 이루어질 수 있다. 이때, 발광 소자 및 열전 소자의 형성과 열전 소자 및 발광 소자의 접합에 대한 설명은 상술하였으므로 생략하기로 한다.
이제까지 본 발명에 대하여 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 따라서 본 발명의 범위는 전술한 실시예에 한정되지 않고 특허청구범위에 기재된 내용 및 그와 동등한 범위 내에 있는 다양한 실시 형태가 포함되도록 해석되어야 할 것이다.
Claims (14)
- 열전 소자를 형성하는 과정;
상기 열전 소자가 형성된 후 광을 방출하는 발광소자를 형성하는 과정; 및
상기 형성된 열전 소자 및 발광 소자를 접합하는 과정을 포함하되,
상기 열전 소자를 형성하는 과정은, 제 1 기판 위에, 실리콘 메탈 또는 세라믹을 증착하여 바닥 배선 패턴 증착층을 형성하는 과정; 상기 형성된 바닥 배선 패턴 증착층의 일부를 제거하여, 바닥 배선 패턴을 형성하는 과정; 상기 바닥 배선 패턴 위에 제 1 반도체 층을 증착하는 과정; 상기 제 1 반도체 층의 증착이 완료되면 제 1 반도체 층 위에 제 1 반도체 포토 레지스트 패턴을 형성하는 과정; 상기 형성된 제 1 반도체 포토 레지스트 패턴에 따라 제 1 반도체 층의 일부를 제거하여, 제 1 반도체를 형성하는 과정; 상기 바닥 배선 패턴 위에 제 2 반도체 층을 증착하는 과정; 상기 제 2 반도체 층의 증착이 완료되면 제 2 반도체 층 위에 제 2 반도체 포토 레지스트 패턴을 형성하는 과정; 상기 형성된 제 2 반도체 포토 레지스트 패턴에 따라 제 2 반도체 층의 일부를 제거하여, 제 2 반도체를 형성하는 과정; 상기 형성된 제 1 반도체 및 제 2 반도체 위에 실리콘, 메탈, 세라믹 중 어느 하나를 증착하여, 상부 배선 패턴 증착층을 형성하는 과정; 상기 형성된 상부 배선 패턴 증착층의 일부를 제거하여, 상부 배선 패턴을 형성하는 과정; 및 상기 상부 배선 패턴 위에 실리콘, 메탈, 세라믹 중 어느 하나를 증착하여, 제 2 기판을 형성하는 과정을 포함하며,
상기 열전 소자가 형성된 후 광을 방출하는 발광소자를 형성하는 과정은, 제 3 기판 위에 제 1 금속층을 증착하는 과정; 상기 증착된 제 1 금속층 위에 제 3 반도체층 형성을 위한 제 3 반도체 패턴을 형성하는 과정; 상기 형성된 제 3 반도체 패턴 위에 제 3 반도체 층을 증착하는 과정; 상기 증착된 제 3 반도체 층 위에 발광층 패턴을 형성하는 과정; 상기 형성된 발광층 패턴 위에 발광층을 증착하는 과정; 상기 증착된 발광층 위에 제 4 반도체층 형성을 위한 제 4 반도체 패턴을 형성하는 과정; 및 상기 형성된 제 4 반도체 패턴 위에 제 4 반도체를 증착하는 과정을 포함하는, LED 베어칩 제조방법. - 삭제
- 삭제
- 제 1 항에 있어서,
상기 제 3 기판은 샤파이어 기판 또는 실리콘 기판인, LED 베어칩 제조방법. - 제 1 항에 있어서,
상기 제 3 반도체 층이 P형 반도체 층인 경우 제 4 반도체 층은 N형 반도체 층이고, 제 3 반도체 층이 N형 반도체 층인 경우 제 4 반도체 층은 P형 반도체 층인, LED 베어칩 제조방법. - 제 1 항에 있어서,
상기 형성된 열전 소자 및 발광 소자를 접합하는 과정은,
상기 형성된 열전 소자 및 발광 소자를 TSV(Through Silicon Via) 또는 솔더 볼(Solder Ball)로 접합하는 과정; 과
상기 접합된 열전 소자 및 발광 소자를 와이어로 발광 소자의 기판에 본딩하는 과정을 포함하는, LED 베어칩 제조방법. - 제 1 항에 있어서,
상기 형성된 열전 소자 및 발광 소자를 접합하는 과정은,
상기 형성된 열전 소자 및 발광 소자를 TSV 또는 솔더 볼로 접합하는 과정; 과
상기 접합된 열전 소자 및 발광 소자를 TSV 또는 솔더 볼로 발광 소자의 기판에 접합하는 과정을 포함하는, LED 베어칩 제조방법. - 광을 방출하는 발광소자를 형성하는 과정;
상기 발광 소자가 형성된 후 열전 소자를 형성하는 과정; 및
상기 형성된 열전 소자 및 발광 소자를 접합하는 과정을 포함하되,
상기 광을 방출하는 발광소자를 형성하는 과정은, 제 3 기판 위에 제 1 금속층을 증착하는 과정; 상기 증착된 제 1 금속층 위에 제 3 반도체층 형성을 위한 제 3 반도체 패턴을 형성하는 과정; 상기 형성된 제 3 반도체 패턴 위에 제 3 반도체 층을 증착하는 과정; 상기 증착된 제 3 반도체 층 위에 발광층 패턴을 형성하는 과정; 상기 형성된 발광층 패턴 위에 발광층을 증착하는 과정; 상기 증착된 발광층 위에 제 4 반도체층 형성을 위한 제 4 반도체 패턴을 형성하는 과정; 및 상기 형성된 제 4 반도체 패턴 위에 제 4 반도체를 증착하는 과정을 포함하며,
상기 열전 소자를 형성하는 과정은, 제 1 기판 위에, 실리콘 메탈 또는 세라믹을 증착하여 바닥 배선 패턴 증착층을 형성하는 과정; 상기 형성된 바닥 배선 패턴 증착층의 일부를 제거하여, 바닥 배선 패턴을 형성하는 과정; 상기 바닥 배선 패턴 위에 제 1 반도체 층을 증착하는 과정; 상기 제 1 반도체 층의 증착이 완료되면 제 1 반도체 층 위에 제 1 반도체 포토 레지스트 패턴을 형성하는 과정; 상기 형성된 제 1 반도체 포토 레지스트 패턴에 따라 제 1 반도체 층의 일부를 제거하여, 제 1 반도체를 형성하는 과정; 상기 바닥 배선 패턴 위에 제 2 반도체 층을 증착하는 과정; 상기 제 2 반도체 층의 증착이 완료되면 제 2 반도체 층 위에 제 2 반도체 포토 레지스트 패턴을 형성하는 과정; 상기 형성된 제 2 반도체 포토 레지스트 패턴에 따라 제 2 반도체 층의 일부를 제거하여, 제 2 반도체를 형성하는 과정; 상기 형성된 제 1 반도체 및 제 2 반도체 위에 실리콘, 메탈, 세라믹 중 어느 하나를 증착하여, 상부 배선 패턴 증착층을 형성하는 과정; 상기 형성된 상부 배선 패턴 증착층의 일부를 제거하여, 상부 배선 패턴을 형성하는 과정; 및 상기 상부 배선 패턴 위에 실리콘, 메탈, 세라믹 중 어느 하나를 증착하여, 제 2 기판을 형성하는 과정을 포함하는, LED 베어칩 제조방법.
- 삭제
- 제 8 항에 있어서,
상기 제 3 기판은 샤파이어 기판 또는 실리콘 기판인, LED 베어칩 제조방법. - 제 8 항에 있어서,
상기 제 3 반도체 층이 P형 반도체 층인 경우 제 4 반도체 층은 N형 반도체 층이고, 제 3 반도체 층이 N형 반도체 층인 경우 제 4 반도체 층은 P형 반도체 층인, LED 베어칩 제조방법.
- 삭제
- 제 8 항에 있어서,
상기 형성된 열전 소자 및 발광 소자를 접합하는 과정은,
상기 형성된 열전 소자 및 발광 소자를 TSV 또는 솔더 볼로 접합하는 과정; 과
상기 접합된 열전 소자 및 발광 소자를 와이어로 발광 소자의 기판에 본딩하는 과정을 포함하는, LED 베어칩 제조방법. - 제 8 항에 있어서,
상기 형성된 열전 소자 및 발광 소자를 접합하는 과정은,
상기 형성된 열전 소자 및 발광 소자를 TSV 또는 솔더 볼로 접합하는 과정; 과
상기 접합된 열전 소자 및 발광 소자를 TSV 또는 솔더 볼로 발광 소자의 기판에 접합하는 과정을 포함하는, LED 베어칩 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100046732A KR101132754B1 (ko) | 2010-05-19 | 2010-05-19 | 엘이디 베어칩 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100046732A KR101132754B1 (ko) | 2010-05-19 | 2010-05-19 | 엘이디 베어칩 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110127318A KR20110127318A (ko) | 2011-11-25 |
| KR101132754B1 true KR101132754B1 (ko) | 2012-04-06 |
Family
ID=45395973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100046732A KR101132754B1 (ko) | 2010-05-19 | 2010-05-19 | 엘이디 베어칩 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101132754B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8896010B2 (en) | 2012-01-24 | 2014-11-25 | Cooledge Lighting Inc. | Wafer-level flip chip device packages and related methods |
| US20130187540A1 (en) | 2012-01-24 | 2013-07-25 | Michael A. Tischler | Discrete phosphor chips for light-emitting devices and related methods |
| US8907362B2 (en) | 2012-01-24 | 2014-12-09 | Cooledge Lighting Inc. | Light-emitting dies incorporating wavelength-conversion materials and related methods |
| WO2015119858A1 (en) | 2014-02-05 | 2015-08-13 | Cooledge Lighting Inc. | Light-emitting dies incorporating wavelength-conversion materials and related methods |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342557A (ja) * | 2003-05-19 | 2004-12-02 | Seiko Epson Corp | 照明装置および投射型表示装置 |
| JP2007066696A (ja) | 2005-08-31 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 照明装置 |
| KR20090103263A (ko) * | 2008-03-28 | 2009-10-01 | 홍지영 | 펠티어 효과를 이용한 발광다이오드 조명기구의 냉각장치 |
| KR20100000439A (ko) * | 2008-06-25 | 2010-01-06 | 앰코 테크놀로지 코리아 주식회사 | 열전소자를 이용한 반도체 패키지 |
-
2010
- 2010-05-19 KR KR1020100046732A patent/KR101132754B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342557A (ja) * | 2003-05-19 | 2004-12-02 | Seiko Epson Corp | 照明装置および投射型表示装置 |
| JP2007066696A (ja) | 2005-08-31 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 照明装置 |
| KR20090103263A (ko) * | 2008-03-28 | 2009-10-01 | 홍지영 | 펠티어 효과를 이용한 발광다이오드 조명기구의 냉각장치 |
| KR20100000439A (ko) * | 2008-06-25 | 2010-01-06 | 앰코 테크놀로지 코리아 주식회사 | 열전소자를 이용한 반도체 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110127318A (ko) | 2011-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100634307B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| US8241932B1 (en) | Methods of fabricating light emitting diode packages | |
| US8106416B2 (en) | Light emitting device package | |
| Lau et al. | 3D LED and IC wafer level packaging | |
| TWI413285B (zh) | 發光裝置封裝件之形成方法 | |
| TWI482322B (zh) | 封裝系統 | |
| JP2005311364A (ja) | 発光装置とその製造方法、及びそれを利用した発光システム | |
| JP2010157679A (ja) | 発光ダイオードのチップレベルパッケージ | |
| TWI613842B (zh) | 發光裝置 | |
| TW201436293A (zh) | 封裝發光二極體之方法及發光二極體封裝結構 | |
| TWI390703B (zh) | 正向發光之發光二極體封裝結構及製程 | |
| KR101132754B1 (ko) | 엘이디 베어칩 제조방법 | |
| TWI458140B (zh) | 發光裝置封裝元件 | |
| TW201138151A (en) | Light emitting device, light emitting device package, and lighting system | |
| TWI484674B (zh) | 電子元件 | |
| TWI517442B (zh) | 發光二極體裝置及其製作方法 | |
| JP2005051233A (ja) | 半導体発光装置およびその製造方法 | |
| JP7092496B2 (ja) | 垂直型発光ダイオードダイの構造およびその製造方法 | |
| US20120012855A1 (en) | Solid-state light emitters having substrates with thermal and electrical conductivity enhancements and method of manufacture | |
| TW201318233A (zh) | 發光二極體晶粒 | |
| KR20160100568A (ko) | 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템 | |
| Liao et al. | A superior design for high power GaN-based light-emitting diode packages | |
| KR20110119916A (ko) | 엘이디 베어칩 | |
| KR20160146260A (ko) | Led 패키지 | |
| GB2551154B (en) | Light-emitting diode package and method of manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |