KR101127573B1 - Method of manufacturing thin film transistor and thin film transistor manufactured by the same - Google Patents
Method of manufacturing thin film transistor and thin film transistor manufactured by the same Download PDFInfo
- Publication number
- KR101127573B1 KR101127573B1 KR1020050030709A KR20050030709A KR101127573B1 KR 101127573 B1 KR101127573 B1 KR 101127573B1 KR 1020050030709 A KR1020050030709 A KR 1020050030709A KR 20050030709 A KR20050030709 A KR 20050030709A KR 101127573 B1 KR101127573 B1 KR 101127573B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- thin film
- film transistor
- layer
- insulating film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000010408 film Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 37
- 230000001678 irradiating effect Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 113
- 239000000463 material Substances 0.000 claims description 16
- 239000010931 gold Substances 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 8
- 239000011651 chromium Substances 0.000 claims description 6
- 239000010948 rhodium Substances 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 3
- 229910052762 osmium Inorganic materials 0.000 claims description 3
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052703 rhodium Inorganic materials 0.000 claims description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 18
- 238000000059 patterning Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- -1 CaSe Chemical compound 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 125000006160 pyromellitic dianhydride group Chemical group 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터의 전극과 절연막 사이의 접합이 개선되면서도 전극 패터닝이 용이해진 박막 트랜지스터의 제조방법을 위하여, (i) 게이트 전극을 형성하는 단계와, (ii) 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, (iii) 상기 게이트 절연막 상에 접합층을 형성하는 단계와, (iv) 상기 접합층 상에 도전층을 형성하는 단계와, (v) 상기 도전층에 레이저 빔을 조사하여 상기 접합층과 상기 도전층을 동시에 식각함으로써 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계와, (vi) 상기 소스 전극 및 상기 드레인 전극에 각각 접하는 반도체층을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막 트랜지스터를 제공한다.The present invention provides a method for manufacturing a thin film transistor in which the electrode pattern of the thin film transistor is improved while the junction between the electrode and the insulating film is improved, (i) forming a gate electrode, and (ii) a gate insulating film covering the gate electrode. Forming a bonding layer on the gate insulating film, (iv) forming a conductive layer on the bonding layer, and (v) irradiating a laser beam on the conductive layer. Forming a source electrode and a drain electrode spaced apart from each other by simultaneously etching the bonding layer and the conductive layer; and (vi) forming a semiconductor layer in contact with the source electrode and the drain electrode, respectively. A method of manufacturing a thin film transistor and a thin film transistor manufactured thereby are provided.
Description
도 1은 종래의 인버티드 코플래나형 박막 트랜지스터를 개략적으로 도시하는 단면도이다.1 is a cross-sectional view schematically showing a conventional inverted coplanar thin film transistor.
도 2는 또 다른 종래의 인버티드 코플래나형 박막 트랜지스터를 개략적으로 도시하는 단면도이다.2 is a cross-sectional view schematically showing another conventional inverted coplanar thin film transistor.
도 3a 및 도 3b는 도 2에 도시된 박막 트랜지스터의 제조공정의 일부를 개략적으로 도시하는 단면도들이다.3A and 3B are cross-sectional views schematically illustrating a part of a manufacturing process of the thin film transistor illustrated in FIG. 2.
도 4a 내지 도 4c는 도 2에 도시된 박막 트랜지스터의 또 다른 제조공정의 일부를 개략적으로 도시하는 단면도들이다.4A to 4C are cross-sectional views schematically illustrating a part of another manufacturing process of the thin film transistor illustrated in FIG. 2.
도 5a 내지 도 5c는 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터의 제조방법에 의한 공정들을 개략적으로 도시하는 단면도들이다.5A through 5C are cross-sectional views schematically illustrating processes by a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
도 6a 및 도 6b는 본 발명의 바람직한 다른 일 실시예에 따른 박막 트랜지스터의 제조방법에 의한 공정들을 개략적으로 도시하는 단면도들이다.6A and 6B are cross-sectional views schematically illustrating processes by a method of manufacturing a thin film transistor according to another exemplary embodiment of the present invention.
도 7은 본 발명의 바람직한 또 다른 일 실시예에 따른 박막 트랜지스터의 제조방법에 의해 제조된 박막 트랜지스터를 개략적으로 도시하는 단면도이다.7 is a schematic cross-sectional view of a thin film transistor manufactured by a method of manufacturing a thin film transistor according to another exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11: 기판 12: 게이트 전극 11: substrate 12: gate electrode
13: 게이트 절연막 14a: 접합층 13: gate
14b: 도전층 15: 소스 전극/드레인 전극 14b: conductive layer 15: source electrode / drain electrode
16: 반도체층 17: 층간 절연막16: semiconductor layer 17: interlayer insulating film
본 발명은 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막 트랜지스터에 관한 것으로서, 더 상세하게는 박막 트랜지스터의 전극과 절연막 사이의 접합이 개선되면서도 전극 패터닝이 용이해진 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막 트랜지스터에 관한 것이다.The present invention relates to a method for manufacturing a thin film transistor and a thin film transistor manufactured by the same, and more particularly, to a method for manufacturing a thin film transistor, in which electrode patterning is facilitated while the bonding between the electrode and the insulating film of the thin film transistor is improved. It relates to a thin film transistor.
통상적인 박막 트랜지스터(TFT: Thin film transistor)는 고농도의 불순물로 도핑된 소스/드레인 영역과 이 소스/드레인 영역의 사이에 형성된 채널 영역을 갖는 반도체층과, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.A typical thin film transistor (TFT) is a semiconductor layer having a source / drain region doped with a high concentration of impurities and a channel region formed between the source / drain region, and insulated from the semiconductor layer. And a gate electrode positioned in a corresponding region, and a source / drain electrode in contact with the source / drain region, respectively.
이러한 박막 트랜지스터는 액정 디스플레이 장치(Liquid crystal display apparatus)나 유기 발광 디스플레이 장치(Organic light emitting display apparatus) 등 평판 디스플레이 장치의 각 화소의 동작을 제어하는 스위칭 소자 또 는 구동 소자로서 사용되며, 최근에는 스마트 카드(Smart card), 전자 종이(E-paper) 및 롤-업 디스플레이(Roll-up display) 등 다양한 분야에 사용되고 있다. 이러한 장치에 구비되는 박형의 전자 소자들에 요구되는 공통적인 특징은 가요성(flexibility)이라는 점에서 박막 트랜지스터가 구비되는 기판은 플라스틱 기판과 같이 가요성을 구비하는 기판일 것이 요구되고 있다. 그러나 이러한 플라스틱 기판은 내열성이 좋지 않아 고온 공정을 거칠 수 없기에 저온 공정을 통해 제조되며 가요성이 우수한 박막 트랜지스터에 대한 연구가 진행되고 있으며, 최근 그러한 박막 트랜지스터로 각광을 받고 있는 것이 유기물로 형성된 반도체층을 갖는 유기 박막 트랜지스터이다. 유기 박막 트랜지스터는 저온 공정에서 제조할 수 있어 제조 원가가 절감된 가요성 박막 트랜지스터를 실현할 수 있는 장점을 갖는다.Such thin film transistors are used as switching elements or driving elements for controlling the operation of each pixel of a flat panel display device such as a liquid crystal display apparatus or an organic light emitting display apparatus. It is used in various fields such as a smart card, an electronic paper and a roll-up display. Since the common feature required for the thin electronic devices included in such a device is flexibility, the substrate having the thin film transistor is required to be a flexible substrate such as a plastic substrate. However, since these plastic substrates are poor in heat resistance and cannot be subjected to a high temperature process, researches on thin film transistors which are manufactured through low temperature processes and have excellent flexibility have recently been in the spotlight as such thin film transistors. An organic thin film transistor having a. The organic thin film transistor can be manufactured in a low temperature process and has the advantage of realizing a flexible thin film transistor having low manufacturing cost.
도 1에는 이러한 유기 박막 트랜지스터 중 인버티드 코플래나(inverted coplanar)형 박막 트랜지스터의 개략적인 단면도가 도시되어 있다. 도 1을 참조하면, 기판(1) 상에 게이트 전극(2)이 구비되어 있고, 이 게이트 전극(2)을 덮도록 게이트 절연막(3)이 구비되어 있다. 그리고 이 게이트 절연막(3) 상에 소스 전극 및 드레인 전극(5)이 구비되어 있고, 이에 접촉하는 반도체층(6)이 구비되어 있다. FIG. 1 is a schematic cross-sectional view of an inverted coplanar type thin film transistor among these organic thin film transistors. Referring to FIG. 1, a
그러나 이러한 구조의 유기 박막 트랜지스터의 경우, 소스 전극 및 드레인 전극(5)과 유기 반도체층(6) 간의 오믹 컨택(Ohmic contact)을 위해 소스 전극 및 드레인 전극(5)의 재료로서 금(Au)과 같은 귀금속(Noble metal)이 주로 사용되는데, 이러한 금(Au)과 같은 귀금속은 실리콘 나이트라이드 또는 실리콘 옥사이드 등과 같은 재료로 형성되는 절연막과의 접합성이 좋지 않다는 문제점이 있었다.However, in the case of the organic thin film transistor having such a structure, gold (Au) as a material of the source electrode and the
이를 해결하기 위해 대한민국특허공개공보 제 2003-3067호에는, 도 2에 도시된 것과 같이 소스 전극 및 드레인 전극(5)과 그 하부에 배치되는 SiO2의 절연막과의 접합성을 개선하기 위해, 백금(Pt) 등으로 형성되는 전극부(5b)와 티타늄(Ti) 등으로 구성되는 접합부(5a)를 갖는 소스 전극 및 드레인 전극(5)을 구비하는 박막 트랜지스터가 개시되어 있다.In order to solve this problem, Korean Patent Laid-Open Publication No. 2003-3067 discloses, in order to improve the bonding property between the source electrode and the
이러한 2층 구조의 소스 전극 및 드레인 전극은 도 3a에 도시된 것처럼 게이트 절연막(3) 상에 접합층(4a) 및 도전층(4b)을 형성하고 이를 포토 리소그래피 공정을 통해 동시에 패터닝하여 형성하는데, 이 경우 언더컷(under cut)에 의해 도 3b에 도시된 것처럼 소스 전극 및 드레인 전극(5)의 접합부(5a)의 가장자리가 그 상부의 전극부(5b)의 가장자리보다 더 식각되게 되며, 이에 따라 후에 불량을 유발하게 된다는 문제점이 있었다.The source electrode and the drain electrode of the two-layer structure are formed by forming a bonding layer 4a and a
이러한 문제점을 해결하기 위해, 2차례에 걸친 포토 리소그래피법을 통해 소스 전극 및 드레인 전극을 형성하는 제조방법이 고안되었다. 즉 도 4a에 도시된 것처럼 먼저 접합층을 형성한 후 이를 포토 리소그래피법으로 패터닝하여 접합부(5a)를 형성한 후, 도 4b에 도시된 것처럼 도전층(4b)을 형성한 뒤 이를 다시 포토 리소그래피법으로 패터닝하여 도 4c에 도시된 것처럼 전극부(5b)를 형성함으로써, 소스 전극 및 드레인 전극(5)을 형성하는 것이다. 물론 패터닝 공정에 있어서 포토 리소그래피법 이외의 다른 방법을 이용할 수도 있다.In order to solve this problem, a manufacturing method of forming a source electrode and a drain electrode through a photolithography method over two times has been devised. That is, after forming the bonding layer first as shown in Fig. 4a and patterning it by the photolithography method to form the
그러나 이와 같은 방법은 패터닝 공정을 두 번 반복해서 거쳐야 하므로 제조 공정이 복잡해지고 생산비용이 증가하며 수율이 하락한다는 문제점이 있었다.However, this method has to go through the patterning process twice, there is a problem that the manufacturing process is complicated, the production cost increases, and the yield decreases.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 박막 트랜지스터의 전극과 절연막 사이의 접합이 개선되면서도 전극 패터닝이 용이해진 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막 트랜지스터를 제공하는 것을 목적으로 한다.Disclosure of Invention The present invention has been made to solve various problems including the above problems, and provides a method of manufacturing a thin film transistor in which electrode patterning is facilitated while the bonding between the electrode and the insulating film of the thin film transistor is improved, and the thin film transistor manufactured thereby is provided. For the purpose of
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, (i) 게이트 전극을 형성하는 단계와, (ii) 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, (iii) 상기 게이트 절연막 상에 접합층을 형성하는 단계와, (iv) 상기 접합층 상에 도전층을 형성하는 단계와, (v) 상기 도전층에 레이저 빔을 조사하여 상기 접합층과 상기 도전층을 동시에 식각함으로써 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계와, (vi) 상기 소스 전극 및 상기 드레인 전극에 각각 접하는 반도체층을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.In order to achieve the above object and various other objects, the present invention provides a method of forming a gate electrode, (i) forming a gate electrode, (ii) forming a gate insulating film to cover the gate electrode, and (iii) Forming a bonding layer on the gate insulating film, (iv) forming a conductive layer on the bonding layer, and (v) simultaneously etching the bonding layer and the conductive layer by irradiating a laser beam on the conductive layer. Thereby forming a source electrode and a drain electrode spaced apart from each other, and (vi) forming a semiconductor layer in contact with the source electrode and the drain electrode, respectively.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, (i) 반도체층을 형성하는 단계와, (ii) 상기 반도체층을 덮으며, 각각 상기 반도체층의 적어도 일부를 노출시키는 제 1 컨택홀 및 제 2 컨택홀을 갖는 게이트 절연막을 형성하는 단계와, (iii) 상기 게이트 절연막 상에 접합층을 형성하는 단계와, (iv) 상기 접합층 상에 도전층을 형성하는 단계, 그리고 (v) 상기 도전층에 레이저 빔을 조사하여 상기 접 합층과 상기 도전층을 동시에 식각함으로써, 게이트 전극과, 상기 제 1 컨택홀 및 상기 제 2 컨택홀을 통해 상기 반도체층에 각각 접하며 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.In order to achieve the above object, the present invention also provides the steps of (i) forming a semiconductor layer, and (ii) a first contact hole and a second covering the semiconductor layer, each exposing at least a portion of the semiconductor layer. Forming a gate insulating film having two contact holes, (iii) forming a bonding layer on the gate insulating film, (iv) forming a conductive layer on the bonding layer, and (v) the conductive layer By irradiating a layer with a laser beam to simultaneously etch the bonding layer and the conductive layer, a gate electrode, a source electrode and a drain electrode that are in contact with the semiconductor layer and are spaced apart from each other through the first contact hole and the second contact hole, respectively. It provides a method for manufacturing a thin film transistor comprising the step of forming a.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, (i) 반도체층을 형성하는 단계와, (ii) 상기 반도체층을 덮도록 게이트 절연막을 형성하는 단계와, (iii) 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와, (iv) 상기 게이트 전극을 덮도록 층간 절연막을 형성하는 단계와, (v) 상기 반도체층의 적어도 일부가 노출되도록, 상기 층간 절연막 및 상기 게이트 절연막에 제 1 컨택홀 및 제 2 컨택홀을 형성하는 단계와, (vi) 상기 층간 절연막 상에 접합층을 형성하는 단계와, (vii) 상기 접합층 상에 도전층을 형성하는 단계와, (viii) 상기 도전층에 레이저 빔을 조사하여 상기 접합층과 상기 도전층을 동시에 식각함으로써, 상기 제 1 컨택홀 및 상기 제 2 컨택홀을 통해 상기 반도체층에 각각 접하며 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.In order to achieve the above object, the present invention also provides the steps of (i) forming a semiconductor layer, (ii) forming a gate insulating film to cover the semiconductor layer, and (iii) a gate on the gate insulating film. Forming an electrode, (iv) forming an interlayer insulating film to cover the gate electrode, (v) forming a first contact hole in the interlayer insulating film and the gate insulating film so that at least a portion of the semiconductor layer is exposed; Forming a second contact hole, (vi) forming a bonding layer on the interlayer insulating film, (vii) forming a conductive layer on the bonding layer, and (viii) lasering the conductive layer Irradiating a beam to simultaneously etch the junction layer and the conductive layer to form source and drain electrodes that are in contact with the semiconductor layer and spaced apart from each other through the first contact hole and the second contact hole, respectively. It provides a method for manufacturing a thin film transistor, characterized in that provided.
이러한 본 발명의 다른 특징에 의하면, 상기 도전층은 금(Au), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 로듐(Rh), 루테늄(Ru), 이리듐(Ir) 및 오스뮴(Os) 중의 하나 이상의 물질로 형성되는 것으로 할 수 있다.According to another aspect of the present invention, the conductive layer is gold (Au), palladium (Pd), platinum (Pt), nickel (Ni), rhodium (Rh), ruthenium (Ru), iridium (Ir) and osmium ( Os) may be formed of one or more materials.
본 발명의 또 다른 특징에 의하면, 상기 접합층은 티타늄(Ti), 크롬(Cr), 알루미늄(Al) 및 몰리브덴(Mo) 중 하나 이상의 물질로 형성되는 것으로 할 수 있다.According to another feature of the invention, the bonding layer may be formed of one or more materials of titanium (Ti), chromium (Cr), aluminum (Al) and molybdenum (Mo).
본 발명의 또 다른 특징에 의하면, 상기 절연막은 실리콘 나이트라이드 또는 실리콘 옥사이드로 형성되는 것으로 할 수 있다.According to another feature of the invention, the insulating film may be formed of silicon nitride or silicon oxide.
본 발명의 또 다른 특징에 의하면, 상기 반도체층은 유기물로 형성되는 것으로 할 수 있다.According to another feature of the invention, the semiconductor layer may be formed of an organic material.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 상기와 같은 방법으로 제조되는 것을 특징으로 하는 박막 트랜지스터를 제공한다.The present invention also provides a thin film transistor which is manufactured by the above method, in order to achieve the above object.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 5a 내지 도 5c는 본 발명의 바람직한 일 실시예에 따른 인버티드 코플래나형 박막 트랜지스터의 제조방법에 의한 공정들을 개략적으로 도시하는 단면도들이다.5A to 5C are cross-sectional views schematically illustrating processes by a method of manufacturing an inverted coplanar thin film transistor according to an exemplary embodiment of the present invention.
먼저 도 5a에 도시된 것처럼 기판(11) 상에 게이트 전극(12)을 형성한다. 이 기판(11)은 글라스재의 기판, 금속재 기판 및 플라스틱재의 기판 등 다양한 재질의 기판이 사용될 수 있다. 게이트 전극(12)의 형성 방법으로는 도전성 물질로 된 층을 기판(11)의 전면(全面)에 증착 등의 방법으로 형성한 후 이를 패터닝하는 방법이 사용될 수도 있고, 마스크를 이용한 증착의 방법이 사용될 수도 있으며, 도전성 물질을 소정의 위치에 떨어트리는 잉크젯 프린팅 방법이 이용될 수도 있는 등 다양한 방법이 이용될 수 있다. 물론 도전층을 기판(11)의 전면에 형성한 후 후술하는 소스 전극 및 드레인 전극의 패터닝에 이용되는 레이저 어블레이션 기술을 이용하여 패터닝함으로써 게이트 전극(12)을 형성할 수도 있다. First, the
게이트 전극(12)을 형성한 후, 이 게이트 전극(12)을 덮도록 게이트 절연막(13)을 형성한다. 이 게이트 절연막으로는 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 무기물이 사용될 수 있다.After the
게이트 절연막(13)을 형성한 후, 접합층(14a)과 도전층(14b)을 형성한다. 접합층(14a)은 티타늄(Ti), 크롬(Cr), 알루미늄(Al) 및 몰리브덴(Mo) 중 하나 이상의 물질로 형성될 수 있는데, 이 외에도 그 하부의 게이트 절연막(13)과의 접합성이 좋은 도전성 물질이라면 어떠한 물질이라도 적용이 가능하다. After the
도전층(14b)은 도전성을 갖는 물질이라면 어떠한 물질이라도 적용이 가능한데, 특히 후에 형성되는 반도체층이 유기물로 형성될 경우에는 그 유기 반도체층과 오믹 컨택을 이룰 수 있는 물질, 예컨대 금(Au), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 로듐(Rh), 루테늄(Ru), 이리듐(Ir) 및 오스뮴(Os) 중의 하나 이상의 물질로 형성될 수 있다. The
접합층(14a)과 도전층(14b)을 형성한 후, 레이저 어블레이션 기술(LAT: laser ablation technique)을 이용하여 이를 패터닝한다. 즉, 도 5a에 화살표로 도시된 것처럼 도전층(14b)의 소정 영역에 레이저 빔을 조사한다. 레이저 빔이 조사되는 도전층(14b)의 영역은 레이저 빔이 조사된 후 제거될 부분이다. 이렇게 도전층(14b)에 레이저 빔을 조사하여 도전층(14b)과 그 하부의 접합층(14a)을 동시에 식각하여 패터닝함으로써, 도 5b에 도시된 것처럼 서로 이격된 소스 전극 및 드레인 전극(15)을 형성한다. 이 소스 전극 및 드레인 전극(15)은 도 5b에 도시된 바와 같이 일정 부분 게이트 전극(12)과 중첩되도록 할 수 있으나, 반드시 이에 한정되 는 것은 아니다. 도 5b에서는 소스 전극 및 드레인 전극(15)의 단부가 수직에 가까운 형상을 갖는 것으로 도시되어 있으나, 조사되는 레이저 빔의 강도를 식각이 진행됨에 따라 조절함으로써 다양한 기울기를 갖도록 할 수도 있다. After the
이와 같이 소스 전극 및 드레인 전극(15)이 접합부(15a)와 전극부(15b)를 갖도록 함으로써, 그 하부의 게이트 절연막(13)과의 접합성이 보다 개선되도록 하면서도 그 형성을 레이저 어블레이션 기술을 이용하여 용이하게 이룰 수 있다. In this way, the source electrode and the
상기와 같이 소스 전극 및 드레인 전극(15)을 형성한 후, 도 5c에 도시된 것처럼 이 소스 전극 및 드레인 전극(15)에 접하도록, 즉 그 상부에 반도체층(16)을 형성하여 박막 트랜지스터를 완성한다. 이 반도체층(16)은 다양한 무기 반도체 물질 또는 유기 반도체 물질로 형성될 수 있다. After the source electrode and the
무기 반도체 물질로 형성되는 경우에는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC 또는 Si를 포함하는 것일 수 있다. 본 발명은 특히 반도체층(16)이 유기 반도체 물질로 형성된 유기 박막 트랜지스터에 있어서 더욱 유용한데, 유기 반도체 물질로 형성되는 경우에는, 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카 르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다. 유기 반도체 물질로 반도체층(16)을 형성하는 경우, 디핑(deeping) 또는 스핀 코팅(spin coating) 등의 다양한 방법이 이용될 수 있다.When formed of an inorganic semiconductor material, it may include CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, or Si. The present invention is particularly useful in organic thin film transistors in which the
도 6a 및 도 6b는 본 발명의 바람직한 다른 일 실시예에 따른 코플래나(coplanar)형 박막 트랜지스터의 제조방법에 의한 공정들을 개략적으로 도시하는 단면도들이다.6A and 6B are cross-sectional views schematically illustrating processes by a method of manufacturing a coplanar thin film transistor according to another exemplary embodiment of the present invention.
도 6a에 도시된 바와 같이, 먼저 기판(11) 상에 반도체층(16)을 형성한다. 기판(11) 및 반도체층(16)을 이루는 물질은 전술한 실시예에서 설명한 바와 동일하며, 이하 다른 구성요소도 동일하다. 반도체층(16)을 형성한 후, 이 반도체층(16)을 덮으며, 각각 상기 반도체층(16)의 적어도 일부를 노출시키는 제 1 컨택홀(13a) 및 제 2 컨택홀(13b)을 갖는 게이트 절연막(13)을 형성한다. 그리고 이 게이트 절연막(13) 상에 접합층(14a) 및 도전층(14b)을 형성한다. As shown in FIG. 6A, a
그 후, 도전층(14b)에 레이저 빔을 조사하여 접합층(14a)과 도전층(14b)을 동시에 식각함으로써, 게이트 전극(12)과, 제 1 컨택홀(13a) 및 제 2 컨택홀(13b)을 통해 반도체층(16)에 각각 접하며 서로 이격된 소스 전극 및 드레인 전극(15)을 형성하여 박막 트랜지스터를 완성한다. 이와 같은 제조 공정을 통해, 게이트 절연막(13)과 소스 전극 및 드레인 전극(15), 나아가 게이트 전극(12) 사이의 접합성을 높이면서도 저렴한 비용으로 보다 용이하게 박막 트랜지스터를 제조할 수 있게 된다.Thereafter, the
도 7은 본 다른 형태의 코플래나형 박막 트랜지스터를 개략적으로 도시하는 단면도이다. 이와 같은 박막 트랜지스터를 제조하기 위해, 먼저 기판(11) 상에 반도체층(16)을 형성하고, 이 반도체층(16)을 덮도록 게이트 절연막(13)을 형성한다. 그리고 이 게이트 절연막(13) 상에 게이트 전극(12)을 형성한다. 게이트 전극(12)의 형성 방법은 전술한 인버티드 코플래나형 박막 트랜지스터의 제조방법에서의 게이트 전극의 형성 방법과 동일할 수 있다.Fig. 7 is a sectional view schematically showing another coplanar thin film transistor of this embodiment. In order to manufacture such a thin film transistor, first, a
게이트 전극(12)을 형성한 후, 이를 덮도록 기판(11)의 전면에 걸쳐 층간 절연막(17)을 형성한다. 그리고 상기 반도체층(16)의 적어도 일부가 노출되도록, 층간 절연막(17) 및 게이트 절연막(13)에 제 1 컨택홀(13a) 및 제 2 컨택홀(13b)을 형성한다. 그리고 층간 절연막(17) 상에 접합층 및 도전층을 형성한다. 마지막으로 도전층에 레이저 빔을 조사하여 상기 접합층과 상기 도전층을 동시에 식각함으로써, 제 1 컨택홀(13a) 및 제 2 컨택홀(13b)을 통해 반도체층(16)에 각각 접하며 서로 이격된 소스 전극 및 드레인 전극(15)을 형성한다. 이와 같은 제조 공정을 통해, 게이트 절연막(13)과 소스 전극 및 드레인 전극(15) 사이의 접합성을 높이면서도 저렴한 비용으로 보다 용이하게 박막 트랜지스터를 제조할 수 있게 된다.After the
상기한 바와 같이 이루어진 본 발명의 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막 트랜지스터에 따르면, 박막 트랜지스터의 전극과 절연막 사이의 접합이 개선되면서도 전극 패터닝이 용이해진 박막 트랜지스터를 제조할 수 있게 되며, 이에 따라 그 제조 비용을 절감하고 수율을 높일 수 있게 된다.According to the method of manufacturing the thin film transistor of the present invention made as described above and the thin film transistor manufactured thereby, it is possible to manufacture a thin film transistor with improved electrode patterning while improving the bonding between the electrode and the insulating film of the thin film transistor, Therefore, the manufacturing cost can be reduced and the yield can be increased.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, these are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050030709A KR101127573B1 (en) | 2005-04-13 | 2005-04-13 | Method of manufacturing thin film transistor and thin film transistor manufactured by the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050030709A KR101127573B1 (en) | 2005-04-13 | 2005-04-13 | Method of manufacturing thin film transistor and thin film transistor manufactured by the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060108945A KR20060108945A (en) | 2006-10-18 |
| KR101127573B1 true KR101127573B1 (en) | 2012-03-23 |
Family
ID=37628481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050030709A KR101127573B1 (en) | 2005-04-13 | 2005-04-13 | Method of manufacturing thin film transistor and thin film transistor manufactured by the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101127573B1 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100752374B1 (en) | 2005-11-11 | 2007-08-27 | 삼성에스디아이 주식회사 | Method Of Manufacturing Organic Thin Film Transistor |
| KR100856550B1 (en) * | 2007-04-10 | 2008-09-04 | (주)아이씨디 | System for manufacturing thin film transistor array |
| KR101531691B1 (en) * | 2008-08-01 | 2015-06-25 | 주식회사 무한 | Method and apparatus for febrication of thin film transistor array substrate |
| KR101494152B1 (en) * | 2008-08-01 | 2015-02-23 | 주식회사 무한 | Method and apparatus for febrication of thin film transistor array substrate |
| KR101499651B1 (en) * | 2008-08-01 | 2015-03-06 | 주식회사 무한 | Method and apparatus for febrication of thin film transistor array substrate |
| TWI484563B (en) * | 2008-08-01 | 2015-05-11 | Moohan Co Ltd | Method and apparatus for fabricating thin film transistor |
| GB2590427A (en) * | 2019-12-17 | 2021-06-30 | Flexanable Ltd | Semiconductor devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970010689B1 (en) * | 1993-12-30 | 1997-06-30 | 엘지전자 주식회사 | Thin film transistor semiconductor device |
| US20050009248A1 (en) * | 2003-07-09 | 2005-01-13 | Weng Jian-Gang | Solution-processed thin film transistor formation method |
-
2005
- 2005-04-13 KR KR1020050030709A patent/KR101127573B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970010689B1 (en) * | 1993-12-30 | 1997-06-30 | 엘지전자 주식회사 | Thin film transistor semiconductor device |
| US20050009248A1 (en) * | 2003-07-09 | 2005-01-13 | Weng Jian-Gang | Solution-processed thin film transistor formation method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060108945A (en) | 2006-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101127573B1 (en) | Method of manufacturing thin film transistor and thin film transistor manufactured by the same | |
| JP5354999B2 (en) | Method for manufacturing field effect transistor | |
| CN100517744C (en) | Organic thin film transistor array panel and method of manufacturing the same | |
| US7919778B2 (en) | Making organic thin film transistor array panels | |
| KR101024192B1 (en) | Method of manufacturing an electronic device comprising a thin film transistor | |
| KR100695013B1 (en) | Thin film transistor substrate and manufacturing method thereof | |
| US8053850B2 (en) | Minute structure, micromachine, organic transistor, electric appliance, and manufacturing method thereof | |
| US8618538B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP2003229616A (en) | Organic semiconductor device and production method therefor | |
| US20160141530A1 (en) | Semiconductor element and semiconductor element manufacturing method | |
| JP5272280B2 (en) | THIN FILM TRANSISTOR ARRAY AND DISPLAY AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR ARRAY | |
| US20070278492A1 (en) | Thin film transistor array panel and method of manufacturing the same | |
| KR100752374B1 (en) | Method Of Manufacturing Organic Thin Film Transistor | |
| JP4872196B2 (en) | Thin film transistor panel and manufacturing method thereof | |
| CN107946244B (en) | Array substrate and preparation method thereof | |
| KR100626051B1 (en) | Organic thin film transistor, method of manufacturing the same, and flat display apparatus | |
| KR20060097967A (en) | Organic thin film transistor array panel and method for manufacturing the same | |
| JP4872197B2 (en) | Thin film transistor panel and manufacturing method thereof | |
| CN112420927B (en) | Preparation method of organic thin film transistor device and display panel | |
| KR101075261B1 (en) | Fabricating method of polycrystalline silicon thin film | |
| JP5381021B2 (en) | Thin film transistor manufacturing method and thin film transistor | |
| KR100822270B1 (en) | Thin film transistor and fabricating method thereof | |
| KR20120000254A (en) | Indirect thermal crystalization thin film transistor substrate and method for manufacturing the same | |
| KR100266216B1 (en) | Structure and fabrication method for tft lcd | |
| JP4855511B2 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20200227 Year of fee payment: 9 |